KR100688057B1 - Method for forming contact hole in semiconductor device - Google Patents

Method for forming contact hole in semiconductor device Download PDF

Info

Publication number
KR100688057B1
KR100688057B1 KR1020040100588A KR20040100588A KR100688057B1 KR 100688057 B1 KR100688057 B1 KR 100688057B1 KR 1020040100588 A KR1020040100588 A KR 1020040100588A KR 20040100588 A KR20040100588 A KR 20040100588A KR 100688057 B1 KR100688057 B1 KR 100688057B1
Authority
KR
South Korea
Prior art keywords
hard mask
contact hole
etching
semiconductor device
lpc
Prior art date
Application number
KR1020040100588A
Other languages
Korean (ko)
Other versions
KR20060061955A (en
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040100588A priority Critical patent/KR100688057B1/en
Publication of KR20060061955A publication Critical patent/KR20060061955A/en
Application granted granted Critical
Publication of KR100688057B1 publication Critical patent/KR100688057B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 하드 마스크 스킴(scheme)을 적용하는 반도체 소자의 컨택홀 형성방법에 관한 것으로, 본 발명은 절연막 내에 하지층이 형성된 반도체 기판을 제공하는 단계; 상기 하지층과 상기 절연막 상에 하드 마스크를 증착하는 단계; O2와 HBr 가스의 혼합가스를 이용한 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계; 및 식각된 상기 하드 마스크를 식각 마스크로 이용한 식각공정을 통해 상기 절연막을 식각하여 상기 반도체 기판의 일부가 노출되는 컨택홀을 형성하는 단계를 포함하는 반도체 소자의 컨택홀 형성방법을 제공함으로써 하지층이 손실되는 것을 방지하고, 이를 통해 하지층의 손실에 의한 절연 마진(margin)의 감소를 방지할 수 있다.
The present invention relates to a method for forming a contact hole in a semiconductor device to which a hard mask scheme is applied. The present invention provides a method of manufacturing a semiconductor device, comprising: providing a semiconductor substrate having an underlayer formed in an insulating film; Depositing a hard mask on the base layer and the insulating layer; Etching the hard mask by performing an etching process using a mixed gas of O 2 and HBr gas; And forming a contact hole in which a portion of the semiconductor substrate is exposed by etching the insulating layer through an etching process using the etched hard mask as an etching mask. It is possible to prevent the loss, thereby reducing the insulation margin due to the loss of the underlying layer.

반도체 소자, DRAM, LPC, LPP, SACSemiconductor device, DRAM, LPC, LPP, SAC

Description

반도체 소자의 컨택홀 형성방법{METHOD FOR FORMING CONTACT HOLE IN SEMICONDUCTOR DEVICE} Contact hole formation method of semiconductor device {METHOD FOR FORMING CONTACT HOLE IN SEMICONDUCTOR DEVICE}             

도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 반도체 소자의 컨택홀 형성방법을 설명하기 위하여 도시한 단면도들이다. 1 to 4 are cross-sectional views illustrating a method for forming a contact hole in a semiconductor device according to a preferred embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 반도체 기판 11 : 워드라인 10 semiconductor substrate 11 word line

12 : 하드 마스크 14 : 스페이서12: hard mask 14: spacer

15 : 절연막 16 : LPC(Landing Plug Contact) 하드 마스크15 insulating film 16 LPC (Landing Plug Contact) hard mask

17 : LPC 마스크 18 : LPC
17: LPC Mask 18: LPC

본 발명은 반도체 소자의 컨택홀(contact hole) 형성방법에 관한 것으로, 더욱 상세하게는, 하드 마스크 스킴(scheme)을 적용하는 반도체 소자의 컨택홀 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly, to a method for forming a contact hole in a semiconductor device to which a hard mask scheme is applied.                         

반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 감소에 의해 반도체 소자의 제조공정시 더욱 정교한 공정 제어가 요구되고 있다. 이에 따라, DRAM의 경우, 0.115㎛ 이하에서는 기판과 비트라인(bit line) 사이, 그리고 기판과 캐패시터(capacitor) 사이를 전기적으로 접속시키기 위한 컨택홀(contact hole) 형성공정시 자기 정렬 컨택(Self Aligned Contact, 이하, 'SAC'이라 함) 방식이 제안되어 사용되고 있다. Due to the reduction of design rules due to the high integration of semiconductor devices, more precise process control is required in the manufacturing process of semiconductor devices. Accordingly, in the case of DRAM, when the contact hole is formed to electrically connect between the substrate and the bit line and between the substrate and the capacitor at 0.115 µm or less, the Self Aligned contact is performed. Contact, hereinafter referred to as 'SAC' method has been proposed and used.

일반적으로, SAC 방식은 비트라인 및 캐패시터가 형성될 셀 영역 부분을 노출시키는 랜딩 플러그 컨택(Landig Plug Contact, 이하, 'LPC'라 함)을 형성한 후 LPC를 랜딩 플러그 폴리(Landing Plug Poly, 이하, 'LPP'라 함)로 매립시키는 공정으로 이루어진다. 최근, LPC 형성공정에 하드 마스크 스킴(hard mask scheme)이 제안되어 사용되고 있는데, 하드 마스크 스킴은 게이트 전극 상에 형성된 하드 마스크 상에 LPC를 형성하기 위해 마스크로 사용되는 하드 마스크(이하, 'LPC 하드 마스크'라 함)를 증착하고, LPC 마스크를 이용하여 LPC 하드 마스크를 식각한 후 식각된 LPC 하드 마스크를 이용한 식각공정을 실시하여 LPC를 형성하는 공정으로 이루어진다. In general, the SAC method forms a Landing Plug Contact (hereinafter referred to as an 'LPC') that exposes a portion of a cell region in which a bit line and a capacitor are to be formed, and then LPC is connected to a Landing Plug Poly. , LPP). Recently, a hard mask scheme has been proposed and used in an LPC forming process. A hard mask scheme is a hard mask used as a mask for forming an LPC on a hard mask formed on a gate electrode. Mask ”), an LPC hard mask is etched using an LPC mask, and an etching process using an etched LPC hard mask is performed to form an LPC.

그러나, LPC 하드 마스크를 식각하기 위한 식각공정시 게이트 전극 상에 형성된 하드 마스크가 손실되어 상부가 대략 요철(凹凸) 형태로 울퉁불퉁하게 형성되게 된다. 더욱이, 이러한 형태는 식각된 LPC 하드 마스크를 이용한 식각공정시 더욱 워스트(worst) 해지게 된다. 이로 인하여, 후속공정을 통해 인접하게 형성된 LPP를 전기적으로 분리시키기 위한 CMP(Chemical Mechanical Polishing) 공정시 과 도 연마가 불가피하게 되어 하드 마스크의 두께가 감소하는 원인이 된다. 결국에는 게이트 전극과 비트라인 간의 절연 마진(margin)이 감소되어 게이트 전극과 비트라인이 전기적으로 접속되는 문제를 유발시킨다. 따라서, 소자가 오동작하는 원인이 되고 있다.
However, during the etching process for etching the LPC hard mask, the hard mask formed on the gate electrode is lost, so that the upper portion is roughly formed in an uneven shape. Moreover, this form becomes more woasted during the etching process using the etched LPC hard mask. As a result, excessive polishing is inevitable in the chemical mechanical polishing (CMP) process for electrically separating the LPP formed adjacently through a subsequent process, which causes the thickness of the hard mask to decrease. As a result, the insulation margin between the gate electrode and the bit line is reduced, causing a problem in that the gate electrode and the bit line are electrically connected. This causes a malfunction of the device.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 하드 마스크 스킴을 적용하는 컨택홀 형성 공정에 있어서, 하드 마스크 식각공정시 낮은 식각 선택비에 의해 하드 마스크 하부에 형성된 하지층이 손실되어 발생하는 절연 마진의 감소를 방지할 수 있는 반도체 소자의 컨택홀 형성방법을 제공하는데 그 목적이 있다.
Accordingly, the present invention is proposed to solve the above problems of the prior art, in the contact hole forming process applying a hard mask scheme, the underlying layer formed under the hard mask by a low etching selectivity during the hard mask etching process It is an object of the present invention to provide a method for forming a contact hole in a semiconductor device which can prevent the loss of insulation margin caused by the loss.

상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 최상부층이 질화막으로 이루어진 복수의 하지층이 형성된 기판을 제공하는 단계와, 상기 복수의 하지층 상부가 노출되고, 상기 복수의 하지층 사이가 매립되도록 산화막으로 이루어진 절연막을 형성하는 단계와, 상기 복수의 하지층과 상기 절연막 상에 폴리실리콘막으로 이루어진 하드 마스크를 증착하는 단계와, O2와 HBr 가스가 1:20 내지 27 비율로 혼합된 혼합가스를 이용한 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계와, 식각된 하드 마스크를 식각 마스크로 이용한 식각공정을 통해 상기 절연막을 식각하여 상기 복수의 하지층 사이로 상기 기판의 일부 영역이 노출되는 컨택홀을 형성하는 단계를 포함하는 반도체 소자의 컨택홀 형성방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 최상부층이 질화막 계열로 이루어진 복수의 워드라인이 형성된 기판을 제공하는 단계와, 상기 복수의 워드라인의 상부가 노출되고, 상기 복수의 워드라인 사이가 매립되도록 산화막 계열로 이루어진 절연막을 형성하는 단계와, 상기 복수의 워드라인과 상기 절연막 상에 폴리실리콘막으로 이루어진 하드 마스크를 증착하는 단계와, O2와 HBr 가스가 1:20 내지 27 비율로 혼합된 혼합가스를 이용한 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계와, 식각된 하드 마스크를 식각 마스크로 이용한 식각공정을 통해 상기 절연막을 식각하여 상기 복수의 워드라인 사이로 상기 기판의 일부 영역이 노출되는 컨택홀을 형성하는 단계를 포함하는 반도체 소자의 컨택홀 형성방법을 제공한다.According to an aspect of the present invention, there is provided a substrate on which a plurality of underlayers formed of a nitride film are formed on a top layer, and an upper portion of the underlayers is exposed and between the plurality of underlayers. Forming an insulating film made of an oxide film such that the oxide is buried, depositing a hard mask made of a polysilicon film on the base layer and the insulating film, and mixing O 2 and HBr gas in a ratio of 1:20 to 27. Etching the hard mask by performing an etching process using a mixed gas, and etching a portion of the substrate through an etching process using an etched hard mask as an etching mask to expose a portion of the substrate between the plurality of underlayers. It provides a method for forming a contact hole of a semiconductor device comprising the step of forming a contact hole.
According to another aspect of the present invention, there is provided a substrate having a plurality of word lines formed of a nitride layer based on a top layer, and exposing an upper portion of the plurality of word lines. Forming an insulating film formed of an oxide film-based layer so as to fill a space between the word lines, depositing a hard mask made of a polysilicon film on the plurality of word lines and the insulating film, and O 2 and HBr gas are 1:20. Etching the hard mask by performing an etching process using a mixed gas mixed in a ratio of about 27 to 27, and etching the insulating layer by using an etched hard mask as an etching mask to form the substrate between the plurality of word lines. Provided is a method for forming a contact hole in a semiconductor device, the method including forming a contact hole exposing a portion of a region of the semiconductor device. .

삭제delete

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 반도체 소자의 컨택홀 형성방법을 설명하기 위하여 도시한 단면도들이다. 여기서는, 설명의 편의를 위해 DRAM 소자의 LPC 형성공정을 일례로 들어 설명하기로 한다. 한편, 도 1 내지 도 4에 도시된 참조번호들 중 서로 동일한 참조번호는 동일한 기능을 수행하는 동일 요소이다. 1 to 4 are cross-sectional views illustrating a method for forming a contact hole in a semiconductor device according to a preferred embodiment of the present invention. For convenience of description, the LPC forming process of the DRAM device will be described as an example. Meanwhile, the same reference numerals among the reference numerals shown in FIGS. 1 to 4 are the same elements performing the same function.

도 1에 도시된 바와 같이, 반도체 기판(10) 상에 워드라인(11)과 하드 마스크(12)를 형성한다. 이때, 워드라인(11)은 폴리 실리콘막과 텅스텐층(또는, 텅스텐 실리사이드층)의 적층 구조로 형성한다. 또한, 하드 마스크(12)는 질화막 계열의 물질로 형성한다. As shown in FIG. 1, the word line 11 and the hard mask 12 are formed on the semiconductor substrate 10. In this case, the word line 11 is formed in a stacked structure of a polysilicon film and a tungsten layer (or a tungsten silicide layer). In addition, the hard mask 12 is formed of a nitride film-based material.

이어서, 하드 마스크(12)를 포함하는 전체 구조 상부에 산화막 또는 질화막을 증착한 후 블랭켓(blanket) 방식 또는 에치백(etch back) 방식을 이용한 전면 식각공정을 실시하여 하드 마스크(12) 및 워드라인(11)의 양측벽에 스페이서(13)를 형성한다. Subsequently, an oxide film or a nitride film is deposited on the entire structure including the hard mask 12, and then the entire surface etching process using a blanket method or an etch back method is performed to perform the hard mask 12 and the word. Spacers 13 are formed on both side walls of the line 11.

이어서, 워드라인(11) 사이가 매립되도록 절연막(14)을 형성한다. 이때, 절연막(14)은 워드라인(11)을 덮도록 전체 구조 상부에 증착된 후 CMP와 같은 평탄화 공정을 통해 형성된다. 여기서, 절연막(14)은 산화막 계열의 물질로 형성한다. 예컨대, 매립 특성이 좋은 HDP(High Density Plasma) 산화막 이외에, BPSG(Boron Phosphorus Silicate Glass)막, USG(Undoped Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막 및 SOG(Spin On Glass)막 중 어느 하나로 형성할 수 있다. Subsequently, the insulating film 14 is formed to fill the space between the word lines 11. In this case, the insulating layer 14 is deposited on the entire structure to cover the word line 11 and then formed through a planarization process such as CMP. Here, the insulating film 14 is formed of an oxide film-based material. For example, in addition to the HDP (High Density Plasma) oxide film having good buried characteristics, any one of a BPSG (Boron Phosphorus Silicate Glass) film, an Undoped Silicate Glass (USG) film, a Tetra Ethyle Ortho Silicate (TEOS) film, and a Spin On Glass (SOG) film Can be formed into one.

이어서, 도 2에 도시된 바와 같이, 워드라인(11)과 절연막(14) 상부에 LPC 하드 마스크(15)를 형성한다. 이때, LPC 하드 마스크(15)는 폴리 실리콘막으로 형성한다. Subsequently, as shown in FIG. 2, an LPC hard mask 15 is formed on the word line 11 and the insulating layer 14. At this time, the LPC hard mask 15 is formed of a polysilicon film.

이어서, LPC 하드 마스크(15) 상에 포토레지스트(photoresist)를 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정을 순차적으로 실시하여 상기 포토레지스트를 패터닝한다. 이로써, LPC 하드 마스크(15) 상에는 LPC 마스크(16)가 형성된다. Subsequently, after the photoresist is applied on the LPC hard mask 15, the photoresist is patterned by sequentially performing an exposure and development process using a photo mask. As a result, the LPC mask 16 is formed on the LPC hard mask 15.

이어서, 도 3에 도시된 바와 같이, LPC 마스크(16)를 이용한 식각공정을 실 시하여 LPC 하드 마스크(15, 도 2참조)를 식각한다. 이로써, LPC(17, 도 4참조)가 형성될 영역이 정의되는 LPC 하드 마스크 패턴(15a)이 형성된다. 이때, LPC 하드 마스크(15)를 패터닝하기 위한 식각공정은 LPC 하드 마스크(16)와 하지층인 하드 마스크(12) 및 절연막(14)과의 식각 선택비가 높은 가스를 이용하여 실시하는 것이 바람직하다. 예컨대, 본 발명의 바람직한 실시예에서는 Cl2와 HBr 가스의 혼합가스 대신에 O2와 HBr 가스의 혼합가스를 이용하여 실시한다. 이는, LPC 하드 마스크(15) 식각공정시 O2와 H의 반응에 의해 생성된 브롬(bromine)과 산화 성분이 하지층(12, 14)의 상부에 흡착되어 하지층(12, 14)이 식각되는 것을 방지하기 때문이다. 이처럼 O2와 HBr 가스의 혼합가스를 이용하여 식각공정을 실시하는 경우 하기 표1과 같이 높은 식각 선택비를 얻을 수 있다. 3, the etching process using the LPC mask 16 is performed to etch the LPC hard mask 15 (see FIG. 2). As a result, an LPC hard mask pattern 15a in which a region in which the LPC 17 (see FIG. 4) is to be formed is defined is formed. In this case, the etching process for patterning the LPC hard mask 15 is preferably performed using a gas having a high etching selectivity between the LPC hard mask 16 and the underlying hard mask 12 and the insulating layer 14. . For example, in the preferred embodiment of the present invention, the mixed gas of O 2 and HBr gas is used instead of the mixed gas of Cl 2 and HBr gas. This is because bromine and oxidized components generated by the reaction of O 2 and H in the etching process of the LPC hard mask 15 are adsorbed on the upper layers 12 and 14 so that the underlying layers 12 and 14 are etched. This is because it is prevented. As such, when the etching process is performed using a mixed gas of O 2 and HBr gas, a high etching selectivity can be obtained as shown in Table 1 below.

하기 표1은 O2와 HBr 가스의 혼합비율을 1:20 내지 27으로 설정하고, 챔버로 유입되는 O2 가스의 유입량을 2sccm 내지 5sccm으로 설정하며, 챔버의 압력을 40mTorr 내지 100mTorr로 설정한 상태에서 식각공정을 실시한 후 LPC 하드 마스크(15), 하드 마스크(12) 및 절연막(14)의 식각율을 웨이퍼 위치별로 나타낸 표이다. Table 1 sets the mixing ratio of O 2 and HBr gas to 1:20 to 27, sets the amount of O 2 gas flowing into the chamber to 2sccm to 5sccm, and sets the pressure of the chamber to 40mTorr to 100mTorr. The etching rate of the LPC hard mask 15, the hard mask 12, and the insulating layer 14 after the etching process is shown in FIG.

Å/minÅ / min 좌측 (left)Left 하부 (bottom)Bottom 중앙 (center)Center 상부 (top)Top 우측 (right)Right 평균 (everage)Average 하드 마스크 (질화막)Hard mask (nitride film) 6868 7575 4343 3131 7777 5959 절연막 (산화막)Insulation Film (Oxide Film) 55 66 55 44 33 55 LPC 하드 마스크 (폴리 실리콘막)LPC hard mask (polysilicon film) 12721272 12711271 11161116 12701270 12671267 12391239

상기 표1에 나타난 바와 같이, 본 발명의 바람직한 실시예를 적용하는 경우 폴리 실리콘막과 질화막 및 산화막 간의 식각 선택비는 20 내지 240:1의 고선택비를 얻을 수 있다. As shown in Table 1, when the preferred embodiment of the present invention is applied, the etching selectivity between the polysilicon film, the nitride film, and the oxide film may be 20 to 240: 1.

이어서, 도 4에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 LPC 마스크(16, 도 3참조)를 제거한 후 LPC 하드 마스크 패턴(15a)을 이용한 식각공정을 실시하여 노출되는 절연막(14)을 제거한다. 이로써, 반도체 기판(10)의 액티브 영역이 노출되는 LPC(17)이 형성된다. Subsequently, as shown in FIG. 4, an insulating film 14 exposed by performing a strip process to remove the LPC mask 16 (see FIG. 3) and performing an etching process using the LPC hard mask pattern 15a is exposed. Remove it. As a result, the LPC 17 in which the active region of the semiconductor substrate 10 is exposed is formed.

이후, LPC(17)가 매립되도록 일반적인 방법으로 LPP(도시되지 않음)가 형성된다. Thereafter, LPP (not shown) is formed in a general manner such that the LPC 17 is embedded.

상기에서 설명한 본 발명의 기술적 사상은 DRAM 소자를 일례로 들어 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 설명을 위한 것이며, DRAM 뿐만 아니라, FLASH, EEPROM과 같은 반도체 메모리 소자등에서 컨택홀 형성공정시 모두 적용할 수 있다. 아울러, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment by taking a DRAM device as an example, the above-described embodiment is for the purpose of description, and not only DRAM, but also contact hole formation in semiconductor memory devices such as FLASH and EEPROM. All can be applied during the process. In addition, the present invention will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

이상 설명한 바와 같이, 본 발명에 의하면, 하드 마스크 스킴을 적용하는 컨택홀 형성 공정에 있어서, 하드 마스크 패터닝 공정시 하지층에 대해 높은 식각 선 택비를 갖도록 O2와 HBr 가스의 혼합가스를 이용하여 식각공정을 실시함으로써 하지층이 손실되는 것을 방지하고, 이를 통해 하지층의 손실에 의한 절연 마진의 감소를 방지할 수 있다. As described above, according to the present invention, in the contact hole forming process to which the hard mask scheme is applied, etching is performed using a mixed gas of O 2 and HBr gas to have a high etching selectivity with respect to the underlying layer during the hard mask patterning process. By performing the process, it is possible to prevent the underlying layer from being lost, thereby preventing the reduction of the insulation margin due to the loss of the underlying layer.

Claims (5)

최상부층이 질화막으로 이루어진 복수의 하지층이 형성된 기판을 제공하는 단계;Providing a substrate having a plurality of underlayers formed of a nitride film having an uppermost layer formed thereon; 상기 복수의 하지층 상부가 노출되고, 상기 복수의 하지층 사이가 매립되도록 산화막으로 이루어진 절연막을 형성하는 단계;Forming an insulating film made of an oxide film so that upper portions of the plurality of underlayers are exposed and the plurality of underlayers are buried; 상기 복수의 하지층과 상기 절연막 상에 폴리실리콘막으로 이루어진 하드 마스크를 증착하는 단계; Depositing a hard mask made of a polysilicon film on the base layers and the insulating film; O2와 HBr 가스가 1:20 내지 27 비율로 혼합된 혼합가스를 이용한 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계; 및Etching the hard mask by performing an etching process using a mixed gas in which O 2 and HBr gas are mixed at a ratio of 1:20 to 27; And 식각된 하드 마스크를 식각 마스크로 이용한 식각공정을 통해 상기 절연막을 식각하여 상기 복수의 하지층 사이로 상기 기판의 일부 영역이 노출되는 컨택홀을 형성하는 단계Etching the insulating layer using an etched hard mask as an etch mask to form a contact hole exposing a portion of the substrate between the plurality of underlayers 를 포함하는 반도체 소자의 컨택홀 형성방법.Contact hole forming method of a semiconductor device comprising a. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 식각공정은 챔버의 압력을 40mTorr 내지 100mTorr로 하고, 상기 O2 가스의 유입량을 2sccm 내지 5sccm으로 하여 실시하는 반도체 소자의 컨택홀 형성방법.The etching process is a contact hole forming method of a semiconductor device performed by the pressure of the chamber is 40mTorr to 100mTorr, the inflow amount of the O 2 gas is 2sccm to 5sccm. 제 1 항에 있어서, The method of claim 1, 상기 하드 마스크는 폴리 실리콘막으로 이루어진 반도체 소자의 컨택홀 형성방법.The hard mask is a contact hole forming method of a semiconductor device made of a polysilicon film. 최상부층이 질화막 계열로 이루어진 복수의 워드라인이 형성된 기판을 제공하는 단계;Providing a substrate having a plurality of word lines, the uppermost layer having a nitride film series; 상기 복수의 워드라인의 상부가 노출되고, 상기 복수의 워드라인 사이가 매립되도록 산화막 계열로 이루어진 절연막을 형성하는 단계;Forming an insulating layer formed of an oxide layer such that upper portions of the plurality of word lines are exposed and filled between the plurality of word lines; 상기 복수의 워드라인과 상기 절연막 상에 폴리실리콘막으로 이루어진 하드 마스크를 증착하는 단계; Depositing a hard mask made of a polysilicon layer on the plurality of word lines and the insulating layer; O2와 HBr 가스가 1:20 내지 27 비율로 혼합된 혼합가스를 이용한 식각공정을 실시하여 상기 하드 마스크를 식각하는 단계; 및Etching the hard mask by performing an etching process using a mixed gas in which O 2 and HBr gas are mixed at a ratio of 1:20 to 27; And 식각된 하드 마스크를 식각 마스크로 이용한 식각공정을 통해 상기 절연막을 식각하여 상기 복수의 워드라인 사이로 상기 기판의 일부 영역이 노출되는 컨택홀을 형성하는 단계Etching the insulating layer using an etched hard mask as an etch mask to form a contact hole exposing a portion of the substrate between the plurality of word lines 를 포함하는 반도체 소자의 컨택홀 형성방법.Contact hole forming method of a semiconductor device comprising a.
KR1020040100588A 2004-12-02 2004-12-02 Method for forming contact hole in semiconductor device KR100688057B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040100588A KR100688057B1 (en) 2004-12-02 2004-12-02 Method for forming contact hole in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100588A KR100688057B1 (en) 2004-12-02 2004-12-02 Method for forming contact hole in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060061955A KR20060061955A (en) 2006-06-09
KR100688057B1 true KR100688057B1 (en) 2007-03-02

Family

ID=37158190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100588A KR100688057B1 (en) 2004-12-02 2004-12-02 Method for forming contact hole in semiconductor device

Country Status (1)

Country Link
KR (1) KR100688057B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083208A (en) * 2000-02-21 2001-08-31 가네꼬 히사시 Method for fabricating semiconductor device
KR20020009264A (en) * 2000-07-25 2002-02-01 박종섭 Method of forming plugs in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083208A (en) * 2000-02-21 2001-08-31 가네꼬 히사시 Method for fabricating semiconductor device
KR20020009264A (en) * 2000-07-25 2002-02-01 박종섭 Method of forming plugs in a semiconductor device

Also Published As

Publication number Publication date
KR20060061955A (en) 2006-06-09

Similar Documents

Publication Publication Date Title
KR100378200B1 (en) Method for forming contact plug of semiconductor device
JP2005005669A (en) Manufacturing method of semiconductor element
JP4711658B2 (en) Manufacturing method of semiconductor device having fine pattern
JP4556293B2 (en) Capacitor manufacturing method for semiconductor device
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US7736972B2 (en) Method for forming storage electrode of semiconductor memory device
JP2006253643A (en) Method of forming gate electrode pattern of semiconductor element
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
KR20080045960A (en) Method for fabricating landing plug in semiconductor device
KR100688057B1 (en) Method for forming contact hole in semiconductor device
KR100807114B1 (en) Method for forming contact hole in semiconductor device
KR20080029565A (en) Method for forming contact plug in semiconductor device
KR100906641B1 (en) Method of fabricating for semiconductor device with landing plug
JP2006173559A (en) Mask for landing plug contact hole and plug formation method using it
KR100875048B1 (en) Semiconductor device and manufacturing method thereof
KR20070062026A (en) Method for forming contact hole in semiconductor device
KR20060002182A (en) A method for forming a semiconductor device
KR101046755B1 (en) Landing plug manufacturing method of semiconductor device
KR20070002325A (en) Method for manufacturing a semiconductor device
KR20080061850A (en) Semiconductor device and method for fabricating the same
KR20070082674A (en) Method for manufacturing of semiconductor device
KR20060070068A (en) Method for forming contact plug in semiconductor device
KR20080001742A (en) Method for forming storage node contact plug in semiconductor memory device
KR20060038589A (en) Forming method of plug in semiconductor device
KR20050056353A (en) Method for forming landing plug poly of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee