KR100685676B1 - Process about chemical mechanical polish - Google Patents
Process about chemical mechanical polish Download PDFInfo
- Publication number
- KR100685676B1 KR100685676B1 KR1020040114031A KR20040114031A KR100685676B1 KR 100685676 B1 KR100685676 B1 KR 100685676B1 KR 1020040114031 A KR1020040114031 A KR 1020040114031A KR 20040114031 A KR20040114031 A KR 20040114031A KR 100685676 B1 KR100685676 B1 KR 100685676B1
- Authority
- KR
- South Korea
- Prior art keywords
- chemical mechanical
- mechanical polishing
- polishing
- wafer
- impurity
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000000126 substance Substances 0.000 title claims abstract description 61
- 238000007517 polishing process Methods 0.000 claims abstract description 58
- 238000005498 polishing Methods 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 238000002513 implantation Methods 0.000 claims abstract description 16
- 235000012431 wafers Nutrition 0.000 claims abstract 6
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 239000007943 implant Substances 0.000 abstract description 35
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 화학적기계적 연마공정을 진행함에 있어서, 웨이퍼의 상태에 관계없이 원하는 프로파일이 남을 수 있는 화학적기계적 연마공정을 제공하기 위한 것으로, 이를 위해 본 발명은 소정 공정이 완료된 웨이퍼 상의 연마 대상막의 위치에 따라 서로 다른 도우즈로 불순물 주입공정을 수행하는 단계와, 상기 불순물 주입공정이 수행된 상기 연마 대상막을 연마하는 단계를 포함하는 화학적기계적 연마공정을 제공한다.The present invention is to provide a chemical mechanical polishing process in which a desired profile can be left regardless of the state of the wafer in the process of chemical mechanical polishing, the present invention is to the position of the film to be polished on the wafer is completed a predetermined process Accordingly, the present invention provides a chemical mechanical polishing process including performing an impurity implantation process with different doses, and polishing the polishing target layer on which the impurity implantation process is performed.
반도체, 화학적기계적연마, 웨이퍼, 임플란트.Semiconductors, chemical mechanical polishing, wafers, implants.
Description
도1은 종래기술에 의해 화학적기계적 연마공정을 수행하고 난 이후에 웨이퍼의 프로파일을 나타내는 도면.1 shows a profile of a wafer after performing a chemical mechanical polishing process according to the prior art.
도2는 도1에 도시된 웨이퍼의 평면도.FIG. 2 is a plan view of the wafer shown in FIG.
도3은 도2에 도시된 웨이퍼에서 불량이 난 부분의 평면도.3 is a plan view of a defective portion of the wafer shown in FIG.
도4a 내지 도4c는 본 발명의 바람직한 실시예에 따라 화학적기계적 연마공정을 진행할 때의 부분 임플란트 공정을 진행하는 것을 나타내는 공정단면도.Figures 4a to 4c is a process cross-sectional view showing that the partial implant process when proceeding the chemical mechanical polishing process in accordance with a preferred embodiment of the present invention.
도5는 부분 임플란트 공정을 진행했을 기판의 도우즈의 농도 분포에 따른 습식비를 나타내는 그래프.Fig. 5 is a graph showing the wet ratio according to the concentration distribution of the dose of the substrate subjected to the partial implant process.
도6은 본 발명의 바람직한 실시예에 따른 화학적기계적연마 공정을 나타내는 단면도로서, 부분 임플란트 공정을 수행하고 화학적기계적 연마 공정을 진행하는 것을 나타내는 도면.
Figure 6 is a cross-sectional view showing a chemical mechanical polishing process according to a preferred embodiment of the present invention, showing a partial implant process and a chemical mechanical polishing process.
본 발명은 반도체 장치의 제조공정에 관한 것으로, 특히 반도체 제조공정중 화학적기계적 연마공정에 관한 것이다.The present invention relates to a manufacturing process of a semiconductor device, and more particularly to a chemical mechanical polishing process of the semiconductor manufacturing process.
통상적으로 층 배선을 갖는 반도체 집적회로 장치에서, 기판상에 하층 배선을 형성하고 하층 배선상에 절연막을 형성한 다음, 절연막에는 하층 배선과 상층 배선 사이의 접속을 하기 위해서 접속 구멍을 형성한 후 절연막상에 금속막을 퇴적시키고 상기 금속막을 리소그래피(lithography) 공정과 에칭(etching) 공정에 의해 패턴화함으로서 상층 배선을 형성한다. 그 때, 하층 배선이 존재하므로 절연막의 표면은 요철을 갖고 있어서 그 상태로 상층 배선을 형성하면 여러가지의 폐해가 생긴다. In a semiconductor integrated circuit device having a layer wiring, typically, a lower wiring is formed on a substrate, an insulating film is formed on the lower wiring, and then an insulating hole is formed in the insulating film to make a connection between the lower wiring and the upper wiring. An upper layer wiring is formed by depositing a metal film on the film and patterning the metal film by a lithography process and an etching process. At this time, since the lower layer wiring exists, the surface of the insulating film has irregularities, and if the upper layer wiring is formed in that state, various problems are caused.
즉, 상층 배선형성을 위한 리소그래피 공정을 요철금속막에 대해 행해야 하기 때문에 미세한 패턴을 형성하는 것이 어렵게 된다. 또한 절연막에 리크(leak)가 발생할 우려가 있거나 상층 배선의 절단과 같은 불량이 생기는 일이 있다. 그 때문에 상층 배선을 형성하는 하지가 되는 절연막 표면은 가능한 한 평탄화되는 것이 바람직하다. That is, since the lithography process for forming the upper layer wiring must be performed on the uneven metal film, it is difficult to form a fine pattern. In addition, leakage of the insulating film may occur or defects such as cutting of the upper wiring may occur. Therefore, it is preferable that the surface of the insulating film serving as the base for forming the upper layer wiring is as flat as possible.
그와 같은 평탄화기술의 하나로서 화학적기계적연마(Chemical Mechanical Polishing; CMP)가 널리 이용되고 있다.As one of such flattening techniques, chemical mechanical polishing (CMP) is widely used.
화학적기계적연마(CMP)방법은 연마 입자가 포함된 슬러리(Slurry)를 폴리우레탄 등의 재질로 만들어진 패드 위로 공급하면서 웨이퍼를 이 패드면에 마찰시켜 평탄화 작업을 할 수 있는 공정이다. 이때, 슬러리에 포함된 화학제에 의한 화학반응은 표면의 요철에는 무관하게 등방선으로 작용하지만, 패드가 닿는 돌출부위의 반응물이 먼저 제거되기 때문에 평탄화가 이루어질 수 있다.The chemical mechanical polishing (CMP) method is a process in which a slurry containing abrasive particles is supplied onto a pad made of a material such as polyurethane, and the wafer is rubbed on the pad surface to perform planarization. At this time, the chemical reaction by the chemical agent contained in the slurry acts as an isotropic irrespective of the irregularities of the surface, but may be planarized because the reactants of the protrusions in contact with the pad is removed first.
그러나 화학적 기계적 연마 방법을 사용하여 평탄화 또는 소자간을 분리시킬 경우 웨이퍼의 에지(edge) 지역에 존재하는 셀이 어택(attack)을 받아 수율이 감소하는 문제를 않고 있으며 이로 인해 단위 웨이퍼당 얻을 수 있는 넷다이(Net Die)의 개수에 제한을 받게 되고, 웨이퍼 에지의 과다 연마에 의한 어택으로 인해 여러가지 결함들이 발생되는 문제를 않고 있다.However, when the planarization or separation between devices is performed using a chemical mechanical polishing method, the cells present in the edge region of the wafer are attacked and thus the yield is not reduced. The number of net dies is limited, and various defects are caused by an attack caused by overpolishing of the wafer edge.
현재의 일반적인 슬러리 공급방식을 사용하여 웨이퍼의 화학적 기계적 연마를 수행할 때, 오버폴리싱(overpolishing) 공정을 적용하는 한 웨이퍼 표면상에 형성된 이종 물질의 구조물간의 압력 불균일 분포, 연마입자의 함유량, 메탈을 화학적기계적 연마시에 산화제의 영향으로 발생되는 디싱(dishing)현상과 부식(erosion) 현상등을 피할 수 없게 되는 문제점을 가지고 있다.When performing chemical mechanical polishing of a wafer using the current general slurry feeding method, as long as the overpolishing process is applied, the pressure non-uniform distribution among the structures of heterogeneous materials formed on the wafer surface, the content of abrasive grains, the metal In chemical and mechanical polishing, dishing and erosion, which are caused by the influence of oxidants, cannot be avoided.
디싱현상은 화학적기계적연마공정을 진행한 이후의 웨이퍼 표면이 가장자리는 높게 남아 있고, 가운데 부분은 더 깊게 페이게 되는 형상을 말한다.The dishing phenomenon is a shape in which the edge of the wafer surface after the chemical mechanical polishing process remains high and the center portion becomes deeper.
도1은 종래기술에 의해 화학적기계적 연마공정을 수행하고 난 이후에 웨이퍼의 프로파일(profile)을 나타내는 도면이다.1 is a view showing a profile of a wafer after performing a chemical mechanical polishing process according to the prior art.
도1에 도시된 바와같이, 화학적기계적연마공정을 수행하고 난 이후의 프로파일을 살펴보면, 가운데는 더 많이 연마되었으며, 가장자리는 상대적으로 덜 연마되었음을 알 수 있다.As shown in FIG. 1, the profile after performing the chemical mechanical polishing process shows that the center is more polished and the edge is relatively less polished.
도2는 도1에 도시된 웨이퍼의 평면도이며, 도3은 도2에 도시된 웨이퍼에서 불량이 난 부분의 평면도이다. FIG. 2 is a plan view of the wafer shown in FIG. 1, and FIG. 3 is a plan view of a defective portion of the wafer shown in FIG.
도2를 참조하면 화학적기계적 연마공정을 수행한 이후에 웨이퍼의 여러부분에서 불량이 난 것을 알 수 있다. 도3은 스토리지 노드 콘택플러그와 게이트 패턴까지 형성된 상태에서 화학적기계적 연마공정으로 인해 불량이 난 부문의 단면에 관한 전자현미경사진이다.Referring to FIG. 2, after performing the chemical mechanical polishing process, it can be seen that defects occur in various parts of the wafer. 3 is an electron micrograph of a cross section of a defective section due to a chemical mechanical polishing process in a state where a storage node contact plug and a gate pattern are formed.
도1 내지 도3에서와 같이, 종래기술에 의한 화학적기계적 연마공정의 경우는 연마장치의 여러가지 변수들를 제어함에도 부구하고, 웨이퍼 내의 연마 프로파일을 원하는 형태로 제어하지 못하였다.As shown in Figs. 1 to 3, the chemical mechanical polishing process according to the prior art is not only able to control various parameters of the polishing apparatus, but also does not control the polishing profile in the wafer to a desired shape.
특히 화학적기계적 연마 공정을 진행하기 전에 웨이퍼의 위치별로 불순물 농도의 프로파일과 화학적기계적 연마 공정에서 나타나는 연마 프로파일이 상호 매치되지 않는 경우에는 연마공정 완료 후 웨이퍼의 연마 불균일도가 심해 공정마진이 줄어들며, 이로 인해 웨이퍼당 생산 가능한 넷다이의 수도 감소하게 된다.
In particular, if the impurity concentration profile and the polishing profile appearing in the chemical mechanical polishing process do not coincide with each other before the chemical mechanical polishing process, the polishing unevenness of the wafer is severe after completion of the polishing process, thereby reducing the process margin. This reduces the number of net dies that can be produced per wafer.
본 발명은 화학적기계적 연마공정을 진행함에 있어서, 웨이퍼의 상태에 관계없이 원하는 프로파일이 남을 수 있는 화학적기계적 연마공정을 제공함을 목적으로 한다.
An object of the present invention is to provide a chemical mechanical polishing process in which a desired profile can be left regardless of the state of a wafer.
본 발명은 소정 공정이 완료된 웨이퍼 상의 연마 대상막의 위치에 따라 서로 다른 도우즈로 불순물 주입공정을 수행하는 단계와, 상기 불순물 주입공정이 수행된 상기 연마 대상막을 연마하는 단계를 포함하는 화학적기계적 연마공정을 제공한다.The present invention provides a chemical mechanical polishing process comprising performing an impurity implantation process with different doses according to the position of the polishing object film on the wafer on which the predetermined process is completed, and polishing the polishing object film on which the impurity implantation process is performed. To provide.
본 발명은 화학적기계적 연마 공정에 발생되는 웨이퍼 내의 연마 불균일도를 개선하기 위해 부분 임플란트 공정(불순물 주입공정)을 추가하여, 웨이퍼 내에 임플란트 맵을 원하는 모양으로 조절함으로써 화학적 기계적 연마공정의 연마속도나 후세정 공정에서의 웨이퍼 삭긱비를 조절하는 방법에 관한 발명이다.The present invention adds a partial implant process (impurity implantation process) to improve the polishing non-uniformity in the wafer generated in the chemical mechanical polishing process, by adjusting the implant map to the desired shape in the wafer to improve the polishing rate or after The invention relates to a method of adjusting the wafer sagging ratio in the cleaning process.
본 발명은 종래의 일반적인 슬러리를 사용하여 층간절연막을 연마하는 모든 공정에 적용 가능하며, 이 방법을 적용하여 화학적기계적 연마 공정을 진행할 경우 웨이퍼 가장자리 부근의 연마 프로파일 및 남겨긴 막의 두께의 제어할 수 있으므로, 넷 다이의 증가로 인한 생산성증가 뿐만 아니라 전체 공정 마진을 확보할 수 있다는 장점을 가지고 있다.
The present invention is applicable to all processes of polishing an interlayer insulating film using a conventional general slurry, and when the chemical mechanical polishing process is applied to this method, the polishing profile near the edge of the wafer and the thickness of the film remaining can be controlled. This has the advantage that the overall process margin can be secured as well as productivity increase due to the increase of net die.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
도4a 내지 도4c는 본 발명의 바람직한 실시예에 따라 화학적기계적 연마공정을 진행할 때의 부분 임플란트 공정을 진행하는 것을 나타내는 공정단면도이며, 도5는 부분 임플란트 공정을 진행했을 기판의 도우즈의 농도 분포에 따른 습식비를 나타내는 그래프이다.Figures 4a to 4c is a cross-sectional view showing a process of performing a partial implant when the chemical mechanical polishing process in accordance with a preferred embodiment of the present invention, Figure 5 is a distribution of the concentration of the dose of the substrate that has undergone the partial implant process It is a graph showing the wet ratio according to.
도4a 내지 도4b에 도시된 바와 같이, 웨이퍼에 원하는 형태로 부분적으로 임플란트 공정을 진행하는 것이 가능하며, 도5를 참조하면 웨이퍼에 도핑된 농도의 분포에 따라 습식식각비가 달라지는 것을 알 수 있다.As shown in Figures 4a to 4b, it is possible to perform a partial implant process in the desired shape on the wafer, referring to Figure 5 it can be seen that the wet etching ratio varies depending on the distribution of the concentration doped on the wafer.
본 실시예에 따른 화학적기계적 연마공정은 화학적기계적 연마공정을 진행하기 전에 부분적인 임플란트 공정을 진행한다. 연마속도를 빠르게 조절해야 할 필요성이 있는 웨이퍼의 부분에 대해서는 그 부분에 도핑농도를 높게 하여 주고, 연마속도를 느리게 조절해야 할 필요성이 있는 부분에 대해서는 도핑농도를 낮게 하여 준다.In the chemical mechanical polishing process according to the present embodiment, a partial implant process is performed before the chemical mechanical polishing process. For the part of the wafer where the polishing rate needs to be adjusted quickly, the doping concentration is increased in that portion, and the doping concentration is lowered for the part where the polishing rate needs to be adjusted slowly.
부분 임플란트 공정을 진행하고 난 이후에 화학적기계적 연마공정을 수행하게 되면 웨이퍼 상태가 최적의 균일한 상태로 연마되며, 화학적 기계적 연마 과정에서의 연마속도 뿐만 아니라, 연마과정 완료 후 연마장치 자체에서의 후세정 과정과 후속공정에서 진행하는 습식용기(Wet Bath)에서의 후세정 과정에서도 웨이퍼내의 습식식각 비가 웨이퍼의 부분별로 유발되어 웨이퍼 전반적으로 원하는 막의 두께를 얻을 수 있게 된다.If the chemical mechanical polishing process is performed after the partial implant process, the wafer state is polished to an optimal uniform state, and the polishing rate in the chemical mechanical polishing process, as well as the The wet etching ratio in the wafer is also induced by each part of the wafer even in the post-cleaning process in the wet bath which is performed in the cleaning process and the subsequent process, so that the desired film thickness can be obtained throughout the wafer.
도6에는 전술한 화학적기계적 연마공정이 더 자세히 도시되어 있다.6, the above-described chemical mechanical polishing process is shown in more detail.
도6은 본 발명의 바람직한 실시예에 따른 화학적기계적연마 공정을 나타내는 단면도로서, 부분 임플란트 공정을 수행하고 화학적기계적 연마 공정을 진행하는 것을 나타내는 도면이다.6 is a cross-sectional view showing a chemical mechanical polishing process according to a preferred embodiment of the present invention, which shows a partial implant process and a chemical mechanical polishing process.
도6의 상단 도면에는 본 실시예에 따른 핵심적인 공정인 부분 임플란트 공정을 진행하지 않고 화학적기계적 연마공정을 진행하는 경우를 도시하였는데, 연마전에 각 웨이퍼의 위치별로 두께를 살펴보면, 최대의 두께는 5851 Å이며, 최소 두께는 5554Å이다. 따라서 최대차이는 297Å정도가 되면, 웨이퍼의 위치별로 증착된 두께는 각각 약 300Å 범위에서 다르게 증착되어 있다.6 shows a case where the chemical mechanical polishing process is performed without performing the partial implant process, which is the core process according to the present embodiment. Looking at the thickness of each wafer before polishing, the maximum thickness is 5851. 최소, the minimum thickness is 5554 Å. Therefore, when the maximum difference is about 297Å, the thickness deposited for each wafer position is deposited differently in the range of about 300Å.
부분 임플란트 공정을 진행하지 않고, 화학적기계적 연마공정을 수행하게 되면, 연마후에는 도시된 바와 같이 남아있는 막의 최대 두께와 최소 두께는 각각 1950Å, 1400Å이다. 따라서 한 웨이퍼 내에서 남겨진 막의 최대차이는 550Å 정도되는 것이다.If the chemical mechanical polishing process is performed without performing the partial implant process, the maximum and minimum thicknesses of the remaining film after polishing are 1950 mm and 1400 mm, respectively. Therefore, the maximum difference of the film remaining in one wafer is about 550Å.
웨이퍼의 위치별로 연마된 양을 살펴보면, 최대의 두께가 연마된 부분이 4155Å 정도 연마되었으며, 최소한으로 연마된 부분이 3805Å 정도 된다. 따라서 연마된 막의 두께 차이는 최대 349Å 정도가 된다.Looking at the amount of polishing by the position of the wafer, the portion where the maximum thickness was polished was polished about 4155Å, the minimum polished part is about 3805Å. Therefore, the difference in thickness of the polished film is about 349 mm at maximum.
일반적으로 알려진 것과 같이, 화학적기계적 연마공정을 수행하게 되면 웨이퍼 가장자리의 연마량이 가운데 부분보다 더 크게 된다.As is commonly known, the chemical mechanical polishing process results in a greater amount of polishing at the edge of the wafer than at the center.
또한, 화학적기계적연마 공정을 수행하고 난 이후에 남겨진 막의 두께 차이가 웨이퍼 내에서 약 550Å정도로, 화학적기계적연마 공정을 수행하기 전에 약 300Å 정도 되던 것 보다 더 크게 벌어졌다.In addition, the difference in the thickness of the film left after performing the chemical mechanical polishing process was widened to about 550 mm in the wafer, which was greater than about 300 mm before the chemical mechanical polishing process.
이는 웨이퍼 전체에 증착된 막(As의 증착 프로파일)이 전체적으로 균일하지 않고 특정 위치가 다른 지역보다 증착두게가 낮은 지역이 존재할 경우, 화학적 기계적 연마과정에서 웨이퍼 내의 특정부위만의 연마속도 제거가 불가능하기 때문에 생기는 현상이다.This is because when the deposited film (As deposition profile) is not uniform throughout the wafer, and there is an area where deposition location is lower than other areas, it is impossible to remove the removal rate of only a specific part in the wafer during chemical mechanical polishing. It is a phenomenon that occurs.
이러한 문제를 해결하기 우하여 화학적기계적 연마과정 진행전 단계에서 웨이퍼내에 증착 두께가 낮은 특정지역에는 임플란트되는 도우즈를 높게, 증착두께가 높은 나머지 영역은 임플란트 두께를 낮게 조절해주면, 화학적기계적 연마과정과 후세정 과정을 거치면서 임플란트 도우즈가 높은 영역의 막(산화막)의 식각비는 높게 되고 임플란트 도우즈가 낮은 영역의 막의 식각비는 낮게 되므로, 화학적기계적 연마과정이 완료되고 난 이후에 남은 막은 웨이퍼의 위치에 관계없이 균일해 지게 된다.In order to solve this problem, in the step before the chemical mechanical polishing process, high doses to be implanted in a specific area having low deposition thickness in the wafer are made high, and the rest of the high deposition thickness is controlled to lower the thickness of the implant. During the post-cleaning process, the etch ratio of the film in the region with high implant dose is high and the etch ratio of the film in the region with low implant dose is low. It becomes uniform regardless of the position of.
이렇게 화학적기계적 연마 공정에서 연마 프로파일을 제어하는 과정에서 웨이퍼 맵상의 연마속도 제어는 임플란트된 도우즈의 양으로 조절할 수도 있지만, 임플란트된 불순물의 사이즈(dopant size)로 조절할 수 도 있다.While controlling the polishing profile in the chemical mechanical polishing process, the polishing rate control on the wafer map may be controlled by the amount of implanted dose, but may be controlled by the size of implanted impurities.
또한, 웨이퍼 맵상 원하는 특성부분의 연마속도를 제어하기 위하여 혼합된 임플란트 공정을 적용할 수도 있다.It is also possible to apply a mixed implant process to control the polishing rate of the desired feature portion on the wafer map.
연마공정을 제어하기 위해 임플란트하는 불순물이 BF2를 사용할 경우, 임플란트 도우즈로 1E11 ~ 5E13 정도로 조절하고, 임플란트 에너지로 10KeV에서 50KeV 사이로 조절하여 진행한다.If the impurity to be implanted to control the polishing process using BF 2 , the implant dose is adjusted to about 1E11 ~ 5E13, and the implant energy is adjusted from 10KeV to 50KeV.
또한, 불순물이 P를 사용할 경우, 임플란트 도우즈로 1E12 ~ 5E13 정도로 조절하고, 임플란트 에너지로 100KeV에서 500KeV 사이로 조절하여 진행한다.In addition, when the impurity uses P, the implant dose is adjusted to about 1E12 to 5E13 with the implant dose, and the implant energy is adjusted between 100KeV and 500KeV with the implant energy.
또한, 불순물이 B를 사용할 경우, 임플란트 도우즈로 1E11 ~ 5E13 정도로 조절하고, 임플란트 에너지로 10KeV에서 500KeV 사이로 조절하여 진행한다.In addition, when the impurity B is used, the implant dose is adjusted to about 1E11 to 5E13, and the implant energy is adjusted to be adjusted between 10KeV and 500KeV.
또한, 불순물이 As를 사용할 경우, 임플란트 도우즈로 1E11 ~ 5E13 정도로 조절하고, 임플란트 에너지로 100KeV에서 500KeV 사이로 조절하여 진행한다.In addition, when As is used as an impurity, the implant dose is adjusted to about 1E11 to 5E13, and the implant energy is adjusted to be adjusted between 100KeV and 500KeV.
화학적기계적 연마 과정에서는 연마제(abrasive)로 인한 입자들에 의한 기계 적인 연마뿐만 아니라 화학적 식각(Chemiacl Etching)작용도 동시에 발생되므로 화학적기계적 연마과정 중에서도 임플란트 도우즈 차이에 의한 식각비 차이가 발생한다.In the chemical mechanical polishing process, not only the mechanical polishing by the abrasive particles but also the chemical etching (Chemiacl Etching) action occurs at the same time, the difference in the etching ratio due to the difference in implant dose during the chemical mechanical polishing process.
또한 연마과정이 완료된 후 연마장비 자체에서 실시되는 후세정 과정에서 희석된 HF 화학제(Diluted HF Chemical)를 이용하여 연마 완료 후 표면에 드러나는 막의 일부를 제거하는 과정에서도 임플란트 도우즈 차이에 의한 습식식각 비 차이가 유발되므로, 부분 임플란트 방법을 이용하여 웨이퍼내에 임플란트 맵을 조절하게 되면, 화학적 기계적 연마 공정 자체의 제어가 가능하게 된다.In addition, wet etching due to implant dose difference is also used to remove a portion of the film exposed on the surface after diluting by using diluted HF chemical during the post-cleaning process performed in the polishing equipment itself after the polishing process is completed. Since a non-difference is caused, by adjusting the implant map in the wafer using the partial implant method, it is possible to control the chemical mechanical polishing process itself.
이상에서 설명한 본 발명은, 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the spirit and scope of the present invention. It will be apparent to those who have knowledge.
본 발명에 의하여, 부분 임플란트 공정을 수행한 이후에 화학적기계적 연마공정을 진행하게되면, 부분 임플란트 방법으로 임플란트 도우즈 맵을 제어하할 수 있기 때문에 화학적기계적 연마공정에 의해 제거되는 막의 두께를 웨이퍼의 위치별로 제어할 수 있게 된다.According to the present invention, if the chemical mechanical polishing process is performed after performing the partial implant process, since the implant dose map can be controlled by the partial implant method, the thickness of the film removed by the chemical mechanical polishing process may be reduced. You can control by location.
그동안 화학적기계적 연마 공정을 진행하기 전에 웨이퍼가 가지고 있는 증착 프로파일과 화학적기계적 연마 공정에서 나타나는 연마 프로파일이 상호 매치되지 않는 경우에 연마 공정 완료 후에 웨이퍼내의 연마 불균일도가 심해 공정 마진이 감소된다는 공정불량을 가지고 있었으나, 본 발명에 의해 웨이퍼의 상태에 맞는 최적의 상태로 연마공정을 수행할 수 있다.In the meantime, if the deposition profile of the wafer and the polishing profile from the chemical mechanical polishing process do not coincide with each other before the chemical mechanical polishing process, the polishing unevenness in the wafer is severe after completion of the polishing process, thereby reducing the process margin. Although the present invention has been carried out, the polishing process can be performed in an optimal state suitable for the state of the wafer.
또한, 후세정공정에서도 서로 다른 식각비로 증착된 막을 제거할 수 있으므로, 화학적기계적 연마 공정 뿐만 아니라 후속 공정에서의 공정마진을 확보할 수 있다는 효과도 기대할 수 있다.In addition, in the post-cleaning process, since the films deposited at different etching ratios can be removed, the effect of securing the process margin in the subsequent process as well as the chemical mechanical polishing process can be expected.
따라서 화학적기계적 연마공정을 웨이퍼의 전 영역에 대해 최적으로 진행할 수 있음으로 해서, 웨이퍼당 생산가능한 넷다이의 수도 혁신적으로 증가시킬 수 있을 것으로 기대된다.
Therefore, the chemical mechanical polishing process can be optimally performed for the whole area of the wafer, and thus, the number of net dies produced per wafer is expected to be innovatively increased.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114031A KR100685676B1 (en) | 2004-12-28 | 2004-12-28 | Process about chemical mechanical polish |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114031A KR100685676B1 (en) | 2004-12-28 | 2004-12-28 | Process about chemical mechanical polish |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075260A KR20060075260A (en) | 2006-07-04 |
| KR100685676B1 true KR100685676B1 (en) | 2007-02-23 |
Family
ID=37167813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114031A KR100685676B1 (en) | 2004-12-28 | 2004-12-28 | Process about chemical mechanical polish |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100685676B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059030A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | A method for forming a metal line of semiconductor device |
| KR20040059898A (en) * | 2002-12-30 | 2004-07-06 | 동부전자 주식회사 | Method for making transistor in semiconductor |
-
2004
- 2004-12-28 KR KR1020040114031A patent/KR100685676B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059030A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | A method for forming a metal line of semiconductor device |
| KR20040059898A (en) * | 2002-12-30 | 2004-07-06 | 동부전자 주식회사 | Method for making transistor in semiconductor |
Non-Patent Citations (2)
| Title |
|---|
| 1020010059030 |
| 1020040059898 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060075260A (en) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0819786A2 (en) | Etch process for single crystal silicon | |
| US7037840B2 (en) | Methods of forming planarized surfaces over semiconductor substrates | |
| US6949446B1 (en) | Method of shallow trench isolation formation and planarization | |
| US7247571B2 (en) | Method for planarizing semiconductor structures | |
| US7061068B2 (en) | Shallow trench isolation structures having uniform and smooth topography | |
| JP2000058637A (en) | Forming method of shallow trench insulating structure to semiconductor substrate | |
| EP0910117B1 (en) | Methods for protecting device components from chemical mechanical polish induced defects | |
| KR100685676B1 (en) | Process about chemical mechanical polish | |
| Kim et al. | Chemical mechanical polishing of shallow trench isolation using the ceria-based high selectivity slurry for sub-0.18 μm complementary metal–oxide–semiconductor fabrication | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| EP0932190A1 (en) | Method of plasma etching the tungsten silicide layer in the gate conductor stack formation | |
| JP3013787B2 (en) | Method for manufacturing semiconductor device | |
| US6627492B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| KR20080061485A (en) | Method of cmp in a semiconductor device | |
| KR100570122B1 (en) | Slurry composition for chemical mechanical polishing capable of compensating nanotopography effect and method of planarizing surface of semiconductor device using the same | |
| CN108520863B (en) | Method for manufacturing shallow trench insulation structure | |
| Boyd et al. | A One‐Step Shallow Trench Global Planarization Process Using Chemical Mechanical Polishing | |
| US6645825B1 (en) | Planarization of shallow trench isolation (STI) | |
| KR100772678B1 (en) | Method for isolation layer in semiconductor device | |
| KR100613454B1 (en) | Method for polishing of the semiconductor device | |
| KR100570233B1 (en) | Semiconductor to keep gradation uniformly after CMP and its manufacturing method | |
| KR101034598B1 (en) | Method for forming landing plug contact in semiconductor device | |
| KR100475138B1 (en) | Method for Forming Semiconductor Device | |
| KR100536806B1 (en) | Method for manufacturing semiconductor device | |
| KR100587601B1 (en) | planarization method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |