KR100679940B1 - Dummy bit line structure on cell block - Google Patents

Dummy bit line structure on cell block Download PDF

Info

Publication number
KR100679940B1
KR100679940B1 KR1020000084530A KR20000084530A KR100679940B1 KR 100679940 B1 KR100679940 B1 KR 100679940B1 KR 1020000084530 A KR1020000084530 A KR 1020000084530A KR 20000084530 A KR20000084530 A KR 20000084530A KR 100679940 B1 KR100679940 B1 KR 100679940B1
Authority
KR
South Korea
Prior art keywords
bit line
cell block
dummy
dummy bit
width
Prior art date
Application number
KR1020000084530A
Other languages
Korean (ko)
Other versions
KR20020055167A (en
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000084530A priority Critical patent/KR100679940B1/en
Publication of KR20020055167A publication Critical patent/KR20020055167A/en
Application granted granted Critical
Publication of KR100679940B1 publication Critical patent/KR100679940B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Abstract

본 발명은 반도체장치의 셀블록상의 더미 비트라인 구조에 있어서, 셀블록 가장자리에 형성된 한쌍의 더미 비트라인의 양쪽 끝부분이 연결되고, 상기 더미 비트라인 사이에 비트라인 브릿지가 형성된 것을 특징으로 한다. 셀 블록의 가장자리에 형성되는 더미 비트라인을 양쪽 끝부분 모두를 묶음으로써 한쪽 부분만 묶으면서 나타났던 더미 비트라인의 쓰러지는 현상을 방지할 수 있게 된다.
The present invention provides a dummy bit line structure on a cell block of a semiconductor device, wherein both ends of a pair of dummy bit lines formed at an edge of the cell block are connected, and a bit line bridge is formed between the dummy bit lines. By tying both ends of the dummy bit line formed at the edge of the cell block, it is possible to prevent the collapse of the dummy bit line that appears while only one side is bundled.

비트라인, 더미 비트라인, 브릿지, 셀 블록, ISO, 필드산화막Bit line, dummy bit line, bridge, cell block, ISO, field oxide

Description

셀블록상의 더미 비트라인 구조{Dummy bit line structure on cell block} Dummy bit line structure on cell block             

도1은 종래의 셀블록상의 더미 비트라인 구조를 나타낸 평면도.1 is a plan view showing a dummy bit line structure on a conventional cell block.

도2는 본 발명에 의한 더미 비트라인을 형성하기 위한 ISO배열을 나타낸 평면도.2 is a plan view showing an ISO array for forming a dummy bit line according to the present invention;

도3은 본 발명의 일실시예에 의한 더미 비트라인구조를 나타낸 평면도.3 is a plan view showing a dummy bit line structure according to an embodiment of the present invention;

도4는 본 발명의 다른 실시예에 의한 더미 비트라인구조를 나타낸 평면도.4 is a plan view showing a dummy bit line structure according to another embodiment of the present invention;

도5는 본 발명의 또다른 실시예에 의한 더미 비트라인구조를 나타낸 평면도.
5 is a plan view showing a dummy bit line structure according to still another embodiment of the present invention;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 셀블록 2 : 더미 비트라인1: cell block 2: dummy bit line

3 : 더미 비트라인을 위한 더미ISO 4 : 첫번째 컬럼어드레스3: dummy ISO for dummy bitline 4: first column address

5 : 비트라인 브릿지 5: bitline bridge

6 : 더미 비트라인을 위한 더미 필드산화막
6: dummy field oxide film for dummy bit line

본 발명은 셀 블록 가장자리에 형성되는 더미 비트라인의 구조에 관한 것이다.The present invention relates to a structure of a dummy bit line formed at an edge of a cell block.

종래의 기술은 도1에 나타낸 바와 같이 셀 블록(1)의 가장자리에 더미 비트라인(2)을 한쪽 끝부분만 묶는 방식을 사용하므로 진보된 기술을 사용하는 소자에서는 묶지 않고 오픈된 쪽에서 더미 비트라인이 옆으로 쓰러지는 문제 등이 발생하게 되었다.
The conventional technique uses a method of tying the dummy bit line 2 only at one end to the edge of the cell block 1, as shown in FIG. 1, so that in the device using the advanced technology, the dummy bit line is open at the open side. The problem of falling sideways has occurred.

본 발명은 상기 문제점을 해결하기 위한 것으로써, 셀 블록의 가장자리에 형성되는 더미 비트라인을 양쪽 끝부분 모두를 묶음으로써 한쪽 부분만 묶으면서 나타났던 더미 비트라인의 쓰러지는 현상을 방지할 수 있도록 하는 더미 비트라인구조를 제공하는데 목적이 있다.
The present invention is to solve the above problems, by tying both ends of the dummy bit line formed at the edge of the cell block, the dummy to prevent the collapse of the dummy bit line that appeared while only one side bundle The purpose is to provide a bit line structure.

상기 목적을 달성하기 위한 본 발명은, 반도체장치의 셀블록상의 더미 비트라인 구조에 있어서, 셀블록 가장자리에 형성된 한쌍의 더미 비트라인의 양쪽 끝부분이 연결되고, 상기 더미 비트라인 사이에 비트라인 브릿지가 형성된 것을 특징으로 한다.
According to an aspect of the present invention, in a dummy bit line structure on a cell block of a semiconductor device, both ends of a pair of dummy bit lines formed at an edge of a cell block are connected, and a bit line bridge between the dummy bit lines. Characterized in that formed.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2는 1컬럼의 더미 비트라인을 형성하기 위한 I-형태의 ISO, 즉 액티브(active) 영역(이하, ISO를 액티브라 함)의 배열을 나타낸 평면도이다. 도1을 참조하면, 셀 블록내에 더미액티브(3)와 더미 필드산화막(6)이 소정패턴으로 형성되며, 셀 블록의 가장자리에 더미액티브가 쌍을 이루어 형성된다. 셀 블록의 가장자리에는 1컬럼에 해당하는 만큼의 더미액티브를 형성한다. Fig. 2 is a plan view showing the arrangement of an I-type ISO, i.e., an active region (hereinafter referred to as ISO), for forming a dummy bit line of one column. Referring to FIG. 1, the dummy actives 3 and the dummy field oxide film 6 are formed in a predetermined pattern in the cell block, and the dummy actives are formed in pairs at the edges of the cell block. Dummy actives corresponding to one column are formed at the edge of the cell block.

도3은 셀블록내의 액티브위에 비트라인이 배열되고 셀블록의 가장자리에는 셀블록내의 비트라인을 보호하기 위한 1컬럼의 더미비트라인(2)이 더미 필드산화막 및 더미액티브 위에 형성된 것을 나타낸 평면도이다. 셀블록의 가장자리에 형성된 더미비트라인(3)은 양쪽 끝을 묶어서 셀블록 내부에 있는 비트라인을 보호한다. 또한, 더미비트라인은 더미 필드산화막위에 형성함으로써 셀 효율(cell efficiency)을 높인다. 또한, 더미 필드산화막위에 형성되는 더미 비트라인은 비트라인 콘택을 형성하지 않아 콘택 형성에 따른 필드채널을 막는다. 그러나 더미 액티브위에 형성되는 더미 비트라인은 비트라인 콘택을 형성하여 비트라인 공정시 안정적으로 형성되도록 한다. 3 is a plan view showing that a bit line is arranged on an active part in a cell block, and a dummy bit line 2 of one column is formed on the dummy field oxide film and the dummy active at the edge of the cell block to protect the bit line in the cell block. The dummy bit line 3 formed at the edge of the cell block binds both ends to protect the bit line inside the cell block. In addition, the dummy bit line is formed on the dummy field oxide film to increase cell efficiency. In addition, the dummy bit line formed on the dummy field oxide film does not form a bit line contact, thereby blocking the field channel due to the contact formation. However, the dummy bit line formed on the dummy active forms a bit line contact so that it is stably formed during the bit line process.

도3의 구조에서는 더미 비트라인의 폭과 셀블록 내부의 비트라인의 폭을 동일하게 하였으며, 더미비트라인의 피치와 셀블록 내부의 비트라인의 피치도 동일하게 하였다. 그러나 더미비트라인의 피치와 셀블록 내부의 비트라인의 피치를 다르게 형성할 수도 있다. 상기 더미 비트라인 옆에 리던던시 비트라인을 형성할 수도 있다. 또한, 1컬럼의 더미 비트라인 중에서 하나는 더미필드산화막위에, 다른 하나는 더미액티브위에 형성할 수 있다. In the structure of FIG. 3, the width of the dummy bit line and the width of the bit line in the cell block are the same, and the pitch of the dummy bit line and the bit line in the cell block are also the same. However, the pitch of the dummy bit line and the pitch of the bit line inside the cell block may be formed differently. A redundancy bit line may be formed next to the dummy bit line. One of the dummy bit lines of one column can be formed on the dummy field oxide film and the other on the dummy active layer.

도3에 있어서, 더미 비트라인 사이에는 비트라인 브릿지(5)를 형성하였다. 비트라인 브릿지는 한 개 이상 형성할 수 있으며, 셀 블록 양쪽에 동일한 수도 형성하거나 다르게 형성할 수 있다. 또한, 비트라인 브릿지간의 간격은 일정하게 형성할 수도 있고, 일정하지 않게 형성할 수도 있다. 첫번째 컬럼어드레스(4)가 더미 비트라인(3)이 묶여 있는 증폭단자에 연결되도록 하며, 더미 비트라인의 폭을 셀블록 내부에 있는 비트라인의 폭과 동일하게 형성한다. 상기 더미비트라인을 셀블록 바깥쪽까지 연장하여 형성하는 것도 가능하다.In Fig. 3, a bit line bridge 5 is formed between dummy bit lines. One or more bit line bridges may be formed, and the same number may be formed on both sides of the cell block or may be formed differently. In addition, the interval between the bit line bridges may be formed to be constant or may not be formed to be constant. The first column address 4 is connected to the amplification terminal in which the dummy bit line 3 is bound, and the width of the dummy bit line is formed to be equal to the width of the bit line in the cell block. The dummy bit line may extend to the outside of the cell block.

도4는 도3과 동일한 구조로서, 셀 블록 가장자리에 위치한 묶여 있는 더미 비트라인의 바깥쪽 비트라인의 폭을 셀 블록 내부의 비트라인의 폭보다 크게 형성한 것을 나타낸 것이다.FIG. 4 shows the same structure as that of FIG. 3, in which the width of the outer bit line of the bundled dummy bit line positioned at the edge of the cell block is larger than the width of the bit line inside the cell block.

도5도 도3의 구조와 동일한 구조로서, 셀 블록 가장자리에 위치한 묶여 있는 더미 비트라인의 안쪽 비트라인의 폭을 셀 블록 내부의 비트라인의 폭보다 크게 형성한 것을 나타낸 것이다.5 is the same structure as that of FIG. 3, in which the width of the inner bit line of the bundled dummy bit line located at the edge of the cell block is larger than the width of the bit line inside the cell block.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명은 셀 블록 가장자리에 형성되는 더미 비트라인의 양쪽 끝부분을 묶음으로써 더미 비트라인의 한쪽만 묶었을때 나타나는 더미 비트라인의 쓰러지는 현상을 방지할 수 있다.The present invention can prevent the collapse of the dummy bit line that occurs when only one side of the dummy bit line is bundled by tying both ends of the dummy bit line formed at the edge of the cell block.

Claims (10)

반도체장치의 셀블록상의 더미 비트라인 구조에 있어서,In a dummy bit line structure on a cell block of a semiconductor device, 셀블록 가장자리에 형성된 한쌍의 더미 비트라인의 양쪽 끝부분이 연결되고, 상기 더미 비트라인 사이에 비트라인 브릿지가 형성된 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.Both ends of the pair of dummy bit lines formed at the edge of the cell block are connected, and a bit line bridge is formed between the dummy bit lines. 제1항에 있어서,The method of claim 1, 상기 셀블록 가장자리에 위치하는 1컬럼의 더미 비트라인중 하나는 더미 필드산화막위에 위치하고 다른 하나는 더미 액티브위에 위치하는 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.Wherein one of the one column dummy bit lines positioned at the edge of the cell block is located on the dummy field oxide layer and the other is located on the dummy active layer. 제2항에 있어서,The method of claim 2, 상기 더미액티브는 셀블록 가장자리의 1컬럼에 해당하는 만큼 형성된 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.The dummy active is a dummy bit line structure on a cell block, characterized in that formed as corresponding to one column of the cell block edge. 제1항에 있어서,The method of claim 1, 상기 더미 비트라인의 폭이 셀블록 내부에 형성된 비트라인의 폭과 동일한 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.And a width of the dummy bit line is equal to a width of the bit line formed inside the cell block. 제1항에 있어서,The method of claim 1, 상기 더미 비트라인의 폭이 셀블록 내부에 형성된 비트라인의 폭과 다른 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.And a width of the dummy bit line is different from a width of the bit line formed inside the cell block. 제1항에 있어서,The method of claim 1, 상기 한쌍의 더미 비트라인중 셀블록의 외부쪽의 더미 비트라인의 폭이 더 큰 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.And a width of the dummy bit line outside the cell block among the pair of dummy bit lines is larger. 제1항에 있어서,The method of claim 1, 상기 한쌍의 더미 비트라인중 셀블록 내부쪽의 더미 비트라인의 폭이 더 큰 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.The dummy bit line structure on the cell block, characterized in that the width of the dummy bit line inside the cell block of the pair of dummy bit lines. 제1항에 있어서,The method of claim 1, 상기 비트라인 브릿지는 한 개 이상 형성된 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.And at least one bit line bridge is formed on the cell block. 제1항에 있어서,The method of claim 1, 상기 비트라인 브릿지의 간격이 일정하거나 일정하지 않은 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.Dummy bit line structure on a cell block, characterized in that the interval of the bit line bridge is constant or not constant. 제1항에 있어서,The method of claim 1, 상기 비트라인 브릿지이 셀블록 양쪽에 위치한 더미 비트라인 사이에 각각 동일하거나 다른 수로 형성된 것을 특징으로 하는 셀블록상의 더미 비트라인 구조.And the bit line bridge is formed with the same or different numbers between the dummy bit lines located at both sides of the cell block.
KR1020000084530A 2000-12-28 2000-12-28 Dummy bit line structure on cell block KR100679940B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084530A KR100679940B1 (en) 2000-12-28 2000-12-28 Dummy bit line structure on cell block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084530A KR100679940B1 (en) 2000-12-28 2000-12-28 Dummy bit line structure on cell block

Publications (2)

Publication Number Publication Date
KR20020055167A KR20020055167A (en) 2002-07-08
KR100679940B1 true KR100679940B1 (en) 2007-02-08

Family

ID=27687921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084530A KR100679940B1 (en) 2000-12-28 2000-12-28 Dummy bit line structure on cell block

Country Status (1)

Country Link
KR (1) KR100679940B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744659B1 (en) * 2006-05-16 2007-08-02 주식회사 하이닉스반도체 Method for fabricating the same of semiconductor device in bit line pattern
KR101106257B1 (en) * 2011-12-14 2012-01-18 (주)대화엔지니어링 A switch box of an apartment house
CN108389860B (en) * 2017-02-03 2021-06-22 联华电子股份有限公司 Semiconductor device with a plurality of semiconductor chips

Also Published As

Publication number Publication date
KR20020055167A (en) 2002-07-08

Similar Documents

Publication Publication Date Title
CN108666311B (en) Semiconductor element and manufacturing method thereof
KR102112941B1 (en) Semiconductor devices comprising conductive lines and method of forming semiconductor devices
JP2005223338A (en) Cell array of memory element having source strapping
JPH02133958A (en) Semiconductor device
KR100614660B1 (en) Arrangement of data lines in a semiconductor memory device and method of forming the same
KR101471857B1 (en) Semiconductor device and layout method of the semiconductor device
KR100679940B1 (en) Dummy bit line structure on cell block
KR20020058472A (en) Dummy bit line structure on cell block
US6747304B2 (en) Method for forming a bit line for a semiconductor device
US9245946B2 (en) Semiconductor device and method of fabricating the same
KR100709431B1 (en) Semiconductor device having 6f2 cell structure
KR100520190B1 (en) Memory cell array
KR100761350B1 (en) Method for arranging word lines of semiconductor device
KR100395910B1 (en) Semiconductor DRAM cell
US20080157180A1 (en) Flash memory device and method of forming the device
KR100241533B1 (en) Fabrication method of flash memory cell
KR101001148B1 (en) Layout of semiconductor device
KR101139482B1 (en) Layout of semiconductor device
KR100689542B1 (en) Semiconductor memory device having 6f2 structure
JPH0410653A (en) Mask read-only memory
KR100403314B1 (en) Bitline Structure of 6F2 Cell Array
KR100802257B1 (en) Layout of semiconductor device
KR20060001489A (en) Semiconductor device
CN113471194A (en) Semiconductor memory device with a plurality of memory cells
KR930000717B1 (en) Dram with a stacked capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee