KR100678471B1 - Method of operating a magnetic random access memory device - Google Patents

Method of operating a magnetic random access memory device Download PDF

Info

Publication number
KR100678471B1
KR100678471B1 KR1020050006846A KR20050006846A KR100678471B1 KR 100678471 B1 KR100678471 B1 KR 100678471B1 KR 1020050006846 A KR1020050006846 A KR 1020050006846A KR 20050006846 A KR20050006846 A KR 20050006846A KR 100678471 B1 KR100678471 B1 KR 100678471B1
Authority
KR
South Korea
Prior art keywords
magnetic
tunnel junction
junction structure
magnetic tunnel
write current
Prior art date
Application number
KR1020050006846A
Other languages
Korean (ko)
Other versions
KR20060086036A (en
Inventor
정원철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050006846A priority Critical patent/KR100678471B1/en
Priority to US11/284,546 priority patent/US7369428B2/en
Publication of KR20060086036A publication Critical patent/KR20060086036A/en
Application granted granted Critical
Publication of KR100678471B1 publication Critical patent/KR100678471B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B1/00—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means
    • B05B1/30—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means designed to control volume of flow, e.g. with adjustable passages
    • B05B1/3013—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means designed to control volume of flow, e.g. with adjustable passages the controlling element being a lift valve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B1/00—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means
    • B05B1/28—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means with integral means for shielding the discharged liquid or other fluent material, e.g. to limit area of spray; with integral means for catching drips or collecting surplus liquid or other fluent material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B13/00—Machines or plants for applying liquids or other fluent materials to surfaces of objects or other work by spraying, not covered by groups B05B1/00 - B05B11/00
    • B05B13/02—Means for supporting work; Arrangement or mounting of spray heads; Adaptation or arrangement of means for feeding work
    • B05B13/0278—Arrangement or mounting of spray heads

Abstract

자기램 소자의 프로그램 방법을 제공한다. 이 방법은 상부 전극 및 하부 전극 사이에 개재된 자기터널 접합 구조체에 쓰기 전류를 가하는 것을 구비한다. 상기 쓰기 전류는 상기 자기터널 접합 구조체의 자유층으로부터 상기 자기터널 접합 구조체의 고정층을 향하여 흐르는 양의 쓰기 전류이거나 상기 자기터널 접합 구조체의 고정층으로부터 상기 자기터널 접합 구조체의 자유층을 향하여 흐르는 음의 쓰기 전류이다. 상기 쓰기 전류는 상기 하부 전극을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 보조 스위칭 자계를 인가하여 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 평행하거나 반평행하도록 배열시킨다.A method of programming a magnetic RAM device is provided. The method includes applying a write current to the magnetic tunnel junction structure interposed between the upper electrode and the lower electrode. The write current is a positive write current flowing from the free layer of the magnetic tunnel junction structure toward the fixed layer of the magnetic tunnel junction structure or a negative write flowing from the fixed layer of the magnetic tunnel junction structure toward the free layer of the magnetic tunnel junction structure. Current. The write current applies an auxiliary switching magnetic field to the magnetic tunnel junction structure while flowing through the lower electrode to arrange the magnetic polarizations in the free layer to be parallel or antiparallel to the magnetic polarizations in the fixed layer.

자기램, 스핀 주입, 하부 전극, 자기터널 접합구조체Magnetic RAM, Spin Injection, Lower Electrode, Magnetic Tunnel Junction Structure

Description

자기램 소자의 구동 방법{Method of operating a magnetic random access memory device}Method of operating a magnetic random access memory device

도 1a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 자기램 셀을 도시한 평면도이다.1A is a plan view illustrating a magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention.

도 1b는 도 1a의 Ⅰ~Ⅰ′에 따라 취해진 단면도이다.FIG. 1B is a cross-sectional view taken along the line II ′ of FIG. 1A.

도 2a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 다른 자기램 셀을 도시한 평면도이다.2A is a plan view illustrating another magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention.

도 2b는 도 2a의 Ⅱ~Ⅱ′에 따라 취해진 단면도이다.FIG. 2B is a cross-sectional view taken along II-II 'of FIG. 2A.

도 3a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 또 다른 자기램 셀을 도시한 평면도이다.3A is a plan view illustrating another magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention.

도 3b는 도 3a의 Ⅲ~Ⅲ′에 따라 취해진 단면도이다.FIG. 3B is a sectional view taken along line III-III 'of FIG. 3A.

도 4a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 또 다른 자기램 셀을 도시한 평면도이다.4A is a plan view illustrating another magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention.

도 4b는 도 4a의 Ⅳ~Ⅳ′에 따라 취해진 단면도 이다.4B is a cross-sectional view taken along line IV-IV 'of FIG. 4A.

도 5는 비교예에 따른 쓰기 방법이 적용된 자기램 셀의 스위칭 루프를 도시한 그래프이다.5 is a graph illustrating a switching loop of a magnetic RAM cell to which a writing method according to a comparative example is applied.

도 6은 본 발명의 실시예들에 따른 쓰기 방법이 적용된 자기램 셀의 스위칭 루프를 도시한 그래프이다.6 is a graph illustrating a switching loop of a magnetic RAM cell to which a writing method according to example embodiments of the present invention is applied.

본 발명은 반도체 기억소자의 구동방법에 관한 것으로, 특히 자기램 소자를 구동시키는 방법에 관한 것이다.The present invention relates to a method of driving a semiconductor memory device, and more particularly, to a method of driving a magnetic RAM device.

자기램 소자들은 저전압 및 고속에서 동작될 수 있는 비휘발성 기억 소자들로서 널리 사용되고 있다. 상기 자기램 소자들의 단위 셀에 있어서, 데이터는 자기 저항체(magnetic resistor)의 자기터널 접합 구조체(magnetic tunnel junction structure; MTJ structure) 내에 저장된다. 상기 자기터널 접합(MTJ) 구조체는 제1 및 제2 강자성층들(ferromagnetic layers) 및 그들 사이에 개재된 터널링 절연층(tunneling insulation layer)을 포함한다. 자유층(free layer)이라고도 언급되는 상기 제1 강자성층의 자기 분극(magnetic polarization)은 상기 자기터널 접합(MTJ) 구조체에 인가되는 외부 자계(external magnetic field)를 이용하여 변화시킬 수 있다. 상기 외부 자계는 상기 자기터널 접합 구조체의 주위(around)를 지나는 전류에 의해 유도될(induced) 수 있고, 상기 자유층의 자기 분극은 고정층(pinned layer)이라고도 언급되는 상기 제2 강자성층 내의 고정된 자기 분극(fixed magnetic polarization)에 평행하거나 반평행(anti-parallel)할 수 있다. 상기 외부 자계를 생성시키기 위한 전류는 상기 자기터널 접합 구조체의 주위에 배치된 디지트 라인(digit line) 및 비트라인(bit line)이라고 불리우는 도전층들을 통하여 흐른다.Magnetic RAM devices are widely used as nonvolatile memory devices that can operate at low voltage and high speed. In the unit cell of the magnetic RAM elements, data is stored in a magnetic tunnel junction structure (MTJ structure) of a magnetic resistor. The magnetic tunnel junction (MTJ) structure includes first and second ferromagnetic layers and a tunneling insulation layer interposed therebetween. Magnetic polarization of the first ferromagnetic layer, also referred to as a free layer, may be changed by using an external magnetic field applied to the magnetic tunnel junction (MTJ) structure. The external magnetic field may be induced by a current passing around the magnetic tunnel junction structure, and the magnetic polarization of the free layer is fixed in the second ferromagnetic layer, also referred to as a pinned layer. It may be parallel or anti-parallel to fixed magnetic polarization. Current for generating the external magnetic field flows through conductive layers called digit lines and bit lines disposed around the magnetic tunnel junction structure.

양자역학(quantum mechanics)에 기초한 스핀트로닉스(spintronics)에 따르면, 상기 자유층 및 고정층 내의 자기 스핀들이 서로 평행하도록 배열된 경우에, 상기 자기터널 접합 구조체를 통하여 흐르는 터널링 전류는 최대값을 보인다. 이에 반하여, 상기 자유층 및 고정층 내의 자기 스핀들이 서로 반평행하도록 배열된 경우에, 상기 자기터널 접합 구조체를 통하여 흐르는 터널링 전류는 최소값을 보인다. 따라서, 상기 자기램 셀의 데이터는 상기 자유층 내의 자기 스핀들의 방향에 따라 결정될 수 있다.According to spintronics based on quantum mechanics, when the magnetic spindles in the free layer and the fixed layer are arranged parallel to each other, the tunneling current flowing through the magnetic tunnel junction structure exhibits a maximum value. In contrast, when the magnetic spindles in the free layer and the fixed layer are arranged antiparallel to each other, the tunneling current flowing through the magnetic tunnel junction structure exhibits a minimum value. Thus, the data of the magnetic ram cell may be determined according to the direction of the magnetic spindle in the free layer.

상기 자기터널 접합 구조체의 대부분은 평면도로부터 보여질 때(when viewed from a plane view) 직사각형 형태(rectangular shape) 또는 타원형의 형태(ellipse shape)를 갖는다. 이는, 상기 자유층 내의 자기 스핀들이 상기 자유층의 길이방향에 평행한 경우에, 상기 자유층 내의 자기 스핀들은 안정된 상태를 갖기 때문이다.Most of the magnetic tunnel junction structures have a rectangular or elliptical shape when viewed from a plane view. This is because, when the magnetic spindle in the free layer is parallel to the longitudinal direction of the free layer, the magnetic spindle in the free layer has a stable state.

상기 자기램 소자는 복수개의 자기터널 접합 구조체들을 포함한다. 상기 복수개의 자기터널 접합 구조체들은 제조 공정에 따라서 불균일한 스위칭 특성들을 보일 수 있다. 이 경우에, 상기 자기터널 접합 구조체들 내에 원하는 데이터들을 저장시키기 위한 외부 자계들은 서로 다를 수 있다. 이에 따라, 상기 자기터널 접합 구조체들의 스위칭 특성들이 불균일할수록, 상기 자기램 소자의 쓰기 여유도(writing margin)는 더욱 감소된다. 특히, 상기 자기터널 접합 구조체들이 고집적화(high integration density)를 위하여 축소되는 경우에, 상기 쓰기 여유도는 현 저히 감소될 수 있다. 다시 말해서, 상기 자기터널 접합 구조체들중 어느 하나에 선택적으로 원하는 데이터를 저장시키기 위한 쓰기 동작 동안, 상기 선택된 자기터널 접합 구조체에 전기적으로 접속된 비트라인 및/또는 디지트 라인을 공유하는 비선택된 자기터널 접합 구조체들 내에 원하지 않는 데이터(undesired data)가 기입될 수 있다. 즉, 종래의 쓰기 방법들에 따르면, 상기 선택된 자기터널 접합 구조체 내에 데이터를 저장시키는 동안 상기 비선택된 자기터널 접합 구조체들 내에 원하지 않는 데이터가 저장되는 쓰기 방해(write disturbance)가 발생될 수 있다.The magnetic ram device includes a plurality of magnetic tunnel junction structures. The plurality of magnetic tunnel junction structures may exhibit non-uniform switching characteristics according to a manufacturing process. In this case, external magnetic fields for storing desired data in the magnetic tunnel junction structures may be different. Accordingly, as the switching characteristics of the magnetic tunnel junction structures are nonuniform, the writing margin of the magnetic RAM device is further reduced. In particular, when the magnetic tunnel junction structures are reduced for high integration density, the write margin can be significantly reduced. In other words, an unselected magnetic tunnel that shares bit lines and / or digit lines electrically connected to the selected magnetic tunnel junction structure during a write operation to selectively store desired data in any of the magnetic tunnel junction structures. Undesired data may be written in the junction structures. That is, according to the conventional writing methods, write disturbance may occur in which unwanted data is stored in the non-selected magnetic tunnel junction structures while storing data in the selected magnetic tunnel junction structures.

최근에, 상기 쓰기 방해를 해결하고 직접도를 향상시키기 위하여 스핀 주입 메카니즘을 적용하기에 적합한 자기램 소자들이 제안된 바 있다. 예를 들면, 상기 스핀 주입 메카니즘의 적용에 적합한 자기램 소자들이 미국특허 제6,130,814호에 "전류 유기된 자기 스위칭 소자 및 이를 구비하는 메모리 (current-induced magnetic switching device and memory including the same)"이라는 제목으로 선(Sun)에 의해 개시된 바 있다. 이에 더하여, 상기 스핀 주입 메카니즘의 적용에 적합한 또 다른 자기램 소자들이 미국특허 제6,603,677 B2호에 "메모리 기능을 갖는 3층의 적층된 자기 스핀 분극 소자(three-layered stacked magnetic spin polarization device with memory)"라는 제목으로 르동 등(Redon et al.)에 의해 개시된 바 있다. 그러나, 상기 스핀 주입 메카니즘을 적용하여 자기램 셀을 스위칭 시키는 경우에는 큰 양의 쓰기 전류 밀도가 요구 될 수 있다. 이 경우, 모스 트랜지스터와 같은 억세스 소자는 큰 쓰기 전류를 생성시킬 수 있는 전류 구동능력 (current drivability)를 가져야 한다. 즉, 상기 스핀 주입 메카니즘을 사용하여 자기램 셀을 프로그램시키는 경우에, 상기 억세스 소자들을 축소(scale down)시키는 데 한계가 있을 수 있다. 다시 말해서, 자기램 소자의 집적도를 개선시키는 데 한계가 있을 수 있다.Recently, magnetic RAM devices suitable for applying the spin injection mechanism to solve the write disturbance and improve the directivity have been proposed. For example, magnetic ram devices suitable for the application of the spin injection mechanism are described in US Pat. No. 6,130,814 entitled "current-induced magnetic switching device and memory including the same." As disclosed by Sun. In addition, other magnetic RAM devices suitable for the application of the spin implantation mechanism are described in US Pat. No. 6,603,677 B2, "Three-layered stacked magnetic spin polarization device with memory. Has been disclosed by Redon et al. However, when switching the magnetic RAM cells by applying the spin injection mechanism, a large amount of write current density may be required. In this case, an access element such as a MOS transistor should have a current drivability capable of generating a large write current. That is, in the case of programming the magnetic RAM cell using the spin injection mechanism, there may be a limit in scaling down the access devices. In other words, there may be a limit in improving the degree of integration of the magnetic RAM device.

본 발명이 이루고자 하는 기술적 과제는 쓰기 전류를 감소시킬 수 있는 자기램 소자의 구동 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of driving a magnetic RAM device capable of reducing a write current.

본 발명이 이루고자 하는 다른 기술적 과제는 집적도를 향상시킬 수 있는 자기램 소자의 구동 방법을 제공하는 데 있다.Another object of the present invention is to provide a method for driving a magnetic RAM device capable of improving the degree of integration.

상기 기술적 과제들을 이루기 위하여 본 발명은 상부 전극 및 하부 전극 사이에 개재된 자기터널 접합 구조체를 구비하는 자기램 소자를 프로그램 및 독출하는 구동방법을 제공한다. 상기 프로그램 방법은 상기 자기터널 접합 구조체에 쓰기 전류를 가하는 것을 구비한다. 상기 쓰기 전류는 상기 자기터널 접합 구조체의 자유층(free layer)으로부터 상기 자기터널 접합 구조체의 고정층(pinned layer)을 향하여 흐르는 양의 쓰기 전류(positive writing current)이거나 상기 자기터널 접합 구조체의 고정층으로부터 상기 자기터널 접합 구조체의 자유층을 향하여 흐르는 음의 쓰기 전류이다. 상기 쓰기 전류는 상기 하부 전극을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 보조 스위칭 자계를 인가하여 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 평행하거나 반평행하도록 배열시킨다.In order to achieve the above technical problem, the present invention provides a driving method for programming and reading a magnetic ram device having a magnetic tunnel junction structure interposed between an upper electrode and a lower electrode. The program method includes applying a write current to the magnetic tunnel junction structure. The write current is a positive writing current flowing from the free layer of the magnetic tunnel junction structure toward the pinned layer of the magnetic tunnel junction structure or from the fixed layer of the magnetic tunnel junction structure. Negative write current flowing toward the free layer of the magnetic tunnel junction structure. The write current applies an auxiliary switching magnetic field to the magnetic tunnel junction structure while flowing through the lower electrode to arrange the magnetic polarizations in the free layer to be parallel or antiparallel to the magnetic polarizations in the fixed layer.

몇몇 실시예들에 있어서, 상기 쓰기 전류는 상기 자기터널 접합 구조체와 중첩되는 중첩부와 상기 중첩부로 부터 연장되고 억세스 소자와 전기적으로 접속된 연장부를 갖는 상기 하부 전극을 통하여 흐르는 동안 상기 자기 터널 접합 구조체에 상기 보조 스위칭 자계를 인가할 수 있다.In some embodiments, the write current flows through the lower electrode having an overlapping portion overlapping the magnetic tunnel junction structure and an extension extending from the overlapping portion and electrically connected to an access element. The auxiliary switching magnetic field may be applied to the.

다른 실시예들에 있어서, 상기 쓰기 전류를 가하는 것은, 상기 억세스 소자를 턴온시키는 것과, 상기 상부전극에 전기적으로 접속된 비트라인에 쓰기 신호를 인가하는 것을 포함할 수 있다. 이 경우에, 상기 자기터널 접합 구조체 및 그에 접속된 상기 억세스 소자를 통하여 상기 양의 쓰기 전류 또는 상기 음의 쓰기 전류가 흐른다In other embodiments, applying the write current may include turning on the access device and applying a write signal to a bit line electrically connected to the upper electrode. In this case, the positive write current or the negative write current flows through the magnetic tunnel junction structure and the access element connected thereto.

또 다른 실시예들에 있어서, 상기 보조 스위칭 자계는 자화 용이 자계일 수 있다. 이 경우에, 상기 쓰기 전류는 상기 하부 전극 내에서 상기 자기터널 접합 구조체의 자화 용이축과 직교하는 방향으로 흐른다. 또한, 상기 쓰기 전류가 양의 쓰기 전류인 경우에, 상기 양의 쓰기 전류는 상기 하부 전극을 통하여 흐르는 동안 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 평행하도록 배열시킨다. 더 나아가, 상기 쓰기 전류가 음의 쓰기 전류인 경우에, 상기 음의 쓰기 전류는 상기 하부 전극을 통하여 흐르는 동안 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 반 평행하도록 배열시킨다.In yet other embodiments, the auxiliary switching magnetic field may be an easy magnetization magnetic field. In this case, the write current flows in the direction perpendicular to the axis of easy magnetization of the magnetic tunnel junction structure in the lower electrode. Further, when the write current is a positive write current, the positive write current arranges the magnetic polarizations in the free layer parallel to the magnetic polarizations in the fixed layer while flowing through the lower electrode. Furthermore, when the write current is a negative write current, the negative write current arranges the magnetic polarizations in the free layer antiparallel to the magnetic polarizations in the fixed layer while flowing through the lower electrode.

또 다른 실시예들에서, 상기 보조 스위칭 자계는 자화 곤란 자계일 수 있다. 이 경우에, 상기 쓰기 전류는 상기 하부 전극내에서 상기 자기터널 접합 구조체의 자화 용이축과 평행한 방향으로 흐른다.In still other embodiments, the auxiliary switching magnetic field may be a difficult magnetization magnetic field. In this case, the write current flows in a direction parallel to the axis of easy magnetization of the magnetic tunnel junction structure in the lower electrode.

또 다른 실시예들에서, 상기 쓰기 전류는 상기 상부 전극에 접속된 비트라인을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 비트라인 자계를 인가할 수 있다. 또한, 상기 쓰기 전류는 상기 상부 전극에 접속되고 상기 자기터널 접합 구조체의 자화 용이축과 수직하거나 평행한 비트라인을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 비트라인 자계를 인가할 수 있다. 상기 비트라인이 상기 하부 전극의 연장방향과 평행한 경우에, 상기 쓰기 전류는 상기 비트라인 및 상기 하부 전극 내에서 서로 반대 방향으로 흐른다.In other embodiments, the write current may apply a bit line magnetic field to the magnetic tunnel junction structure while the write current flows through the bit line connected to the upper electrode. The bit current may be applied to the magnetic tunnel junction structure while the write current is connected to the upper electrode and flows through the bit line perpendicular to or parallel to the easy axis of magnetization of the magnetic tunnel junction structure. When the bit line is parallel to the extending direction of the lower electrode, the write current flows in opposite directions in the bit line and the lower electrode.

또 다른 실시예들에서, 상기 독출방법은 상기 하부 전극 및 상기 상부 전극 사이에 읽기 전압(read voltage)을 인가하여 상기 자기터널 접합 구조체를 통하여 흐르는 읽기 전류의 양을 감지하는 것을 포함할 수 있다.In other embodiments, the read method may include sensing a read current flowing through the magnetic tunnel junction structure by applying a read voltage between the lower electrode and the upper electrode.

삭제delete

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout.

도 1a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 자기램 셀을 도시한 평면도이고, 도 1b는 도 1a의 Ⅰ~Ⅰ′에 따라 취해진 단면도이다.FIG. 1A is a plan view illustrating a magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention, and FIG. 1B is a cross-sectional view taken along line I ′ of FIG. 1A.

도 1a 및 도 1b를 참조하면, 집적회로 기판(1)의 소정영역에 소자분리막(3)이 제공되어 활성영역(3′)을 한정한다. 상기 활성영역(3′) 내에 채널영역에 의하여 이격된 드레인 영역(7d) 및 소스 영역(7s)이 제공된다. 상기 드레인 영역(7d) 및 상기 소오스 영역(7s) 사이의 채널 영역의 상부에 게이트 전극(5)이 배치된다. 상기 게이트 전극들(5)은 상기 활성영역(3′)을 가로지르도록 연장되어 워드라인 (6)의 역할을 할 수 있다. 결과적으로, 상기 활성영역(3)에 억세스 소자로써 억세스 모스 트랜지스터(TA)가 제공된다. 이 경우에, 상기 억세스 모스 트랜지스터 (TA)는 상기 드레인 영역(7d), 상기 소스 영역(7s) 및 상기 워드라인(6)을 포함한다.1A and 1B, an isolation layer 3 is provided in a predetermined region of the integrated circuit board 1 to define an active region 3 ′. A drain region 7d and a source region 7s spaced by the channel region are provided in the active region 3 '. The gate electrode 5 is disposed above the channel region between the drain region 7d and the source region 7s. The gate electrodes 5 may extend to cross the active region 3 ′ to serve as a word line 6. As a result, an access MOS transistor TA is provided in the active region 3 as an access element. In this case, the access MOS transistor TA includes the drain region 7d, the source region 7s, and the word line 6.

상기 억세스 모스 트랜지스터(TA)를 갖는 기판 상에 제1 하부 층간절연막(9)이 제공된다. 상기 소오스 영역(7s)은 상기 제1 하부 층간절연막(9)을 관통하는 소스 콘택 플러그(11s)와 전기적으로 연결된다. 상기 소스 콘택 플러그(11s)는 상기 활성영역(3′)을 가로지르는 소스 라인(13s)으로 덮여진다. 결과적으로, 상기 소스 라인(13s)은 상기 소스 콘택 플러그들(11s)을 통하여 상기 소오스 영역(7s)에 전기적으로 연결된다.A first lower interlayer insulating film 9 is provided on the substrate having the access MOS transistor TA. The source region 7s is electrically connected to the source contact plug 11s penetrating the first lower interlayer insulating layer 9. The source contact plug 11s is covered with a source line 13s across the active region 3 '. As a result, the source line 13s is electrically connected to the source region 7s through the source contact plugs 11s.

상기 소오스 라인(13s)을 갖는 기판 상에 제1 상부 층간절연막(15)이 제공된다. 상기 제1 하부 층간절연막(9) 및 제1 상부 층간절연막(15)은 제1 층간절연막 (17)을 구성한다. 상기 드레인 영역(7d)은 상기 제1 층간절연막(17)을 관통하는 하부전극 콘택 플러그(17d)와 전기적으로 연결된다. A first upper interlayer insulating film 15 is provided on the substrate having the source line 13s. The first lower interlayer insulating film 9 and the first upper interlayer insulating film 15 constitute a first interlayer insulating film 17. The drain region 7d is electrically connected to the lower electrode contact plug 17d penetrating through the first interlayer insulating layer 17.

상기 제1 층간절연막(17) 상에 상기 하부 전극 콘택 플러그(17d)를 덮는 자기 저항체(magnetic resistors;45)가 제공된다. 상기 자기 저항체(45)는 상부 전극(43), 하부 전극(19) 및 그들 사이에 개재된 자기 터널 접합구조체(41)를 포함한다. 상기 하부 전극(19)은 상기 자기 터널 접합구조체(41)와 중첩되는 중첩부(O)와 상기 중첩부(O)로 부터 수평 연장된 연장부(E)를 갖는다. 즉, 상기 하부전극(19)는 상기 자기 터널 접합구조체(41)의 평면적 보다 큰 평면적을 갖는다. 상기 자기터널 접합 구조체(41)는 상기 하부 전극(19)의 일단부 상에 배치될 수 있으며, 상기 연장부(E)의 연장방향은 상기 자기 터널 접합 구조체(41)의 길이(LM) 방향이거나, 폭(WM) 방향 일 수 있다. 도 1a에서 상기 하부 전극(19)은 상기 자기 터널 접합 구조체(41)의 폭 방향(WM)으로 연장된다. 상기 연장부(E)의 하부면은 상기 하부 전극 콘택 플러그(17d)와 연결된다. 결과적으로, 상기 하부 전극 콘택 플러그(17d)와 상기 자기 터널 접합 구조체(41)는 상기 하부 전극(19)을 사이에 두고 오프 액시스(off-axis)구조를 형성한다. 따라서, 상기 자기램 소자의 구동 중에 상기 하부 전극(19)을 통하여 흐르는 전류는 상기 자기 터널 접합 구조체(41)의 높이와 수직한 방향을 갖는다. 즉, 도 1b에 도시된 바와 같이, 상기 자기터널 접합 구조체(41)가 +z 축 방향의 높이를 갖는 경우에 상기 하부 전극(19)을 통하여 흐르는 전류는 -x축 또는 +x축 방향을 갖는다. 상기 자기램 소자의 쓰기 동작 중에, 상기 하부 전극(19)을 통과하는 쓰기 전류는 상기 자기터널 접합 구조체(41)에 보조 스위칭 자계(auxiliary switching magnetic field)를 인가시킨다.Magnetic resistors 45 covering the lower electrode contact plug 17d are provided on the first interlayer insulating layer 17. The magnetoresistive member 45 includes an upper electrode 43, a lower electrode 19, and a magnetic tunnel junction structure 41 interposed therebetween. The lower electrode 19 has an overlapping portion O overlapping the magnetic tunnel junction structure 41 and an extension portion E extending horizontally from the overlapping portion O. That is, the lower electrode 19 has a planar area larger than that of the magnetic tunnel junction structure 41. The magnetic tunnel junction structure 41 may be disposed on one end of the lower electrode 19, and an extension direction of the extension portion E may be a length L M direction of the magnetic tunnel junction structure 41. Or in the width W M direction. In FIG. 1A, the lower electrode 19 extends in the width direction W M of the magnetic tunnel junction structure 41. The lower surface of the extension portion E is connected to the lower electrode contact plug 17d. As a result, the lower electrode contact plug 17d and the magnetic tunnel junction structure 41 form an off-axis structure with the lower electrode 19 interposed therebetween. Therefore, the current flowing through the lower electrode 19 during the driving of the magnetic RAM device has a direction perpendicular to the height of the magnetic tunnel junction structure 41. That is, as shown in FIG. 1B, when the magnetic tunnel junction structure 41 has a height in the + z axis direction, the current flowing through the lower electrode 19 has a -x axis or + x axis direction. . During a write operation of the magnetic RAM device, a write current passing through the lower electrode 19 applies an auxiliary switching magnetic field to the magnetic tunnel junction structure 41.

상기 하부 전극(19)은 차례로 적층된 피복층(cladding layer;19b) 및 상부 도전층(19a)를 포함할 수 있다. 이 경우, 상기 피복층(19b)은 상기 상부 도전층(19a) 주위의 총 자속 경로를 감소 시켜 상기 보조 스위칭 자계의 효율을 증가시킬 수 있다. 상기 피복층(19b)은 상기 상부 도전층(19a)의 하부면과 접할 수 있으며, 상기 상부 도전층(19a)의 측벽들을 덮도록 연장될 수 있다. 상기 하부 전극(19)이 상술한 바와 같이 피복층(19b) 및 상부 도전층(19a)을 포함하는 경우에, 상기 하부 전극(19)은 통상의 증착 공정 및 패터닝을 통하여 형성될 수 있다. 더 나아가, 상기 피복층(19b)이 상기 상부 도전층(19a)의 하부면 및 측벽을 감싸도록 하기 위하여는 통상의 다마신 공정이 적용될 수 있다. 상기 상부 도전층(19a)은 티타늄층(Ti layer), 티타늄 질화층(TiN layer) 또는 이들의 적층막일 수 있다. 또한, 상기 피복층(19b)은 강자성층일 수 있다. 이 경우, 상기 강자성층은 니켈철층(NiFe layer), 니켈 코발트 철층(NiCoFe layer), 또는 코발트철층(CoFe layer) 일 수 있다.The lower electrode 19 may include a cladding layer 19b and an upper conductive layer 19a that are sequentially stacked. In this case, the coating layer 19b may increase the efficiency of the auxiliary switching magnetic field by reducing the total magnetic flux path around the upper conductive layer 19a. The coating layer 19b may be in contact with the lower surface of the upper conductive layer 19a and may extend to cover sidewalls of the upper conductive layer 19a. When the lower electrode 19 includes the coating layer 19b and the upper conductive layer 19a as described above, the lower electrode 19 may be formed through a conventional deposition process and patterning. Furthermore, a conventional damascene process may be applied to cover the lower surface and the sidewall of the upper conductive layer 19a. The upper conductive layer 19a may be a titanium layer, a titanium nitride layer, or a stacked layer thereof. In addition, the coating layer 19b may be a ferromagnetic layer. In this case, the ferromagnetic layer may be a nickel iron layer (NiFe layer), a nickel cobalt iron layer (NiCoFe layer), or a cobalt iron layer (CoFe layer).

상기 자기 터널 접합 구조체(41)는 고정층(pinned layer; 29), 자유층(free layer; 39) 및 이들 사이의 터널링 절연층(tunneling insulating layer; 31)을 포함할 수 있다. 더 나아가서, 상기 자기터널 접합 구조체(41)는 상기 고정층(29)에 접촉하는 피닝층(pinning layer; 21)을 포함할 수 있다. The magnetic tunnel junction structure 41 may include a pinned layer 29, a free layer 39, and a tunneling insulating layer 31 therebetween. Furthermore, the magnetic tunnel junction structure 41 may include a pinning layer 21 in contact with the pinned layer 29.

상기 자유층(39)은 단일 강자성층(a single layer of ferromagnetic material) 또는 도 1b에 도시된 바와 같이 차례로 적층된 하부 강자성층(33), 반강자성 커플링 스페이서층(anti-ferromagnetic coupling spacer layer; 35) 및 상부 강자성층(37)을 갖는 합성 반강자성층(synthetic anti-ferromagnetic layer; SAF layer)일 수 있다. 이에 더하여, 상기 고정층(29) 역시 단일 강자성층(a single layer of ferromagnetic material) 또는 도 1b에 도시된 바와 같이 차례로 적층된 하부 강자성층(23), 반강자성 커플링 스페이서층(anti-ferromagnetic coupling spacer layer; 25) 및 상부 강자성층(27)을 갖는 합성 반강자성층(synthetic anti-ferromagnetic layer; SAF layer)일 수 있다. 상기 상부 전극(43)은 상기 상부 도전층(19a)과 같이 티타늄층, 티타늄 질화층 또는 이들의 적층막일 수 있다. 상기 자기터널 접합 구조체(41)는 평면도로 보여질 때 길이(LM) 및 상기 길이(LM)보다 작은 폭(WM)을 갖는 직사각형 형태 또는 타원형의 형태를 가질 수 있다. 이 경우, 상기 자기터널 접합 구조체(41)는 상기 길이(LM) 방향으로 자화 용이축을 갖게되며, 상기 폭(WM) 방향으로 자화 곤란축을 갖게 된다. The free layer 39 may include a single layer of ferromagnetic material or a lower ferromagnetic layer 33 and an anti-ferromagnetic coupling spacer layer sequentially stacked as shown in FIG. 1B; 35) and a synthetic anti-ferromagnetic layer (SAF layer) having an upper ferromagnetic layer (37). In addition, the pinned layer 29 may also be a single layer of ferromagnetic material or a lower ferromagnetic layer 23 and an anti-ferromagnetic coupling spacer layer sequentially stacked as shown in FIG. 1B. It may be a synthetic anti-ferromagnetic layer (SAF layer) having a layer 25 and an upper ferromagnetic layer (27). The upper electrode 43 may be a titanium layer, a titanium nitride layer, or a stacked film thereof, like the upper conductive layer 19a. The magnetic tunnel junction structure 41 may have a rectangular shape or an elliptical shape having a length L M and a width W M smaller than the length L M when viewed in a plan view. In this case, the magnetic tunnel junction structure 41 has an easy magnetization axis in the length L M direction and a difficult magnetization axis in the width W M direction.

상기 제1 층간절연막(17) 상에 상기 자기 저항체(45)를 덮는 제2 층간절연막(47)이 제공된다. 상기 자기 저항체(45), 즉 상기 상부 전극(43)은 상기 제2 층간 절연막(47) 상에 제공되는 비트라인(49)와 전기적으로 접속된다. 상기 비트라인(49)은 상기 자기 터널 접합구조체(41)의 폭(WM) 방향과 평행한 방향으로 배치될 수 있다. 즉, 상기 비트라인(49)은 상기 워드라인(6)을 가로지도록 배치될 수 있으며, 상기 하부 전극(19)의 연장 방향 및 상기 자기터널 접합 구조체(41)의 폭(WM) 방향과 평행한 방향으로 배치될 수 있다.A second interlayer insulating film 47 covering the magnetoresistive 45 is provided on the first interlayer insulating film 17. The magnetoresistive member 45, that is, the upper electrode 43, is electrically connected to the bit line 49 provided on the second interlayer insulating layer 47. The bit line 49 may be disposed in a direction parallel to the width W M direction of the magnetic tunnel junction structure 41. That is, the bit line 49 may be disposed to cross the word line 6, and may be parallel to an extending direction of the lower electrode 19 and a width W M of the magnetic tunnel junction structure 41. It can be arranged in one direction.

이하, 도 1a 및 도 1b를 참조하여, 본 발명의 실시예들에 의한 자기램 소자의 프로그램 방법(쓰기 방법)을 설명하기로 한다. Hereinafter, a program method (write method) of a magnetic RAM device according to embodiments of the present invention will be described with reference to FIGS. 1A and 1B.

상기 워드라인(6)과 상기 비트라인(49)에 각각 제1 및 제2 쓰기 신호들, 즉 워드라인 신호 및 쓰기 신호를 인가한다. 상기 워드라인 신호는 소정의 시간 동안 상기 억세스 모스 트랜지스터(TA)의 문턱전압보다 높은 워드라인 전압을 갖는 전압 펄스 신호(voltage pulse signal)일 수 있다. 따라서, 상기 워드라인에 접속된 억세스 모스 트랜지스터(TA)는 상기 워드라인 전압이 인가되는 동안 턴온된다. 또한, 상기 쓰기 신호는 상기 워드라인 신호가 인가되는 동안 상기 비트라인(49)에 전류를 가하는(force) 전류 펄스 신호일 수 있다. 그 결과, 상기 비트라인(49), 상기 자기터널 접합 구조체(41), 상기 하부전극(19) 및 이에 직렬 접속된 상기 억세스 모스 트랜지스터(TA)를 통하여 쓰기 전류가 흐른다. First and second write signals, that is, a word line signal and a write signal, are applied to the word line 6 and the bit line 49, respectively. The word line signal may be a voltage pulse signal having a word line voltage higher than a threshold voltage of the access MOS transistor TA for a predetermined time. Therefore, the access MOS transistor TA connected to the word line is turned on while the word line voltage is applied. In addition, the write signal may be a current pulse signal that applies current to the bit line 49 while the word line signal is applied. As a result, a write current flows through the bit line 49, the magnetic tunnel junction structure 41, the lower electrode 19, and the access MOS transistor TA connected in series thereto.

상기 쓰기 전류는 상기 자기터널 접합 구조체(41)의 자유층(39)으로부터 그것의 고정층(29)을 향하여 흐르는 양의 쓰기 전류(positive writing current; +IW)이거나 상기 고정층(29)으로부터 상기 자유층(39)을 향하여 흐르는 음의 쓰기 전류(negative writing current; -IW)일 수 있다. 즉, 본 실시예들에서, 상기 양의 쓰기 전류(+IW)는 도 1b에 보여진 바와 같이 상기 자기터널 접합 구조체(41) 내에서 음의 z축 방향(negative z-axis direction)을 향하여 흐르고, 상기 음의 쓰기 전류(-IW)는 양의 z축 방향을 향하여 흐른다. 다시 말해서, 상기 양의 쓰기 전류(+IW)가 흐르는 동안 전자들(electrons)은 상기 양의 z축 방향을 향하여 흐르고, 상기 음의 쓰기 전류(-IW)가 흐르는 동안 전자들은 상기 음의 z축 방향을 향하여 흐른 다. The write current is a positive writing current (+ IW) flowing from the free layer 39 of the magnetic tunnel junction structure 41 toward its fixed layer 29 or from the free layer 29. Negative writing current (-IW) flowing toward 39. That is, in the present embodiments, the positive write current (+ IW) flows toward the negative z-axis direction in the magnetic tunnel junction structure 41 as shown in FIG. 1B, The negative write current (-IW) flows in the positive z-axis direction. In other words, electrons flow toward the positive z-axis direction while the positive write current (+ IW) flows, and electrons flow toward the negative z-axis while the negative write current (-IW) flows. Flows in a direction.

쓰기 동작 동안 상기 소오스 라인(13s)이 접지된 경우에, 상기 양의 쓰기 전류(+IW)는 상기 비트라인(49)에 양의 제1 프로그램 전압(+VP1)을 인가함으로써 발생될 수 있다. 이와 마찬가지로, 상기 쓰기 동작 동안 상기 소오스 라인(13)이 접지된 경우에, 상기 음의 쓰기 전류(-IW1)는 상기 비트라인(49)에 음의 제1 프로그램 전압(-VP1)을 인가함으로써 발생될 수 있다.When the source line 13s is grounded during a write operation, the positive write current + IW may be generated by applying a positive first program voltage + VP1 to the bit line 49. Similarly, when the source line 13 is grounded during the write operation, the negative write current (-IW1) is generated by applying a negative first program voltage (-VP1) to the bit line 49. Can be.

상기 양의 쓰기 전류(+IW1)가 상기 자기터널 접합 구조체(41)를 통하여 흐르면, 상기 고정층(29)을 통과하는 전자들의 대부분은 상기 고정층(29) 내의 고정된 자기 분극들(fixed magnetic polarizations)과 동일한 자화 방향(magnetization direction)을 보이는 스핀을 갖도록 변화한다. 예를 들어, 상기 고정층(29) 내의 다수의 자기 분극들(majority magnetic polarizations)이 업 스핀(up-spin)을 갖는 경우에, 상기 고정층(29)을 지나는 전자들의 대부분은 업 스핀을 갖도록 변화한다. 특히, 상기 고정층(29)이 전술한 바와 같이 합성 반강자성층이면, 상기 전자들의 대부분은 상기 합성 반강자성 고정층(SAF pinned layer)의 상기 상부 강자성층(27)과 동일한 자화방향을 보이는 스핀을 갖도록 변화한다. 상기 업 스핀 전자들(up-spin electrons)은 상기 터널링 절연층(31)을 지나서 상기 자유층(39)에 도달한다. 그 결과, 상기 자유층(39)은 초기의 자화 방향에 관계없이 상기 고정층(29) 내의 고정된 자기 분극들에 평행한 다수의 자기 분극들을 가질 수 있게 되어 상기 자기터널 접합 구조체(41)는 최소 저항값을 갖도록 스위칭될 수 있다.When the positive write current (+ IW1) flows through the magnetic tunnel junction structure 41, most of the electrons passing through the pinned layer 29 are fixed magnetic polarizations in the pinned layer 29. Change to have a spin showing the same magnetization direction as. For example, when a plurality of major magnetic polarizations in the pinned layer 29 have up-spin, most of the electrons passing through the pinned layer 29 change to have an up spin. . In particular, if the pinned layer 29 is a synthetic antiferromagnetic layer as described above, most of the electrons have spins that show the same magnetization direction as the upper ferromagnetic layer 27 of the synthetic antiferromagnetic pinned layer (SAF pinned layer). Change. The up-spin electrons reach the free layer 39 past the tunneling insulating layer 31. As a result, the free layer 39 can have a plurality of magnetic polarizations parallel to the fixed magnetic polarizations in the fixed layer 29 irrespective of the initial magnetization direction, so that the magnetic tunnel junction structure 41 is at a minimum. It can be switched to have a resistance value.

상기 자기 터널 접합 구조체(41)를 통과한 상기 양의 쓰기전류(+IW)는 상기 하부 전극(19)을 통하여 흐른다. 상기 양의 쓰기 전류(+IW)는 상기 하부 전극(19)을 통하여 흐르는 동안 상기 자기 터널 접합구조체(41)에 보조 스위칭 자계(HA)를 인가한다. 이는, 상기 하부 전극(19)이 상기 자기 터널 접합구조체(41)와 중첩되지 않는 연장부(O)를 갖는 것에 기인한다. 즉, 상술한 바와 같이, 상기 억세스 트랜지스터(TA)에 연결된 상기 하부 전극 콘택플러그(17d)와 상기 자기터널 접합 구조체(41)가 상기 하부 전극(19)을 사이에 두고 오프 액시스 구조를 형성한다. 그 결과, 상기 하부 전극(19)을 통하여 흐르는 전류는 상기 자기 터널 접합구조체(41)에 상기 보조 스위칭 자계(HA)를 인가하게 된다. The positive write current (+ IW) passing through the magnetic tunnel junction structure 41 flows through the lower electrode 19. The positive write current (+ IW) applies an auxiliary switching magnetic field (H A ) to the magnetic tunnel junction structure 41 while flowing through the lower electrode 19. This is due to the lower electrode 19 having an extension O which does not overlap the magnetic tunnel junction structure 41. That is, as described above, the lower electrode contact plug 17d connected to the access transistor TA and the magnetic tunnel junction structure 41 form an off axis structure with the lower electrode 19 interposed therebetween. As a result, the current flowing through the lower electrode 19 applies the auxiliary switching magnetic field H A to the magnetic tunnel junction structure 41.

도 1a 및 도 1b에 도시된 바와 같이, 상기 하부 전극(19)의 연장 방향이 상기 자기 터널 접합 구조체(41)의 길이(LM) 방향과 수직한 경우에, 즉 상기 하부 전극(19)을 통하여 흐르는 상기 양의 쓰기 전류(+IW)가 상기 자기터널 접합구조체(41)의 자화 용이축과 수직한 경우에, 상기 보조 스위칭 자계(HA)는 상기 자기터널 접합 구조체(41)의 의 자화 용이축 방향으로 인가되는 자화 용이 자계이다. 상술한 바와 같이, 상기 양의 쓰기 전류(+IW)는 상기 자유층(39) 내의 자기 분극들을 상기 고정층(29)의 자기 분극들과 평행하도록 배열시킨다. 따라서, 상기 양의 쓰기 전류(+IW)는 상기 하부 전극(19)을 흐르는 동안 상기 자유층(39) 내의 자기 분극들을 상기 고정층(29)의 자기 분극들과 평행한 방향으로 배열시키는 것이 바람직하다. 즉, 상기 양의 쓰기 전류(+IW)가 상기 하부 전극(19)을 통하여 흐르는 동안 상기 자기터널 접합구조체(41)에 인가되는 상기 보조 스위칭 자계(HA)는 상기 고정층(39) 내의 자기 분극들의 방향과 동일한 방향을 갖는 것이 바람직하다. 1A and 1B, when the extending direction of the lower electrode 19 is perpendicular to the length L M direction of the magnetic tunnel junction structure 41, that is, the lower electrode 19 is turned off. When the positive write current (+ IW) flowing through is perpendicular to the easy axis of magnetization of the magnetic tunnel junction structure 41, the auxiliary switching magnetic field H A is magnetized to the magnetic tunnel junction structure 41. The magnetization is easy to be applied in the direction of the easy axis. As described above, the positive write current (+ IW) arranges the magnetic polarizations in the free layer 39 in parallel with the magnetic polarizations of the fixed layer 29. Thus, the positive write current (+ IW) preferably arranges the magnetic polarizations in the free layer 39 in a direction parallel to the magnetic polarizations of the fixed layer 29 while flowing the lower electrode 19. . That is, the auxiliary switching magnetic field H A applied to the magnetic tunnel junction structure 41 while the positive write current (+ IW) flows through the lower electrode 19 is magnetic polarized in the fixed layer 39. It is preferable to have the same direction as the direction of these.

이에 더하여, 상기 양의 쓰기 전류(+IW)는 상기 자기 터널 접합구조체(41)를 통과하기 전에, 상기 비트라인(49)을 통하여 흐른다. 상기 양의 쓰기 전류(+IW)는 상기 비트라인(49)을 통하여 흐르는 동안 상기 자기터널 접합구조체(41)에 비트라인 자계(HB)를 인가한다. 도 1a 및 도 1b에 도시된 바와 같이, 상기 비트라인(49)이 상기 자기터널 접합 구조체(41)의 길이(LM)에 수직하도록 배치되는 경우, 상기 비트라인 자계(HB)는 자화 용이 자계이다. 한편, 상기 보조 스위칭 자계(HA) 및 상기 비트라인 자계(HB)는 상기 자기 터널 접합구조체(41)에 동일한 방향으로 인가되는 것이 바람직하다. 따라서, 도 1a 및 도 1b에 도시된 바와 같이, 상기 비트라인(49) 및 상기 하부 전극(19)이 상기 자기 터널 접합구조체(41)의 상부 및 하부에 각각 배치되고, 상기 하부 전극(19)의 연장방향 및 상기 비트라인(49)이 서로 평행한 경우에, 상기 양의 쓰기 전류(+IW)는 상기 비트라인(49) 및 상기 하부 전극(19) 내에서 서로 반대 방향으로 흐르는 것이 바람직하다. In addition, the positive write current (+ IW) flows through the bit line 49 before passing through the magnetic tunnel junction structure 41. The positive write current (+ IW) applies a bit line magnetic field (H B ) to the magnetic tunnel junction structure 41 while flowing through the bit line 49. As shown in FIGS. 1A and 1B, when the bit line 49 is disposed to be perpendicular to the length L M of the magnetic tunnel junction structure 41, the bit line magnetic field H B is easy to magnetize. It is a magnetic field. Meanwhile, the auxiliary switching magnetic field H A and the bit line magnetic field H B may be applied to the magnetic tunnel junction structure 41 in the same direction. Thus, as shown in FIGS. 1A and 1B, the bit line 49 and the lower electrode 19 are disposed above and below the magnetic tunnel junction structure 41, respectively, and the lower electrode 19 is disposed. In the case where the extending direction and the bit line 49 are parallel to each other, the positive write current (+ IW) preferably flows in opposite directions within the bit line 49 and the lower electrode 19. .

한편, 상기 음의 쓰기 전류(-IW)가 상기 자기터널 접합 구조체(41)를 통하여 흐르면, 상기 자유층(39) 내로 전자들이 주입된다. 상기 전자들은 업 스핀 전자들 및 다운 스핀 전자들을 포함한다. 상기 고정층(29) 내의 고정된 자기 분극들의 대부분이 업 스핀을 갖는다면, 상기 자유층(39) 내로 주입된 상기 업 스핀 전자들만 이 상기 터널링 절연층(31a)을 지나서 상기 고정층(29)에 도달하고 상기 자유층(39) 내로 주입된 상기 다운 스핀 전자들은 상기 자유층(39) 내에 축적된다 (accumulated). 그 결과, 상기 자유층(39)은 초기의 자화방향에 관계없이 상기 고정층(29)의 자화방향에 반평행한 다수의 자기 분극들(majority magnetic polarizations)을 가질 수 있게 되어 상기 자기터널 접합 구조체(41)는 최대 저항값을 갖도록 스위칭될 수 있다.Meanwhile, when the negative write current (-IW) flows through the magnetic tunnel junction structure 41, electrons are injected into the free layer 39. The electrons include up spin electrons and down spin electrons. If most of the fixed magnetic polarizations in the pinned layer 29 have up spin, only the up spin electrons injected into the free layer 39 reach the pinned layer 29 past the tunneling insulating layer 31a. And the down spin electrons injected into the free layer 39 are accumulated in the free layer 39. As a result, the free layer 39 may have a plurality of major magnetic polarizations antiparallel to the magnetization direction of the pinned layer 29 regardless of the initial magnetization direction. 41 may be switched to have a maximum resistance value.

상기 음의 쓰기 전류(-IW)는 상기 자기 터널 접합 구조체(41)를 통과하기 전에, 상기 양의 쓰기 전류(+IW)와 반대 방향으로 상기 하부 전극(19)을 통하여 흐른다. 상기 음의 쓰기 전류(-IW)는 상기 하부 전극(19)을 통하여 흐르는 동안 상기 자기 터널 접합구조체(41)에 보조 스위칭 자계(HA)를 인가한다. 상기 양의 쓰기 전류(+IW)와 같이 상기 음의 쓰기 전류(-IW)에 의하여 유기되는 상기 보조 스위칭 자계(HA) 또한 자화 용이 자계일 수 있다. The negative write current (-IW) flows through the lower electrode 19 in a direction opposite to the positive write current (+ IW) before passing through the magnetic tunnel junction structure 41. The negative write current (−IW) applies an auxiliary switching magnetic field (H A ) to the magnetic tunnel junction structure 41 while flowing through the lower electrode 19. Like the positive write current (+ IW), the auxiliary switching magnetic field (H A ) induced by the negative write current (-IW) may also be an easy magnetization magnetic field.

상술한 바와 같이, 상기 음의 쓰기 전류(-IW)는 상기 자유층(39) 내의 자기 분극들을 상기 고정층(29)의 자기 분극들과 반평행하도록 배열시킨다. 따라서, 상기 음의 쓰기 전류(-IW)는 상기 하부 전극(19)을 흐르는 동안 상기 자유층(39) 내의 자기 분극들을 상기 고정층(29)의 자기 분극들과 반평행한 방향으로 배열시키는 것이 바람직하다. 즉, 상기 음의 쓰기 전류(-IW)가 상기 하부 전극(19)을 통하여 흐르는 동안 상기 자기터널 접합구조체(41)에 인가되는 상기 보조 스위칭 자계(HA)는 상기 고정층(39) 내의 자기 분극들의 방향과 반대 방향을 갖는 것이 바람직하 다. As described above, the negative write current (-IW) arranges the magnetic polarizations in the free layer 39 to be anti-parallel with the magnetic polarizations of the fixed layer 29. Therefore, the negative write current (-IW) preferably arranges the magnetic polarizations in the free layer 39 in the antiparallel direction with the magnetic polarizations of the fixed layer 29 while flowing through the lower electrode 19. Do. That is, the auxiliary switching magnetic field H A applied to the magnetic tunnel junction structure 41 while the negative write current (−IW) flows through the lower electrode 19 is magnetic polarized in the fixed layer 39. It is preferable to have a direction opposite to the direction of these.

이에 더하여, 상기 음의 쓰기 전류(-IW)는 상기 비트라인(49)을 통하여 흐르는 동안 상기 자기터널 접합구조체(41)에 비트라인 자계(HB)를 인가한다. 상술한 바와 같이, 상기 보조 스위칭 자계(HA) 및 상기 비트라인 자계(HB)는 상기 자기 터널 접합구조체(41)에 동일한 방향으로 인가되는 것이 바람직하다. 즉, 상기 음의 쓰기 전류(-IW)는 상기 비트라인(49) 및 상기 하부 전극(19) 내에서 서로 반대 방향으로 흐르는 것이 바람직하다. In addition, the negative write current (-IW) applies a bit line magnetic field (H B ) to the magnetic tunnel junction structure 41 while flowing through the bit line 49. As described above, the auxiliary switching magnetic field H A and the bit line magnetic field H B are preferably applied to the magnetic tunnel junction structure 41 in the same direction. That is, the negative write current (-IW) preferably flows in opposite directions in the bit line 49 and the lower electrode 19.

스핀 주입 메카니즘을 사용하여 자기램 셀을 스위칭 시키기 위하여는 임계치 이상의 큰 쓰기 전류가 요구된다. 본 발명에 의하면, 상기 자기램 셀을 프로그램 하기 위하여, 상기 자기터널 접합 구조체(41)을 통과하는 쓰기 전류를 사용하는 스핀 주입 메카니즘과 더불어 상기 하부 전극(19)을 통하여 상기 쓰기 전류가 흐르는 동안 유기되는 상기 보조 스위칭 자계(HA) 및 상기 비트라인(49)을 통하여 상기 쓰기 전류가 흐르는 동안 유기되는 상기 비트라인 자계(HB)을 사용함으로써 상기 쓰기 전류를 감소시킬 수 있다. 또한, 종래 자기램 소자에서 사용되던 디지트 라인을 생략할 수 있게 되어 상기 디지트 라인에 의한 쓰기 방해가 근본적으로 방지될 수 있을 뿐만 아니라, 셀 집적도를 향상시킬 수 있게 된다. 이에 더하여, 상기 하부 전극(19)은 종래의 디지트 라인 보다 상기 자기터널 접합 구조체(41)에 근접하여 위치하고, 보다 얇은 두께를 갖기 때문에 상기 보조 스위칭 자계(HA)는 보다 향상된 필드 효율성을 가질 수 있다.Switching the magnetic RAM cells using the spin injection mechanism requires a large write current above the threshold. According to the present invention, in order to program the magnetic RAM cell, a spin injection mechanism using a write current passing through the magnetic tunnel junction structure 41 is used, and the write current flows through the lower electrode 19 while the write current flows. The write current may be reduced by using the bit line magnetic field H B which is induced while the write current flows through the auxiliary switching magnetic field H A and the bit line 49. In addition, since the digit line used in the conventional magnetic RAM device can be omitted, write disturbance by the digit line can be fundamentally prevented, and the cell density can be improved. In addition, since the lower electrode 19 is located closer to the magnetic tunnel junction structure 41 than the conventional digit line and has a thinner thickness, the auxiliary switching magnetic field H A may have improved field efficiency. have.

상기 자기터널 접합구조체(41)에 저장된 데이터를 독출하는 방법은 상기 자기터널 접합 구조체(41)의 양 단들에, 즉 상기 하부 전극(19) 및 상기 상부 전극(43) 사이에 읽기 전압(read voltage; VR)을 인가함으로써 이루어질 수 있다. 예를 들면, 상기 워드라인(6)에 워드라인 전압을 인가하여 상기 워드라인(6)에 접속된 상기 억세스 모스 트랜지스터들(TA)을 턴온시키고 상기 소스 라인(13s) 및 상기 비트라인(49)에 각각 접지 전압 및 상기 읽기 전압(VR)을 인가한다. 그 결과, 상기 자기터널 접합 구조체(49)를 통하여 읽기 전류가 흐르고, 상기 읽기 전류의 양에 따라 상기 자기램 셀의 데이터가 논리 "0" 또는 논리 "1"으로 판별된다. 이 경우에, 상기 읽기 전압은 상기 읽기 전류가 상기 쓰기 전류보다 작도록 충분히 낮은 전압이어야 한다.A method of reading data stored in the magnetic tunnel junction structure 41 may include reading voltages at both ends of the magnetic tunnel junction structure 41, that is, between the lower electrode 19 and the upper electrode 43. by applying a voltage V R ). For example, a word line voltage is applied to the word line 6 to turn on the access MOS transistors TA connected to the word line 6 to turn on the source line 13s and the bit line 49. The ground voltage and the read voltage V R are respectively applied to the ground voltages. As a result, a read current flows through the magnetic tunnel junction structure 49, and according to the amount of the read current, the data of the magnetic ram cell is determined as logic "0" or logic "1". In this case, the read voltage must be low enough so that the read current is less than the write current.

도 2a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 다른 자기램 셀을 도시한 평면도이고, 도 2b는 도 2a의 Ⅱ~Ⅱ′에 따라 취해진 단면도 이다.FIG. 2A is a plan view illustrating another magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention, and FIG. 2B is a cross-sectional view taken along line II ′ of FIG. 2A.

도 2a 및 도 2b를 참조하면, 도 1a 및 도 1b에서 설명된 자기램 셀과 달리 비트라인(49a)이 자기 터널 접합구조체(41)의 길이(LM) 방향과 평행하도록 상기 자기 터널 접합 구조체(41)의 상부에 배치된다. 즉, 상기 비트라인(49a)은 상기 하부 전극(19)의 연장방향과 수직하고 워드라인(6)과 평행하도록 배치된다. 이 경우에, 상기 하부 전극(19)을 통하여 흐르는 쓰기 전류에 의하여 상기 자기터널 접합 구조체(41)에 인가되는 보조 스위칭 자계(HA)는 자화 용이 자계이고, 상기 비트라인(49a)을 통하여 흐르는 쓰기 전류에 의하여 상기 자기터널 접합 구조체(41)에 인가되는 비트라인 자계(HB)는 자화 곤란 자계이다.2A and 2B, unlike the magnetic RAM cell described in FIGS. 1A and 1B, the magnetic tunnel junction structure is such that the bit line 49a is parallel to the length L M direction of the magnetic tunnel junction structure 41. It is disposed above the 41. That is, the bit line 49a is disposed to be perpendicular to the extending direction of the lower electrode 19 and parallel to the word line 6. In this case, the auxiliary switching magnetic field H A applied to the magnetic tunnel junction structure 41 by the write current flowing through the lower electrode 19 is an easy magnetization field and flows through the bit line 49a. The bit line magnetic field H B applied to the magnetic tunnel junction structure 41 by a write current is a difficult magnetic field.

도 3a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 또 다른 자기램 셀을 도시한 평면도이고, 도 3b는 도 3a의 Ⅲ~Ⅲ′에 따라 취해진 단면도 이다.3A is a plan view illustrating another magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention, and FIG. 3B is a cross-sectional view taken along line III-III ′ of FIG. 3A.

도 3a 및 도 3b를 참조하면, 하부전극(19′)이 자기터널 접합 구조체(41)의 길이(LM) 방향으로 연장된 연장부(E)를 갖는다. 즉, 상기 하부 전극(19′)은 상기 자기터널 접합구조체(41)의 자화 용이축과 평행한 방향으로 연장된다. 상기 하부전극(19′)은 도 1a 및 도 1b에서 설명된 바와 같이 피복층(19b′) 및 상부 도전층(19a′)을 포함할 수 있다. 비트라인(49b) 또한, 상기 자기터널 접합구조체(41)의 길이(LM) 방향과 평행하도록 상기 자기터널 접합구조체(41)의 상부에 배치된다. 결과적으로, 상기 비트라인(49b)은 상기 하부 전극(19′)의 연장방향과 평행하도록 배치된다. 이 경우에, 상기 하부 전극(19′)을 통하여 흐르는 쓰기 전류에 의하여 상기 자기터널 접합구조체(41)에 인가되는 보조 스위칭 자계(HA)는 자화 곤란 자계이고, 상기 비트라인(49b)을 통하여 흐르는 쓰기 전류에 의하여 상기 자기터널 접합 구조체(41)에 인가되는 비트라인 자계(HB) 또한, 자화 곤란 자계이다. 도 1a 및 도 1b에서 설명된 바와 같이, 쓰기 전류는 상기 비트라인(49b) 및 상기 하부 전극 (19′) 내에서 서로 반대 방향으로 흐르는 것이 바람직하다. 3A and 3B, the lower electrode 19 ′ has an extension E extending in the length L M direction of the magnetic tunnel junction structure 41. That is, the lower electrode 19 'extends in a direction parallel to the axis of easy magnetization of the magnetic tunnel junction structure 41. The lower electrode 19 'may include a coating layer 19b' and an upper conductive layer 19a 'as described with reference to FIGS. 1A and 1B. The bit line 49b is also disposed above the magnetic tunnel junction structure 41 so as to be parallel to the length L M direction of the magnetic tunnel junction structure 41. As a result, the bit line 49b is disposed in parallel with the extending direction of the lower electrode 19 '. In this case, the auxiliary switching magnetic field H A applied to the magnetic tunnel junction structure 41 by the write current flowing through the lower electrode 19 ′ is a difficult magnetization magnetic field, and through the bit line 49b. The bit line magnetic field H B applied to the magnetic tunnel junction structure 41 by the flowing write current is also a difficult magnetization magnetic field. As described with reference to FIGS. 1A and 1B, the write current preferably flows in opposite directions in the bit line 49b and the lower electrode 19 ′.

도 4a는 본 발명의 실시예들에 따른 쓰기 방법을 적용하기에 적합한 또 다른 자기램 셀을 도시한 평면도이고, 도 4b는 도 4a의 Ⅳ~Ⅳ′에 따라 취해진 단면도 이다.4A is a plan view illustrating another magnetic RAM cell suitable for applying a writing method according to embodiments of the present invention, and FIG. 4B is a cross-sectional view taken along line IV ′ to IV ′ of FIG. 4A.

도 4a 및 도 4b를 참조하면, 도 3a 및 도 3b에서 설명된 자기램 셀과 달리, 비트라인(49c)이 자기터널 접합 구조체(41)의 길이(LM) 방향과 수직하도록, 즉 상기 자기터널 접합 구조체(41)의 폭(WM) 방향과 평행하도록 상기 자기터널 접합 구조체 (41)의 상부에 배치된다. 즉, 상기 비트라인(49c)은 하부 전극(19′)의 연장방향과 수직하고 워드라인(6)과 평행하도록 배치된다. 이 경우에, 상기 하부 전극(19′)을 통하여 흐르는 쓰기 전류에 의하여 상기 자기터널 접합구조체(41)에 인가되는 보조 스위칭 자계(HA)는 자화 곤란 자계이고, 상기 비트라인(49c)을 통하여 흐르는 쓰기 전류에 의하여 상기 자기터널 접합 구조체(41)에 인가되는 비트라인 자계 (HB)는 자화 용이 자계이다.4A and 4B, unlike the magnetic RAM cell described in FIGS. 3A and 3B, the bit line 49c is perpendicular to the length L M direction of the magnetic tunnel junction structure 41, that is, the magnetic field. The magnetic tunnel junction structure 41 is disposed above the magnetic tunnel junction structure 41 so as to be parallel to the width W M direction of the tunnel junction structure 41. That is, the bit line 49c is disposed to be perpendicular to the extending direction of the lower electrode 19 'and parallel to the word line 6. In this case, the auxiliary switching magnetic field H A applied to the magnetic tunnel junction structure 41 by the write current flowing through the lower electrode 19 'is a difficult magnetization magnetic field, and is formed through the bit line 49c. The bit line magnetic field H B applied to the magnetic tunnel junction structure 41 by the flowing write current is an easy magnetic field.

<실험예들>Experimental Examples

도 5는 비교예에 따른 쓰기 방법이 적용된 자기램 셀(이하 제1 자기램 셀이라한다)의 스위칭 루프를 도시한 그래프이고, 도 6은 본 발명의 실시예들에 따른 쓰기 방법이 적용된 자기램 셀(이하 제2 자기램 셀이라 한다)의 스위칭 루프를 도시한 그래프이다. 도 5에 있어서, 가로축은 상기 제1 자기램 셀의 자기터널 접합 구조체를 스위칭 시키기 위한 비트라인 전류(IB)를 나타내고, 세로축은 상기 비트라인 전류(IB)에 따른 상기 제1 자기램 셀의 자기 터널 접합구조체의 전기적인 저항(RM)을 나타낸다. 또한, 도 6에 있어서, 가로축은 상기 제2 자기램 셀의 자기터널 접합 구조체를 스위칭 시키기 위한 쓰기 전류(IW)를 나타내고, 세로축은 상기 쓰기 전류(IW)에 따른 상기 제2 자기램 셀의 자기 터널 접합구조체의 전기적인 저항(RM)을 나타낸다.5 is a graph illustrating a switching loop of a magnetic RAM cell (hereinafter referred to as a first magnetic RAM cell) to which a writing method according to a comparative example is applied, and FIG. 6 is a magnetic RAM to which a writing method according to embodiments of the present invention is applied. A graph showing a switching loop of a cell (hereinafter referred to as a second magnetic RAM cell). In FIG. 5, the horizontal axis represents the bit line current I B for switching the magnetic tunnel junction structure of the first magnetic ram cell, and the vertical axis represents the first magnetic ram cell according to the bit line current I B. Denotes the electrical resistance (R M ) of the magnetic tunnel junction structure. 6, the horizontal axis represents the write current IW for switching the magnetic tunnel junction structure of the second magnetic ram cell, and the vertical axis represents the magnetism of the second magnetic ram cell according to the write current IW. It represents the electrical resistance (R M ) of the tunnel junction structure.

상기 제1 자기램 셀은 종래와 같이 자기터널 접합 구조체의 하부 및 상부에 각각 디지트 라인 및 비트라인을 갖도록 형성하였다. 이때, 상기 디지트 라인은 상기 자기터널 접합 구조체의 길이 방향, 즉 자화 용이축 방향과 평행하도록 형성하였으며, 상기 비트 라인은 상기 자기터널 접합구조체의 길이 방향과 수직하도록 형성하였다. 도 5 는 비트라인 전류만으로, 즉 비트라인 전류에 의하여 유기되는 자화 용이자계만으로 상기 자기터널 접합구조체를 스위칭시킨 결과를 나타낸다. 반면, 상기 제2 자기램 셀은 도 1a 및 도 1b에서 설명된 바와 같은 구조를 갖도록 형성되었다. The first magnetic ram cell is formed to have a digit line and a bit line on the lower and upper portions of the magnetic tunnel junction structure as in the prior art, respectively. In this case, the digit line was formed to be parallel to the longitudinal direction of the magnetic tunnel junction structure, that is, the easy axis direction of magnetization, and the bit line was formed to be perpendicular to the longitudinal direction of the magnetic tunnel junction structure. FIG. 5 shows a result of switching the magnetic tunnel junction structure only with a bit line current, that is, only with an easy magnetization field induced by the bit line current. In contrast, the second magnetic RAM cell is formed to have a structure as described with reference to FIGS. 1A and 1B.

상기 제1 자기램 셀 및 상기 제2 자기램 셀의 자기터널 접합 구조체들은 평면도로부터 보여질 때 0.3㎛의 폭 및 0.84㎛의 길이를 갖도록 형성되었다. 또한, 상기 자기터널 접합 구조체들은 피닝층, 합성 반강자성 고정층(SAF pinned layer), 터널링 절연층 및 합성 반강자성 자유층(SAF free layer)를 차례로 적층시키어 형성하였다. 상기 피닝층은 500Å의 두께를 갖는 백금망간층(PtMn layer)으로 형성하 였고, 상기 합성 반강자성 고정층은 15Å의 두께를 갖는 하부 코발트철층(CoFe layer), 8Å의 두께를 갖는 루테늄층 및 15Å의 두께를 갖는 상부 코발트철층(CoFe layer)을 차례로 적층시키어 형성하였다. 상기 터널링 절연층은 15Å의 두께를 갖는 알루미늄 산화막으로 형성하였고, 상기 합성 반강자성 자유층은 30Å의 두께를 갖는 하부 니켈철층(NiFe layer), 8Å의 두께를 갖는 루테늄층 및 15Å의 두께를 갖는 상부 니켈철층(NiFe layer)을 차례로 적층시키어 형성하였다. The magnetic tunnel junction structures of the first magnetic ram cell and the second magnetic ram cell were formed to have a width of 0.3 μm and a length of 0.84 μm when viewed from a plan view. In addition, the magnetic tunnel junction structures were formed by sequentially stacking a pinning layer, a synthetic antiferromagnetic pinned layer, a tunneling insulating layer, and a synthetic antiferromagnetic free layer. The pinning layer was formed of a platinum manganese layer (PtMn layer) having a thickness of 500 kPa, and the synthetic antiferromagnetic pinned layer was a lower cobalt iron layer (CoFe layer) having a thickness of 15 kPa, a ruthenium layer having a thickness of 8 kPa, and 15 kPa. An upper cobalt iron layer (CoFe layer) having a thickness was formed by stacking one after another. The tunneling insulating layer was formed of an aluminum oxide film having a thickness of 15 μs, and the synthetic antiferromagnetic free layer was a lower nickel iron layer having a thickness of 30 μs, a ruthenium layer having a thickness of 8 μs, and a top having a thickness of 15 μs. Nickel iron layers (NiFe layers) were formed by stacking one after another.

도 5 및 도 6을 함께 참조하면, 비교예에 의한 상기 제1 자기램 셀의 자기터널 접합 구조체는 비트라인 전류(IB)가 + 3.9mA 및 - 9.1mA일때 각각 약 180(ohm)의 최소 저항값 및 약 200(ohm)의 최대 저항값을 보인 후 스위칭 되었다. 상기 비트라인 전류(IB)에 사용된 부호(+, -)는 상기 비트라인 전류의 방향을 의미한다. 반면, 본 발명의 실시예들에 의한 쓰기 방법이 적용된 상기 제2 자기램 셀의 자기터널 접합구조체는 쓰기 전류(IW)가 +1.16mA 및 -2.59mA일때 각각 약 145(ohm)의 최소 저항값 및 약 160(ohm)의 최대 저항값을 보인 후 스위칭 되었다. 상기 쓰기 전류(IW)에 사용된 부호(+, -) 또한, 상기 쓰기 전류(IW)의 방향을 의미한다. 즉, 양의 쓰기 전류는 상기 합성 반강자성층 자유층으로 부터 상기 합성 반강자성층 고정층 방향으로 흐르는 전류이고, 음의 쓰기 전류는 상기 합성 반강자성층 고정층으로 부터 상기 합성 반강자성층 자유층으로 흐르는 전류를 의미한다. 이러한, 결과는 본 발명의 실시예들에 의한 쓰기 방법을 적용하는 경우, 스핀 주입 메카니즘과 더불어, 도 1a 및 도 1b에서 설명된 바와 같이, 상기 쓰기전류(IW)가 상기 하부전 극 및 상기 비트라인을 통하여 흐르는 동안 상기 제2 자기램 셀의 자기터널 접합구조체에 인가되는 보조 스위칭 자계 및 비트라인 자계에 의하여 보다 작은 쓰기 전류로도 자기램 셀을 프로그램 할 수 있음을 보여준다. 5 and 6, the magnetic tunnel junction structure of the first magnetic ram cell according to the comparative example has a minimum of about 180 (ohm) when the bit line current I B is +3.9 mA and −9.1 mA, respectively. Switching was performed after showing the resistance value and maximum resistance value of about 200 (ohm). The sign (+,-) used for the bit line current I B indicates the direction of the bit line current. On the other hand, the magnetic tunnel junction structure of the second magnetic ram cell to which the writing method according to the embodiments of the present invention is applied has a minimum resistance value of about 145 (ohm) when the write current IW is +1.16 mA and -2.59 mA, respectively. And the maximum resistance value of about 160 (ohm) was then switched. The sign (+,-) used for the write current IW also means the direction of the write current IW. That is, a positive write current flows from the synthetic antiferromagnetic layer free layer toward the synthetic antiferromagnetic layer fixed layer, and a negative write current flows from the synthetic antiferromagnetic layer fixed layer to the synthetic antiferromagnetic layer free layer. Means current. As a result, when the write method according to the embodiments of the present invention is applied, as well as the spin injection mechanism, as illustrated in FIGS. 1A and 1B, the write current IW is applied to the lower electrode and the bit. It can be seen that the magnetic ram cell can be programmed with a smaller write current by the auxiliary switching magnetic field and the bit line magnetic field applied to the magnetic tunnel junction structure of the second magnetic ram cell while flowing through the line.

상술한 바와 같이 본 발명의 실시예들에 따르면, 스핀 주입 메카니즘을 사용하여 자기램 셀을 스위칭 시키기 위하여 하부 전극을 통하여 흐르는 쓰기전류로 부터 유기되는 자계를 이용한다. 그 결과, 상기 하부 전극을 통하여 흐르는 쓰기전류로 부터 유기되는 자계의 원조에 기인하여 상기 자기램 셀을 스위칭 시키는 데 요구되는 상기 쓰기전류를 현저히 감소시킬 수 있다. 또한, 디지트 라인을 생략할 수 있게 되어 상기 디지트 라인에 의한 쓰기 방해를 근본적으로 방지할 수 있을 뿐만아니라 상기 자기램 셀의 집적도를 향상시킬 수 있게 된다.As described above, according to embodiments of the present invention, the magnetic field induced from the write current flowing through the lower electrode is used to switch the magnetic RAM cell using the spin injection mechanism. As a result, it is possible to significantly reduce the write current required to switch the magnetic RAM cell due to the aid of the magnetic field induced from the write current flowing through the lower electrode. In addition, since the digit line can be omitted, it is possible to fundamentally prevent writing disturbance caused by the digit line, and to improve the degree of integration of the magnetic RAM cell.

Claims (20)

상부 전극 및 하부 전극 사이에 개재된 자기터널 접합 구조체를 구비하는 자기램 소자를 프로그램 및 독출하는 구동방법에 있어서, 상기 프로그램 방법은 A driving method for programming and reading a magnetic RAM device having a magnetic tunnel junction structure interposed between an upper electrode and a lower electrode, the program method comprising: 상기 자기터널 접합 구조체에 쓰기 전류를 가하되(forcing), 상기 쓰기 전류는 상기 자기터널 접합 구조체의 자유층(free layer)으로부터 상기 자기터널 접합 구조체의 고정층(pinned layer)을 향하여 흐르는 양의 쓰기 전류(positive writing current)이거나 상기 자기터널 접합 구조체의 고정층으로부터 상기 자기터널 접합 구조체의 자유층을 향하여 흐르는 음의 쓰기 전류이고, 상기 하부 전극을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 보조 스위칭 자계를 인가하여 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 평행하거나 반평행하도록 배열시키는 것을 포함하는 자기램 소자의 구동방법.A write current is applied to the magnetic tunnel junction structure, wherein the write current is a positive write current flowing from the free layer of the magnetic tunnel junction structure toward the pinned layer of the magnetic tunnel junction structure. (positive writing current) or a negative writing current flowing from the fixed layer of the magnetic tunnel junction structure toward the free layer of the magnetic tunnel junction structure, and applying an auxiliary switching magnetic field to the magnetic tunnel junction structure while flowing through the lower electrode. And arranging magnetic polarizations in the free layer to be parallel or antiparallel to magnetic polarizations in the fixed layer. 제 1 항에 있어서,The method of claim 1, 상기 쓰기 전류는 상기 자기터널 접합 구조체와 중첩되는 중첩부와 상기 중첩부로 부터 연장되고 억세스 소자와 전기적으로 접속된 연장부를 갖는 상기 하부 전극을 통하여 흐르는 동안 상기 자기 터널 접합 구조체에 상기 보조 스위칭 자계를 인가하는 것을 특징으로 하는 자기램 소자의 구동방법. The auxiliary current is applied to the magnetic tunnel junction structure while the write current flows through the lower electrode having an overlapping portion overlapping the magnetic tunnel junction structure and an extension portion extending from the overlapping portion and electrically connected to an access element. A method of driving a magnetic ram device, characterized in that. 제 2 항에 있어서, 상기 쓰기 전류를 가하는 것은3. The method of claim 2, wherein applying the write current 상기 억세스 소자를 턴온시키고,Turn on the access element, 상기 상부전극에 전기적으로 접속된 비트라인에 쓰기 신호(writing signal)를 인가하는 것을 포함하는 것을 특징으로 하는 자기램 소자의 구동방법.And applying a writing signal to a bit line electrically connected to the upper electrode. 제 1 항에 있어서,The method of claim 1, 상기 보조 스위칭 자계는 자화 용이 자계인 것을 특징으로 하는 자기램 소자의 구동방법.And the auxiliary switching magnetic field is a magnetic field that is easy to magnetize. 제 4 항에 있어서,The method of claim 4, wherein 상기 쓰기 전류는 상기 하부 전극내에서 상기 자기터널 접합 구조체의 자화 용이축과 수직한 방향으로 흐르는 것을 특징으로 하는 자기램 소자의 구동방법.And wherein the write current flows in a direction perpendicular to an easy axis of magnetization of the magnetic tunnel junction structure in the lower electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 쓰기 전류가 양의 쓰기 전류인 경우에, 상기 양의 쓰기 전류는 상기 하부 전극을 통하여 흐르는 동안 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 평행하도록 배열시키고,If the write current is a positive write current, the positive write current arranges the magnetic polarizations in the free layer parallel to the magnetic polarizations in the fixed layer while flowing through the lower electrode, 상기 쓰기 전류가 음의 쓰기 전류인 경우에, 상기 음의 쓰기 전류는 상기 하부 전극을 통하여 흐르는 동안 상기 자유층 내의 자기 분극들을 상기 고정층 내의 자기 분극들에 반 평행하도록 배열시키는 것을 특징으로 하는 자기램 소자의 구동 방법.Magnetic writing in the free layer arranges the magnetic polarizations in the free layer antiparallel to the magnetic polarizations in the fixed layer while the writing current is the negative writing current. Method of driving the device. 제 1 항에 있어서,The method of claim 1, 상기 보조 스위칭 자계는 자화 곤란 자계인 것을 특징으로 하는 자기램 소자의 구동방법.And the auxiliary switching magnetic field is a hard magnetic field. 제 7 항에 있어서,The method of claim 7, wherein 상기 쓰기 전류는 상기 하부 전극내에서 상기 자기터널 접합 구조체의 자화 용이축과 평행한 방향으로 흐르는 것을 특징으로 하는 자기램 소자의 구동방법.And the write current flows in a direction parallel to the axis of easy magnetization of the magnetic tunnel junction structure in the lower electrode. 제 1 항에 있어서,The method of claim 1, 상기 쓰기 전류는 상기 상부 전극에 접속된 비트라인을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 비트라인 자계를 인가하는 것을 더 포함하는 자기램 소자의 구동방법.And applying a bit line magnetic field to the magnetic tunnel junction structure while the write current flows through the bit line connected to the upper electrode. 제 1 항에 있어서,The method of claim 1, 상기 쓰기 전류는 상기 상부 전극에 접속되고 상기 자기터널 접합 구조체의 자화 용이축과 수직하거나 평행한 비트라인을 통하여 흐르는 동안 상기 자기터널 접합 구조체에 비트라인 자계를 인가하는 것을 더 포함하는 자기램 소자의 구동방법.The write current may further include applying a bit line magnetic field to the magnetic tunnel junction structure while being connected to the upper electrode and flowing through a bit line perpendicular to or parallel to the easy axis of magnetization of the magnetic tunnel junction structure. Driving method. 제 9 항에 있어서,The method of claim 9, 상기 쓰기 전류는 상기 자기터널 접합 구조체와 중첩되는 중첩부와 상기 중첩부로 부터 연장되고 억세스 소자와 전기적으로 접속된 연장부를 갖는 상기 하부 전극을 통하여 흐르는 동안 상기 자기 터널 접합 구조체에 상기 보조 스위칭 자계를 인가하는 것을 특징으로 하는 자기램 소자의 구동방법. The auxiliary current is applied to the magnetic tunnel junction structure while the write current flows through the lower electrode having an overlapping portion overlapping the magnetic tunnel junction structure and an extension portion extending from the overlapping portion and electrically connected to an access element. A method of driving a magnetic ram device, characterized in that. 제 11 항에 있어서,The method of claim 11, 상기 쓰기 전류는 상기 하부 전극의 연장 방향과 수직하거나 평행한 상기 비트라인을 통하여 흐르는 것을 특징으로 하는 자기램 소자의 구동방법.And the write current flows through the bit line perpendicular to or parallel to the extending direction of the lower electrode. 제 12 항에 있어서,The method of claim 12, 상기 비트라인이 상기 하부 전극의 연장방향과 평행한 경우에, 상기 쓰기 전류는 상기 비트라인 및 상기 하부 전극 내에서 서로 반대 방향으로 흐르는 것을 특징으로 하는 자기램 소자의 구동방법.And the write current flows in opposite directions in the bit line and the lower electrode when the bit line is parallel to the extending direction of the lower electrode. 제 1 항에 있어서,The method of claim 1, 상기 독출방법은 상기 하부 전극 및 상기 상부 전극 사이에 읽기 전압(read voltage)을 인가하여 상기 자기터널 접합 구조체를 통하여 흐르는 읽기 전류의 양을 감지하는 것을 포함하는 것을 특징으로 하는 자기램 소자의 구동방법.The reading method includes applying a read voltage between the lower electrode and the upper electrode to sense the amount of read current flowing through the magnetic tunnel junction structure. . 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020050006846A 2003-09-29 2005-01-25 Method of operating a magnetic random access memory device KR100678471B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050006846A KR100678471B1 (en) 2005-01-25 2005-01-25 Method of operating a magnetic random access memory device
US11/284,546 US7369428B2 (en) 2003-09-29 2005-11-22 Methods of operating a magnetic random access memory device and related devices and structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050006846A KR100678471B1 (en) 2005-01-25 2005-01-25 Method of operating a magnetic random access memory device

Publications (2)

Publication Number Publication Date
KR20060086036A KR20060086036A (en) 2006-07-31
KR100678471B1 true KR100678471B1 (en) 2007-02-02

Family

ID=37175475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006846A KR100678471B1 (en) 2003-09-29 2005-01-25 Method of operating a magnetic random access memory device

Country Status (1)

Country Link
KR (1) KR100678471B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969767B2 (en) * 2009-05-29 2011-06-28 Qualcomm Incorporated Spin transfer torque—magnetic tunnel junction device and method of operation
KR101958420B1 (en) * 2012-06-21 2019-03-14 삼성전자 주식회사 Magnetic memory device and method of operating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058221A (en) * 2001-10-23 2004-07-03 소니 가부시끼 가이샤 Magnetic memory device
JP2004207707A (en) 2002-12-13 2004-07-22 Japan Science & Technology Agency Spin injection device and magnetic device using the same
JP2004303801A (en) 2003-03-28 2004-10-28 Toshiba Corp Magnetic memory and its writing method therein
KR20050078265A (en) * 2004-01-29 2005-08-05 삼성전자주식회사 Magnetic memory devive and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058221A (en) * 2001-10-23 2004-07-03 소니 가부시끼 가이샤 Magnetic memory device
JP2004207707A (en) 2002-12-13 2004-07-22 Japan Science & Technology Agency Spin injection device and magnetic device using the same
JP2004303801A (en) 2003-03-28 2004-10-28 Toshiba Corp Magnetic memory and its writing method therein
KR20050078265A (en) * 2004-01-29 2005-08-05 삼성전자주식회사 Magnetic memory devive and method of manufacturing the same

Also Published As

Publication number Publication date
KR20060086036A (en) 2006-07-31

Similar Documents

Publication Publication Date Title
US7369428B2 (en) Methods of operating a magnetic random access memory device and related devices and structures
JP4580308B2 (en) Method for driving magnetic ram element using spin injection, and magnetic ram element
US6269018B1 (en) Magnetic random access memory using current through MTJ write mechanism
US8779496B2 (en) Spin FET, magnetoresistive element and spin memory
EP1852874B1 (en) Magnetic memory device
KR100548997B1 (en) Magnetic tunnel junction structures having a laminated free layer and magnetic random access memory cells employing the same
US7944742B2 (en) Diode assisted switching spin-transfer torque memory unit
US7307874B2 (en) Methods of operating magnetic random access memory devices including magnets adjacent magnetic tunnel junction structures
KR100506932B1 (en) Magnetic random access memory device having reference cells and structure thereof
CN101140944B (en) Spin memory and spin fet
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US20100148167A1 (en) Magnetic tunnel junction stack
US20060062044A1 (en) Methods of operating magnetic random access memory devices including heat-generating structures
US20100277971A1 (en) Method for reducing current density in a magnetoelectronic device
US7796419B2 (en) Magnetic memory
JP2008187048A (en) Magnetoresistive effect element
EP1852873A1 (en) Magnetic memory device
JP2006196687A (en) Magnetic memory
US7683446B2 (en) Magnetic memory using spin injection flux reversal
KR100678471B1 (en) Method of operating a magnetic random access memory device
US7099184B2 (en) Magnetic random access memory
JP2007123455A (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14