KR100678298B1 - Method of fabricating metal-insulator-metal capacitor having trench structure - Google Patents

Method of fabricating metal-insulator-metal capacitor having trench structure Download PDF

Info

Publication number
KR100678298B1
KR100678298B1 KR1020040113151A KR20040113151A KR100678298B1 KR 100678298 B1 KR100678298 B1 KR 100678298B1 KR 1020040113151 A KR1020040113151 A KR 1020040113151A KR 20040113151 A KR20040113151 A KR 20040113151A KR 100678298 B1 KR100678298 B1 KR 100678298B1
Authority
KR
South Korea
Prior art keywords
metal
trench
forming
pattern
film
Prior art date
Application number
KR1020040113151A
Other languages
Korean (ko)
Other versions
KR20060074420A (en
Inventor
이진규
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113151A priority Critical patent/KR100678298B1/en
Publication of KR20060074420A publication Critical patent/KR20060074420A/en
Application granted granted Critical
Publication of KR100678298B1 publication Critical patent/KR100678298B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 트랜치 구조를 갖는 금속-절연체-금속(MIM) 커패시터는, 반도체 기판 위의 제1 절연막 위에 배치되는 제1 금속막 패턴과, 측벽이 아래로 향할수록 좁아지는 경사진 프로파일로 형성되어 상기 제1 금속막 패턴의 제1 영역을 노출시키는 트랜치를 구비하며, 상기 제1 금속막 패턴 위에 배치되는 제2 절연막과, 상기 트랜치 내에 배치되는 유전체막과, 그리고 유전체막 위에 배치되는 제2 금속막 패턴을 구비한다. 특히 경사진 프로파일을 갖는 트랜치를 형성하기 위해서는 트랜치 형성을 위한 식각 공정시 소정 각도의 바이어스를 인가한 상태에서 식각 공정을 수행한다.The metal-insulator-metal (MIM) capacitor having the trench structure of the present invention is formed of a first metal film pattern disposed on the first insulating film on the semiconductor substrate and an inclined profile that becomes narrower as the sidewall is directed downward. A trench that exposes a first region of the first metal film pattern, the second insulating film disposed on the first metal film pattern, a dielectric film disposed in the trench, and a second metal film disposed on the dielectric film It has a pattern. In particular, in order to form a trench having an inclined profile, an etching process is performed in a state where a bias of a predetermined angle is applied during the etching process for forming the trench.

금속-절연체-금속(MIM) 커패시터, 트랜치, 건식 식각, 바이어스Metal-Insulator-Metal (MIM) Capacitors, Trench, Dry Etch, Bias

Description

트랜치 구조의 금속-절연체-금속 커패시터 제조 방법{Method of fabricating metal-insulator-metal capacitor having trench structure}Method of fabricating metal-insulator-metal capacitor having trench structure}

도 1 및 도 2는 종래의 트랜치 구조의 금속-절연체-금속 커패시터 및 그 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 and 2 are cross-sectional views illustrating a metal-insulator-metal capacitor of a conventional trench structure and a method of manufacturing the same.

도 3은 본 발명에 따른 트랜치 구조의 금속-절연체-금속 커패시터를 나타내 보인 단면도이다.3 is a cross-sectional view illustrating a metal-insulator-metal capacitor of a trench structure according to the present invention.

도 4 및 도 5는 본 발명에 따른 트랜치 구조의 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.4 and 5 are cross-sectional views illustrating a method of manufacturing a metal-insulator-metal capacitor having a trench structure according to the present invention.

도 6 및 도 7은 본 발명에 따른 트랜치 구조의 금속-절연체-금속 커패시터를 종래의 트랜치 구조의 금속-절연체-금속 커패시터와 비교해보기 위하여 나타내 보인 도면들이다.6 and 7 are views for comparing the metal-insulator-metal capacitor of the trench structure according to the present invention with the metal-insulator-metal capacitor of the conventional trench structure.

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히 트랜치 구조의 금속-절연체-금속 커패시터(Metal-Insulator-Metal; 이하 MIM) 및 그 제조 방법 에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a metal-insulator-metal capacitor (MIM) having a trench structure and a method of manufacturing the same.

반도체 소자의 용도가 다양해짐에 따라 고속 및 대용량의 커패시터가 요구되고 있다. 일반적으로 커패시터의 고속화를 위해서는 커패시터 전극의 저항을 감소시켜 주파수 의존성을 작게 하여야 하며, 커패시터의 대용량화를 위해서는 커패시터 전극 사이에 내재하는 유전체막의 두께를 감소시키거나 유전율이 높은 물질을 유전체막으로 사용하거나 또는 전극의 면적을 증가시켜야 한다. 반도체 소자에서 사용되는 커패시터로는, 그 접합 구조에 따라서, 모스 구조, pn 접합 구조, 폴리실리콘-절연체-폴리실리콘(PIP) 구조 및 MIM 구조 등의 커패시터들이 있다. 이 중에서 MIM 구조를 제외한 나머지 구조를 갖는 커패시터들은 적어도 한쪽 전극 물질로서 단결정 실리콘이나 다결정 실리콘을 사용한다. 그러나 단결정 실리콘 또는 다결정 실리콘은, 그 물질 특성으로 인하여 커패시터 전극의 저항을 감소시키는데는 한계를 나타내고 있다. 따라서 고속의 커패시터가 요구되는 응용 분야에서는 저 저항의 커패시터전극을 쉽게 실현할 수 있는 MIM 커패시터가 주로 사용된다.As the use of semiconductor devices is diversified, high speed and large capacity capacitors are required. In general, to increase the speed of the capacitor, the resistance of the capacitor electrode should be reduced to reduce the frequency dependence. For the large capacity of the capacitor, the thickness of the dielectric film in between the capacitor electrodes is reduced, or a material having a high dielectric constant is used as the dielectric film. The area of the electrode must be increased. Capacitors used in semiconductor devices include capacitors such as a MOS structure, a pn junction structure, a polysilicon-insulator-polysilicon (PIP) structure, and a MIM structure, depending on the junction structure. Among them, capacitors having a structure other than the MIM structure use single crystal silicon or polycrystalline silicon as at least one electrode material. However, single crystal silicon or polycrystalline silicon shows a limitation in reducing the resistance of the capacitor electrode due to its material properties. Therefore, in applications requiring high speed capacitors, MIM capacitors are commonly used to easily realize low resistance capacitor electrodes.

도 1 및 도 2는 종래의 MIM 커패시터 중 트랜치 구조를 갖는 MIM 커패시터 및 그 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 and 2 are cross-sectional views illustrating a MIM capacitor having a trench structure and a method of manufacturing the same, of a conventional MIM capacitor.

먼저 도 1을 참조하면, 반도체 기판(100) 위의 제1 절연막(110) 위에 제1 금속막 패턴(120)을 형성한다. 다음에 제1 금속막 패턴(120) 위에 제2 절연막(130)을 형성한다. 다음에 트랜치 형성을 위한 마스크막 패턴을 이용한 식각공정으로 제2 절연막(130)을 관통해서 제1 금속막 패턴(120)의 일부표면을 노출시키는 트랜치(131)를 형성한다. 상기 트랜치(131)를 형성한 후에는 트랜치(131)의 모서리에 있 는 결함들, 예컨대 파티클이나 잔류물을 제거하기 위하여 세정공정을 수행한다. 다음에 트랜치(131)가 형성된 결과물 전면에 유전체막(140)을 형성한다. 그리고 비아홀 형성을 위한 마스크막 패턴을 이용한 식각 공정으로 제2 절연막(130)을 관통하여 제1 금속막 패턴(120)의 일부 표면을 노출시키는 비아홀(132)을 형성한다. 다음에 전면에 장벽금속층(150) 및 제2 금속막(160)을 순차적으로 형성한다.First, referring to FIG. 1, the first metal film pattern 120 is formed on the first insulating film 110 on the semiconductor substrate 100. Next, a second insulating film 130 is formed on the first metal film pattern 120. Next, a trench 131 is formed through the second insulating layer 130 to expose a portion of the first metal layer pattern 120 by an etching process using a mask layer pattern for forming a trench. After the trench 131 is formed, a cleaning process is performed to remove defects, for example, particles or residues at the corners of the trench 131. Next, the dielectric film 140 is formed on the entire surface of the resultant trench 131. In addition, a via hole 132 is formed through the second insulating layer 130 to expose a part of the surface of the first metal layer pattern 120 by an etching process using a mask layer pattern for forming a via hole. Next, the barrier metal layer 150 and the second metal film 160 are sequentially formed on the entire surface.

다음에 제2 절연막(130)이 노출되도록 화학적 기계적 평탄화(CMP) 방법을 이용한 평탄화 공정을 수행하면, 도 2에 도시된 바와 같이, 트랜치(131) 내의 제2 금속막 패턴(161)과 비아홀(132)을 채우는 비아컨택(162)이 만들어진다. 상기 평탄화 공정을 수행한 후에는 세정공정을 수행한다.Next, when the planarization process using the chemical mechanical planarization (CMP) method is performed to expose the second insulating layer 130, as shown in FIG. 2, the second metal layer pattern 161 and the via hole (in the trench 131) are formed. Via contact 162 is made to fill 132. After the planarization process is performed, a cleaning process is performed.

그런데 이와 같은 종래의 MIM 커패시터는 트랜치(131)의 측면이 수직한 프로파일로 형성되므로, 트랜치(131) 형성후의 세정공정이나, 평탄화 공정 후의 세정공정에 의해서도 트랜치(131)의 바닥 모서리에 있는 결함(170)이 쉽게 제거되지 않는다는 문제가 있다. 설령 결함(170)들이 제거된다고 하더라도 이를 위한 세정 시간이 길어지거나 세정 온도를 따로 조절하여야 하는 등 별도의 세정 조건들이 요구된다.However, such a conventional MIM capacitor is formed in a profile in which the side surfaces of the trenches 131 are vertical, so that the defects at the bottom edge of the trenches 131 may be caused by the cleaning process after the trench 131 is formed or the cleaning process after the planarization process. There is a problem that 170 is not easily removed. Even if the defects 170 are removed, separate cleaning conditions are required, such as a longer cleaning time or a separate cleaning temperature.

본 발명이 이루고자 하는 기술적 과제는, 통상의 세정공정을 통해서도 트랜치 바닥의 모서리에 있는 결함들이 모두 제거되도록 할 수 있는 트랜치 구조의 MIM 커패시터를 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a trench-structured MIM capacitor capable of removing all the defects at the corners of the trench bottom through a conventional cleaning process.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 트랜치 구조의 MIM 커패시터를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a MIM capacitor having a trench structure as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트랜치 구조의 MIM 커패시터는,In order to achieve the above technical problem, the MIM capacitor of the trench structure according to the present invention,

반도체 기판 위의 제1 절연막 위에 배치되는 제1 금속막 패턴;A first metal film pattern disposed on the first insulating film on the semiconductor substrate;

측벽이 아래로 향할수록 좁아지는 경사진 프로파일로 형성되어 상기 제1 금속막 패턴의 제1 영역을 노출시키는 트랜치를 구비하며, 상기 제1 금속막 패턴 위에 배치되는 제2 절연막;A second insulating layer having a trench formed in an inclined profile that is narrowed toward the side of the sidewall and exposing a first region of the first metal film pattern, the second insulating film being disposed on the first metal film pattern;

상기 트랜치 내에 배치되는 유전체막; 및A dielectric film disposed in the trench; And

상기 유전체막 위에 배치되는 제2 금속막 패턴을 구비하는 것을 특징으로 한다.And a second metal film pattern disposed on the dielectric film.

본 발명에 있어서, 상기 유전체막 및 상기 제2 금속막 패턴 사이에 배치되는 장벽금속층을 더 구비할 수 있다.In the present invention, a barrier metal layer disposed between the dielectric film and the second metal film pattern may be further provided.

그리고 상기 제2 절연막을 관통하여 상기 제1 금속막 패턴의 제2 영역을 노출시키는 비아홀 내에 배치되는 비아컨택을 더 구비할 수도 있다.The semiconductor device may further include a via contact disposed in the via hole through the second insulating layer to expose the second region of the first metal layer pattern.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 트랜치 구조의 MIM 커패시터의 제조 방법은,In order to achieve the above another technical problem, a method of manufacturing a MIM capacitor of the trench structure according to the present invention,

반도체 기판 위의 제1 절연막 위에 제1 금속막 패턴을 형성하는 단계;Forming a first metal film pattern on the first insulating film on the semiconductor substrate;

상기 제1 금속막 패턴 위에 제2 절연막을 형성하는 단계;Forming a second insulating film on the first metal film pattern;

제2 절연막 위에 금속-절연체-금속 커패시터를 위한 트랜치가 형성될 영역의 제2 절연막을 노출시키는 마스크막 패턴을 형성하는 단계;Forming a mask film pattern over the second insulating film, the mask film pattern exposing the second insulating film in a region where a trench for the metal-insulator-metal capacitor is to be formed;

상기 마스크막 패턴을 식각마스크로 한 식각공정을 수행하여 상기 제1 금속막 패턴의 일부 표면을 노출시키는 트랜치를 형성하되, 상기 트랜치는 측벽이 아래로 향할수록 좁아지는 경사진 프로파일을 갖도록 하는 단계;Performing an etching process using the mask layer pattern as an etching mask to form a trench exposing a part of the surface of the first metal layer pattern, wherein the trench has an inclined profile that becomes narrower as the side wall faces downward;

상기 트랜치를 형성한 후 제1 세정공정을 수행하는 단계;Performing a first cleaning process after forming the trench;

상기 세정공정 후에 상기 트랜치를 갖는 제2 절연막 및 상기 제1 금속막 패턴의 노출 표면 위에 유전체막을 형성하는 단계; 및Forming a dielectric film on an exposed surface of the second insulating film and the first metal film pattern having the trench after the cleaning process; And

상기 유전체막 위에 제2 금속막 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming a second metal film pattern on the dielectric film.

상기 트랜치 형성을 위한 식각공정은 소정 각도의 바이어스를 인가한 상태에서 이루어지는 건식 식각 방법을 사용하여 수행할 수 있다.The etching process for forming the trench may be performed using a dry etching method performed in a state where a bias of a predetermined angle is applied.

이 경우 상기 바이어스가 인가되는 각도는 15도인 것이 바람직하다.In this case, the angle to which the bias is applied is preferably 15 degrees.

상기 제2 금속막 패턴을 형성하는 단계는,Forming the second metal film pattern may include:

상기 유전체막 위에 비아홀이 형성될 영역의 제2 절연막 표면을 노출시키는 마스크막 패턴을 형성하는 단계;Forming a mask layer pattern on the dielectric layer to expose a surface of a second insulating layer in a region where a via hole is to be formed;

상기 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 제1 금속막 패턴의 일부 표면을 노출시키는 비아홀을 형성하는 단계;Forming a via hole exposing a portion of the surface of the first metal layer pattern by an etching process using the mask layer pattern as an etching mask;

상기 비아홀 및 상기 트랜치가 형성된 결과물 전면에 제2 금속막을 형성하는 단계;Forming a second metal layer on an entire surface of the product in which the via hole and the trench are formed;

상기 제2 절연막의 표면이 노출되도록 평탄화공정을 수행하여 상기 비아홀을 채우는 비아컨택 및 상기 트랜치 내의 유전체막 위에 배치되는 제2 금속막 패턴을 형성하는 단계; 및Performing a planarization process to expose the surface of the second insulating layer to form a via contact filling the via hole and a second metal layer pattern disposed on the dielectric layer in the trench; And

상기 평탄화 공정을 수행한 후에 세정 공정을 수행하는 단계를 포함할 수 있다.It may include the step of performing a cleaning process after performing the planarization process.

이 경우 상기 제2 금속막을 형성하기 전에 장벽금속층을 먼저 형성하는 단계를 더 포함할 수 있다.In this case, the method may further include forming a barrier metal layer first before forming the second metal film.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 3은 본 발명에 따른 트랜치 구조의 금속-절연체-금속 커패시터를 나타내 보인 단면도이다.3 is a cross-sectional view illustrating a metal-insulator-metal capacitor of a trench structure according to the present invention.

도 3을 참조하면, 실리콘 기판과 같은 반도체 기판(200) 위의 제1 절연막(210) 위에 제1 금속막 패턴(220)이 배치된다. 제1 절연막(210)은 층간절연막일 수 있고, 금속간절연막일 수 있다. 제1 금속막 패턴(220)은 알루미늄막으로 형성할 수 있으며, 상하부에 각각 배치되는 장벽금속층을 구비할 수도 있다. 제1 금속막 패턴(220) 위에는 제2 절연막(230)이 배치된다. 제2 절연막(230)은 트랜치(231) 및 비아홀(232)을 갖는다. 트랜치(231)는 MIM 커패시터로 작용하는 제1 영역에 배치되고, 비아홀(232)은 금속 배선으로 작용하는 제2 영역에 배치된다.Referring to FIG. 3, the first metal film pattern 220 is disposed on the first insulating film 210 on the semiconductor substrate 200 such as a silicon substrate. The first insulating layer 210 may be an interlayer insulating layer or an intermetallic insulating layer. The first metal film pattern 220 may be formed of an aluminum film, and may include barrier metal layers disposed on upper and lower portions, respectively. The second insulating layer 230 is disposed on the first metal layer pattern 220. The second insulating layer 230 has a trench 231 and a via hole 232. The trench 231 is disposed in a first region serving as a MIM capacitor, and the via hole 232 is disposed in a second region serving as a metal wiring.

상기 트랜치(231)의 측벽은 위에서 아래로 내려갈수록 트랜치(231)의 폭이 좁아지는 경사지는 프로파일로 형성된다. 상기 트랜치(231) 내에는 유전체막(240), 장벽금속층(250) 및 제2 금속막 패턴(261)이 순차적으로 배치된다. 상기 비아홀(232) 내에는 장벽금속층(250) 및 비아컨택(262)이 순차적으로 배치된다. 제2 금속막 패턴(261) 및 비아컨택(262)은 텅스텐막으로 이루어질 수 있다.The sidewalls of the trench 231 are formed in an inclined profile in which the width of the trench 231 narrows from the top to the bottom. The dielectric layer 240, the barrier metal layer 250, and the second metal layer pattern 261 are sequentially disposed in the trench 231. The barrier metal layer 250 and the via contact 262 are sequentially disposed in the via hole 232. The second metal film pattern 261 and the via contact 262 may be formed of a tungsten film.

도 4 및 도 5는 본 발명에 따른 트랜치 구조의 금속-절연체-금속 커패시터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.4 and 5 are cross-sectional views illustrating a method of manufacturing a metal-insulator-metal capacitor having a trench structure according to the present invention.

먼저 도 4를 참조하면, 실리콘 기판과 같은 반도체 기판(200) 위의 제1 절연막(210) 위에 제1 금속막 패턴(220)을 형성한다. 다음에 제1 금속막 패턴(220) 위에 제2 절연막(230)을 형성한다. 다음에 제2 절연막(230) 위에 마스크막 패턴, 예컨대 포토레지스트막 패턴(270)을 형성한다. 이 포토레지스트막 패턴(270)은 개구부(271)를 갖는데, 이 개구부(271)에 의해 MIM 커패시터로서 작용하는 트랜치가 형성될 영역의 제2 절연막(230) 표면이 노출된다. 다음에 이 포토레지스트막 패턴(270)을 식각마스크로 한 식각공정을 수행한다. 이 식각공정은 건식 식각 방법을 사용하여 수행하는데, 이때 수직선을 기준으로 대략 10 내지 20도 정도 기울어진 바이어스를 인가한 상태에서 건식 식각을 수행한다.First, referring to FIG. 4, a first metal film pattern 220 is formed on a first insulating film 210 on a semiconductor substrate 200 such as a silicon substrate. Next, a second insulating film 230 is formed on the first metal film pattern 220. Next, a mask layer pattern, for example, a photoresist layer pattern 270, is formed on the second insulating layer 230. The photoresist film pattern 270 has an opening 271. The opening 271 exposes the surface of the second insulating film 230 in a region where a trench serving as a MIM capacitor is to be formed. Next, an etching process using the photoresist film pattern 270 as an etching mask is performed. This etching process is performed using a dry etching method, where dry etching is performed with a bias inclined about 10 to 20 degrees with respect to the vertical line.

그러면 도 5에 도시된 바와 같이, 측벽이 아래로 내려갈수록 좁아지는 경사진 측벽 프로파일을 갖는 트랜치(231)가 만들어진다. 상기 경사진 측벽 프로파일을 갖는 트랜치(231)를 형성한 후에는 상기 포토레지스트막 패턴(270)을 제거한다. 이후 트랜치(231) 내의 결함들을 제거하기 위한 세정공정을 수행한다. 이때 상기 트랜치(231)가 경사진 측벽 프로파일로 형성되므로, 트랜치(231)의 바닥 모서리에 있 던 결함들도 통상의 세정 공정에 의해서 용이하게 제거된다. 다음에는 트랜치(231)가 형성된 결과물 전면에 유전체막(240)을 형성한다.Then, as shown in FIG. 5, a trench 231 is created with an inclined sidewall profile that narrows as the sidewalls descend. After forming the trench 231 having the inclined sidewall profile, the photoresist layer pattern 270 is removed. Thereafter, a cleaning process for removing defects in the trench 231 is performed. At this time, since the trench 231 is formed of an inclined sidewall profile, defects at the bottom edge of the trench 231 are easily removed by a conventional cleaning process. Next, the dielectric film 240 is formed on the entire surface of the resultant trench 231.

다음에 도 3에 도시된 바와 같이, 비아홀(232) 형성을 위한 마스크막 패턴을 이용한 식각공정으로 제2 절연막(230)을 관통하여 제1 금속막 패턴(220)의 일부 표면을 노출시키는 비아홀(232)을 형성한다. 비아홀(232)을 형성한 후에는 상기 마스크막 패턴을 제거한다. 다음에 전면에 장벽금속층(250) 및 제2 금속막(미도시)을 순차적으로 형성한다. 그리고 평탄화 공정을 수행하여 제2 절연막(230) 표면이 노출되도록 한다. 그러면 MIM 커패시터 영역에는 유전체막(240) 위에 배치되는 장벽금속층(250) 및 제2 금속막 패턴(261)이 형성되고, 배선영역에는 비아홀(232) 내에 장벽금속층(250) 및 비아컨택(262)이 만들어진다.Next, as illustrated in FIG. 3, the via hole exposing a part of the first metal film pattern 220 through the second insulating film 230 by an etching process using a mask film pattern for forming the via hole 232 ( 232). After the via hole 232 is formed, the mask layer pattern is removed. Next, the barrier metal layer 250 and the second metal film (not shown) are sequentially formed on the entire surface. The planarization process is performed to expose the surface of the second insulating film 230. Then, the barrier metal layer 250 and the second metal layer pattern 261 disposed on the dielectric film 240 are formed in the MIM capacitor region, and the barrier metal layer 250 and the via contact 262 are formed in the via hole 232 in the wiring region. This is made.

도 6 및 도 7은 본 발명에 따른 트랜치 구조의 금속-절연체-금속 커패시터를 종래의 트랜치 구조의 금속-절연체-금속 커패시터와 비교해보기 위하여 나타내 보인 도면들이다. 도 6 및 도 7에는 좌측에 참조부호 "610"으로 나타낸 종래의 트랜치 구조의 MIM 커패시터가 개략적으로 도시되어 있으며, 우측에는 참조부호 "620"으로 나타낸 본 발명에 따른 트랜치 구조의 MIM 커패시터가 개략적으로 도시되어 있다. 특히 도 6은 제2 금속막이 적층된 후의 결과물을 개략적으로 나타낸 것이며, 도 7은 제2 금속막에 대한 평탄화공정을 수행한 후의 결과물을 개략적으로 나타낸 것이다.6 and 7 are views for comparing the metal-insulator-metal capacitor of the trench structure according to the present invention with the metal-insulator-metal capacitor of the conventional trench structure. 6 and 7 schematically show a MIM capacitor of a conventional trench structure indicated by reference numeral 610 on the left side, and a MIM capacitor of a trench structure according to the present invention schematically indicated on the right side by reference numeral 620. Is shown. In particular, FIG. 6 schematically shows the result after the second metal film is stacked, and FIG. 7 schematically shows the result after performing the planarization process on the second metal film.

도 6 및 도 7에 도시된 바와 같이, 종래의 트랜치 구조의 MIM 커패시터(610)의 트랜치(131)는 측벽이 수직한 프로파일을 갖는 반면에, 본 발명에 따른 트랜치 구조의 MIM 커패시터(620)의 트랜치(231)는 측벽이 아래로 내려갈수록 좁아지는 경사진 프로파일을 갖는다. 따라서 본 발명에 따른 트랜치 구조의 MIM 커패시터(620)의 경우 통상의 세정 공정에 의해 트랜치(231)의 바닥 모서리에 있는 결함들이 쉽게 제거되는 반면에, 종래의 트랜치 구조의 MIM 커패시터(610)의 경우 통상의 세정공정에 의해서는 트랜치(131)의 바닥 모서리에 있는 결함들이 쉽게 제거되지 않는다.As shown in Figures 6 and 7, the trench 131 of the conventional trench structure MIM capacitor 610 has a vertical sidewall profile, while the trench structure MIM capacitor 620 according to the present invention. Trench 231 has an inclined profile that narrows as the sidewalls descend. Therefore, in the case of the trench structure MIM capacitor 620 according to the present invention, defects in the bottom edge of the trench 231 are easily removed by a conventional cleaning process, whereas in the case of the conventional trench structure MIM capacitor 610 Conventional cleaning processes do not readily remove defects at the bottom edge of the trench 131.

지금까지 설명한 바와 같이, 본 발명에 따른 트랜치 구조의 MIM 커패시터 및 그 제조 방법에 의하면, MIM 커패시터가 형성되는 트랜치가 경사진 측벽 프로파일을 가짐으로써 통상의 세정 공정에 의해서도 트랜치의 바닥 모서리에 있는 결함들이 쉽게 제거되며, 이에 따라 트랜치 구조의 MIM 커패시터의 제조 과정 및 시간을 단축시킬 수 있으며, 수율도 증가시킬 수 있다.As described so far, according to the trench-structured MIM capacitor and a method of manufacturing the same, the trench in which the MIM capacitor is formed has an inclined sidewall profile so that defects in the bottom edge of the trench can be eliminated even by a conventional cleaning process. It can be easily removed, thereby shortening the manufacturing process and time of the trench structure MIM capacitor, and increasing the yield.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (8)

삭제delete 삭제delete 삭제delete 반도체 기판 위의 제1 절연막 위에 제1 금속막 패턴을 형성하는 단계;Forming a first metal film pattern on the first insulating film on the semiconductor substrate; 상기 제1 금속막 패턴 위에 제2 절연막을 형성하는 단계;Forming a second insulating film on the first metal film pattern; 제2 절연막 위에 금속-절연체-금속 커패시터를 위한 트랜치가 형성될 영역의 제2 절연막을 노출시키는 마스크막 패턴을 형성하는 단계;Forming a mask film pattern over the second insulating film, the mask film pattern exposing the second insulating film in a region where a trench for the metal-insulator-metal capacitor is to be formed; 상기 마스크막 패턴을 식각마스크로 한 식각공정을 수행하여 상기 제1 금속막 패턴의 일부 표면을 노출시키는 트랜치를 형성하되, 상기 트랜치는 측벽이 아래로 향할수록 좁아지는 경사진 프로파일을 갖도록 하는 단계;Performing an etching process using the mask layer pattern as an etching mask to form a trench exposing a part of the surface of the first metal layer pattern, wherein the trench has an inclined profile that becomes narrower as the side wall faces downward; 상기 트랜치를 형성한 후 제1 세정 공정을 수행하는 단계;Performing a first cleaning process after forming the trench; 상기 제1 세정 공정 후에 상기 트랜치를 갖는 제2 절연막 및 제1 금속막 패턴의 노출 표면 위에 유전체막을 형성하는 단계;Forming a dielectric film on the exposed surface of the second insulating film and the first metal film pattern having the trench after the first cleaning process; 비아홀이 형성될 영역의 상기 제2 절연막 표면을 노출시키는 마스크막 패턴을 상기 유전체막 위에 형성한 후, 이 마스크막 패턴을 식각마스크로 한 식각공정으로 상기 제1 금속막 패턴의 일부 표면을 노출시키는 비아홀을 형성하는 단계;After forming a mask film pattern on the dielectric film to expose the surface of the second insulating film in the region where the via hole is to be formed, a portion of the surface of the first metal film pattern is exposed by an etching process using the mask film pattern as an etching mask. Forming a via hole; 상기 비아홀 및 상기 트랜치가 형성된 결과물 전면에 제2 금속막을 형성하는 단계;Forming a second metal layer on an entire surface of the product in which the via hole and the trench are formed; 상기 제2 절연막의 표면이 노출되도록 평탄화 공정을 수행하여 상기 비아홀을 채우는 비아컨택 및 상기 트랜치 내의 유전체막 위에 배치되며, 상기 트랜치가 매립되지 않도록 제2 금속막 패턴을 형성하는 단계; 및Forming a second metal layer pattern on the via contact filling the via hole and the dielectric layer in the trench by performing a planarization process to expose the surface of the second insulating layer, wherein the trench is not buried; And 상기 평탄화 공정을 수행한 후에 제2 세정 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 트랜치 구조의 금속-절연체-금속 커패시터의 제조 방법.And performing a second cleaning process after performing the planarization process. 제 4항에 있어서,The method of claim 4, wherein 상기 트랜치 형성을 위한 식각 공정은 일정 각도로 기울어진 바이어스를 인가한 상태에서 이루어지는 건식 식각 방법을 사용하여 수행하는 것을 특징으로 하는 트랜치 구조의 금속-절연체-금속 커패시터의 제조 방법.The etching process for forming the trench is a method of manufacturing a metal-insulator-metal capacitor having a trench structure, characterized in that performed using a dry etching method is performed in a state in which a bias inclined at a predetermined angle. 제 5항에 있어서,The method of claim 5, 상기 바이어스가 인가되는 각도는 10 내지 20도인 것을 특징으로 하는 트랜치 구조의 금속-절연체-금속 커패시터의 제조 방법.Wherein the bias is applied at an angle of 10 to 20 degrees. 삭제delete 제 4항에 있어서,The method of claim 4, wherein 상기 제2 금속막을 형성하기 전에 장벽금속층을 먼저 형성하는 단계를 더 포함하는 것을 특징으로 하는 트랜치 구조의 금속-절연체-금속 커패시터의 제조 방법.And forming a barrier metal layer first before forming the second metal film.
KR1020040113151A 2004-12-27 2004-12-27 Method of fabricating metal-insulator-metal capacitor having trench structure KR100678298B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113151A KR100678298B1 (en) 2004-12-27 2004-12-27 Method of fabricating metal-insulator-metal capacitor having trench structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113151A KR100678298B1 (en) 2004-12-27 2004-12-27 Method of fabricating metal-insulator-metal capacitor having trench structure

Publications (2)

Publication Number Publication Date
KR20060074420A KR20060074420A (en) 2006-07-03
KR100678298B1 true KR100678298B1 (en) 2007-02-02

Family

ID=37167182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113151A KR100678298B1 (en) 2004-12-27 2004-12-27 Method of fabricating metal-insulator-metal capacitor having trench structure

Country Status (1)

Country Link
KR (1) KR100678298B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132902A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Memory array having ground shields
US11171199B2 (en) * 2019-08-23 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitors with high breakdown voltage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030012733A (en) * 2001-08-04 2003-02-12 삼성전자주식회사 Method for semiconductor device having metal-insulator-metal capacitor and via contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030012733A (en) * 2001-08-04 2003-02-12 삼성전자주식회사 Method for semiconductor device having metal-insulator-metal capacitor and via contact

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030012733 *

Also Published As

Publication number Publication date
KR20060074420A (en) 2006-07-03

Similar Documents

Publication Publication Date Title
TWI636524B (en) Methods of forming an elevationally extending conductor laterally between a pair of conductive lines
US20060183280A1 (en) Metal-insulator-metal capacitors and methods of forming the same
US11404422B2 (en) DRAM semiconductor device having reduced parasitic capacitance between capacitor contacts and bit line structures and method for manufacturing the same
US9012296B2 (en) Self-aligned deep trench capacitor, and method for making the same
US11769792B2 (en) Trench capacitor profile to decrease substrate warpage
US7494890B2 (en) Trench capacitor and method for manufacturing the same
KR19990079780A (en) DRAM cell capacitor and method of manufacturing the same
US20080213967A1 (en) Trench capacitor and method for manufacturing the same
JPH11330398A (en) Method for forming buried plate and method for forming trench capacitor in silicon substrate
KR100678298B1 (en) Method of fabricating metal-insulator-metal capacitor having trench structure
US6159791A (en) Fabrication method of capacitor
KR100641983B1 (en) Metal-insulator-metal capacitor having dual damascene structure and method of fabricating the same
KR100639000B1 (en) Method of fabricating metal-insulator-metal capacitor
TWI602309B (en) Capacitor structure and manufacturing method thereof
US8053310B2 (en) Method for defect reduction for memory cell capacitors
CN107808875B (en) Capacitor structure and manufacturing method thereof
KR20060072232A (en) Method of fabricating mim(metal-insulator-metal) capacitor
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
KR100641984B1 (en) Method of fabricating MIMMetal-Insulator-Metal capacitor
KR20070071449A (en) Method for fabricating of mim capacitor
KR100579862B1 (en) Metal-insulator-metal capacitor and method of fabricating the same
KR100527868B1 (en) MIM capacitor with high capacitance and fabricating method thereof
KR100466982B1 (en) Semiconductor device having capacitors and method of fabricating the same
KR20080000274A (en) Capacitor in a semiconductor device and method of manufacturing the same
KR100529624B1 (en) Method for fabricating the MIM capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee