KR100678229B1 - Side-mounting type ballgrid array package and method for manufacturing thereof - Google Patents
Side-mounting type ballgrid array package and method for manufacturing thereof Download PDFInfo
- Publication number
- KR100678229B1 KR100678229B1 KR20050008552A KR20050008552A KR100678229B1 KR 100678229 B1 KR100678229 B1 KR 100678229B1 KR 20050008552 A KR20050008552 A KR 20050008552A KR 20050008552 A KR20050008552 A KR 20050008552A KR 100678229 B1 KR100678229 B1 KR 100678229B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- ball grid
- grid array
- passive element
- array package
- Prior art date
Links
Images
Abstract
본 발명에는 측면 실장형 볼그리드 어레이 패키지가 개시된다. 개시된 패키지는 볼그리드 어레이 패키지에 있어서, 기판; 상기 기판의 하면에 접속되는 볼그리드 어레이; 및 상기 기판 측면에 측방향으로 나란하게 실장되는 수동 소자로 구성된다. 따라서, 본 발명은 수동 소자의 배선이 용이하고, 패키지 실장 높이가 감소하여 제품의 슬림화에 유리한 이점을 달성하였다.
볼그리드 어레이, 칩, 측면 실장, 랜드.
Disclosed is a side mounted ballgrid array package. The disclosed package comprises a ball grid array package comprising: a substrate; A ball grid array connected to a bottom surface of the substrate; And a passive element mounted side by side on the side of the substrate. Therefore, the present invention achieves an advantage of facilitating slimming of the product by facilitating the wiring of passive elements and reducing the package mounting height.
Ballgrid arrays, chips, side mounts, lands.
Description
도 1은 종래의 일 실시 예에 따른 볼그리드 어레이 패키지가 장착된 상태를 나타내는 정면도.1 is a front view showing a state in which the ball grid array package is mounted according to one embodiment.
도 2는 도 1의 정면도.2 is a front view of FIG. 1;
도 3은 본 발명의 바람직한 일 실시 예에 따른 볼그리드 어레이 패키지가 장착된 상태를 나타내는 정면도.3 is a front view showing a state in which the ball grid array package is mounted according to an embodiment of the present invention.
도 4는 도 3의 정면도.4 is a front view of FIG. 3.
도 5a 내지 도 5f는 본 발명의 바람직한 일 실시 예에 따른 볼그리드 어레이 패키지의 제작 공정을 순차적으로 나타내는 평면도들.5A through 5F are plan views sequentially illustrating a manufacturing process of a ball grid array package according to an exemplary embodiment of the present invention.
도 6은 본 발명의 바람직한 일 실시 예에 따른 볼드리드 어레이 패키지의 제조 공정을 개략적으로 설명하여 순차적으로 나타내는 블럭 흐름도.6 is a block flow diagram schematically illustrating the manufacturing process of the ball-ride array package according to an embodiment of the present invention sequentially.
본 발명은 휴대용 단말기의 인쇄회로기판에 장착되는 볼그리드 어레이 패키지에 관한 것으로서, 특히 기판 측면에 실장된 볼그리드 어레이 패키지 및 그의 제조 방법에 관한 것이다.The present invention relates to a ball grid array package mounted on a printed circuit board of a portable terminal, and more particularly, to a ball grid array package mounted on the side of the substrate and a manufacturing method thereof.
휴대용 단말기 등이 점차 소형화, 경량화, 슬림화 및 고집적화가 이루어지면서, 이에 소용되는 전자 부품의 제작에 따른 소형화 요구가 증대되고 있다. 특히, 휴대용 단말기에 소용되는 대부분의 전자 부품, 예를 들어, 아이씨 칩, 캐피시터 등을 포함하는 회로 부품들은 본체에 내장된 인쇄회로기판의 상면 또는 하면 적소에 실장되는 구조로 이루어진다. 일반적인 반도체 칩 소자는 직접도가 증가되면서 점점 더 많은 입출력 핀과 효율적인 열방출이 요구된다. 이러한 요건을 충족시키는 반도체 칩 소자로서, 볼드리드 어레이가 주로 사용된다. 공지의 볼그리드 어레이 패키지는 실장 면적을 최소화할 수 있고, 열저항이나 전기적 특성이 우수해서 보편적으로 사용되고 있다. 종래의 볼그리드 어레이 패키지가 도 1, 도 2에 도시되었다.As portable terminals and the like become smaller, lighter, slimmer, and highly integrated, demand for miniaturization due to the manufacture of electronic components used therein is increasing. In particular, most of the electronic components used in the portable terminal, for example, IC components, circuit components including a capacitor, etc. have a structure that is mounted in place on the upper or lower surface of the printed circuit board embedded in the main body. In general, semiconductor chip devices require more input / output pins and more efficient heat dissipation as directivity increases. As a semiconductor chip element that satisfies these requirements, a ballrid array is mainly used. Known ball grid array packages are generally used because they can minimize the mounting area and have excellent thermal resistance and electrical characteristics. Conventional ballgrid array packages are shown in FIGS. 1 and 2.
도 1, 도 2에 도시된 바와 같이, 종래의 볼그리드 어레이 패키지(10)는 준비된 인쇄회로기판(100)의 하면에 볼그리드 어레이(101)가 실장되고, 상면에 수동 소자(110)가 접속되는 구조로 이루어진다.1 and 2, in the conventional ball
상기한 볼그리어 어레이 패키지(10) 제작 공정은 먼저, 인쇄회로기판(100)의 후면 상에 놓일 반 구형의 단자를 다수개 배열해서 볼그리드 어레이(101)를 준비한다. 준비된 볼그리드 어레이의 반구형 단자는 솔더를 사용해서 제작된다. 상기 볼그리드 어레이(101)는 인쇄회로기판의 하면에 실장된 후, 수동 소자, 예를 들어 디커플링 캐피시터를 인쇄회로기판 상면에 실장하는 구조로 이루어진다.In the process of manufacturing the ball
그러나, 준비된 인쇄회로기판(100)에 볼그리드 어레이(101)를 하면에 실장하고, 캐피시터와 같은 수동 소자를 상면에 실장한 경우, 실장된 수동 소자(110)의 상단 또는 하단에 배선을 하는 구조로 이루어짐으로서, 배선에 대한 제약이 발생할 경우에는 인쇄회로기판의 크기를 크게 하여야 하는 문제점이 발생하였다. 더욱이, 수동 소자(110)의 용량이 큰 경우, 큰 용량의 수동 소자를 실장해야 함으로서, 패키지 높이에 영향을 주게 됨으로서, 공간적인 높이의 제약이나, 공간적인 배선의 영향으로 패키지의 소형화 및 슬림화에 제약이 되는 문제점이 발생하였다.However, when the
따라서, 본 발명의 목적은 기판의 측면에 소자를 실장하여 배선의 길이를 최소화할 수 있는 볼그리드 어레이 패키지 및 그 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a ball grid array package and a method for manufacturing the same, which can minimize the length of the wiring by mounting the device on the side of the substrate.
본 발명의 또 다른 목적은 슬림화에 유리하여 휴대용 단말기의 기판에 채용되는 볼그리드 어레이 패키지 및 그 제조 방법을 제공함에 있다.Still another object of the present invention is to provide a ball grid array package and a method of manufacturing the same, which are advantageous for slimming and are adopted in a substrate of a portable terminal.
본 발명의 다른 목적은 측면 실장으로 제공되어 직접화에 유리한 볼그리드 어레이 및 그 제조방법을 제공함에 있다.Another object of the present invention is to provide a ball grid array and a method for manufacturing the same, which is provided as a side mount and advantageous for directing.
상기한 목적들을 달성하기 위하여 본 발명은 볼그리드 어레이 패키지에 있어서,In order to achieve the above object, the present invention provides a ball grid array package,
기판;Board;
상기 기판의 하면에 접속되는 볼그리드 어레이; 및 A ball grid array connected to a bottom surface of the substrate; And
상기 기판 측면에 측방향으로 나란하게 실장되는 수동 소자로 구성된다.It is composed of passive elements mounted side by side on the substrate side.
또한, 본 발명은 수동 소자를 기판에 실장하는 볼그리드 어레이 제작 방법에 있어서,In addition, the present invention is a ball grid array manufacturing method for mounting a passive element on a substrate,
준비된 기판 소정 위치에 랜드 형성을 위한 적어도 하나 이상의 제1개구가 형성되는 제1과정;A first process of forming at least one first opening for forming a land at a prepared substrate predetermined position;
상기 형성된 제1개구의 내벽들에 도금층을 제공하는 제2과정;Providing a plating layer on inner walls of the formed first openings;
상기 도금된 내벽 중, 수동 소자가 실장될 내벽을 제외한 나머지 내벽들을 제거하기 위한 하나 이상의 제2개구를 형성하는 제3과정;A third process of forming one or more second openings for removing the remaining inner walls of the plated inner wall except for the inner wall on which the passive element is to be mounted;
상기 제2개구에 마스크를 이용하여 수동 소자를 상기 선택된 내벽에 솔더 페이스트를 이용하여 도포하는 제4과정; 및A fourth step of applying a passive element to the selected inner wall using solder paste using a mask on the second opening; And
상기 도포된 내벽에 수동 소자를 상기 측벽과 나란한 위치로 실장하여 열처리하는 제5과정으로 구성된다.
And a fifth process of mounting a passive element on the coated inner wall in a position parallel to the sidewall and performing heat treatment.
이하에서는 첨부도면을 참조하여 본 발명의 바람직한 일 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. In describing the present invention, detailed descriptions of related well-known functions or configurations are omitted in order not to obscure the subject matter of the present invention.
도 3, 도 4에 도시된 바와 같이, 본 발명에 따른 볼그리드 어레이 패키지(20)는 절연 재질의 기판(200) 상에 형성된 하나 이상의 도체 패턴층(202,203)을 포함한다. 또한, 본 발명은 상기 절연 기판(200)과 도체 패터층의 측면(204)을 따라서 도전성 재질의 랜드(220) 부분이 형성된 인쇄회로기판(200)을 제공하여 구성될 수 있다. 구체적으로, 본 발명은 도금층(202,203)이 제공된 준비된 기판(200)과, 상기 기판(200)의 하면에 접속되는 볼그리드 어레이(201)와, 상기 기판 측면(204)에 측방향으로 나란하게 실장되는 수동 소자(210)로 구성된다. 상기 도금층(202,203)은 금, 구리 등의 물질을 무전해 또는 전해 도금으로 구성될 수 있다.As shown in FIGS. 3 and 4, the ball
상기 수동 소자(210)는 미도시된 금속 마스크를 이용하여 솔더 페이스트의 도포 공정으로 상기 측면(204)에 실장된다. 상기 랜드 부분(220)은 추후 기술된 도금 공정으로 상기 기판의 측면(204)에 제공되어서 상기 수동 소자(210)가 고정된 상태로 접속된다.The
상기 볼그리드 어레이(201)는 실장성이 우수하고, 열저항 및 전기적 특성이 우수한 소자이다. 언급된 볼그리드 어레이는 당해분야에서 당업자라면 용이하게 이해할 수 있다. 바람직하게 상기 수동 소자(210)는 상기 기판의 측면(204)에서 측방향으로 나란하게 배치되어서, 전체적인 상기 볼그리드 어레이 패키지(20)의 실장 높이가 현저하게 감소된다. 한편, 상기 수동 소자(210)의 실장 높이는 상기 측면(204)에 기설정된 높이에 대응하게 실장될 수 있게 구성되어서 조절가능하다. 한편, 상기 수동 소자(210)는 상기 기판(200)의 여유 공간이 제공된 곳에 채용되는 것이 바람직하다. 상기 기판의 측면(204)에 실장되어 높이보다 폭방이 증가되는 것을 고려하여, 상기 기판(200)의 여유 공간에 채용되는 것이 바람직하다. 이러한 구성은 상기 수동 소자(210)의 배선 공정이 용이해지는 이점이 있다.The
또한, 상기 수동 소자(210)는 칩 형태의 캐퍼시터와 같은 전회 회로 부품이 채용되나, 이러한 칩 형태의 전자 부품으로 한정될 필요는 없으며, 배선 고정이 요구되는 모든 수동 소자나 능동 소자를 포함하는 반도체 소자에 동일하게 채용될 수 있음에 유의해야 한다. 상기 수동 소자(210)는 솔더 페이스트를 이용하여 상기 측면에 실장된다.In addition, the
도 5a 내지 도 5f 및 도 6을 참조하여 상기와 같은 구성으로 이루어지는 볼그리드 어레이 패키지지(20)의 제조 방법에 대해서 이하에서 설명하기로 한다.A method of manufacturing the ball grid array packaged
도 5a에 도시된 바와 같이, 준비된 기판(200)에 랜드 형성을 위하여, 상기 기판(200)에 랜드 크기보다 약간 큰 적어도 하나 이상의 제1개구(232,234)가 형성된다. 상기 제1개구는 두 개의 마주보는 개구들(232,234)로 이루어진다. 상기 제1개구(232,234)의 형성으로 내벽들(232a~232d,234a~234d)이 각각 제공된다. 도면에는 제1개구가 두 개로 한쌍으로 도시되었다.As shown in FIG. 5A, at least one
도 5b에 도시된 바와 같이, 상기 기판(200)에 제공된 제1개구(232,234)의 내벽들(232a~232d,234a~234d)에 도전성 재질의 도금 처리를 진행한다. 상기 도금 처리도 제공된 제1개구의 내벽들(232a~232d,234a~234d)에는 도금층(240)이 제공된다.As illustrated in FIG. 5B, plating of conductive materials is performed on
이어서, 도 5c, 도 5d에 도시된 바와 같이, 수동 소자가 실장되어 기판에 접속되기 위한 하나의 내벽(232a,234a)만을 제외하고, 나머지 세 개의 내벽의 도금 층(240)을 제거하기 위하여 제2개구(242,244)를 형성한다. 상기 제2개구의 제조 과정은 적어도 한 번 이상의 반복 동작으로 원하는 형상을 제작한다. 도 5c에 첫번째 제2개구(242)가 제공되어 내벽에 도금된 도층층이 없어지고, 도 5d에 도시된 바와 같이, 두번째 제2개구(244)가 제공되어 내벽(232a,234a)에 구비된 도금층(240)을 제외한 나머지 도금층이 제거된다.Subsequently, as shown in FIGS. 5C and 5D, the passive element is removed to remove the plating layers 240 of the remaining three inner walls except for one
상기 제1,2개구(232,234,242,244)의 형성이 완료되면, 도 5e에 도시된 바와 같이, 베이스 절연층이나 보강판(250)을 상기 제2개구(244) 바닥에 설치하여 추후 솔더 페이스트 도포 과정 시의 하향 흐름을 미연에 방지한다. When the formation of the first and
이어서, 도 5f에 도시된 바와 같이, 상기 형성된 도금처리된 내벽에 미도시된 마스크와 솔더 페이스트(260)를 이용하여 수동 소자(210)를 나란하게 실장하여 도포한다. 마지막으로, 상기 도포된 부분(260)에 상기 내벽과 나란한 위치로 수동 소자(210)에 도포된 솔더 페이스트(260) 부분을 열처리하는 과정으로 이루어진다.Subsequently, as illustrated in FIG. 5F, the
이상으로 살펴본 바와 같이, 본 발명은 수동 소자를 기판의 측면에 실장하게 됨으로써, 배선의 길이를 최소화할 수 있고, 내층에서의 배선 후 연결도 가능해졌다. 또한, 본 발명은 기판의 크기를 증대시키기 않고서도 수동 또는 능동 소자의 부품 배치가 가능해져서 직접화가 가능해 졌으며, 최종적인 완제품의 두께를 슬림화하는 유리한 효과를 달성하였다. 한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함을 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.As described above, in the present invention, since the passive element is mounted on the side surface of the substrate, the length of the wiring can be minimized, and the connection after the wiring in the inner layer is also possible. In addition, the present invention enables the direct placement of passive or active components without increasing the size of the substrate, thereby allowing directization, and achieving an advantageous effect of slimming the thickness of the final finished product. Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but it will be apparent to those skilled in the art that various modifications are possible without departing from the scope of the present invention.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050008552A KR100678229B1 (en) | 2005-01-31 | 2005-01-31 | Side-mounting type ballgrid array package and method for manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050008552A KR100678229B1 (en) | 2005-01-31 | 2005-01-31 | Side-mounting type ballgrid array package and method for manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060087734A KR20060087734A (en) | 2006-08-03 |
KR100678229B1 true KR100678229B1 (en) | 2007-02-02 |
Family
ID=37176430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20050008552A KR100678229B1 (en) | 2005-01-31 | 2005-01-31 | Side-mounting type ballgrid array package and method for manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100678229B1 (en) |
-
2005
- 2005-01-31 KR KR20050008552A patent/KR100678229B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060087734A (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6072233A (en) | Stackable ball grid array package | |
US7145225B2 (en) | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods | |
US7906835B2 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
US6495912B1 (en) | Structure of ceramic package with integrated passive devices | |
EP1327265B1 (en) | Electronic module having canopy-type carriers | |
US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
US6900527B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
US20020070446A1 (en) | Semiconductor device and method for the production thereof | |
WO2001045479A1 (en) | High density, high frequency memory chip modules having thermal management structures | |
KR100907508B1 (en) | Package board and its manufacturing method | |
US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
JP3894091B2 (en) | IC chip built-in multilayer substrate and manufacturing method thereof | |
US11765826B2 (en) | Method of fabricating contact pads for electronic substrates | |
JP3927783B2 (en) | Semiconductor parts | |
US20080042257A1 (en) | Die pad arrangement and bumpless chip package applying the same | |
EP1107312A2 (en) | Multiple line grids incorporating therein circuit elements | |
US6414850B1 (en) | Method and apparatus for decoupling ball grid array devices | |
KR100678229B1 (en) | Side-mounting type ballgrid array package and method for manufacturing thereof | |
JP2003124593A (en) | Connecting component | |
US20050078457A1 (en) | Small memory card | |
US9484290B2 (en) | Electronic system with a composite substrate | |
JP2004172260A (en) | Wiring board | |
KR100720410B1 (en) | Substrate Patterned Passive Device for Semiconductor Package | |
KR20050073678A (en) | Method for manufacturing bga type package | |
US7750450B2 (en) | Stacked die package with stud spacers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |