KR100677938B1 - Manufacturing mehtod of double-sides wiring board and double-sides wiring board - Google Patents

Manufacturing mehtod of double-sides wiring board and double-sides wiring board Download PDF

Info

Publication number
KR100677938B1
KR100677938B1 KR1020040116374A KR20040116374A KR100677938B1 KR 100677938 B1 KR100677938 B1 KR 100677938B1 KR 1020040116374 A KR1020040116374 A KR 1020040116374A KR 20040116374 A KR20040116374 A KR 20040116374A KR 100677938 B1 KR100677938 B1 KR 100677938B1
Authority
KR
South Korea
Prior art keywords
plating
layer
seed
layers
seed layer
Prior art date
Application number
KR1020040116374A
Other languages
Korean (ko)
Other versions
KR20060077500A (en
Inventor
윤상인
이근우
Original Assignee
엘지마이크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지마이크론 주식회사 filed Critical 엘지마이크론 주식회사
Priority to KR1020040116374A priority Critical patent/KR100677938B1/en
Publication of KR20060077500A publication Critical patent/KR20060077500A/en
Application granted granted Critical
Publication of KR100677938B1 publication Critical patent/KR100677938B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Abstract

폴리이미드 기판의 양면에 형성되는 도금층의 특성을 다르게 각각 다르게 형성함과 동시에 도금층을 각각 다른 두께로 형성할 수 있는 양면 배선기판의 제조방법 및 양면 배선기판이 개시된다. 상기 양면 배선기판 제조방법 및 양면 배선기판은 폴리이미드 기판의 양면에 형성되는 도금층을 그 용도에 맞도록 특성 및 두께를 각각 다르게 형성하므로 성능이 향상된다.Disclosed are a method of manufacturing a double-sided wiring board and a double-sided wiring board, which can form differently different plating layers formed on both sides of a polyimide substrate, and at the same time, form plating layers with different thicknesses. The double-sided wiring board manufacturing method and the double-sided wiring board is improved in performance because the plating layer formed on both sides of the polyimide substrate to form different characteristics and thickness to suit the purpose.

Description

양면 배선기판의 제조방법 및 양면 배선기판 {MANUFACTURING MEHTOD OF DOUBLE-SIDES WIRING BOARD AND DOUBLE-SIDES WIRING BOARD}MANUFACTURING METHOD AND DOUBLE-SIDES WIRING BOARD {MANUFACTURING MEHTOD OF DOUBLE-SIDES WIRING BOARD}

도 1은 종래의 양면 배선기판의 제조방법을 보인 도.1 is a view showing a manufacturing method of a conventional double-sided wiring board.

도 2는 본 발명의 일 실시예에 따른 양면 배선기판의 제조방법을 보인 도.2 is a view showing a method of manufacturing a double-sided wiring board according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 양면의 도금층을 형성하는 방법을 보인 도.3 is a view showing a method of forming a plating layer on both sides according to an embodiment of the present invention.

도 4는 도 3에 도시된 음극과 양극 사이의 거리차에 따른 전류밀도를 보인 도.4 is a diagram showing current density according to a distance difference between a cathode and an anode shown in FIG. 3;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 폴리이미드 기판 121,125 : 시드층110 polyimide substrate 121,125 seed layer

130 : 비아홀 140 : 제 1 도금층130: via hole 140: first plating layer

151,155 : 제 2 도금층151,155: second plating layer

본 발명은 폴리이미드 기판의 양면에 형성되는 도금층의 특성을 다르게 각각 다르게 형성함과 동시에 도금층을 각각 다른 두께로 형성할 수 있는 양면 배선기판 의 제조방법 및 양면 배선기판에 관한 것이다.The present invention relates to a method for manufacturing a double-sided wiring board and a double-sided wiring board that can form different thicknesses of the plating layer formed on both sides of the polyimide substrate and at the same time different thicknesses.

근래의 전자기기는 점점 소형화, 경량화 및 박형화가 되는데, 이에 따라 전자기기에 사용되는 부품의 고집적화가 요구된다. 이에 대응하기 위한 패키지로는 파인피치(Fine Pitch)의 구현이 가능한 절연체인 테이프 형태의 폴리이미드를 사용한 테이프 캐리어 패키지(Tape Carrier Package : 이하 "TCP"라 함) 등이 있다.BACKGROUND Recently, electronic devices are becoming smaller, lighter, and thinner, and thus, high integration of components used in electronic devices is required. To cope with this, a tape carrier package using a polyimide in the form of a tape, which is an insulator capable of implementing a fine pitch, may be a tape carrier package (hereinafter referred to as "TCP").

그리고, 최근에는 패키지의 소형화와 동시에 패키지에 설치되는 IC의 고주파화가 가속되고 있고, 이에 따라 반도체를 탑재한 주변부품의 고속화도 요구되고 있다. 이러한 요구로 인해, 배선밀도 향상과 고주파특성을 향상시킬 수 있는 양면이 배선된 양면 배선기판이 일반적으로 사용된다.In recent years, along with the miniaturization of packages, high frequency of ICs installed in packages is accelerating, and accordingly, high speed of peripheral components including semiconductors is also required. Due to these demands, a double-sided wiring board having double-sided wiring that can improve wiring density and high frequency characteristics is generally used.

양면 배선기판을 제조하는 종래의 방법은 일본특허공개번호 2003-77958호에 개시되어 있는데, 이를 도 1을 참조하여 설명한다.A conventional method of manufacturing a double-sided wiring board is disclosed in Japanese Patent Laid-Open No. 2003-77958, which will be described with reference to FIG.

도 1의 (a)에 도시된 바와 같이, 폴리이미드 테이프(11)의 양면에 Ni-Cr합금 등의 금속층(13a,13b)을 스퍼터링으로 형성하고, 양면의 금속층(13a,13b)에 도금으로 동도금층(15a,15b)을 형성한다. 그리고, 도 1의 (b)에 도시된 바와 같이, 양면의 동도금층(15a,15a)에 레지스트필름(17a,17a)을 라미네이팅하고, 비아홀 패턴이 형성된 마스크(미도시)를 이용하여 상면의 레지스트필름(17a)을 노광한 후 현상하고, 상면의 동도금층(15a)과 상면의 금속층(13a)을 에칭하여 비아홀 패턴(19)을 형성한다. 계속하여, 도 1의 (c)에 도시된 바와 같이, 양면의 레지스트필름(17a,17b)을 제거하고, 도 1의 (d)에 도시된 바와 같이, 비아홀 패턴(19)으로 노출된 폴리이미드 테이프(11)를 제거하여 블라인드 비이홀(21)을 형성한다.As shown in Fig. 1A, metal layers 13a and 13b such as Ni-Cr alloy are formed on both surfaces of the polyimide tape 11 by sputtering, and plating is performed on both sides of the metal layers 13a and 13b. Copper plating layers 15a and 15b are formed. As shown in FIG. 1B, the resist films 17a and 17a are laminated on both surfaces of the copper plating layers 15a and 15a, and the upper surface resist is formed using a mask (not shown) in which a via hole pattern is formed. The film 17a is exposed and developed, and the via plating pattern 15a on the upper surface and the metal layer 13a on the upper surface are etched to form a via hole pattern 19. Subsequently, as shown in FIG. 1C, the double-sided resist films 17a and 17b are removed, and as shown in FIG. 1D, the polyimide exposed by the via hole pattern 19. The tape 11 is removed to form a blind beehole 21.

다음에, 도 1의 (e)에 도시된 바와 같이, 직접도금법으로 블라인드 비아홀(21)의 내면에 동도금층(23)을 형성하여 양면의 동도금층(15a,15b)을 전기적으로 접속한다. 그후, 도 1의 (f)에 도시된 바와 같이, 양면에 레지스트(25a,25b)를 라미네이팅하고, 도 1의 (g)에 도시된 바와 같이, 배선용 패턴이 형성된 마스크를 이용하여 레지스트(25a,25b)를 노광한 후 현상한 다음, 동도금층(15a,15b)과 금속층(13a,13b)을 에칭하면 양면 배선 테이프 캐리어가 제조된다.Next, as shown in FIG. 1E, a copper plating layer 23 is formed on the inner surface of the blind via hole 21 by direct plating to electrically connect both copper plating layers 15a and 15b. Then, as shown in FIG. 1 (f), the resists 25a and 25b are laminated on both surfaces, and as shown in FIG. 1 (g), the resist 25a, using a mask having a wiring pattern formed thereon. After exposing and developing 25b), the copper plating layers 15a and 15b and the metal layers 13a and 13b are etched to produce a double-sided wiring tape carrier.

양면의 동도금층(15a,15b)은 그 사용 용도에 따라 알맞은 특성을 가지고, 그 사용 용도에 따라 적절한 두께를 가져야 양면 배선기판의 성능이 우수해진다.Both surfaces of copper plating layers 15a and 15b have suitable characteristics according to their intended use, and have an appropriate thickness according to their intended use, thereby improving the performance of the double-sided wiring board.

그런데, 상기와 같은 종래의 제조방법은 양면의 동도금층(15a,15b)을 동시에 도금하여 형성하므로 양면의 동도금층(15a,15b)의 특성 및 두께가 동일하다. 이로인해, 양면 배선기판의 성능이 저하되는 단점이 있다.However, the conventional manufacturing method as described above is formed by simultaneously plating both surfaces of the copper plating layers 15a and 15b, so that the characteristics and thicknesses of the copper plating layers 15a and 15b of both surfaces are the same. As a result, the performance of the double-sided wiring board is deteriorated.

본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 목적은 폴리이미드 기판의 양면에 형성되는 도금층을 그 사용 용도에 맞도록 각각 다른 특성을 가짐과 동시에 다른 두께로 형성할 수 있는 양면 배선기판의 제조방법 및 양면 배선기판을 제공함에 있다.The present invention has been made in order to solve the problems of the prior art as described above, the object of the present invention is to form a coating layer formed on both sides of the polyimide substrate having different characteristics and different thicknesses to suit the intended use at the same time different thickness The present invention provides a method for manufacturing a double-sided wiring board and a double-sided wiring board.

또한, 본 발명의 목적은 성능을 향상시킬 수 있는 양면 배선기판을 제공함에 있다.It is also an object of the present invention to provide a double-sided wiring board that can improve the performance.

상기 목적을 달성하기 위한 본 발명에 따른 양면 배선기판의 제조방법은 테 이프 형태의 폴리이미드(Polyimide) 기판의 양면에 시드층(Seed Layer)을 형성하는 단계; 상기 폴리이미드 기판의 양면에 형성된 상기 시드층 중, 어느 하나의 상기 시드층과 상기 폴리이미드 기판만을 가공하여 비아홀(Via Hole)을 형성하는 단계; 상기 비아홀을 이루는 상기 폴리이미드 기판의 면과 다른 하나의 상기 시드층의 면에 제 1 도금층을 형성하여 어느 하나의 상기 시드층과 다른 하나의 상기 시드층을 전기적으로 접속하는 단계; 제 1 도금액이 저장된 제 1 도금조 속을 통과시키는 전해 도금법으로 어느 하나의 상기 시드층에 제 2 도금층을 형성하는 단계; 제 2 도금액이 저장된 제 2 도금조 속을 통과시키는 전해 도금법으로 다른 하나의 상기 시드층에 제 2 도금층을 형성하는 단계; 상기 폴리이미드 기판이 노출되도록 상기 제 2 도금층에서부터 상기 시드층까지 가공하여 배선 패턴을 형성하는 단계를 수행한다.Method for manufacturing a double-sided wiring board according to the present invention for achieving the above object comprises the steps of forming a seed layer (Seed Layer) on both sides of the tape-type polyimide (Polyimide) substrate; Forming a via hole by processing only one of the seed layer and the polyimide substrate among the seed layers formed on both sides of the polyimide substrate; Forming a first plating layer on a surface of the seed layer different from the surface of the polyimide substrate constituting the via hole to electrically connect any one of the seed layers and the other seed layer; Forming a second plating layer on any one of the seed layers by an electroplating method for passing a first plating solution into a first plating bath; Forming a second plating layer on the other seed layer by an electroplating method through which a second plating solution is stored into the second plating bath; A process of forming a wiring pattern is performed by processing from the second plating layer to the seed layer so that the polyimide substrate is exposed.

또한, 상기 목적을 달성하기 위한 양면 배선기판은 테이프 형태의 폴리이미드(Polyimide) 기판; 상기 폴리이미드 기판의 양면에 형성된 시드층(Seed Layer); 상기 시드층 중 어느 하나의 시드층과 상기 폴리이미드 기판에 형성되어 상기 시드층을 상호 전기적으로 접속하는 제 1 도금층; 상호 다른 특성과 상호 다른 두께로 상기 시드층에 각각 형성된 제 2 도금층; 상기 폴리이미드 기판이 노출되는 형태로 상기 제 2 도금층에서부터 상기 시드층까지 형성된 배선 패턴을 구비한다.In addition, a double-sided wiring board for achieving the above object is a polyimide (Polyimide) substrate in the form of a tape; Seed layers formed on both sides of the polyimide substrate; A first plating layer formed on any one of the seed layers and the polyimide substrate to electrically connect the seed layers to each other; Second plating layers each formed on the seed layer at different thicknesses from each other; And a wiring pattern formed from the second plating layer to the seed layer in a form in which the polyimide substrate is exposed.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예에 따른 양면 배선기판의 제조방법 및 양면 배선기판을 상세하게 설명한다.Hereinafter, a method of manufacturing a double-sided wiring board and a double-sided wiring board according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 양면 배선기판의 제조방법을 보인 도이 다.2 is a view showing a method of manufacturing a double-sided wiring board according to an embodiment of the present invention.

도시된 바와 같이, 단계(S10)에서는 20∼200㎛ 두께의 테이프 형태의 폴리이미드(Polyimide) 기판(110)의 양면에 시드층(121,125)을 각각 형성한다. 시드층(121,125)은 Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 무전해 도금법 또는 스퍼터링으로 형성한다.As illustrated, in step S10, seed layers 121 and 125 are formed on both sides of a polyimide substrate 110 having a tape thickness of 20 to 200 μm, respectively. The seed layers 121 and 125 form any one of Ni, Pd, Cr or Cu or a mixture thereof by electroless plating or sputtering.

단계(S20)에서는 폴리이미드 기판(110)의 양면에 형성된 시드층(121,125) 중, 어느 하나의 시드층(121)과 폴리이미드 기판(110)만을 가공하여 비아홀(Via Hole)(130)을 형성한다. 즉, 어느 하나의 시드층(121)의 일부를 가공한 후, 그 바로 하측에 위치하는 폴리이미드 기판(110)의 부위만을 가공하여 비아홀(130)을 형성한다. 비아홀(130)은 CO2레이저 또는 YAG레이저 등의 가공법으로 가공된다.In operation S20, only one of the seed layers 121 and the polyimide substrate 110 may be processed to form a via hole 130 among the seed layers 121 and 125 formed on both surfaces of the polyimide substrate 110. do. That is, after processing a part of any one seed layer 121, only the portion of the polyimide substrate 110 positioned immediately below it is processed to form the via hole 130. The via hole 130 is processed by a processing method such as a CO 2 laser or a YAG laser.

단계(S30)에서는 상기 비아홀(130) 상에 무전해 도금법으로 Cu로 제 1 도금층(140)을 형성하여, 어느 하나의 시드층(121)과 다른 하나의 시드층(125)을 전기적으로 접속한다. 이때, 제 1 도금층(140)은 도금 방법에 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 모두 형성될 수 도 있다.In step S30, the first plating layer 140 is formed of Cu on the via hole 130 by electroless plating to electrically connect one seed layer 121 to another seed layer 125. . In this case, the first plating layer 140 may be formed on both the seed layer 121 and the other seed layer 125 in the plating method.

단계(S40) 및 단계(S50)에서는 전해 도금법으로 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 Cu로 제 2 도금층(151)(155)을 각각 형성한다. 이때, 제 2 도금층(151,155)은 그 용도에 적합하도록 각각 다른 특성을 가지고, 각각 다른 두께로 형성된다. In steps S40 and S50, the second plating layers 151 and 155 are formed of Cu on the one seed layer 121 and the other seed layer 125 by electroplating. In this case, the second plating layers 151 and 155 may have different characteristics so as to be suitable for the purpose, and are formed to have different thicknesses.

양면의 제 2 도금층(151,155)을 다른 특성 및 다른 두께로 형성하는 방법을 도 2 및 도 3을 참조하여 설명한다. 도 3은 본 발명의 일 실시예에 따른 양면의 도금층을 형성하는 방법을 보인 도이다.A method of forming the second plating layers 151 and 155 on both sides with different characteristics and different thicknesses will be described with reference to FIGS. 2 and 3. 3 is a view showing a method of forming a plating layer on both sides according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 폴리이미드 기판(110)의 시드층(121,125)에 도금을 하므로 폴리이미드 기판(110)이 음극이 되고, 후술할 제 1 도금조(51) 및 제 2 도금조(55)에 설치되어 도금액의 전해에 의하여 부식되는 금속편(60)이 양극이 된다.As shown in FIG. 3, since the seed layers 121 and 125 of the polyimide substrate 110 are plated, the polyimide substrate 110 becomes a cathode, and the first plating tank 51 and the second plating tank (to be described later) ( A metal piece 60 provided at 55) and corroded by electrolysis of the plating liquid becomes an anode.

먼저, 단계(S40)에서는 제 1 도금조(51)에 제 1 도금액을 넣는다. 그리고, 금속편(61)이 어느 하나의 시드층(121)과만 대향하도록 금속편(61)을 제 1 도금조(51)에 설치한다. 그리고, 제 1 도금조(51) 속을 제 1 도금층(140)을 포함하는 테이프 형태의 폴리이미드 기판(110)을 통과시킨다. 그러면, 어느 하나의 시드층(121)에만 제 2 도금층(151)이 형성된다.First, in step S40, the first plating solution is put into the first plating bath 51. Then, the metal piece 61 is provided in the first plating bath 51 so that the metal piece 61 faces only one seed layer 121. Then, the polyimide substrate 110 in the form of a tape including the first plating layer 140 is passed through the first plating bath 51. Then, the second plating layer 151 is formed on only one seed layer 121.

상기 제 1 도금액은 후술할 제 2 도금액과 다른 도금액으로 마련하거나, 제 2 도금액에 첨가물을 첨가한 도금액으로 마련할 수 도 있다.The first plating solution may be provided as a plating solution different from the second plating solution to be described later, or a plating solution in which additives are added to the second plating solution.

상기 첨가물은 어느 하나의 시드층(121)에 형성하려고 하는 제 2 도금층(151)의 용도에 맞는 특성을 가진 물질이다. 상기 첨가물에는, 예를 들면, 기계적 특성을 향상시키기 위한 젤라틴, HEC(Hydroxyethyl Cellulose), SPS(bis(sodiumsulfopropyl)disulfide) 및 수용성 유기 황화합물 등이 있다. 상기 첨가물은 도금층의 성장 보다는 핵생성을 촉진시켜 결정립계를 미세하게 만든다. 그러면, 성장이 촉진되어 주상정 구조가 아닌 매우 미세한 결정립구조가 되므로 기 계적특성이 향상된다. 그리고, 상기 첨가물로 인하여 도금층은 고온에서의 강도 및 연신율이 향상된다. 이처럼, 도금층에 부여하려고 하는 특성에 따라 적정한 첨가물을 도금액에 첨가하여 도금을 하면 된다. The additive is a material having properties suitable for the use of the second plating layer 151 to be formed on any one seed layer 121. The additives include, for example, gelatin for improving mechanical properties, HEC (Hydroxyethyl Cellulose), SPS (bis (sodiumsulfopropyl) disulfide), and water-soluble organic sulfur compounds. The additive promotes nucleation rather than growth of the plating layer to make the grain boundary fine. As a result, growth is promoted, and thus the mechanical properties are improved because the structure becomes very fine grain structure instead of the columnar structure. In addition, due to the additive, the plating layer has improved strength and elongation at high temperature. Thus, what is necessary is just to add a suitable additive to plating liquid and to plating according to the characteristic to provide to a plating layer.

그리고, 단계(S50)에서는 제 2 도금액이 저장된 제 2 도금조(55) 속을 제 2 도금층(151)을 포함하는 테이프 형태의 폴리이미드 기판(110)을 통과시킨다. 이때, 제 2 도금조(55)에 설치된 금속편(63)은 다른 하나의 시드층(125)과만 대향되게 설치된다. 그러면, 다른 하나의 시드층(125)에만 제 2 도금층(155)이 형성된다.In operation S50, the polyimide substrate 110 in the form of a tape including the second plating layer 151 is passed through the second plating bath 55 in which the second plating solution is stored. At this time, the metal piece 63 installed in the second plating bath 55 is provided to face only the other seed layer 125. Then, the second plating layer 155 is formed only on the other seed layer 125.

단계(S40) 및 단계(S50)에서 형성되는 제 2 도금층(151,155)의 두께는 금속편(60)으로 조절한다.The thicknesses of the second plating layers 151 and 155 formed in steps S40 and S50 are adjusted by the metal pieces 60.

먼저, 모든 조건이 동일하다는 전제하에, 롤러(70)에 지지되어 제 1 및 제 2 도금조(51,55)를 통과하는 폴리이미드 기판(110)에 형성된 시드층(121,125)과 대향하는 금속편(61,63)의 존재 횟수를 조절하여 제 2 도금층(151,155)의 두께를 조절한다. 상세히 설명하면, 어느 하나의 시드층(121)과 대향하는 금속편(61)의 존재 횟수 및 다른 하나의 시드층(125)과 대향하는 금속편(63)의 존재 횟수를 1번, 2번, 3번, 4번.......으로 조절함에 따라 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 형성되는 제 2 도금층(151)(155)은 설정된 두께로 형성된다. 즉, 시드층(121,125)과 대향하는 금속편(60)의 존재 횟수를 많이 하면 제 2 도금층(151,155)은 두껍게 형성된다.First, on the premise that all the conditions are the same, the metal pieces facing the seed layers 121 and 125 formed on the polyimide substrate 110 supported by the roller 70 and passing through the first and second plating baths 51 and 55 ( The thickness of the second plating layers 151 and 155 is controlled by adjusting the number of times of the 61 and 63. In detail, the number of times of the presence of the metal piece 61 facing the one seed layer 121 and the number of times of the presence of the metal piece 63 facing the other seed layer 125 are 1, 2, and 3 times. By controlling the number 4,..., The second plating layers 151 and 155 formed in one seed layer 121 and the other seed layer 125 are formed to have a predetermined thickness. That is, when the number of times of presence of the metal pieces 60 facing the seed layers 121 and 125 is increased, the second plating layers 151 and 155 are thickened.

그리고, 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 형성되는 제 2 도금층(151,155)의 두께는 시드층(121,125)과 각각 대향하는 금속편(65,67)의 대향면적으로도 조절할 수 있다. 이는, 전술한 시드층(121,125)과 대향하는 금속편(60)의 존재 횟수를 조절하는 것과 동일하다.In addition, the thicknesses of the second plating layers 151 and 155 formed on one of the seed layers 121 and the other seed layer 125 may be the opposite areas of the metal pieces 65 and 67 facing the seed layers 121 and 125, respectively. You can also adjust. This is the same as controlling the number of times the metal piece 60 facing the seed layers 121 and 125 described above.

또한, 도 3에 점선으로 도시된 바와 같이, 모든 조건이 동일하다는 전제하에, 어느 하나의 시드층(121)과 금속편(61)의 대향 거리 및 다른 하나의 시드층(125)과 금속편(63)의 대향 거리를 조절하여 제 2 도금층(151,155)의 두께를 조절할 수 있다. 즉, 시드층(121,125)과 금속편(61,63)의 대향 거리가 가까우면 얇은 두께의 제 2 도금층(151,155)이 형성되고, 시드층(121,125)과 금속편(61,63)의 대향 거리가 멀면 두꺼운 두께의 제 2 도금층(151,155)이 형성된다. 이를 도 4를 참조하여 설명한다.In addition, as shown by the dotted lines in FIG. 3, on the premise that all the conditions are the same, the opposing distance between one seed layer 121 and the metal piece 61 and the other seed layer 125 and the metal piece 63 are different. The thickness of the second plating layers 151 and 155 may be adjusted by adjusting the opposing distances of the second plating layers 151 and 155. That is, when the distance between the seed layers 121 and 125 and the metal pieces 61 and 63 is close to each other, the second plating layers 151 and 155 having a thin thickness are formed, and when the distance between the seed layers 121 and 125 and the metal pieces 61 and 63 is far from each other. Thick thickness second plating layers 151 and 155 are formed. This will be described with reference to FIG. 4.

도 4는 도 3에 도시된 음극과 양극 사이의 거리차에 따른 전류밀도를 보인 도이다.4 is a diagram illustrating a current density according to a distance difference between a cathode and an anode illustrated in FIG. 3.

도 4에 도시된 바와 같이, 동일한 조건하에 전류를 1A(ampere), 2A 및 3A의 세기로 양극과 음극에 인가하고, 그에 따른 전류밀도를 각각 측정하였을 때, 양극과 음극 사이의 거리가 멀어짐에 따라 전류밀도는 점점 증가하였다. 전류밀도가 높으면 도금액이 많이 전해되므로 양극과 멀리 떨어진 음극일수록 두꺼운 도금층이 형성된다.As shown in FIG. 4, when the current is applied to the anode and the cathode under the same conditions with the strengths of 1 A (ampere), 2 A, and 3 A, and the current densities are measured, the distance between the anode and the cathode becomes farther. As a result, the current density gradually increased. If the current density is high, the plating solution is electrolytically transmitted. Therefore, the thicker the plating layer is formed the farther away from the anode.

제 2 도금층(151,155)의 두께는 도금액의 종류, 전류의 세기, 금속의 원자가 등을 조절하면 각각 원하는 두께로 형성할 수 있다. 예를 들면, 도금액이 Acid sulfate일 경우의 도금율은 97∼100%이고, Cyanide일 경우의 도금율은 30∼95%이며, Rotchekke-Cyanide일 경우의 도금율은 40∼90%이다. 그리고, 금속편(60)이 Cu 이고 전류밀도가 1A/d㎡일 때, Cu의 원자가가 1가 이면 0.442㎛/min의 두께로 도금되고, Cu의 원자가가 2가 이면 0.221㎛/min의 두께로 도금된다. 이러한 여러 인자 들을 조절하여 제 2 도금층(151,155)의 두께를 각각 설정된 다른 두께로 형성하면 된다.The thickness of the second plating layers 151 and 155 may be formed to a desired thickness by adjusting the type of plating solution, the strength of the current, the valence of the metal, and the like. For example, the plating rate is 97 to 100% when the plating liquid is Acid sulfate, the plating rate is 30 to 95% when Cyanide, and the plating rate is 40 to 90% when Rotchekke-Cyanide. And when the metal piece 60 is Cu and the current density is 1 A / dm <2>, if Cu valence is monovalent, it will be plated at thickness of 0.442 micrometer / min, and if Cu valency is bivalent, it will be 0.221 micrometer / min. Plated. By controlling these various factors, the thicknesses of the second plating layers 151 and 155 may be formed to have different thicknesses.

폴리이미드 기판의 양면에 형성되는 도금층 중, 어느 하나에는 패턴이 형성되고 다른 하나는 접지용으로 사용된다. 그런데, 패턴이 형성되는 도금층은 얇을수록 40㎛ 이하의 파인 피치(Fine Pitch)를 용이하게 구현할 수 있고, 접지용으로 사용되는 도금층은 두꺼울수록 인덕턴스 감소 및 노이즈 감소 효과를 거둘수 있다.Of the plating layers formed on both sides of the polyimide substrate, a pattern is formed on one and the other is used for grounding. However, the thinner the plated layer is, the thinner the fine layer (Pine Pitch) of 40㎛ or less can be easily implemented, the thicker the plated layer is used for grounding can reduce the inductance and noise reduction effect.

본 실시예에 따른 제조방법에 의하면 기계적특성이 우수한 첨가물을 도금액에 첨가하여 제 2 도금층(151)을 형성하면, 제 2 도금층(151)을 더욱 얇게 형성할 수 있으므로 파인 피치의 구현이 더욱 용이하다. 그리고, 금속편(63)의 존재 횟수 및 거리를 조절하여 제 2 도금층(155)을 원하는 두께로 용이하게 형성할 수 있으므로 만족스런 인덕턴스 감소 및 노이즈 감소 효과를 거둘수 있다.According to the manufacturing method according to the present embodiment, when the additive having excellent mechanical properties is added to the plating liquid to form the second plating layer 151, the second plating layer 151 may be formed thinner, thus making it easier to implement fine pitch. . In addition, since the second plating layer 155 may be easily formed to a desired thickness by adjusting the number and distance of the metal pieces 63, a satisfactory inductance reduction and noise reduction effect may be achieved.

전술한 단계(S40)와 단계(S50)는 그 순서를 바꾸어서 수행해도 무방하다.The above-described steps S40 and S50 may be performed in reverse order.

다음에는, 폴리이미드 기판(100)이 노출되도록 제 2 도금층에서(151,155)부터 시드층(121,125)까지 가공하여 배선 패턴을 형성하면, 양면 배선기판(100)이 제조된다. 상세히 설명하면, 단계(S60)에서는 상호 다른 두께로 형성된 제 2 도금층(151,155)에 포토레지스트(161,165)를 도포하고 배선 패턴이 형성된 마스크(마스크)를 이용하여 포토레지스트(161,165)를 노광한 후 현상하여 포토레지스트(161,165)에 패터닝한다. 그리고, 단계(S70)에서는 포토레지스트(161,165)의 패터 닝에 의하여 외부로 노출된 제 2 도금층(151,155)의 부위와 그 직하방에 위치된 시드층(121,125)을 에칭하여 폴리이미드 기판(110)을 외부로 노출시킨다. 그러면, 양면 배선기판이 제조되는 것이다.Next, when the wiring pattern is formed by processing the second plating layer 151 and 155 to the seed layers 121 and 125 so that the polyimide substrate 100 is exposed, the double-sided wiring board 100 is manufactured. In detail, in step S60, the photoresists 161 and 165 may be applied to the second plating layers 151 and 155 having different thicknesses, and the photoresists 161 and 165 may be exposed using a mask (mask) on which a wiring pattern is formed. To be patterned on the photoresists 161 and 165. In operation S70, the polyimide substrate 110 may be etched by etching the portions of the second plating layers 151 and 155 exposed to the outside by the patterning of the photoresists 161 and 165 and the seed layers 121 and 125 positioned directly below them. To the outside. Then, the double-sided wiring board is manufactured.

이상에서 설명한 바와 같이, 본 발명에 따른 양면 배선기판 제조방법 및 제조방법은 폴리이미드 기판의 양면에 형성되는 도금층을 그 용도에 맞도록 특성 및 두께를 각각 다르게 형성하므로 성능이 향상된다.As described above, the double-sided wiring board manufacturing method and the manufacturing method according to the present invention is improved in performance because the plating layer formed on both sides of the polyimide substrate to form different characteristics and thickness to suit the purpose.

이상에서는, 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.In the above, the present invention has been described in accordance with one embodiment of the present invention, but those skilled in the art to which the present invention pertains have been changed and modified without departing from the spirit of the present invention. Of course.

Claims (8)

테이프 형태의 폴리이미드(Polyimide) 기판의 양면에 시드층(Seed Layer)을 형성하는 단계;Forming a seed layer on both sides of a tape-type polyimide substrate; 상기 폴리이미드 기판의 양면에 형성된 상기 시드층 중, 어느 하나의 상기 시드층과 상기 폴리이미드 기판만을 가공하여 비아홀(Via Hole)을 형성하는 단계;Forming a via hole by processing only one of the seed layer and the polyimide substrate among the seed layers formed on both sides of the polyimide substrate; 상기 비아홀 상에 제 1 도금층을 형성하여 어느 하나의 상기 시드층과 다른 하나의 상기 시드층을 전기적으로 접속하는 단계;Forming a first plating layer on the via hole to electrically connect one of the seed layers with the other one of the seed layers; 제 1 도금액이 저장된 제 1 도금조 속을 통과시키는 전해 도금법으로 어느 하나의 상기 시드층에 제 2 도금층을 형성하는 단계;Forming a second plating layer on any one of the seed layers by an electroplating method for passing a first plating solution into a first plating bath; 제 2 도금액이 저장된 제 2 도금조 속을 통과시키는 전해 도금법으로 다른 하나의 상기 시드층에 제 2 도금층을 형성하는 단계; 및Forming a second plating layer on the other seed layer by an electroplating method through which a second plating solution is stored into the second plating bath; And 상기 폴리이미드 기판이 노출되도록 상기 제 2 도금층에서부터 상기 시드층까지 가공하여 배선 패턴을 형성하는 단계를 수행하는 것을 특징으로 하는 양면 배선기판의 제조방법.And forming a wiring pattern by processing from the second plating layer to the seed layer so that the polyimide substrate is exposed. 제 1 항에 있어서,The method of claim 1, 상기 제 1 도금액과 상기 제 2 도금액은 상호 다른 도금액인 것을 특징으로 하는 양면 배선기판 제조방법.And the first plating liquid and the second plating liquid are different plating liquids. 제 1 항에 있어서,The method of claim 1, 상기 제 1 도금액은 상기 제 2 도금액에 첨가물이 첨가된 도금액인 것을 특징으로 하는 양면 배선기판 제조방법.And the first plating solution is a plating solution in which an additive is added to the second plating solution. 제 1 항에 있어서,The method of claim 1, 상기 제 1 도금층을 포함한 상기 폴리이미드 기판과 상기 도금조의 내부에 설치되어 상기 도금조를 통과하는 상기 폴리이미드 기판에 형성된 어느 하나의 상기 시드층 및 다른 하나의 상기 시드층과 대향하는 금속편을 다른 극성으로 유지하고,The polarity of the metal piece facing the one of the seed layer and the other one of the seed layer formed on the polyimide substrate including the first plating layer and the polyimide substrate passing through the plating bath and installed inside the plating bath has different polarities. Keep it up, 상기 제 1 도금조의 내부에 설치된 상기 금속편은 어느 하나의 상기 시드층과 대향하고, 상기 제 2 도금조의 내부에 설치된 상기 금속편은 다른 하나의 상기 시드층과 대향하는 것을 특징으로 하는 양면 배선기판 제조방법.The metal piece provided inside the first plating bath is opposed to any one of the seed layers, and the metal piece installed inside the second plating bath is opposite to the other seed layer. . 제 4 항에 있어서,The method of claim 4, wherein 어느 하나 및 다른 하나의 상기 시드층에 각각 형성되는 상기 제 2 도금층의 두께는 어느 하나 및 다른 하나의 상기 시드층과 각각 대향하는 상기 금속편의 존재 횟수에 의하여 각각 설정된 두께로 형성되는 것을 특징으로 하는 양면 배선기판 제조방법.The thickness of the second plating layer respectively formed on one and the other of the seed layer is characterized in that the thickness is set by the number of times of the presence of the metal piece facing each other and one of the other seed layer, respectively. Manufacturing method of double sided wiring board. 제 4 항에 있어서,The method of claim 4, wherein 어느 하나 및 다른 하나의 상기 시드층에 각각 형성되는 상기 제 2 도금층의 두께는 어느 하나 및 다른 하나의 상기 시드층과 각각 대향하는 상기 금속편의 대향면적에 의하여 각각 설정된 두께로 형성되는 것을 특징으로 하는 양면 배선기판 제조방법.The thickness of the second plating layer formed on each of the one and the other seed layer is characterized in that the thickness is set by the opposing area of the metal piece facing each other and the one and the other seed layer, respectively. Manufacturing method of double sided wiring board. 제 4 항에 있어서,The method of claim 4, wherein 어느 하나 및 다른 하나의 상기 시드층에 각각 형성되는 상기 제 2 도금층은 어느 하나의 상기 시드층과 상기 금속편 사이의 거리 및 다른 하나의 상기 시드층과 상기 금속편 사이의 거리에 의하여 각각 설정된 두께로 형성되는 것을 특징으로 하는 양면 배선기판의 제조방법.Each of the second plating layers formed on one of the seed layers and the other of the seed layers may have a thickness set by a distance between any one of the seed layer and the metal piece and a distance between the other seed layer and the metal piece. Method for producing a double-sided wiring board, characterized in that. 테이프 형태의 폴리이미드(Polyimide) 기판;Polyimide substrates in tape form; 상기 폴리이미드 기판의 양면에 형성된 시드층(Seed Layer);Seed layers formed on both sides of the polyimide substrate; 상기 시드층 중 어느 하나의 시드층과 상기 폴리이미드 기판에 형성되어 상기 시드층을 상호 전기적으로 접속하는 제 1 도금층;A first plating layer formed on any one of the seed layers and the polyimide substrate to electrically connect the seed layers to each other; 상호 다른 특성과 상호 다른 두께로 상기 시드층에 각각 형성된 제 2 도금층;Second plating layers each formed on the seed layer at different thicknesses from each other; 상기 폴리이미드 기판이 노출되는 형태로 상기 제 2 도금층에서부터 상기 시드층까지 형성된 배선 패턴을 구비하는 것을 특징으로 하는 양면 배선기판.And a wiring pattern formed from the second plating layer to the seed layer in a form in which the polyimide substrate is exposed.
KR1020040116374A 2004-12-30 2004-12-30 Manufacturing mehtod of double-sides wiring board and double-sides wiring board KR100677938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116374A KR100677938B1 (en) 2004-12-30 2004-12-30 Manufacturing mehtod of double-sides wiring board and double-sides wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116374A KR100677938B1 (en) 2004-12-30 2004-12-30 Manufacturing mehtod of double-sides wiring board and double-sides wiring board

Publications (2)

Publication Number Publication Date
KR20060077500A KR20060077500A (en) 2006-07-05
KR100677938B1 true KR100677938B1 (en) 2007-02-05

Family

ID=37169576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116374A KR100677938B1 (en) 2004-12-30 2004-12-30 Manufacturing mehtod of double-sides wiring board and double-sides wiring board

Country Status (1)

Country Link
KR (1) KR100677938B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951939B1 (en) * 2009-05-08 2010-04-09 (주)인터플렉스 Method of manufacturing flexible printed circuit board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106725A (en) 1996-09-25 1998-04-24 Sharp Corp Sheet-like heater element and electric carpet
KR20000002966U (en) * 1998-07-14 2000-02-15 이형도 Board thickness adjustment device
KR20000059563A (en) * 1999-03-05 2000-10-05 이형도 device for adjust etching thickness of PCB
KR20010042782A (en) * 1999-02-18 2001-05-25 야스카와 히데아키 Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
KR20030085211A (en) * 2002-04-29 2003-11-05 원우연 Method for manufacturing a flexible printed circuit board with double side

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106725A (en) 1996-09-25 1998-04-24 Sharp Corp Sheet-like heater element and electric carpet
KR20000002966U (en) * 1998-07-14 2000-02-15 이형도 Board thickness adjustment device
KR20010042782A (en) * 1999-02-18 2001-05-25 야스카와 히데아키 Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
KR20000059563A (en) * 1999-03-05 2000-10-05 이형도 device for adjust etching thickness of PCB
KR20030085211A (en) * 2002-04-29 2003-11-05 원우연 Method for manufacturing a flexible printed circuit board with double side

Also Published As

Publication number Publication date
KR20060077500A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
JP3786554B2 (en) Circuit board manufacturing method for forming fine structure layer on both sides of flexible film
US20060070769A1 (en) Printed circuit board and method of fabricating same
US8418361B2 (en) Method of manufacturing printed circuit board having landless via hole
US5302492A (en) Method of manufacturing printing circuit boards
KR20060048174A (en) Method for manufacturing wiring board having ultra fine wire pattern, and the wiring board
JP2014053608A (en) Circuit board and production method of the same
KR101451489B1 (en) Electronic circuit, method for forming same, and copper clad laminate for electronic circuit formation
KR20060034613A (en) Printed circuit board and method of manufacturing the same
JP2005072168A (en) Double-sided wiring circuit substrate and its manufacturing method
US6889432B2 (en) Method of manufacturing double-sided circuit board
KR100677938B1 (en) Manufacturing mehtod of double-sides wiring board and double-sides wiring board
JP3172509B2 (en) Manufacturing method of wiring board assembly
KR100642734B1 (en) Manufacturing mehtod of double-sides wiring board and double-sides wiring board
KR20090121662A (en) Forming method of thin film metal conductive lines and
JPH05251852A (en) Printed-circuit board and its manufacture
EP0402811A2 (en) Method of manufacturing printed circuit boards
JP2013093360A (en) Semiconductor chip mounting substrate and manufacturing method of the same
JPH0243356B2 (en)
KR20070095777A (en) Wiring board
JP2006339483A (en) Wiring board and manufacturing method thereof
CN113811103B (en) Printed circuit board and manufacturing method thereof
JPH04286389A (en) Manufacture of circuit board
JPH0697714B2 (en) Plated through-hole printed circuit board and method for producing the same
TW201316852A (en) Printed circuit board and method for manufacturing the same
JP2002171066A (en) Manufacturing method for multi-layered wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 14