KR100677557B1 - 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법 - Google Patents

캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법 Download PDF

Info

Publication number
KR100677557B1
KR100677557B1 KR1020050005003A KR20050005003A KR100677557B1 KR 100677557 B1 KR100677557 B1 KR 100677557B1 KR 1020050005003 A KR1020050005003 A KR 1020050005003A KR 20050005003 A KR20050005003 A KR 20050005003A KR 100677557 B1 KR100677557 B1 KR 100677557B1
Authority
KR
South Korea
Prior art keywords
transceiver
calibration
transceivers
remaining
remaining transceivers
Prior art date
Application number
KR1020050005003A
Other languages
English (en)
Other versions
KR20060084481A (ko
Inventor
정원교
박중석
김대연
김희승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050005003A priority Critical patent/KR100677557B1/ko
Priority to US11/327,511 priority patent/US8055253B2/en
Priority to CN2006100019041A priority patent/CN1808939B/zh
Publication of KR20060084481A publication Critical patent/KR20060084481A/ko
Application granted granted Critical
Publication of KR100677557B1 publication Critical patent/KR100677557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션 방법이 제공된다. 본 발명에 따른 트랜시버 장치는, 기준 트랜시버; 복수의 나머지 트랜시버들; 및 상기 복수의 나머지 트랜시버들의 송신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 송신 캘리브레이션 경로들을 포함하는 것을 특징으로 한다. 본 발명에 따르면, 기준 트랜시버에 구비된 엔빌롭 디텍터를 다른 트랜시버가 공유함으로써 MIMO 방식의 트랜시버 장치를 단일 칩에 구현 시 칩 면적 및 제작원가를 줄일 수 있다.

Description

캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션 방법 {Transceiver device enabling calibration, and method of calibrating transceiver device}
도 1은 종래 기술의 일 예에 따른 MIMO 방식의 트랜시버 장치의 블록도,
도 2는 본 발명의 일 실시예에 따른 MIMO 방식의 트랜시버 장치의 블록도,
도 3은 본 발명의 일 실시예에 따른 캘리브레이션 방법의 흐름도,
도 4는 본 발명의 다른 실시예에 따른 캘리브레이션 방법의 흐름도이다.
본 발명은 직접 변환 구조를 갖는 트랜시버 장치 및 그 트랜시버 장치의 캘리브레이션 방법에 관한 것이다.
무선 시스템의 응용분야 중 하나로 무선 랜(WLAN: Wireless Local Area Network)이 부상하고 있다. 무선 랜의 표준으로 IEEE 802.11이 있다. 처음으로 상용화된 무선 랜의 표준은 802.11b이고, 무선 랜 시장으로부터의 새로운 요구를 만족시키기 위해 802.11a 표준이 개발되었다. 802.11a 표준은 5GHz의 주파수를 사용하고 변조 방식으로서 직교 주파수 분할 다중 방식(OFDM: Orthogonal Frequency Division Multiplexing)을 채용하였다. OFDM은 소정 주파수에서 일정 간격 떨어져있는 많은 수의 반송파에 데이터를 분산시킨다. 그 일정 간격이, 복조기가 자기 자신의 것이 아닌 다른 주파수를 참조하는 것을 방지할 수 있는 "직교성"을 제공한다.
무선 랜 등의 무선 시스템에 사용되는 트랜시버의 한 종류로 직접 변환 트랜시버(direct conversion transceiver)가 있다. 직접 변환 트랜시버는 CMOS 기술을 이용하여 단일 칩 구조로 저렴한 비용으로 구현할 수 있어 점점 일반화되고 있다. 또한, DSP 또는 마이크로프로세서를 이용하여, 직접 변환 트랜시버에 발생하는 IQ mismatch, LO(Local Oscillator) leakage 및 DC 옵셋(offset) 등의 문제를 캘리브레이션 과정을 통해 최소화할 수 있는 장점이 있다.
또한, 고효율의 데이터 전송을 달성하기 위해 이러한 직접 변환 트랜시버들을 복수개 채용하는 다중입력다중출력(MIMO: Multiple Input Multiple Output) 방식의 트랜시버 장치에 대한 개발도 활발하게 진행되고 있다.
도 1은 종래 기술의 일 예에 따른 MIMO 방식의 트랜시버 장치(100)의 개략적인 블록도이다. 도 1에 도시된 종래 기술의 일 예에 따른 MIMO 방식의 트랜시버 장치(100)는 트랜시버#1(110) 내지 트랜시버#N(150)의 N개의 트랜시버들을 구비한다. 각 트랜시버의 구조는 동일하다. 트랜시버#1(110)의 구조를 예로 들어 설명한다. 트랜시버#1(110)은 Up Mixer(111), 엔빌롭 디텍터(envelop detector)(112), Down Mixer(113) 및 다수의 스위치(114,115,116)를 포함한다. Up Mixer(111)는 입력된 베이스밴드 신호를 RF 신호로 변환한 후 출력한다. Down Mixer(113)는 입력된 RF 신호를 베이스밴드 신호로 변환한 후 출력한다. 엔빌롭 디텍터(112)는 입력된 신호의 엔빌롭을 검출하여 출력한다. 다수의 스위치(114,115,116)는 다수의 캘리브레이션 경로(path)를 형성하기 위한 스위치들이다. 보통, 엔빌롭 디텍터(112)는 다이오드(diode)를 이용하여 간단하게 구현할 수 있다.
직접 변환 트랜시버에는 그 구조적인 특징으로 인해 IQ mismatch, LO(Local Oscillator) leakage 및 DC 옵셋(offset) 등의 문제가 발생한다. 이상적으로, 직접 변환 트랜시버의 I 신호 경로(In-phase signal path)와 Q 신호 경로(Quadrature signal path) 간의 위상차는 90도이고 게인(gain)은 0dB이어야 한다. IQ mismatch는 I 신호 경로와 Q 신호 경로 간의 위상차 조건 및 게인 조건이 만족되지 않을 때를 말한다. 여기서 I는 In-phase를, Q는 Quadrature를 나타낸다. IQ mismatch 발생의 주원인은 Up Mixer(111)와 Down Mixer(113)의 이상적이지 못한 성능에 있다. LO(Local Oscillator) leakage는 국부발진기(Local Oscillator)의 비이상적인 성능에 기인한다. DC 옵셋(offset)은 송신 경로 또는 수신 경로 상에 존재하는 트랜시버의 구성요소들(elements)의 비이상적인 성능으로 인해 베이스밴드 신호에 존재하는 DC 옵셋(offset)이다.
IQ mimatch 등의 문제를 최소화하기 위해 캘리브레이션 과정이 필요하다. 캘리브레이션 과정은 트랜시버 장치에 전원이 공급된 초기에 일반적으로 수행된다. 도 1에 도시된 MIMO 방식의 트랜시버 장치(100)를 참조하여, 종래 기술에 따른 캘리브레이션 과정을 설명한다.
일반적으로 캘리브레이션은 송신 캘리브레이션(transmission calibration)과 수신 캘리브레이션(receiving calibration)의 두 가지로 나뉜다. 송신 캘리브레이션의 경우, 스위치1(116)과 스위치2(114)가 "on", 스위치3(115)는 "off"로 한 후, 베이스밴드 송신 포트(117)를 통해 테스트 신호가 인가된다. Up Mixer(111)는 인가된 테스트 신호를 고주파 대역, 예컨대 5GHz 대역의 RF신호로 변조한 후 출력한다. 그 RF 신호는 엔빌롭 디텍터(112)를 거쳐 다시 베이스밴드 신호로 간단히 복조된 후 베이스밴드 수신 포트(120)를 통해 출력된다. 베이스밴드 수신 포트(120)를 통해 출력된 베이스밴드 신호는 DSP 또는 CPU로 입력된다. DSP 또는 CPU는 소정의 캘리브레이션 알고리즘에 따라 입력 신호에 기초하여 캘리브레이션을 수행한다.
수신 캘리브레이션의 경우, 스위치2(114)와 스위치3(115)를 "on"으로, 스위치1(116)은 "off"로 한 후, 베이스밴드 송신 포트(117)를 통해 테스트 신호가 인가된다. Up Mixer(111)는 인가된 테스트 신호를 고주파 대역의 RF신호로 변조한 후 출력한다. 그 RF 신호는 Down Mixer(113)를 거쳐 다시 베이스밴드 신호로 다운 컨버전되어 베이스밴드 수신 포트(120)를 통해 출력된다. 송신 캘리브레이션과 마찬가지로, 베이스밴드 수신 포트(120)를 통해 출력된 베이스밴드 신호는 DSP 또는 CPU로 입력된다. DSP 또는 CPU는 소정의 캘리브레이션 알고리즘에 따라 입력 신호에 기초하여 캘리브레이션을 수행한다. 종래 기술에 따르면, 수신 캘리브레이션의 경우 송신 경로 상의 Up Mixer(111)를 사용하기 때문에, 수신 캘리브레이션 이전에 송신 캘리브레이션이 반드시 선행되어야 한다. 나머지 트랜시버#2(130) 내지 트랜시버#N(150)의 트랜시버들에 대해서도 위와 동일한 캘리브레이션 과정을 반복한다.
종래 기술에 따른 MIMO 방식의 트랜시버 장치(100)의 캘리브레이션을 위해, 각 트랜시버는 하나의 엔빌롭 디텍터를 구비해야 한다. 이로 인해 트랜시버 장치(100)를 단일 칩에 구현 시 공간 활용도 측면에서 효율적이지 못하다. 또한, 다수의 송신 경로 중 하나를 사용하지 않는 비대칭 구조 MIMO 방식의 트랜시버 장치의 경우, 사용하지 않는 송신 경로에 대해서도 수신 캘리브레이션을 위해 송신 캘리브레이션을 해야만 하므로 전체 캘리브레이션 수행 시간이 길어지는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 보다 간단한 구조로 그리고 보다 저렴한 비용으로 구현 가능할 뿐 아니라 캘리브레이션의 정확도를 향상시킬 수 있는 다중입력다중출력 방식의 트랜시버 장치 및 그 캘리브레이션 방법을 제공하는데 있다.
상기 과제를 이루기 위해, 본 발명의 일 측면에 따른 트랜시버 장치는,
기준 트랜시버; 복수의 나머지 트랜시버들; 및 상기 복수의 나머지 트랜시버들의 송신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 송신 캘리브레이션 경로들을 포함하는 것을 특징으로 한다.
또한, 상기 트랜시버 장치는 상기 복수의 나머지 트랜시버들의 수신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 수신 캘리브레이션 경로를 더 포함한다.
또한, 상기 기준 트랜시버는 베이스밴드 신호를 RF 신호로 변환하는 업 믹 서; 송신 캘리브레이션을 위해 상기 업 믹서의 출력인 RF 신호의 엔빌롭을 검출하는 엔빌롭 디텍터;를 포함하고, 상기 복수의 나머지 트랜시버들은 각각, 베이스밴드 신호를 RF 신호로 변환하는 업 믹서;를 구비하고, 상기 복수의 송신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 업 믹서들과 상기 기준 트랜시버의 상기 엔빌롭 디텍터를 연결하는 것이 바람직하다.
또한, 상기 복수의 나머지 트랜시버들은 각각, RF 신호를 베이스밴드 신호로 변환하는 다운 믹서;를 구비하고, 상기 복수의 수신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 다운 믹서들과 상기 기준 트랜시버의 상기 업 믹서를 연결하는 것이 바람직하다.
또한, 상기 복수의 나머지 트랜시버들 중 어느 하나의 송신 캘리브레이션을 위해 상기 복수의 송신 캘리브레이션 경로 중 하나가, 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화된다.
또한, 상기 복수의 나머지 트랜시버들 중 어느 하나의 수신 캘리브레이션을 위해 상기 복수의 수신 캘리브레이션 경로 중 하나가, 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화된다.
또한, 상기 기준 트랜시버 및 상기 복수의 나머지 트랜시버들은 직접 변환 트랜시버인 것을 특징으로 한다.
또한, 상기 복수의 수신 캘리브레이션 경로들은 IQ 미스매치(mismatch)의 측정만을 위해 활성화되는 것을 특징으로 한다.
또한, 상기 트랜시버 장치는 CMOS(Complementary Metal Oxide Semiconductor) 집적 회로 칩으로 구현된 것이 바람직하다.
상기 과제를 이루기 위해, 본 발명의 일 측면에 따른 트랜시버 장치의 캘리브레이션 방법은,
기준 트랜시버와 복수의 나머지 트랜시버들을 구비한 트랜시버 장치의 캘리브레이션 방법에 있어서, 상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 송신 캘리브레이션 경로들 중에서, 송신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들 중에서 선택된 하나의 트랜시버와 상기 기준 트랜시버 간의 송신 캘리브레이션 경로를 활성화하는 단계; 상기 선택된 트랜시버로 테스트 신호를 인가하는 단계; 및 상기 활성화된 송신 캘리브레이션 경로를 거쳐 출력된 상기 테스트 신호에 기초하여, 상기 선택된 트랜시버의 송신 캘리브레이션을 수행하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 복수의 송신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 업 믹서들과 상기 기준 트랜시버의 엔빌롭 디텍터를 연결하는 것을 특징으로 한다.
또한, 상기 활성화된 송신 캘리브레이션 경로는 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화되는 것을 특징으로 한다.
또한, 상기 기준 트랜시버 및 상기 복수의 나머지 트랜시버들은 직접 변환 트랜시버인 것을 특징으로 한다.
상기 과제를 이루기 위해, 본 발명의 다른 측면에 따른 트랜시버 장치의 캘리브레이션 방법은,
기준 트랜시버와 복수의 나머지 트랜시버들을 구비한 트랜시버 장치의 캘리브레이션 방법에 있어서, 상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 수신 캘리브레이션 경로들 중에서, 수신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들 중에서 선택된 하나의 트랜시버와 상기 기준 트랜시버 간의 수신 캘리브레이션 경로를 활성화하는 단계; 상기 기준 트랜시버로 테스트 신호를 인가하는 단계; 및 상기 활성화된 수신 캘리브레이션 경로를 거쳐 출력된 상기 테스트 신호에 기초하여, 상기 선택된 트랜시버의 수신 캘리브레이션을 수행하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 복수의 수신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 다운 믹서들과 상기 기준 트랜시버의 업 믹서를 연결하는 것을 특징으로 한다.
또한, 상기 활성화된 수신 캘리브레이션 경로는 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화되는 것을 특징으로 한다.
또한, 상기 기준 트랜시버 및 상기 복수의 나머지 트랜시버들은 직접 변환 트랜시버인 것을 특징으로 한다.
또한, 상기 복수의 수신 캘리브레이션 경로들은 IQ 미스매치(mismatch)의 측정만을 위해 활성화되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 실시예들을 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 동일한 부호로 표기한다. 또한, 본 발 명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 2는 본 발명의 일 실시예에 따른 다중입력다중출력 방식의 트랜시버 장치(200)의 블록도이다. 도 2에 도시된 본 발명의 일 실시예에 따른 다중입력다중출력 (MIMO) 방식의 트랜시버 장치(200)는 3x3 구조의 대칭형 트랜시버 장치로서, 트랜시버#1(210), 트랜시버#2(230), 트랜시버#3(250) 및 디지털 인터페이스(270)를 구비한다. 또한, 트랜시버 장치(200)는 트랜시버#1(210)과 트랜시버#2(230) 간의 송신/수신 캘리브레이션 경로(path)들 및 트랜시버#1(210)과 트랜시버#3(250) 간의 송신/수신 캘리브레이션 경로들을 구비한다. 각 캘리브레이션 경로 상에는 적어도 하나의 스위치가 존재한다. 캘리브레이션 경로들 상에 존재하는 스위치들을 제어함으로써 각 캘리브레이션 경로는 활성화 또는 비활성화된다. 캘리브레이션 경로들 상에 존재하는 스위치들은 디지털 인터페이스(270)로 입력된 외부 프로세서(도시되지 않음)로부터의 제어신호에 따라 제어된다. 트랜시버#1(210) 내에도 송신/수신 캘리브레이션 경로들이 존재한다. 트랜시버#1(210) 내의 송신/수신 캘리브레이션 경로들은 스위치(214), 스위치(215) 및 스위치(216)에 의해 활성화 또는 비활성화된다.
트랜시버#1(210)은 베이스밴드 송신 포트(217), RF 송신 포트(218), RF 수신 포트(219) 및 베이스밴드 수신 포트(220)을 포함한다. 트랜시버#2(230)는 베이스밴드 송신 포트(237), RF 송신 포트(238), RF 수신 포트(239) 및 베이스밴드 수신 포트(240)을 포함한다. 트랜시버#3(250)은 베이스밴드 송신 포트(257), RF 송신 포트 (258), RF 수신 포트(259) 및 베이스밴드 수신 포트(260)을 포함한다. RF 송신 포트(218), RF 수신 포트(219), RF 송신 포트(238), RF 수신 포트(239), RF 송신 포트(258) 및 RF 수신 포트(259)는 안테나부(도시되지 않음)와 연결된다. RF 송신 포트(218), RF 송신 포트(238) 및 RF 송신 포트(258)는 송신할 RF 신호를 안테나부로 전달한다. RF 수신 포트(219), RF 수신 포트(239) 및 RF 수신 포트(259)는 안테나부가 수신한 RF 신호를 입력받는다.
베이스밴드 송신 포트(217), 베이스밴드 수신 포트(220), 베이스밴드 송신 포트(237), 베이스밴드 수신 포트(240), 베이스밴드 송신 포트(257) 및 베이스밴드 수신 포트(260)은 프로세서(도시되지 않음)와 연결된다. 베이스밴드 송신 포트(217), 베이스밴드 송신 포트(237) 및 베이스밴드 송신 포트(257)은 프로세서로부터 베이스밴드 신호를 제공받는다. 베이스밴드 수신 포트(220), 베이스밴드 수신 포트(240) 및 베이스밴드 수신 포트(260)는 안테나부를 통해 수신한 RF 신호를 다운 컨버전함으로써 얻은 베이스밴드 신호를 프로세서로 제공한다.
본 실시예에 따른 트랜시버 장치(200)는 CMOS(Complementary Metal Oxide Semiconductor) 집적 회로 칩으로 구현됨이 일반적이지만 당해 기술 분야의 통상의 지식을 가진 자라면 본 실시예에 따른 트랜시버 장치(200)를 다른 방식에 따라 구현할 수도 있을 것이다. 또한, 본 실시예에 따른 트랜시버#1(210), 트랜시버#2(230) 및 트랜시버#3(250)은 직접 변환 트랜시버이다.
트랜시버#1(210)은 업 믹서(Up Mixer)(211), 엔빌롭 디텍터(envelop detector)(212), 다운 믹서(Down Mixer)(113) 및 다수의 스위치(214,215,216)를 포 함한다. 업 믹서(211)는 입력된 베이스밴드 신호를 RF 신호로 변환한 후 출력한다. 다운 믹서(213)는 입력된 RF 신호를 베이스밴드 신호로 변환한 후 출력한다. 엔빌롭 디텍터(212)는 입력된 신호의 엔빌롭을 검출하여 출력한다. 보통, 엔빌롭 디텍터(112)는 다이오드(diode)를 이용하여 간단하게 구현할 수 있다. 엔빌롭 디텍터(212)는 트랜시버#1(210)의 송신 캘리브레이션 시, 업 믹서(211)로부터 출력된 RF 신호의 엔빌롭을 검출한다.
트랜시버#2(230)는 업 믹서(231) 및 다운 믹서(233)를 포함하고, 트랜시버#3(250)은 업 믹서(251) 및 다운 믹서(253)를 포함한다. 트랜시버#1(210)은 엔빌롭 디텍터(212)를 포함하고 있으나, 트랜시버#2(230) 및 트랜시버#3(250)은 송신 캘리브레이션을 위한 엔빌롭 디텍터를 구비하고 있지 않다. 본 발명의 일 실시예에 따르면, 트랜시버#1(210)의 엔빌롭 디텍터(212)를 이용하여 트랜시버#2(230) 및 트랜시버#3(250)의 송신 캘리브레이션을 수행한다.
도 2에 도시된 트랜시버 장치(200)의 구조에 기초하여 본 발명의 일 실시예에 따른 캘리브레이션 방법을 설명한다.
일반적으로 캘리브레이션 과정은 트랜시버 장치(200)에 전원이 공급된 초기에 수행된다. 그러나 필요에 따라 트랜시버 장치(200)의 동작 중에 캘리브레이션 과정이 수행될 수도 있다.
엔빌롭 디텍터(212)를 구비한 트랜시버#1(210)을 기준 트랜시버라 할 때, 트랜시버 장치(200)에 전원이 공급되면, 기준 트랜시버인 트랜시버#1(210)의 송신 캘리브레이션이 먼저 수행된 후 수신 캘리브레이션이 수행된다. 트랜시버#1(210)의 송신 캘리브레이션 및 수신 캘리브레이션은 종래와 동일하다. 송신 캘리브레이션의 경우, 스위치(214)와 스위치(216)가 "on", 스위치(215)는 "off"가 되어 트랜시버#1(210)의 송신 캘리브레이션 경로가 활성화된다. 그 후, 베이스밴드 송신 포트(217)를 통해 테스트 신호가 인가된다. 업 믹서(211)는 인가된 테스트 신호를 고주파 대역, 예컨대 5GHz 대역의 RF신호로 변조한 후 출력한다. 그 RF 신호는 엔빌롭 디텍터(212)를 거쳐 다시 베이스밴드 신호로 간단히 복조된 후 베이스밴드 수신 포트(220)를 통해 출력된다. 베이스밴드 수신 포트(220)를 통해 출력된 베이스밴드 신호는 프로세서(도시되지 않음)로 입력된다. 프로세서는 소정의 캘리브레이션 알고리즘에 따라 입력 신호에 기초하여 IQ mismatch, DC offset 또는 LO leakage 등에 대한 캘리브레이션을 수행한다. 캘리브레이션 알고리즘은 이미 알려진 다양한 방법들을 이용한다. 종래 기술에 따른 캘리브레이션 알고리즘에 대한 상세한 설명은 생략한다.
송신 캘리브레이션이 종료되면, 프로세서의 제어에 따라 수신 캘리브레이션이 진행된다. 수신 캘리브레이션의 경우, 스위치(214)와 스위치(215)는 "on"으로, 스위치(216)은 "off"가 되어 트랜시버#1(210)의 수신 캘리브레이션 경로가 활성화된다. 그 후, 베이스밴드 송신 포트(217)를 통해 테스트 신호가 인가된다. 업 믹서(211)는 인가된 테스트 신호를 고주파 대역의 RF신호로 변조한 후 출력한다. 그 RF 신호는 다운 믹서(213)를 거쳐 다시 베이스밴드 신호로 다운 컨버전되어 베이스밴드 수신 포트(220)를 통해 출력된다. 송신 캘리브레이션과 마찬가지로, 베이스밴드 수신 포트(220)를 통해 출력된 베이스밴드 신호는 프로세서로 입력된다. 프로세서 는 소정의 캘리브레이션 알고리즘에 따라 입력 신호에 기초하여 캘리브레이션을 수행한다. 송신 캘리브레이션의 경우, IQ mismatch에 대한 캘리브레이션만이 수행됨이 일반적이다.
기준 트랜시버인 트랜시버#1(210)에 대한 송신/수신 캘리브레이션이 완료된 후 나머지 트랜시버들인 트랜시버#2(230) 및 트랜시버#3(250)에 대한 송신/수신 캘리브레이션이 수행된다. 트랜시버#1(210)의 경우, 송신 캘리브레이션이 먼저 수행된 후 수신 캘리브레이션이 수행되나, 트랜시버#2(230) 및 트랜시버#3(250)의 경우에는 송신 캘리브레이션을 먼저 할 필요가 없다. 왜냐하면, 트랜시버#2(230) 및 트랜시버#3(250)의 수신 캘리브레이션 시, 트랜시버#1(210)과의 수신 캘리브레이션 경로를 활성화하여 이미 캘리브레이션된 트랜시버#1(210)의 송신 경로를 이용하기 때문이다.
도 3을 참조하여 트랜시버#2(230) 및 트랜시버#3(250)의 송신 캘리브레이션 과정을 먼저 설명한다. 도 3은 본 발명의 일 실시예에 따른 캘리브레이션 방법의 흐름도로서, 특히 기준 트랜시버인 트랜시버#1(210)이 아닌 나머지 트랜시버들의 송신 캘리브레이션 방법을 나타낸다.
트랜시버#2(230) 또는 트랜시버#3(250)중에서 송신 캘리브레이션을 수행할 하나의 트랜시버가 선택되면(S310), 프로세서는 선택된 트랜시버와 트랜시버#1(210)을 연결하는 송신 캘리브레이션 경로를 활성화한다(S330). 만약, 트랜시버#2(230)가 선택되었다면, 스위치(234) 및 스위치(216)이 "ON"되고, 나머지 스위치들은 "OFF"가 되어 트랜시버#2(230)와 트랜시버#1(210) 간의 송신 캘리브레이션 경 로가 활성화된다.
그 후, 트랜시버#2(230)의 베이스밴드 송신 포트(237)를 통해 테스트 신호가 인가된다(S350). 인가된 테스트 신호는 업 믹서(231) 및 트랜시버#1(210)의 엔빌롭 디텍터(212)를 거쳐 다시 베이스밴드 신호로 복조된 후 트랜시버#1(210)의 베이스밴드 수신 포트(220)를 통해 출력된다. 베이스밴드 수신 포트(220)를 통해 출력된 베이스밴드 신호는 프로세서로 입력된다. 프로세서는 소정의 캘리브레이션 알고리즘에 따라 트랜시버#2(230)에 대한 송신 캘리브레이션을 수행한다(S370). 송신 캘리브레이션의 대상은 IQ mismatch, DC offset 및 LO leakage 등이다.
만약, 트랜시버#3(250)이 선택되었다면, 스위치(254) 및 스위치(216)이 "ON"되고, 나머지 스위치들은 "OFF"가 되어 트랜시버#3(250)과 트랜시버#1(210) 간의 송신 캘리브레이션 경로가 활성화된다. 그 후, 과정은 트랜시버#2(230)의 송신 캘리브레이션 과정과 유사하다.
도 4는 본 발명의 다른 실시예에 따른 캘리브레이션 방법의 흐름도로서, 특히 기준 트랜시버인 트랜시버#1(210)이 아닌 나머지 트랜시버들의 수신 캘리브레이션 방법을 나타낸다.
트랜시버#2(230) 또는 트랜시버#3(250)중에서 수신 캘리브레이션을 수행할 하나의 트랜시버가 선택되면(S410), 프로세서는 선택된 트랜시버와 기준 트랜시버인 트랜시버#1(210)을 연결하는 수신 캘리브레이션 경로를 활성화한다(S430). 만약, 트랜시버#2(230)가 선택되었다면, 스위치(214) 및 스위치(235)이 "ON"되고, 나머지 스위치들은 "OFF"가 되어 트랜시버#2(230)와 트랜시버#1(210) 간의 수신 캘리 브레이션 경로가 활성화된다.
그 후, 트랜시버#1(230)의 베이스밴드 송신 포트(217)를 통해 테스트 신호가 인가된다(S450). 인가된 테스트 신호는 업 믹서(211) 및 트랜시버#2(230)의 다운 믹서(233)를 거쳐 다시 베이스밴드 신호로 복조된 후 트랜시버#2(230)의 베이스밴드 수신 포트(240)를 통해 출력된다. 베이스밴드 수신 포트(240)를 통해 출력된 베이스밴드 신호는 프로세서로 입력된다. 프로세서는 소정의 캘리브레이션 알고리즘에 따라 트랜시버#2(230)에 대한 수신 캘리브레이션을 수행한다(S470). 수신 캘리브레이션의 대상은 IQ mismatch이다.
만약, 트랜시버#3(250)이 선택되었다면, 스위치(214) 및 스위치(255)가 "ON"되고, 나머지 스위치들은 "OFF"가 되어 트랜시버#3(250)과 트랜시버#1(210) 간의 수신 캘리브레이션 경로가 활성화된다. 그 후, 과정은 트랜시버#2(230)의 수신 캘리브레이션 과정과 유사하다.
만약, 도 2에 도시된 트랜시버 장치(200)가 대칭형 구조가 아닌, 2x3 비대칭 구조의 트랜시버 장치로서 RF 송신 포트(238)를 사용하지 않는 경우, 본 발명에 따르면 트랜시버#2(230)에 대한 송신 캘리브레이션을 할 필요가 없다. 트랜시버#2(230)에 대한 수신 캘리브레이션은 송신 캘리브레이션이 완료된 트랜시버#1(210)의 업 믹서(211)를 이용하여 수행하기 때문이다.
이상, 3x3 대칭형 구조 또는 2x3 비대칭형 구조의 트랜시버 장치를 예로 들어 본 발명의 실시예들을 설명하였다. 그러나 일반적인 NxN 대칭형 구조 또는 (N-1)xN 비대칭형 구조의 트랜시버 장치에 본 발명을 적용할 수 있음은 물론이다.
또한, 본 발명에 따른 트랜시버 장치의 캘리브레이션 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 유형의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드로 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 기준 트랜시버에 구비된 엔빌롭 디텍터를 다른 트랜시버가 공유함으로써 MIMO 방식의 트랜시버 장치를 단일 칩에 구현 시 칩 면적 및 제작원가를 줄일 수 있다. 또한, 비대칭 구조 MIMO 방식의 트랜시버 장치의 경우, 사용하지 않는 송신 경로에 대한 송신 캘리브레이션을 할 필요가 없으므로 전체 캘리브레이션 수행 시간을 단축할 수 있으며, 기준 트랜시버의 캘리브레이션된 송신 경로를 이용하여 나머지 트랜시버들에 대한 수신 캘리브레이션을 수행함으로써 나머지 트랜시버들에 대한 수신 캘리브레이션 시 오류 발생 가능성을 감소시킬 수 있다.

Claims (23)

  1. 직접 변환 구조를 갖는 트랜시버 장치에 있어서,
    송신 캘리브레이션을 위한 앤빌롭 디텍터를 포함하는 기준 트랜시버;
    복수의 나머지 트랜시버들; 및
    상기 복수의 나머지 트랜시버들의 송신 캘리브레이션을 위해, 상기 기준 트랜시버의 송신 캘리브레이션 이후 상기 복수의 나머지 트랜시버들 중 하나와 상기 기준 트랜시버를 선택적으로 연결하는 복수의 송신 캘리브레이션 경로들을 포함하는 것을 특징으로 하는 장치.
  2. 제1 항에 있어서,
    상기 복수의 나머지 트랜시버들의 수신 캘리브레이션을 위해, 상기 기준 트랜시버의 송신 캘리브레이션 이후 상기 복수의 나머지 트랜시버들 중 하나와 상기 기준 트랜시버를 선택적으로 연결하는 복수의 수신 캘리브레이션 경로를 더 포함하는 것을 특징으로 하는 장치.
  3. 제1 항에 있어서,
    상기 기준 트랜시버는,
    베이스밴드 신호를 RF 신호로 변환하는 업 믹서;
    송신 캘리브레이션을 위해 상기 업 믹서의 출력인 RF 신호의 엔빌롭을 검출하는 엔빌롭 디텍터;를 포함하고,
    상기 복수의 나머지 트랜시버들은 각각,
    베이스밴드 신호를 RF 신호로 변환하는 업 믹서;를 구비하고,
    상기 복수의 송신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 업 믹서들과 상기 기준 트랜시버의 상기 엔빌롭 디텍터를 연결하는 것을 특징으로 하는 장치.
  4. 제3 항에 있어서,
    상기 복수의 나머지 트랜시버들의 수신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 수신 캘리브레이션 경로를 더 포함하는 것을 특징으로 하는 장치.
  5. 제4 항에 있어서,
    상기 복수의 나머지 트랜시버들은 각각,
    RF 신호를 베이스밴드 신호로 변환하는 다운 믹서;를 구비하고,
    상기 복수의 수신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 다운 믹서들과 상기 기준 트랜시버의 상기 업 믹서를 연결하는 것을 특징으로 하는 방법.
  6. 제1 항에 있어서,
    상기 복수의 나머지 트랜시버들 중 어느 하나의 송신 캘리브레이션을 위해 상기 복수의 송신 캘리브레이션 경로 중 하나가, 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화되는 것을 특징으로 하는 장치.
  7. 제2 항에 있어서,
    상기 복수의 나머지 트랜시버들 중 어느 하나의 수신 캘리브레이션을 위해 상기 복수의 수신 캘리브레이션 경로 중 하나가, 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화되는 것을 특징으로 하는 장치.
  8. 제1 항에 있어서,
    상기 기준 트랜시버 및 상기 복수의 나머지 트랜시버들은 직접 변환 트랜시버인 것을 특징으로 하는 장치.
  9. 제2 항에 있어서,
    상기 복수의 수신 캘리브레이션 경로들은 IQ 미스매치(mismatch)의 측정만을 위해 활성화되는 것을 특징으로 하는 장치.
  10. 제1 항에 있어서,
    상기 트랜시버 장치는 CMOS(Complementary Metal Oxide Semiconductor) 집적 회로 칩으로 구현된 것을 특징으로 하는 장치.
  11. 기준 트랜시버와 복수의 나머지 트랜시버들을 구비한 트랜시버 장치의 캘리브레이션 방법에 있어서,
    상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 송신 캘리브레이션 경로들 중에서, 송신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들 중에서 선택된 하나의 트랜시버와 상기 기준 트랜시버 간의 송신 캘리브레이션 경로를 활성화하는 단계;
    상기 선택된 트랜시버로 테스트 신호를 인가하는 단계; 및
    상기 활성화된 송신 캘리브레이션 경로를 거쳐 출력된 상기 테스트 신호에 기초하여, 상기 선택된 트랜시버의 송신 캘리브레이션을 수행하는 단계;를 포함하는 것을 특징으로 하는 방법.
  12. 제11 항에 있어서,
    상기 복수의 송신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 업 믹서들과 상기 기준 트랜시버의 엔빌롭 디텍터를 연결하는 것을 특징으로 하는 방법.
  13. 제11 항에 있어서,
    상기 활성화된 송신 캘리브레이션 경로는 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화되는 것을 특징으로 하는 방법.
  14. 제11 항에 있어서,
    상기 기준 트랜시버 및 상기 복수의 나머지 트랜시버들은 직접 변환 트랜시버인 것을 특징으로 하는 장치.
  15. 제11 항에 있어서,
    상기 트랜시버 장치는 CMOS(Complementary Metal Oxide Semiconductor) 집적 회로 칩으로 구현된 것을 특징으로 하는 방법.
  16. 기준 트랜시버와 복수의 나머지 트랜시버들을 구비한 트랜시버 장치의 캘리브레이션 방법에 있어서,
    상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 수신 캘리브레이션 경로들 중에서, 수신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들 중에서 선택된 하나의 트랜시버와 상기 기준 트랜시버 간의 수신 캘리브레이션 경로를 활성화하는 단계;
    상기 기준 트랜시버로 테스트 신호를 인가하는 단계; 및
    상기 활성화된 수신 캘리브레이션 경로를 거쳐 출력된 상기 테스트 신호에 기초하여, 상기 선택된 트랜시버의 수신 캘리브레이션을 수행하는 단계;를 포함하 는 것을 특징으로 하는 방법.
  17. 제16 항에 있어서,
    상기 복수의 수신 캘리브레이션 경로들은 상기 복수의 나머지 트랜시버들의 다운 믹서들과 상기 기준 트랜시버의 업 믹서를 연결하는 것을 특징으로 하는 방법.
  18. 제16 항에 있어서,
    상기 활성화된 수신 캘리브레이션 경로는 상기 트랜시버 장치에 연결된 프로세서에 의해 활성화되는 것을 특징으로 하는 방법.
  19. 제16 항에 있어서,
    상기 기준 트랜시버 및 상기 복수의 나머지 트랜시버들은 직접 변환 트랜시버인 것을 특징으로 하는 장치.
  20. 제16 항에 있어서,
    상기 복수의 수신 캘리브레이션 경로들은 IQ 미스매치(mismatch)의 측정만을 위해 활성화되는 것을 특징으로 하는 방법.
  21. 제16 항에 있어서,
    상기 트랜시버 장치는 CMOS(Complementary Metal Oxide Semiconductor) 집적 회로 칩으로 구현된 것을 특징으로 하는 방법.
  22. 기준 트랜시버와 복수의 나머지 트랜시버들을 구비한 트랜시버 장치의 캘리브레이션 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 있어서,
    상기 캘리브레이션 방법은,
    상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 송신 캘리브레이션 경로들 중에서, 송신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들 중에서 선택된 하나의 트랜시버와 상기 기준 트랜시버 간의 송신 캘리브레이션 경로를 활성화하는 단계;
    상기 선택된 트랜시버로 테스트 신호를 인가하는 단계; 및
    상기 활성화된 송신 캘리브레이션 경로를 거쳐 출력된 상기 테스트 신호에 기초하여, 상기 선택된 트랜시버의 송신 캘리브레이션을 수행하는 단계;를 포함하는 것을 특징으로 하는 기록매체.
  23. 기준 트랜시버와 복수의 나머지 트랜시버들을 구비한 트랜시버 장치의 캘리브레이션 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 있어서,
    상기 캘리브레이션 방법은,
    상기 복수의 나머지 트랜시버들과 상기 기준 트랜시버를 연결하는 복수의 수신 캘리브레이션 경로들 중에서, 수신 캘리브레이션을 위해 상기 복수의 나머지 트랜시버들 중에서 선택된 하나의 트랜시버와 상기 기준 트랜시버 간의 수신 캘리브레이션 경로를 활성화하는 단계;
    상기 기준 트랜시버로 테스트 신호를 인가하는 단계; 및
    상기 활성화된 수신 캘리브레이션 경로를 거쳐 출력된 상기 테스트 신호에 기초하여, 상기 선택된 트랜시버의 수신 캘리브레이션을 수행하는 단계;를 포함하는 것을 특징으로 하는 기록매체.
KR1020050005003A 2005-01-19 2005-01-19 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법 KR100677557B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050005003A KR100677557B1 (ko) 2005-01-19 2005-01-19 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법
US11/327,511 US8055253B2 (en) 2005-01-19 2006-01-09 Transceiver device capable of calibration and calibration method used by the same
CN2006100019041A CN1808939B (zh) 2005-01-19 2006-01-19 能够校准的收发器装置及其校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005003A KR100677557B1 (ko) 2005-01-19 2005-01-19 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법

Publications (2)

Publication Number Publication Date
KR20060084481A KR20060084481A (ko) 2006-07-24
KR100677557B1 true KR100677557B1 (ko) 2007-02-02

Family

ID=36684607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005003A KR100677557B1 (ko) 2005-01-19 2005-01-19 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법

Country Status (3)

Country Link
US (1) US8055253B2 (ko)
KR (1) KR100677557B1 (ko)
CN (1) CN1808939B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8903374B2 (en) * 2008-05-28 2014-12-02 Apple Inc. System for calibrating wireless communications devices
DE102009012913B4 (de) * 2009-03-12 2017-03-09 Infineon Technologies Ag Verfahren und Schaltung zum Betreiben eines Mischers
US8437793B2 (en) * 2009-11-24 2013-05-07 Apple Inc. Wireless transmitter calibration using absolute power requests
KR101882897B1 (ko) * 2014-09-30 2018-07-27 바야르 이미징 리미티드 멀티-모듈 시스템에서의 기준 신호 분배
US11212157B1 (en) * 2020-06-26 2021-12-28 Rohde & Schwarz Gmbh & Co. Kg Calibration method and calibration system
US12021555B2 (en) * 2020-10-30 2024-06-25 Pacesetter, Inc. Implantable medical device and method for managing a physical layer utilized during a wireless connection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177458A (ja) 1999-12-20 2001-06-29 Nippon Telegr & Teleph Corp <Ntt> 適応アレーアンテナ送受信装置及びその校正方法
KR20010076760A (ko) * 2000-01-28 2001-08-16 오길록 배열 송수신부의 오차 보정장치 및 방법
JP2002135033A (ja) 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd 送信指向性補正装置及び送信指向性補正方法
JP2002353865A (ja) * 2001-05-23 2002-12-06 Nec Corp アレーアンテナ送受信装置及びそのキャリブレーション方法
KR20030024625A (ko) * 2001-09-17 2003-03-26 닛뽕덴끼 가부시끼가이샤 어레이 안테나의 교정 장치 및 방법
KR20030058265A (ko) * 2001-12-31 2003-07-07 주식회사 케이티 빔조향 및 전파도래각 추정을 위한 기지국의 송수신 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0412220B1 (en) 1989-08-11 1994-03-23 Hewlett-Packard Company Network transceiver
JP2746190B2 (ja) * 1995-04-27 1998-04-28 住友電気工業株式会社 スペクトラム拡散通信装置
EP1220477A1 (fr) 2000-12-28 2002-07-03 Koninklijke Philips Electronics N.V. Procédé et appareil pour relayer des données dans un système de télécommunication
DE10114052C1 (de) * 2001-03-15 2002-07-25 Hertz Inst Heinrich Funkübertragungsverfahren im Innenraumbereich zur parallelen Funkübertragung von digitalen Datenteilströmen und mobiles Funkübertragungssystem
KR100395213B1 (ko) 2001-03-22 2003-08-21 주식회사 버카나와이어리스코리아 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법
US7088782B2 (en) * 2001-04-24 2006-08-08 Georgia Tech Research Corporation Time and frequency synchronization in multi-input, multi-output (MIMO) systems
GB0125178D0 (en) * 2001-10-19 2001-12-12 Koninkl Philips Electronics Nv Method of operating a wireless communication system
US6728517B2 (en) * 2002-04-22 2004-04-27 Cognio, Inc. Multiple-input multiple-output radio transceiver
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
US7031669B2 (en) * 2002-09-10 2006-04-18 Cognio, Inc. Techniques for correcting for phase and amplitude offsets in a MIMO radio device
JP4010225B2 (ja) 2002-10-30 2007-11-21 日本電気株式会社 アレーアンテナ送受信装置
US7119606B2 (en) * 2003-07-10 2006-10-10 Qualcomm, Incorporated Low-power, low-area power headswitch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177458A (ja) 1999-12-20 2001-06-29 Nippon Telegr & Teleph Corp <Ntt> 適応アレーアンテナ送受信装置及びその校正方法
KR20010076760A (ko) * 2000-01-28 2001-08-16 오길록 배열 송수신부의 오차 보정장치 및 방법
JP2002135033A (ja) 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd 送信指向性補正装置及び送信指向性補正方法
JP2002353865A (ja) * 2001-05-23 2002-12-06 Nec Corp アレーアンテナ送受信装置及びそのキャリブレーション方法
KR20030024625A (ko) * 2001-09-17 2003-03-26 닛뽕덴끼 가부시끼가이샤 어레이 안테나의 교정 장치 및 방법
KR20030058265A (ko) * 2001-12-31 2003-07-07 주식회사 케이티 빔조향 및 전파도래각 추정을 위한 기지국의 송수신 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020030058265 *
14353865 *

Also Published As

Publication number Publication date
KR20060084481A (ko) 2006-07-24
US8055253B2 (en) 2011-11-08
US20060160534A1 (en) 2006-07-20
CN1808939B (zh) 2012-08-08
CN1808939A (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
US10686638B2 (en) Wireless communication system to communicate using different beamwidths
US11601174B2 (en) QCL (quasi co-location) indication for beamforming management
JP5087476B2 (ja) 受信装置およびその動作方法
US10581503B2 (en) Method, apparatus and system for reporting beam reference signal receiving power
US7995982B2 (en) Semiconductor integrated circuit
US9294178B2 (en) Method and apparatus for transceiving for beam forming in wireless communication system
Valdes-Garcia et al. Single-element and phased-array transceiver chipsets for 60-GHz Gb/s communications
KR100677557B1 (ko) 캘리브레이션이 가능한 트랜시버 장치 및 그 캘리브레이션방법
US11811442B2 (en) Apparatus for receiver using multiple modulation schemes and associated methods
KR20020016965A (ko) 무선랜과 무선가입자망을 결합한 인터넷 접속 시스템
US20120021697A1 (en) Radio frequency signal processing circuit and quadrature power amplifier
TW200931790A (en) I/Q imbalance estimation and correction in a communication system
WO2017080132A1 (en) System and method for channel quality measurement in single user super imposed transmission
JP2008523666A (ja) ワイヤレス・ローカル・エリア・ネットワーク中の同数でない送信機および受信機のチェーンを具備する装置のためにインプリシット・フィードバックが可能なシステムおよび方法
US11611360B2 (en) Apparatus for receiver with concurrent detection and associated methods
CN103840852A (zh) 用于灵活配置rf资源的rf收发机结构
US20050117545A1 (en) RF circuitry and compact hybrid for wireless communication devices
US20230387958A1 (en) Multi-antenna transceiver system for multi-band operation
US20240195448A1 (en) DIGITAL PRE-PROCESSING CHIP FOR mmWAVE TRANSCEIVER ARCHITECTURES
JP4615562B2 (ja) 広帯域マルチキャリア送信
CN114598351B (zh) 一种收发机电路及系统
US11044679B2 (en) Devices, systems and methods for extending the range of a wireless communication system
US10756772B1 (en) Multi-mode mixer
US20230108844A1 (en) Communication device and operating method
WO2022252074A1 (zh) 一种射频电路的控制方法及其装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee