KR100674712B1 - Data scan system and the method using ddr - Google Patents
Data scan system and the method using ddr Download PDFInfo
- Publication number
- KR100674712B1 KR100674712B1 KR1020050071619A KR20050071619A KR100674712B1 KR 100674712 B1 KR100674712 B1 KR 100674712B1 KR 1020050071619 A KR1020050071619 A KR 1020050071619A KR 20050071619 A KR20050071619 A KR 20050071619A KR 100674712 B1 KR100674712 B1 KR 100674712B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- ddr
- stored
- memory
- page
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Controls And Circuits For Display Device (AREA)
- Dram (AREA)
- Image Input (AREA)
- Memory System (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
도 1a는 DRAM 어드레스 구조를 나타내는 도면1A illustrates a DRAM address structure
도 1b는 여러개의 셀로 구성된 페이지의 구조를 나타내는 도면1B is a view showing the structure of a page composed of several cells
도 2는 버스트 모드를 사용한 경우에 DDR의 데이터 접근 방식을 나타내는 도면2 is a diagram illustrating a data access method of DDR when using burst mode;
도 3은 본원발명에 의한 스캔 시스템의 볼록도3 is a convex view of a scanning system according to the present invention;
도 4는 본원발명의 일 실시예로서 수평방향으로 COL 어드레스가 증가하는 페이지를 나타내는 도면4 is a diagram illustrating a page in which a COL address increases in a horizontal direction as an embodiment of the present invention.
도 5는 1920*1080 해상도를 갖는 데이터를 도 4에 도시된 구조의 페이지를 사용하여 데이터를 읽는 것을 설명하기 위한 도면FIG. 5 is a diagram for explaining reading data using a page of the structure shown in FIG. 4 with data having a 1920 * 1080 resolution. FIG.
도 6은 본원발명의 일 실시예에 의한 스캔 시스템을 보다 구체화한 블럭도6 is a more detailed block diagram of a scan system according to an embodiment of the present invention.
도 7은 본원발명의 다른 실시예로서 수직방향으로 COL 어드레스가 증가하는 페이지를 나타내는 도면7 is a diagram illustrating a page in which a COL address increases in a vertical direction as another embodiment of the present invention.
도 8은 1920*1080 해상도를 갖는 데이터를 도 6에 도시된 구조의 페이지를 사용하여 데이터를 쓰는 것을 설명하기 위한 도면FIG. 8 is a diagram for describing writing data using a page of the structure shown in FIG. 6 with data having a 1920 * 1080 resolution; FIG.
도 9는 본원발명의 다른 실시예에 의한 스캔 시스템을 보다 구체화한 블럭도9 is a more detailed block diagram of a scan system according to another embodiment of the present invention.
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
100-1, 100-2, 100-3, ..., 100-N : 페이지Pages: 100-1, 100-2, 100-3, ..., 100-N
500: 프레임 50: 입력부500: frame 50: input unit
50: 처리부 52: 입력버퍼50: processor 52: input buffer
54: DDR 콘트롤러 56: 출력버퍼54: DDR controller 56: output buffer
57: 제1 DDR 메모리 58: 제2 DDR 메모리57: first DDR memory 58: second DDR memory
80: 출력부80: output unit
본원발명은, DDR을 이용한 데이터의 스캔 시스템 및 방법에 관한 것으로, 입력버퍼 또는 출력버퍼를 포함하여 한 클럭 동안 저장 또는 출력되는 두 개의 데이터 중 하나의 데이터를 입력버퍼 또는 출력버퍼에 저장함으로써 다시 동일한 데이터를 얻기 위해 접근할 필요 없이 고속으로 데이터 처리를 행할 수 있는 DDR을 이용한 데이터의 스캔 시스템 및 방법에 관한 것이다. The present invention relates to a system and method for scanning data using DDR, and again by storing the data of one of the two data stored or output for one clock including the input buffer or output buffer in the input buffer or output buffer again The present invention relates to a system and method for scanning data using DDR that can perform data processing at high speed without access to data.
일반적으로, CRT 또는 LCD와 같은 디스플레이 장치에서는 영상신호의 입력방향과 출력방향이 동일하지만, SOM(Spatial Optical Modulator) 또는 GLV(Grating Light Valves)를 이용한 디스플레이 장치에서는, 영상데이터를 수평방향으로 저장하고 수직방향으로 출력하므로, 영상데이터의 입력방향과 출력방향이 다르게 된다.In general, in a display device such as a CRT or LCD, an input direction and an output direction of an image signal are the same, but in a display device using a spatial optical modulator (SOM) or a grating light valve (GLV), the image data is stored in a horizontal direction. Since the output in the vertical direction, the input direction and output direction of the image data is different.
본원발명의 DDR을 이용한 데이터의 스캔 시스템 및 방법은 SOM 또는 GLV를 이용한 디스플레이 장치에 적용된다. 즉, 수평방향으로 데이터를 저장하였다가, 수직방향으로 데이터를 동시에 디스플레이한다. 이때, 수평방향으로 입력되는 데이터를 수직방향으로 출력하기 위해서는, 한 프레임에 해당하는 데이터를 저장하였다가, 다음 프레임의 데이터가 입력되는 동안 출력해야 한다. 따라서, 이러한 디스플레이 장치에 이용되는 메모리는 짧은 시간에 대용량의 데이터를 처리하는, 고속 데이터 처리가 가능해야 한다. The scan system and method of data using DDR of the present invention is applied to a display device using SOM or GLV. That is, the data is stored in the horizontal direction, and the data is simultaneously displayed in the vertical direction. In this case, in order to output data input in the horizontal direction in the vertical direction, data corresponding to one frame should be stored and output while data of the next frame is input. Therefore, the memory used in such a display device should be capable of high-speed data processing, which processes a large amount of data in a short time.
일반적으로, 대용량의 데이터를 저장할 수 있는 메모리로서 DRAM의 일례인 SDRAM(Synchronous Dynamic Random Access Memory), DDR(Double Data Rate)-SDRAM, DDR2-SDRAM, RDRAM(Rambus-DRAM) 등이 사용되고 있으며, GLV를 이용한 디스플레이 장치에 SDRAM이 데이터 저장수단으로 이용되고 있다.In general, as a memory capable of storing a large amount of data, Synchronous Dynamic Random Access Memory (SDRAM), Double Data Rate (DDR) -SDRAM, DDR2-SDRAM, Rambus-DRAM (RDRAM), and the like, which are examples of DRAM, are used. SDRAM is used as a data storage means in the display device using the.
도 1a는 DRAM 어드레스 구조를 나타내는 도면이고, 도 1b는 여러 개의 셀로 구성된 페이지(이하 '페이지'라고 한다)의 구조를 나타내는 도면이다.FIG. 1A is a diagram illustrating a DRAM address structure, and FIG. 1B is a diagram illustrating a structure of a page (hereinafter, referred to as a 'page') composed of several cells.
디스플레이 화면은 하나의 프레임(500)을 이루고, 도 1a에 도시된 바와 같이, 하나의 프레임은 복수의 페이지(100-1, 100-2, 100-3, ...)로 분할된다. 그리고, 각각의 페이지(100-1, 100-2, ... , 100-n)에는 ROW 어드레스가 할당된다. DRAM에서는 LOW 어드레스 맵핑을 통해, 다수의 페이지(100-1, 100-2, ... , 100-n) 중 원하는 페이지를 활성화하고, 해당 메모리에 접근하는 것이 가능하다. The display screen constitutes one
또한, 도 1b에 도시된 바와 같이, 하나의 페이지(100-1) 내에는 다수의 메모리 셀이 포함되고, 각각의 메모리 셀은 COL 어드레스를 갖는다. 도 1b에서의 페이지(100)는 COL 어드레스가 수평방향으로 증가하며, 0 내지 15의 16개의 COL 어드레 스를 갖는다. In addition, as shown in FIG. 1B, a plurality of memory cells are included in one page 100-1, and each memory cell has a COL address. Page 100 in FIG. 1B has a COL address increasing in the horizontal direction and has 16 COL addresses of 0-15.
한편, 데이터를 읽고 쓰는데 있어서 같은 페이지에 있는 메모리 셀에 접근할 때에는 비교적 빠른 접근이 가능하나, 다른 페이지에 있는 셀에 접근할 때에는 새로운 ROW 어드레스를 지정하여야 한다. 즉, 페이지 100-1에 포함된 메모리 셀들 간에는 비교적 빠른 접근이 가능하나, 페이지 100-1에서 페이지 100-2에 포함된 메모리 셀에 접근하는 경우에는 페이지 100-2에 해당하는 ROW 어드레스를 새로이 지정하여야 한다. 그리고, 이러한 과정에서 페이지 미스(page-miss)로 인한 딜레이(delay)가 발생하게 된다. 이러한 딜레이는 메모리 접근 속도의 감소를 야기하는 것으로, 고속 데이터 처리를 가능하게 하기 위해서는 페이지 미스의 회수를 줄이는 것이 필요하다. On the other hand, when accessing a memory cell on the same page for reading and writing data, relatively fast access is possible, but when accessing a cell on another page, a new ROW address must be specified. That is, relatively fast access is possible between memory cells included in page 100-1, but when a memory cell included in page 100-2 is accessed from page 100-1, a new row address corresponding to page 100-2 is newly designated. shall. In this process, a delay due to a page miss occurs. This delay causes a decrease in memory access speed, and it is necessary to reduce the number of page misses in order to enable high-speed data processing.
한편, 페이지 미스의 회수를 줄여 고속 데이터 처리를 가능하게 하기 위한 시도로서, 버스트 모드와 메모리 뱅크를 이용하는 기술이 미국 특허출원공개번호 2002/0109699호에 개시되어 있다. 상기 공보에 개시된 기술에 의하면, 제1 메모리 뱅크에 있는 메모리 페이지를 버스트 엑세스하는 동안에 제2 메모리 뱅크의 메모리 페이지를 활성화시킴으로써 페이지 미스를 감소시킨다. 또한, 같은 방법으로 제2 메모리 뱅크의 페이지를 버스트 엑세스하는 동안에, 제1 메모리 뱅크의 페이지를 활성화시킨다.On the other hand, in an attempt to reduce the number of page misses and enable high-speed data processing, a technique using burst mode and a memory bank is disclosed in US Patent Application Publication No. 2002/0109699. According to the technique disclosed in the above publication, the page miss is reduced by activating the memory page of the second memory bank during the burst access of the memory page in the first memory bank. In addition, in the same manner, while burst accessing the page of the second memory bank, the page of the first memory bank is activated.
아울러, 2개의 메모리 뱅크 이외에 추가의 메모리 뱅크가 이용될 수 있으며, 4개의 메모리 뱅크를 가진 메모리 장치를 예로 들어 설명하면, 제1 페이지는 제1 메모리 뱅크의 제1 메모리 페이지에, 제2 페이지는 제2 메모리 뱅크의 제1 메모리 페이지에, 제3 페이지는 제3 메모리 뱅크의 제1 메모리 페이지에, 제4 페이지는 제4 메모리 뱅크의 제1 메모리 페이지에, 제 5 페이지는 제1 메모리 뱅크의 제2 메모리 페이지에 저장된다. 이런 패턴으로 프레임의 전체 페이지를 제1 내지 제4 메모리 뱅크의 다른 메모리 페이지에 저장한다. In addition, an additional memory bank may be used in addition to the two memory banks. For example, a memory device having four memory banks may be used. For example, the first page corresponds to the first memory page of the first memory bank, and the second page corresponds to the second memory bank. To a first memory page of a second memory bank, a third page to a first memory page of a third memory bank, a fourth page to a first memory page of a fourth memory bank, and a fifth page to a first memory page It is stored in the second memory page. In this pattern, the entire page of a frame is stored in another memory page of the first to fourth memory banks.
그리고, 다른 ROW 어드레스를 가진 제1 페이지, 제2 페이지가 저장된 제1 메모리 뱅크, 제2 메모리 뱅크를 동시에 활성화하여 제1 페이지에서 제2 페이지로 접근할 때 일어나는 페이지 미스를 방지하는 것이다. 즉, 이 기술은 다른 ROW 어드레스를 가진 페이지라도 저장된 메모리 뱅크가 다르면 동시에 활성화될 수 있는 점을 이용함으로써, 딜레이를 감소하여 고속 데이터 처리를 실현하고자 하였다.The first page having a different row address, the first memory bank in which the second page is stored, and the second memory bank are simultaneously activated to prevent page misses occurring when the first page accesses the second page. In other words, this technique attempts to realize high-speed data processing by reducing delay by utilizing the fact that even pages having different ROW addresses can be activated at the same time when stored memory banks are different.
그러나, 상술한 바와 같은 버스트 모드와 메모리 뱅크의 기술로는, SOM 또는 GLV를 이용한 디스플레이 장치가 DDR-SDRAM, DDR2-SDRAM(이하 'DDR 메모리'라 함)과 같은 DDR을 저장수단으로 하는 경우에 DDR 고유의 특성을 발휘할 수 없는 문제점이 있다.However, as described in the above-described burst mode and memory bank technology, when a display device using SOM or GLV uses DDR such as DDR-SDRAM or DDR2-SDRAM (hereinafter referred to as 'DDR memory') as a storage means. There is a problem that can not exhibit the DDR inherent characteristics.
도 2는 버스트 모드를 사용한 경우에 DDR 메모리의 데이터 접근 방식을 나타내는 도면이다.2 is a diagram illustrating a data access method of a DDR memory when a burst mode is used.
도 2에 도시된 바와 같이, 한 클럭 주기 동안에 DDR 메모리에는 'READ'명령과 'NOP'명령이 번갈아가며 주어진다. 그러나, DDR 메모리가 버스트 모드를 사용하고 있으므로, 한 클럭 주기 동안 QA1에 대한 'READ'명령 만이 주어져도, COL 어드레스를 증가시켜 QA2의 데이터를 같은 주기 동안에 읽는 것이 가능하다. 이런 식으로 한 클럭 주기 동안에 QA0, QA1의 데이터를 동시에 읽는 것이다.As shown in FIG. 2, the DDR memory is alternately given a 'READ' command and a 'NOP' command during one clock cycle. However, since DDR memory uses burst mode, it is possible to read the data of QA2 in the same period by increasing the COL address even if only a 'READ' command is given to QA1 for one clock period. In this way, the data of QA0 and QA1 are simultaneously read during one clock period.
그러나, QA0, QA1의 데이터를 동시에 읽는 것이 가능하더라도, QA0의 데이터를 읽기 위해 접근한 시점에서는 QA1의 데이터가 필요 없으므로 데이터가 이용되지 않고 버려진다. 그리고, 그 후 QA1의 데이터를 얻어야 할 시점에서, 다시 QA1의 데이터를 읽기 위해 접근한다. 즉, 종래의 버스트 모드, 메모리 뱅크의 기술을 그대로 DDR에 적용하는 경우, QA0, QA1의 데이터를 동시에 한 클럭 동안 읽는 것은 가능하지만, QA1의 데이터는 버려지고, 다음 클럭에서 다시 QA1을 읽기 위해 접근하여야 한다.However, even if it is possible to read the data of QA0 and QA1 at the same time, the data of QA1 is not needed at the time of approaching to read the data of QA0, so the data is not used and discarded. Then, when the data of QA1 is to be obtained after that, access is made to read the data of QA1 again. That is, if the conventional burst mode and memory bank technology are applied to DDR as it is, it is possible to read the data of QA0 and QA1 simultaneously for one clock, but the data of QA1 is discarded and approached to read QA1 again at the next clock. shall.
이와 같이, 종래의 기술에서는 SDRAM과 달리, 한 클럭에 두 번의 데이터 접근이 이루어지는 DDR 메모리의 특성이 고속 데이터 처리에 이용되지 못하는 문제점이 있었다.As described above, in the conventional technology, unlike the SDRAM, there is a problem in that the characteristics of the DDR memory in which two data accesses are performed at one clock are not used for high-speed data processing.
본원발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본원발명의 목적은, DDR을 이용한 데이터 스캔 시스템 및 방법에 있어서, 입력버퍼 또는 출력버퍼를 포함하여 한 클럭 동안 저장 또는 출력되는 두 개의 데이터 중 하나의 데이터를 입력버퍼 또는 출력버퍼에 저장함으로써 다시 동일한 데이터를 얻기 위해 접근할 필요 없이 고속으로 데이터 처리를 행할 수 있는 DDR을 이용한 데이터 스캔 시스템 및 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a data scanning system and method using DDR, including one of two data stored or outputted during one clock including an input buffer or an output buffer. The present invention provides a data scanning system and method using DDR that can perform data processing at high speed without access to obtain the same data by storing data in an input buffer or an output buffer.
상기 목적을 달성하기 위한 본원발명의 일 실시예에 의한 DDR을 이용한 데이터의 스캔 시스템은, 상기 데이터를 입력받는 입력부; 수평방향으로 COL 어드레스 가 증가하는 페이지를 이용하여 상기 데이터를 저장하는 제1 및 제2 DDR 메모리; 상기 제1 또는 제2 DDR 메모리에 상기 데이터를 저장하도록 제어하고 상기 제1 또는 제 2 DDR 메모리로부터 저장된 상기 데이터를 읽도록 제어하며, 상기 제1 또는 제2 DDR 메모리로부터 저장된 상기 데이터를 읽을 때, 상기 페이지의 적어도 두 개 열의 데이터에서 같은 행에 해당하는 데이터를 동시에 읽도록 제어하는 DDR 콘트롤러; 동시에 읽은 상기 데이터를 저장하는 출력버퍼; 및 상기 DDR 콘트롤러에 의해 읽어진 상기 데이터 및 상기 출력버퍼에 저장된 상기 나머지 열의 데이터를 출력하는 출력부;를 포함한다.System for scanning data using DDR according to an embodiment of the present invention for achieving the above object, the input unit for receiving the data; First and second DDR memories for storing the data by using a page whose COL address increases in a horizontal direction; When controlling to store the data in the first or second DDR memory and reading the data stored from the first or second DDR memory, and when reading the stored data from the first or second DDR memory, A DDR controller which controls to simultaneously read data corresponding to the same row from at least two columns of data of the page; An output buffer for storing the data read simultaneously; And an output unit configured to output the data read by the DDR controller and data of the remaining rows stored in the output buffer.
여기서, 상기 DDR 콘트롤러에 의해 상기 데이터가 제1 또는 제2 DDR 메모리에 저장될 때는, 연속적으로 증가하는 버스트 모드가 사용되는 것을 특징으로 하고, 상기 DDR 콘트롤러에 의해 상기 데이터가 제1 또는 제2 DDR 메모리로부터 읽어질 때는, 버스트 모드가 사용되는 것을 특징으로 한다. Here, when the data is stored in the first or second DDR memory by the DDR controller, a burst mode that is continuously increased is used, wherein the data is stored in the first or second DDR by the DDR controller When reading from the memory, the burst mode is used.
또한, 상기 DDR 콘트롤러는 상기 출력부가 상기 나머지 열의 데이터를 상기 첫 번째 열의 데이터를 출력한 이후에 출력하도록 제어하는 것을 특징으로 하며, 상기 출력버퍼는 1열 이상 포함될 수 있다.The DDR controller may control the output unit to output data of the remaining columns after outputting the data of the first column, and the output buffer may include one or more columns.
또한, 본원발명의 다른 실시예에 의한 DDR을 이용한 데이터의 스캔 시스템은, 상기 데이터를 입력받는 입력부; 입력받은 상기 데이터를 저장하는 입력버퍼; 수직방향으로 COL 어드레스가 증가하는 페이지를 이용하여 상기 데이터를 저장하는 제1 및 제2 DDR 메모리; 상기 제1 또는 제2 DDR 메모리에 상기 데이터를 저장하도록 제어하고 상기 제1 또는 제 2 DDR 메모리로부터 저장된 상기 데이터를 읽도록 제어하며, 상기 제1 또는 제2 DDR 메모리에 상기 데이터를 저장할 때, 상기 입력버퍼에 저장된 행의 데이터와 현재 입력부로 입력되는 행의 데이터에서 같은 열에 해당하는 데이터를 동시에 저장하도록 제어하는 DDR 콘트롤러; 및 상기 DDR 콘트롤러에 의해 읽어진 상기 데이터를 출력하는 출력부;를 포함한다.In addition, a data scanning system using DDR according to another embodiment of the present invention, the input unit for receiving the data; An input buffer for storing the received data; First and second DDR memories storing the data by using a page whose COL address increases in a vertical direction; Control to store the data in the first or second DDR memory and control to read the stored data from the first or second DDR memory, and when storing the data in the first or second DDR memory, A DDR controller which controls to simultaneously store data corresponding to the same column in the data of the row stored in the input buffer and the data of the row currently input to the input unit; And an output unit for outputting the data read by the DDR controller.
그리고, 상기 DDR 콘트롤러에 의해 상기 데이터가 제1 또는 제2 DDR 메모리로부터 읽어질 때는, 연속적으로 증가하는 버스트 모드가 사용되고, 상기 DDR 콘트롤러에 의해 상기 데이터가 제1 또는 제2 DDR 메모리에 저장될 때는, 버스트 모드가 사용되는 것을 특징으로 한다. When the data is read from the first or second DDR memory by the DDR controller, a burst mode that is continuously increased is used, and when the data is stored in the first or second DDR memory by the DDR controller. , Burst mode is used.
또한, 상기 DDR 콘트롤러는 상기 마지막 행의 데이터를 제외한 상기 나머지 행의 데이터를 상기 마지막 행의 데이터가 저장되기 이전에, 상기 제1 또는 제2 메모리에 저장하도록 제어하는 것을 특징으로 하며, 상기 입력버퍼가 1행 이상 포함 될 수 있다. The DDR controller may control to store the data of the remaining rows except the data of the last row in the first or second memory before the data of the last row is stored. May contain more than one row.
바람직하게, 상기 페이지의 COL 어드레스의 배치는, 상기 DDR 메모리에 미리 세팅된 버스트 모드에 따라 달라지는 것을 특징으로 하고, 상기 제1 또는 제2 DDR 메모리의 메모리 셀의 데이터 비트 수가 상기 데이터의 한 픽셀 데이터보다 같거나 큰 것을 특징으로 한다. Preferably, the arrangement of the COL address of the page is dependent on a burst mode preset in the DDR memory, wherein the number of data bits of memory cells of the first or second DDR memory is one pixel data of the data. It is characterized by greater than or equal to.
그리고, 상기 DDR 콘트롤러는, 상기 제1 DDR 메모리 및 상기 제 2 DDR 메모리 중 어느 하나의 DDR 메모리에 상기 데이터가 저장되도록 제어하는 동안, 다른 DDR 메모리로부터 상기 데이터를 읽도록 제어하는 것을 특징으로 하며, 상기 DDR을 이용한 데이터의 스캔 시스템은 상기 데이터의 입력방향과 출력방향을 달리하는 디 스플레이 장치에 적용되는 것을 특징으로 한다.The DDR controller may control to read the data from another DDR memory while controlling the data to be stored in one of the first DDR memory and the second DDR memory. The data scanning system using the DDR is characterized in that it is applied to a display device that is different from the input direction and output direction of the data.
한편, 본원발명의 일 실시예에 의한 DDR을 이용한 데이터의 스캔 방법은, 데이터를 입력받는 단계; 상기 데이터를 수평방향으로 COL 어드레스가 증가하는 페이지를 이용하여 제1 또는 제2 DDR 메모리에 저장하는 단계; 상기 제1 또는 제2 DDR 메모리에 저장된 상기 데이터를 상기 페이지를 이용하여 읽되, 상기 제1 또는 제2 DDR 메모리에 저장된 상기 데이터의 상기 페이지의 적어도 두 개 열의 데이터에서 같은 행에 해당하는 데이터를 동시에 읽는 단계; 동시에 읽은 상기 데이터를 출력 버퍼에 저장하는 단계; 및 상기 데이터를 출력하는 단계;를 포함한다. On the other hand, the scan method of data using DDR according to an embodiment of the present invention, the step of receiving data; Storing the data in a first or second DDR memory using a page whose COL address increases in a horizontal direction; The data stored in the first or second DDR memory is read using the page, and data corresponding to the same row in at least two columns of data of the page of the data stored in the first or second DDR memory is simultaneously displayed. Reading; Storing the read data simultaneously in an output buffer; And outputting the data.
그리고, 상기 데이터를 제1 또는 제2 DDR 메모리에 저장하는 단계는 연속적으로 증가하는 버스트 모드를 사용하는 것을 특징으로 하며, 상기 제1또는 제2 DDR 메모리에 저장된 데이터를 읽는 단계는 버스트 모드를 사용하는 것을 특징으로 한다. 또한, 상기 나머지 열의 데이터는 상기 첫 번째 열의 데이터가 출력된 이후에 출력되는 것을 특징으로 한다.The storing of the data in the first or second DDR memory may be performed using a burst mode that continuously increases, and the reading of the data stored in the first or second DDR memory uses a burst mode. Characterized in that. The data of the remaining columns may be output after the data of the first column is output.
본원발명의 다른 실시예에 의한 DDR을 이용한 데이터의 스캔 방법은, 데이터를 입력받는 단계; 입력되는 상기 데이터를 입력 버퍼에 저장하는 단계; 상기 데이터를 수직방향으로 COL 어드레스가 증가하는 페이지를 이용하여 제1 또는 제2 DDR 메모리에 저장하되, 상기 입력버퍼에 저장된 행의 데이터와 현재 입력받은 행의 데이터에서 같은 열에 해당하는 데이터를 동시에 저장하는 단계; 상기 제1 또는 제2 DDR 메모리에 저장된 상기 데이터를 상기 페이지를 이용하여 읽는 단계; 상기 데이 터를 출력하는 단계를 포함한다.According to another embodiment of the present invention, a method of scanning data using DDR includes receiving data; Storing the input data in an input buffer; The data is stored in the first or second DDR memory using a page whose COL address increases in the vertical direction, and simultaneously stores data corresponding to the same column in the data of the row stored in the input buffer and the data of the currently received row. Doing; Reading the data stored in the first or second DDR memory using the page; Outputting the data.
여기서, 상기 제1 또는 제2 DDR 메모리에 저장된 데이터를 읽는 단계는, 연속적으로 증가하는 버스트 모드를 사용하는 것을 특징으로 하고, 상기 데이터를 제1 또는 제2 DDR 메모리에 저장하는 단계는, 버스트 모드를 사용하는 것을 특징으로 한다. 그리고, 상기 나머지 행의 데이터를 상기 마지막 행의 데이터가 저장되기 이전에 상기 제1 또는 제2 DDR 메모리에 저장하는 것을 특징으로 한다.The reading of the data stored in the first or second DDR memory may include using a burst mode that is continuously increasing, and the storing of the data in the first or second DDR memory may include a burst mode. It characterized in that to use. The data of the remaining rows is stored in the first or second DDR memory before the data of the last row is stored.
바람직하게, 상기 페이지의 COL 어드레스의 배치는, 상기 DDR 메모리에 미리 세팅된 버스트 모드에 따라 달라지는 것을 특징으로 하고, 상기 제1 또는 제2 DDR 메모리의 메모리 셀의 데이터 비트 수가 상기 데이터의 한 픽셀 데이터보다 같거나 큰 것을 특징으로 하며, 상기 데이터를 제1 또는 제2 DDR 메모리에 저장하는 단계와 상기 제1 또는 제2 DDR 메모리에 저장된 상기 데이터를 읽는 단계는 동시에 행해지는 것을 특징으로 한다. Preferably, the arrangement of the COL address of the page is dependent on a burst mode preset in the DDR memory, wherein the number of data bits of memory cells of the first or second DDR memory is one pixel data of the data. And greater than or equal to, wherein storing the data in the first or second DDR memory and reading the data stored in the first or second DDR memory are performed simultaneously.
그리고, 상기 DDR을 이용한 스캔 방법은 상기 데이터의 입력방향과 출력방향을 달리하는 디스플레이 장치에 적용되는 것을 특징으로 한다.In addition, the scanning method using the DDR is characterized in that it is applied to a display device that is different from the input direction and output direction of the data.
이하, 첨부된 도면을 참조하여 본원발명에 의한 바람직한 실시예에 대하여 보다 상세히 설명하기로 한다. 이때, 종래기술로서 도시된 도 1, 도 2에서 설명된 도면부호들 중 본원발명의 경우와 동일한 구성에 대해서는 동일한 도면부호를 적용하여 인용하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. At this time, the same reference numerals are applied to the same configuration as the case of the present invention among the reference numerals described in FIGS. 1 and 2 as the prior art.
도 3은 데이터의 입력방향과 출력방향을 달리하는 디스플레이 장치에 적용되 는 DDR을 이용한 데이터의 스캔 시스템의 블록도이다.3 is a block diagram of a data scanning system using DDR that is applied to a display device that has different input and output directions of data.
도 3에 도시된 바와 같이 본원발명에 의한 스캔 시스템은 입력부(10), 처리부(50), 및 출력부(80)를 포함한다.As shown in FIG. 3, the scan system according to the present invention includes an
입력부(10)는 픽셀로 이루어지는 데이터의 프레임을 처리부(50)에 제공한다. 처리부(50)는 입력부(10)로부터 입력받은 프레임을 페이지를 이용하여 저장하고('쓰기'에 해당), 저장된 데이터를 다시 읽어서('읽기'에 해당), 출력부(80)에 제공한다. 즉, 처리부(50)는 데이터를 저장하고, 저장된 데이터를 다시 읽어들이는 역할을 하는데, 저장하고 읽어들일 때의 데이터의 입력방향과 출력방향은 서로 다르다. The
이하에서는, 처리부(50)에서 이용되는 페이지의 어드레스 배치에 있어서, 수평방향으로 COL 어드레스가 증가하는 경우와 수직방향으로 COL 어드레스가 증가하는 경우 각각에 대하여, 본원발명에 의한 DDR을 이용하는 스캔 시스템의 실시예를 설명하기로 한다.Hereinafter, in the address arrangement of the pages used in the
실시예Example 1 One
도 4는 처리부(50)에서 이용되는 페이지로서, 수평방향으로 COL 어드레스가 증가하는 경우를 나타내는 도면이다.4 is a page used in the
도 4에 도시된 바와 같이, 페이지(100-1)는 8*8 구조를 가지며, 수평방향으로 COL 어드레스가 1씩 증가된다. 도 4에 도시된 페이지(100-1)는 수평방향으로 COL 어드레스가 증가되도록 배치되었으므로, 수평방향으로 입력되는 데이터를 저장 할 때에, 연속적인 버스트 모드를 사용한다.As shown in FIG. 4, the page 100-1 has an 8 * 8 structure, and the COL address is increased by one in the horizontal direction. Since the page 100-1 shown in FIG. 4 is arranged to increase the COL address in the horizontal direction, the continuous burst mode is used when storing data input in the horizontal direction.
버스트 모드를 사용하면, 입력되는 데이터를 하나의 페이지(100-1) 내에서 COL 어드레스가 증가되는 순서대로의 메모리 셀에, 사용자로부터 별도의 명령 없이 저장할 수 있다. 도 4에 도시된 페이지(100-1)에 버스트 모드의 길이가 8인 버스트 모드를 사용하면, COL 어드레스 0, 1, 2, 3, 4, 5, 6, 7의 순서대로 사용자로부터의 별도의 명령 없이 메모리 셀에 입력되는 데이터를 저장할 수 있다. When the burst mode is used, input data may be stored in a memory cell in an order of increasing COL address in one page 100-1 without a separate command from a user. When the burst mode with the length of
도 4에 도시된 제1 페이지(100-1)의 제1 ROW(102)에 데이터 저장이 끝나면, 다른 ROW 어드레스를 가지는 다른 페이지(100-2)에 접근해서 다른 페이지(100-2)의 제1 ROW에 마찬가지로 데이터를 저장한다. 이런 식으로 제1 프레임의 데이터를 버스트 모드를 사용하여 모든 페이지(100-N)의 제1 ROW에 순서대로 저장한다. 그리고, 모든 페이지(100-N)의 제1 ROW의 저장이 끝나면 모든 페이지(100-N)의 제2 ROW에 데이터를 저장한다. 이런 식으로 제1 프레임의 데이터가 페이지(100-N)를 이용하여 저장된다.After storing data in the
또한, 제1 프레임의 데이터를 모두 저장한 후, 제2 프레임의 데이터를 같은 방법으로 저장한다. 제2 프레임의 데이터를 저장하는 동안, 미리 저장된 제1 프레임의 데이터는 수직 방향으로 출력된다. 즉, COL 어드레스 0, 8, 16, 24, 32, 40, 48, 56의 순서대로 데이터를 출력한다. In addition, after storing all the data of the first frame, the data of the second frame is stored in the same manner. While storing the data of the second frame, the data of the previously stored first frame are output in the vertical direction. That is, data is output in the order of COL addresses 0, 8, 16, 24, 32, 40, 48 and 56.
데이터를 출력할 때, 버스트 모드의 길이가 2인 버스트 모드를 사용하면, 사용자로부터의 별도의 명령 없이 한 클럭에 COL 어드레스 0의 데이터, COL 어드레스 1의 데이터를 동시에 읽는다. 도 4의 페이지 구조를 참조하여 설명하면, COL 어드 레스 0 과 1, 8 과 9, 16 과 17, 24 와 25, 32 와 33, 40 과 41, 48 과 49, 56 과 57의 데이터가 순서대로 읽혀진다. 즉, 제1 열(112)의 데이터를 읽을 동안 제2 열(114)의 데이터를 동시에 읽는다. When outputting data, using the burst mode having a length of 2, the data of the
한편, 본 실시예에서는 제2 열(114)의 데이터를 버퍼에 저장한다. 따라서, 제1 열(112)의 데이터를 읽는 동안 같이 읽혀지는 제2 열(114)의 데이터를 버리지 않고 저장하는 것이 가능하고, 이에 의해 다시 제2 열(114)의 데이터를 읽는 과정을 생략할 수 있다. 동시에 읽혀지는 제1 열(112)의 데이터와 제2 열(114)의 데이터 중 제1 열(112)의 데이터는 출력되고, 그 후, 제2 열(114)의 데이터가 버퍼로부터 출력된다.On the other hand, in the present embodiment, the data of the
제1 열(112), 제2 열(114)의 데이터가 출력되는 동안, 같은 방법으로 제3 열(116), 제4 열(118)의 데이터를 읽는다. 그리고, 제3 열(116)의 데이터는 출력하고, 제4 열(118)의 데이터는 버퍼에 저장된다. 이런 과정을 반복하여 수직 방향으로 마지막 열의 데이터까지를 읽는 과정이 완료된다. While the data of the
도 5는 1920*1080 해상도를 갖는 데이터를 도 4에 도시된 구조의 페이지(100)를 사용하여 데이터를 읽는 것을 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining reading data using the page 100 having the structure shown in FIG. 4 with data having a 1920 * 1080 resolution.
도 5에 도시된 바와 같이, 하나의 프레임은 복수의 페이지를 가진다. 하나의 페이지가 8*8의 구조를 갖으므로 1920*1080의 해상도를 갖는 데이터를 처리하기 위해서는 횡 방향, 열 방향으로 각각 1920/8, 1080/8, 즉 240페이지, 135페이지를 갖게 된다. As shown in Fig. 5, one frame has a plurality of pages. Since one page has a structure of 8 * 8, in order to process data having a resolution of 1920 * 1080, each page has 1920/8, 1080/8, that is, 240 pages and 135 pages in the horizontal and column directions, respectively.
DDR 메모리에 저장된 메모리 셀을 읽는 순서가 도 5에 도시된 페이지에 표기 되어 있다. 제1 페이지(100-1)의 제1 열(112), 제2 열(114)에 해당하는 데이터를 차례로 함께 읽어나가고, 제1 페이지(100-1)의 제1 열(112), 제2 열(114)의 데이터를 읽는 것이 완료되면, 제2 페이지(100-2)의 제1 열(122), 제2 열(124)의 데이터, 제3 페이지의 제1 열, 제2 열의 데이터를 읽는다. 이와 같은 방법으로 제135 페이지(100-135)의 제1 열(192), 제2 열(194)의 데이터까지를 읽고나면, 다시 제1 페이지(100-1)로 돌아와서 제3 열(116), 제4 열(118)의 데이터를 읽는다. 마찬가지로 제135 페이지(100-135)의 제3 열(196), 제4 열(198)의 데이터까지를 읽는다. 도 5를 참조하면, 1920*1080 해상도의 영상을 도 4에 도시된 페이지를 이용하여 읽는 순서가 모두 설명될 수 있다.The order of reading the memory cells stored in the DDR memory is indicated on the page shown in FIG. The data corresponding to the
도 6은 본원발명의 일 실시예에 의한 스캔 시스템을 보다 구체화한 블럭도를 도시한 것이다.Figure 6 shows a block diagram of a more detailed scan system according to an embodiment of the present invention.
도 6에 도시된 바와 같이 본원발명에 의한 스캔 시스템은 입력부(10), DDR 콘트롤러(54), 출력버퍼(56), 제1 DDR 메모리(57), 제2 DDR 메모리(58)를 포함한다.As shown in FIG. 6, the scan system according to the present invention includes an
입력부(10)에는 데이터가 입력되고, 입력부(10)는 DDR 콘트롤러(54)와 연결되어, 입력된 데이터는 DDR 콘트롤러(54)에 보내진다. 또한, DDR 콘트롤러(54)는 제1 DDR 메모리(57)와 제2 DDR 메모리(58)와 연결되며, 입력된 데이터를 제1 DDR 메모리(57), 또는 제2 DDR 메모리(58)에 보낸다. Data is input to the
이때, 제1 DDR 메모리(57)와 제2 DDR 메모리(58)는 각각 독립적인 메모리 수단으로서, 데이터가 제1 및 제2 DDR 메모리(57, 58) 중 하나에 저장되는 동안, 다 른 DDR 메모리로부터는 데이터가 읽혀진다. 즉, 같은 주기의 클럭 동안에, 제1 DDR 메모리에는 데이터를 저장하고, 제2 DDR 메모리로부터는 데이터를 읽어내는 것이 가능하다.At this time, the
구체적으로 설명하면, 입력된 데이터의 제1 프레임이 제1 DDR 메모리(57)에 저장된다. 그리고나서, 데이터의 제2 프레임이 제2 DDR 메모리(58)에 저장된다. 데이터의 제 2 프레임이 제2 DDR 메모리(58)에 저장되는 동안에, 제 1 DDR 메모리(57)에 저장된 제1 프레임이 제1 DDR 메모리(57)로부터 읽혀지게 된다. 이와 같이, 제2 프레임이 저장되는 동시에, 제1 프레임의 데이터는 읽혀지며, 이런 식으로, 제1 DDR 메모리(57), 제2 DDR 메모리(58)는 교대로 읽기/쓰기동작을 프레임마다 반복하게 된다.Specifically, the first frame of the input data is stored in the
도 4의 구조를 갖는 페이지를 이용하여 데이터의 프레임을 처리하는 경우, 먼저 DDR 콘트롤러(54)는 제1 프레임을 제1 DDR 메모리(57)에 저장한다. 이때, 제1 프레임에 제1 프레임이 저장되는 과정은 도 4에 도시된 페이지(100-N)가 수평방향으로 COL 어드레스가 증가되도록 배치되었으므로, 버스트 모드를 사용하여, 입력되는 데이터를 COL 어드레스가 증가되는 순서대로의 메모리 셀에 저장한다. 이런 방법으로 제1 프레임을 버스트 모드를 사용하여 모두 저장할 수 있다.When processing a frame of data using a page having the structure of FIG. 4, first, the
제1 프레임이 제1 DDR 메모리(57)에 모두 저장되면, DDR 콘트롤러(54)는 제2 프레임의 데이터를 제2 DDR 메모리(58)에 저장한다. 그리고, 이때, 제1 DDR 메모리(57)에 저장된 제1 프레임을 수직 방향으로 출력한다. DDR 콘트롤러(54)는 제1 DDR 메모리(57)로부터 제1 프레임의 제1 열(112), 제2 열(114)에 저장된 데이터를 동시 에 읽어 와서, 제1 열(112)의 데이터는 출력부(80)에 제공하고, 제2 열(114)의 데이터는 출력버퍼(56)에 저장해둔다. 이로써, 제2 열(114)의 데이터를 제1 DDR 메모리(57)로부터 다시 읽어오는 과정을 생략하고, 제3 열(116)의 데이터를 읽는 것이 가능하다. When the first frame is all stored in the
즉, 제 2 DDR 메모리(58)에 제2 프레임을 저장하는 동안, 제 1 DDR 메모리(57)의 제1 열(112), 제2 열(114)의 데이터를 읽고, 제1 열(112)의 데이터는 출력되고, 제2 열(114)의 데이터는 출력버퍼(56)에 저장된다. 그리고, 제1 열(112)의 데이터의 출력이 끝나면 DDR 콘트롤러(54)는 출력버퍼(56)로부터 제2 열(114)의 데이터를 출력한다. 이런 식으로, 제1 프레임의 전체 열의 데이터 출력을 수행한다.That is, while storing the second frame in the
실시예Example 2 2
도 7은 본원발명의 다른 실시예로서 처리부(50)에서 이용되는 페이지를 도시한 것이다. 상술한 제1 실시예와는 달리, 제2 실시예에서는 수직방향으로 COL 어드레스가 증가하는 페이지가 이용된다.7 shows a page used in the
도 7에 도시된 바와 같이, 페이지(200-1)는 8*8 구조를 가지며, 수직방향으로 COL 어드레스가 증가된다. 도 7에 도시된 페이지(200-1)는 수직방향으로 COL 어드레스가 증가되도록 배치되었으므로, 수평방향으로 연속적인 버스트 모드가 사용될 수는 없고, 수직방향으로 연속적인 버스트 모드가 사용될 수 있다. As shown in FIG. 7, the page 200-1 has an 8 * 8 structure, and the COL address is increased in the vertical direction. Since the page 200-1 shown in FIG. 7 is arranged to increase the COL address in the vertical direction, the continuous burst mode in the horizontal direction may not be used, and the continuous burst mode in the vertical direction may be used.
데이터가 입력될 때, 데이터의 입력방향은 수평방향이므로 수평방향으로 데이터를 읽는다. 즉, 데이터의 제1 행이 입력된다. 읽혀진 제1 행의 데이터는 버퍼 에 저장되고, 그 후, 데이터의 제2 행이 입력될 때, 제 1행의 데이터가 도 7 구조의 페이지(200-1)에 저장된다. 이때, 버스트 길이가 2인 버스트 모드를 사용하면 사용자로부터의 별도의 명령 없이 COL 어드레스 0인 메모리 셀에 데이터를 저장하면서 자동으로 COL 어드레스를 증가시켜 COL 어드레스 1인 메모리 셀에 데이터를 동시에 저장하는 것이 가능하다. When data is input, the data input direction is horizontal, so data is read in the horizontal direction. That is, the first row of data is input. The data of the first row read is stored in the buffer, and then, when the second row of data is input, the data of the first row is stored in the page 200-1 of the structure of FIG. In this case, using the burst mode with a burst length of 2, storing data in a memory cell at
따라서, 데이터의 제1 행과, 제2 행의 데이터가 페이지(200-1)의 제1 행(202), 제2 행(204)에 동시에 저장된다. 즉, COL 어드레스 0 과 1, 8 과 9, 16 과 17, 24 와 25, 32 와 33, 40 과 41, 49 와 50, 56 과 57인 DDR 메모리의 메모리 셀에 데이터가 각각 동시에 저장된다. 이와 같은 방법으로 동일한 열의 두 개의 메모리 셀에 데이터를 연속적으로 저장하여 한 프레임의 모든 데이터를 저장한다.Therefore, the first row of data and the data of the second row are simultaneously stored in the
도 8은 1920*1080 해상도를 갖는 데이터를 도 64에 도시된 구조의 페이지를 사용하여 데이터를 쓰는 것을 설명하기 위한 도면이다.FIG. 8 is a diagram for explaining writing data using a page of the structure shown in FIG. 64 with data having a 1920 * 1080 resolution.
도 8에 도시된 바와 같이, 하나의 프레임은 복수의 페이지를 가진다. 하나의 페이지가 8*8의 구조를 갖으므로 1920*1080의 해상도를 갖는 데이터를 처리하기 위해서는 횡 방향, 열 방향으로 각각 1920/8, 1080/8, 즉 240페이지, 135페이지를 갖게 된다. As shown in Fig. 8, one frame has a plurality of pages. Since one page has a structure of 8 * 8, in order to process data having a resolution of 1920 * 1080, each page has 1920/8, 1080/8, that is, 240 pages and 135 pages in the horizontal and column directions, respectively.
DDR 메모리의 메모리 셀에 데이터를 저장하는 순서가 도 8에 도시된 페이지에 표기되어 있다. 제1 페이지(200-1)의 제1 행(202), 제2 행(204)에 해당하는 데이터를 차례로 함께 저장하고, 제1 페이지(200-1)의 제1 행(202), 제2 행(204)에 데이터를 저장하는 것이 완료되면, 제2 페이지(200-2)의 제1 행(212), 제2 행(214) 의 데이터, 제3 페이지의 제1 행, 제2 행에 데이터를 저장한다. 이와 같은 방법으로 제240 페이지(200-240)의 제1 행(292), 제2 행(294)의 데이터까지를 읽고나면, 다시 제1 페이지(200-1)로 돌아와서 제3 행(206), 제4 행(208)의 데이터를 읽는다. 마찬가지로 제240 페이지(100-135)의 제3 행(296), 제4 행(298)의 데이터까지를 읽는다. 도 8를 참조하면, 1920*1080 해상도의 영상을 도 4에 도시된 페이지를 이용하여 읽는 순서가 모두 설명될 수 있다.The order of storing data in the memory cells of the DDR memory is indicated on the page shown in FIG. Data corresponding to the
한 프레임의 데이터가 DDR 메모리에 모두 저장되고 나면, 다음 프레임이 DDR메모리에 저장되고, 이때, 이전 프레임의 데이터는 출력된다. 데이터가 출력되는 방향은 수직방향이고, 도 7에 도시된 페이지는 수직방향으로 COL 어드레스가 증가하므로 수직방향으로는 연속적인 버스트 모드가 사용될 수 있다. After all the data of one frame is stored in the DDR memory, the next frame is stored in the DDR memory, and the data of the previous frame is output. The direction in which data is output is in the vertical direction, and the COL address increases in the vertical direction in the page shown in FIG. 7, so that the continuous burst mode can be used in the vertical direction.
도 7에 도시된 페이지(200-1)는 8*8의 구조를 가지므로, 0, 1, 2, 3, 4, 5, 6, 7까지 사용자의 별도 명령 없이 COL 어드레스를 증가하며 메모리 셀의 데이터를 출력한다. 즉, 버스트 모드의 길이가 8인 버스트 모드가 사용될 수 있다.Since the page 200-1 shown in FIG. 7 has a structure of 8 * 8, the COL address is increased to 0, 1, 2, 3, 4, 5, 6, and 7 without a user's separate command. Output the data. That is, a burst mode with a length of
도 9는 도 3의 스캔 시스템을 보다 구체화한 것으로, 본원발명의 다른 실시예에 의한 스캔 시스템의 블럭도를 도시한 것이다.FIG. 9 is a more detailed view of the scan system of FIG. 3 and illustrates a block diagram of a scan system according to another embodiment of the present invention.
도 9에 도시된 스캔 시스템은, 입력부(10), 입력버퍼(52), DDR 콘트롤러(54), 제1 DDR 메모리(57), 제2 DDR 메모리(58) 및 출력부(80)를 포함한다.The scan system shown in FIG. 9 includes an
입력부(10)에는 데이터가 입력되고, DDR 콘트롤러(52)는 제1 DDR 메모리(57)와 제2 DDR 메모리(58)와 연결된다. 제1 DDR 메모리(57)와 제2 DDR 메모리(58)는 각각 독립적인 메모리 수단으로서, 데이터가 제1 및 제2 DDR 메모리(57, 58) 중 하 나에 저장되는 동안, 다른 하나로부터는 데이터가 읽혀진다('읽기'에 해당). 즉, 제2 프레임이 저장되는 동시에, 제1 프레임의 데이터는 읽혀지며, 이런 식으로, 제1 DDR 메모리(57), 제2 DDR 메모리(58)는 교대로 읽기/쓰기동작을 프레임마다 반복하게 된다.Data is input to the
상술한 도 9의 스캔 시스템의 DDR 콘트롤러(54)는 입력된 데이터의 제1 프레임의 제1 페이지를 수평방향으로 읽어가며 DDR 메모리에 데이터를 저장한다. 데이터의 제1 행이 입력되면, 입력된 제1 행의 데이터는 입력버퍼(52)에 저장되고, 그 후, 데이터의 제2 행이 입력될 때, 버스트 모드를 사용하여 입력버퍼(52)에 저장된 제1 행의 데이터와 제2 행의 데이터를 함께 제1 DDR 메모리(57)에 저장한다. 즉, 제1 DDR 메모리(57)의 제1 페이지의 COL 어드레스 0 과 1, 8 과 9, 16 과 17, 24 와 25, 32 와 33, 40 과 41, 49 와 50, 56 과 57에 데이터가 각각 동시에 저장된다. 이와 같은 방법으로 동일한 열의 두 개의 메모리 셀에 데이터를 연속적으로 저장하여 한 프레임의 모든 데이터를 저장한다.The
그 후, 데이터의 제2 프레임이 저장되는데, 제2 프레임이 저장되는 과정은 제1 프레임이 저장되는 과정과 동일하다. 즉, 제2 프레임의 데이터가 제2 DDR 메모리(58)의 한 페이지의 제1 열, 제2 열의 메모리 셀에 동시에 저장된다. 그리고, 데이터의 제 2 프레임이 제2 DDR 메모리(58)에 저장되는 동안에, 제 1 DDR 메모리(57)에 저장된 제1 프레임은 제1 DDR 메모리(57)로부터 읽혀지게 된다.Thereafter, a second frame of data is stored, and the process of storing the second frame is the same as the process of storing the first frame. That is, data of the second frame is simultaneously stored in the first column of one page of the
즉, 데이터의 제2 프레임이 저장되고 있는 때와 같은 클럭 주기에, 제1 프레임의 데이터는 출력된다. DDR 콘트롤러(54)가 제1 DDR 메모리(57)로부터 데이터를 출력할 때, 데이터의 출력방향은 수직방향이다. 도 7에 도시된 페이지는 수직방향으로 COL 어드레스가 증가하므로 수직방향으로 연속적인 버스트 모드를 사용할 수 있다. 즉, 데이터를 출력할 때에는 수직방향으로 연속적인 버스트 모드를 사용하여 0, 1, 2, 3, 4, 5, 6, 7의 COL 어드레스에 해당하는 데이터를 사용자의 별도 명령 없이 연속적으로 출력한다.That is, the data of the first frame is output in the same clock period as when the second frame of data is stored. When the
상술한 실시예에서는 64개의 다른 COL 어드레스를 가지는 8*8 구조의 페이지를 사용하는 경우를 예로 들어 설명하였다. 입력버퍼(52) 또는 출력버퍼(56)를 이용하기 위해서는, 한 메모리 셀의 데이터 비트 수가 한 픽셀 데이터(8비트 RGB의 경우 24비트)보다 같거나 커야한다. 이를 위해, 작은 비트 수의 메모리 디바이스를 여러 개 병렬로 구성하여 한 픽셀의 데이터를 처리하도록 구성하는 것도 가능하다. In the above-described embodiment, the case of using an 8 * 8 page having 64 different COL addresses has been described as an example. In order to use the
또한, 본원발명은 입력버퍼(52) 또는 출력버퍼(54)의 크기를 늘려 여러 행 또는 여러 열의 데이터를 저장한 후 쓰거나, 읽은 후 저장하는 것이 가능하다. 가령, 수평 방향으로 버스트 모드를 사용한 경우 메모리에서 데이터를 읽을 때 버스트 모드를 4로 세팅한 후, 0-1-2-3의 데이터를 두 클럭에 걸쳐서 읽은 후 저장하고, 8-9-10-11의 데이터를 읽은 후 저장하고 다음 행의 데이터를 읽는 방법으로 사용하는 것도 가능하다. 또한, 이런 방법으로 수직 방향으로 버스트 모드를 사용하여 같은 방식으로 데이터를 쓸 수 있다.In addition, the present invention increases the size of the
또한, 본원발명은 입력버퍼(52) 또는 출력버퍼(54)의 크기를 1행 또는 1열로 구성하여 데이터를 저장하는 것이 가능하다. 가령, 수평 방향으로 버스트 모드를 사용한 경우 메모리에서 데이터를 읽을 때 0-1의 데이터를 한 클럭에 걸쳐서 읽은 후 0의 데이터는 바로 출력하고 1의 데이터는 저장하여 한 열의 데이터를 모두 출력한 후 저장된 열의 데이터를 출력하는 것도 가능하다. 또한 이런 방법으로 수직 방향으로 버스트 모드를 사용하여 같은 방식으로 데이터를 쓸 수 있다.In addition, the present invention can store the data by configuring the size of the
또한, 도 4와 도 7에 도시된 페이지의 COL 어드레스의 배치는 반드시 연속적일 필요가 없으며, DDR 메모리의 세팅에 따라 사용 가능한 버스트 모드의 순서에 따라 배치하는 것이 가능하다. 즉, 2-3-0-1의 순서로 데이터 자동 접근이 가능한 버스트 모드가 세팅된 DDR 메모리의 경우에는 도 4와 도 7과 같은 0-1-2-3의 순서대로 증가하는 COL 어드레스의 배치가 아니라, 2-3-0-1의 순서대로 COL 어드레스의 배치가 가능하다.Further, the arrangement of the COL addresses of the pages shown in Figs. 4 and 7 need not necessarily be contiguous, and it is possible to arrange in the order of the burst modes available according to the settings of the DDR memory. That is, in the case of DDR memory in which burst mode is set in which data can be automatically accessed in the order of 2-3-0-1, the arrangement of COL addresses increasing in the order of 0-1-2-3 as shown in FIGS. 4 and 7. Rather, COL addresses can be arranged in the order of 2-3-0-1.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.
상술한 바와 같이 본원발명에 의한, DDR을 이용한 데이터의 스캔 시스템 또는 방법에 의하면, 입력버퍼 또는 출력버퍼를 포함하여 한 클럭 동안 저장 또는 출력되는 두 개의 데이터 중 하나의 데이터를 입력버퍼 또는 출력버퍼에 저장하므로, 다시 동일한 데이터를 얻기 위해 접근할 필요가 없어 고속으로 데이터 처리가 가능하다.As described above, according to the present invention, a system or method for scanning data using DDR, including the input buffer or output buffer, the data of one of the two data stored or output for one clock to the input buffer or output buffer Because it stores, you don't have to access it again to get the same data, so you can process the data at high speed.
Claims (26)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050071619A KR100674712B1 (en) | 2005-08-05 | 2005-08-05 | Data scan system and the method using ddr |
JP2006161482A JP2007047750A (en) | 2005-08-05 | 2006-06-09 | Data scan system using ddr and method thereof |
US11/428,353 US20070030535A1 (en) | 2005-08-05 | 2006-06-30 | Data scan system and data scan method using ddr |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050071619A KR100674712B1 (en) | 2005-08-05 | 2005-08-05 | Data scan system and the method using ddr |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100674712B1 true KR100674712B1 (en) | 2007-01-25 |
Family
ID=37717369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050071619A KR100674712B1 (en) | 2005-08-05 | 2005-08-05 | Data scan system and the method using ddr |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070030535A1 (en) |
JP (1) | JP2007047750A (en) |
KR (1) | KR100674712B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100861622B1 (en) | 2005-09-12 | 2008-10-07 | 삼성전기주식회사 | A apparatus for transposing data |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI493973B (en) * | 2009-05-08 | 2015-07-21 | Mstar Semiconductor Inc | Digital video demodulation apparatus and associated method |
US8816528B2 (en) | 2009-09-09 | 2014-08-26 | Sundial Power Pods, Llc | Mobile power system |
JP2015186234A (en) * | 2014-03-26 | 2015-10-22 | ソニー株式会社 | Image sensor and electronic apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990015721A (en) * | 1997-08-08 | 1999-03-05 | 윤종용 | Output Buffer for Double Data Rate Semiconductor Devices |
KR20000013034A (en) * | 1998-08-04 | 2000-03-06 | 윤종용 | Address generating circuit of burst-type random access memory device |
KR20000044572A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method and device for driving reading operation in ddr sdram |
JP2001143466A (en) | 1999-11-10 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
US6327216B1 (en) | 1999-02-26 | 2001-12-04 | Micron Technology, Inc. | Full page increment/decrement burst for DDR SDRAM/SGRAM |
KR20050091385A (en) * | 2004-03-12 | 2005-09-15 | 주식회사 하이닉스반도체 | Data align circuit and data align method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6765580B2 (en) * | 2001-02-15 | 2004-07-20 | Sony Corporation | Pixel pages optimized for GLV |
-
2005
- 2005-08-05 KR KR1020050071619A patent/KR100674712B1/en not_active IP Right Cessation
-
2006
- 2006-06-09 JP JP2006161482A patent/JP2007047750A/en active Pending
- 2006-06-30 US US11/428,353 patent/US20070030535A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990015721A (en) * | 1997-08-08 | 1999-03-05 | 윤종용 | Output Buffer for Double Data Rate Semiconductor Devices |
KR20000013034A (en) * | 1998-08-04 | 2000-03-06 | 윤종용 | Address generating circuit of burst-type random access memory device |
KR20000044572A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method and device for driving reading operation in ddr sdram |
US6327216B1 (en) | 1999-02-26 | 2001-12-04 | Micron Technology, Inc. | Full page increment/decrement burst for DDR SDRAM/SGRAM |
US6452867B1 (en) | 1999-02-26 | 2002-09-17 | Micron Technology, Inc. | Full page increment/decrement burst for DDR SDRAM/SGRAM |
JP2001143466A (en) | 1999-11-10 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
KR20050091385A (en) * | 2004-03-12 | 2005-09-15 | 주식회사 하이닉스반도체 | Data align circuit and data align method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100861622B1 (en) | 2005-09-12 | 2008-10-07 | 삼성전기주식회사 | A apparatus for transposing data |
Also Published As
Publication number | Publication date |
---|---|
US20070030535A1 (en) | 2007-02-08 |
JP2007047750A (en) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4644502A (en) | Semiconductor memory device typically used as a video ram | |
US4991110A (en) | Graphics processor with staggered memory timing | |
US6606277B2 (en) | Semiconductor memory device | |
JP4744074B2 (en) | Display memory circuit and display controller | |
US6965980B2 (en) | Multi-sequence burst accessing for SDRAM | |
US5726947A (en) | Synchronous semiconductor memory device suitable for graphic data processing | |
US5319603A (en) | Multiport semiconductor memory device having RAM blocks and SAM blocks | |
US8350832B2 (en) | Semiconductor integrated circuit device for display controller | |
KR100674712B1 (en) | Data scan system and the method using ddr | |
CN102055973A (en) | Memory address mapping method and memory address mapping circuit thereof | |
KR100612414B1 (en) | Image data processing system and method for reading and writing image data | |
JP4337081B2 (en) | Frame memory access method and circuit | |
CN110060643B (en) | Data storage method and data storage system | |
JP2007213055A (en) | Method of transferring frame data using synchronous dynamic random access memory, method of transferring frame data to source driver, and timing control module | |
KR20000039714A (en) | Texture mapping system | |
US8305384B2 (en) | System and method for storing and accessing pixel data in a graphics display device | |
JP2009110600A (en) | Memory access method and memory control device | |
EP0959428B1 (en) | Image processing apparatus, special effect apparatus and image processing method | |
EP2226727A1 (en) | Memory device and memory device control method | |
JP2000268566A (en) | Synchronous type semiconductor storage device | |
JPH09106669A (en) | Synchronous dram and semiconductor memory device | |
JP3288327B2 (en) | Video memory circuit | |
KR20090128813A (en) | Method and apparatus for controlling the data write in graphic memory | |
KR100568539B1 (en) | Display data control circuit, memory for the circuit, and address generating method of the memory | |
EP4379721A1 (en) | Address decoding method, and memory controller and semiconductor memory system using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |