KR100672412B1 - Screen distortion correcting system and method for operating the same - Google Patents
Screen distortion correcting system and method for operating the same Download PDFInfo
- Publication number
- KR100672412B1 KR100672412B1 KR1020040107844A KR20040107844A KR100672412B1 KR 100672412 B1 KR100672412 B1 KR 100672412B1 KR 1020040107844 A KR1020040107844 A KR 1020040107844A KR 20040107844 A KR20040107844 A KR 20040107844A KR 100672412 B1 KR100672412 B1 KR 100672412B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch control
- signal
- control signals
- main capacitor
- signals
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 발명은 화면 왜곡을 최소화하기 위한 것으로, 화면 왜곡을 보상하기 위한 주 커패시터 및 다수개의 부 커패시터들과; 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 출력하는 스위치 제어부와; 상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 부 커패시터들간의 연결을 각각 변경하는 다수개의 스위치들을 포함한다.The present invention is directed to minimizing picture distortion, comprising: a main capacitor and a plurality of sub capacitors for compensating for picture distortion; A switch controller for outputting switch control signals having different duty cycles in response to the horizontal synchronization signal; And a plurality of switches that receive the switch control signals, respectively, and change the connection between the main capacitor and the sub capacitors according to the received switch control signals.
편향회로, 보정 커패시터, 스위치Deflection Circuits, Correction Capacitors, Switches
Description
도 1은 본 발명의 화면 왜곡 보상 시스템를 나타낸 도면1 is a view showing a screen distortion compensation system of the present invention
도 2는 DC 전압이 부가된 파라볼라형 신호의 예를 나타낸 도면2 is a diagram showing an example of a parabolic signal with a DC voltage added thereto;
도 3은 비교기들에서 출력되는 스위치 제어신호들을 나타낸 도면3 is a view showing switch control signals output from comparators;
도 4는 접점들(CP1,CP2,CP3,CP4)에서 검출되는 신호들을 나타낸 도면4 is a diagram illustrating signals detected at the contacts CP1, CP2, CP3, and CP4.
도 5는 도 4의 신호들을 통합한 파형을 나타낸 도면이다.5 is a diagram illustrating a waveform incorporating the signals of FIG. 4.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 스위치 제어부 110 : 포토 커플러10: switch control unit 110: photo coupler
120 : 톱니파 발생부 130,140,150,160 : 비교기120: sawtooth wave generator 130,140,150,160: comparator
R15,R16,R17,R18 : 가변저항 TR1,TR2,TR3,TR4 : 스위치R15, R16, R17, R18: Variable resistors TR1, TR2, TR3, TR4: Switch
C21,C23,C25,C27 : 부 보정 커패시터 Cs : 주 보정 커패시터C21, C23, C25, C27: negative correction capacitor Cs: primary correction capacitor
본 발명은 디스플레이 장치에 관한 것으로, 특히 초슬림형 CRT 디스플레이 장치를 위한 화면 왜곡 보상 시스템 및 그 구동 방법에 관한 것이다.BACKGROUND OF THE
디스플레이 장치의 음극선관(Cathode Ray Tube : CRT)은 R/G/B 전자총에서 방출된 전자를 집속 및 가속시킨 후 섀도우 마스크를 통해 R/G/B 형광면에 충돌시켜 화소를 형성하고, 수직 및 수평 편향코일에 전류를 흘려 2차원 화면을 형성한다. 그러나, 전자총에서 CRT 스크린의 중앙부위까지의 거리와 전자총에서 CRT 스크린의 코너부위까지의 거리간의 편차로 인해 화면 왜곡이 발생한다. 예를 들어, 전자총에서 스크린의 코너부위까지의 거리가 상대적으로 길기 때문에, 스크린 상에서 크로스 헤치(cross-hatch)의 폭이 일정하지 않고 스크린의 코너부위에서의 선명도는 스크린의 중앙부위의 선명도에 비해 떨어진다. 또한, 상술한 거리 편차로 인해 스크린의 코너부위에는 핀 왜곡(pin distortion)이 발생한다. 전자총과 CRT 스크린간의 간격이 좁을수록 상술한 화면 왜곡들은 더 심화된다. 따라서, 이러한 CRT의 단점은 전자총과 CRT 스크린간의 거리를 줄이고 CRT 디스플레이 장치를 초슬림형화 하는데 제약이 된다. The cathode ray tube (CRT) of the display device focuses and accelerates the electrons emitted from the R / G / B electron gun and then collides with the R / G / B fluorescent surface through a shadow mask to form pixels. An electric current flows through the deflection coil to form a two-dimensional screen. However, screen distortion occurs due to a deviation between the distance from the electron gun to the center portion of the CRT screen and the distance from the electron gun to the corner portion of the CRT screen. For example, because the distance from the electron gun to the corner of the screen is relatively long, the width of the cross-hatch on the screen is not constant and the sharpness at the corners of the screen is greater than that of the center of the screen. Falls. In addition, pin distortion occurs at the corners of the screen due to the above-described distance deviation. The narrower the gap between the electron gun and the CRT screen, the more severe the picture distortions described above. Therefore, the disadvantage of such a CRT is to limit the distance between the electron gun and the CRT screen and to make the CRT display device ultra slim.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 전자총에서 CRT 스크린까지의 거리 편차로 인한 화면 왜곡을 최소화하는 화면 왜곡 보상 시스템 및 그 구동 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the prior art, and an object thereof is to provide a screen distortion compensation system and a method of driving the same, which minimize screen distortion due to a distance deviation from an electron gun to a CRT screen.
상기한 기술적 과제를 해결하기 위한 본 발명의 화면 왜곡 보상 시스템는, 화면 왜곡을 보상하기 위한 주 커패시터 및 다수개의 부 커패시터들과; 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 출력하는 스위치 제어부와; 상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 부 커패시터들간의 연결을 각각 변경하는 다수개의 스위치들을 포함한다.According to another aspect of the present invention, there is provided a screen distortion compensation system including: a main capacitor and a plurality of sub capacitors to compensate for screen distortion; A switch controller for outputting switch control signals having different duty cycles in response to the horizontal synchronization signal; And a plurality of switches that receive the switch control signals, respectively, and change the connection between the main capacitor and the sub capacitors according to the received switch control signals.
상기 스위치 제어부는, 상기 수평 동기신호에 동기되는 톱니파 신호 및 수직 동기신호에 동기되는 파라볼라(parabola)형 신호와 비교 DC 전압 신호를 각각 수신하고, 상기 두 신호의 비교 결과에 따라 상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 각각 출력하는 다수개의 비교기와, 상기 수평 동기신호의 펄스 전압을 결합하는 트랜스포머와, 상기 트랜스포머에서 출력된 신호를 상기 톱니파 신호로 변조하는 톱니파 신호 발생부와, 상기 비교기들에 각각 인가되는 상기 수직주기 파라볼라형 신호에 전압레벨이 서로 다른 DC 전압들을 각각 부가하는 다수개의 저항들을 포함한다. The switch control unit receives a sawtooth wave signal synchronized with the horizontal synchronizing signal and a parabola signal synchronized with the vertical synchronizing signal and a comparison DC voltage signal, respectively, and the duty cycle is mutually different according to a comparison result of the two signals. A plurality of comparators for outputting the other switch control signals, a transformer for coupling the pulse voltage of the horizontal synchronizing signal, a sawtooth signal generator for modulating the signal output from the transformer into the sawtooth signal, and the comparators And a plurality of resistors respectively adding DC voltages having different voltage levels to the vertical period parabolic signals to be applied.
상기 스위치 각각은 턴-온 될 때 해당 부 커패시터들을 병렬로 연결시키고, 상기 병렬 연결된 부 커패시터들을 상기 주 커패시터와 병렬로 연결시킨다. 그리고, 상기 스위치 각각은 턴-오프 될 때, 해당 부 커패시터들은 오프 된다Each of the switches connects corresponding sub capacitors in parallel when turned on, and connects the parallel connected sub capacitors in parallel with the main capacitor. And, when each of the switches is turned off, the corresponding subcapacitors are turned off.
본 발명의 다른 형태의 화면 왜곡 보상 시스템는, 전체화면의 왜곡을 보상하기 위한 주 커패시터와; 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 커패시터들과; 전압레벨이 서로 다른 DC 전압들이 각각 부가된 수직주기 파라볼라형 신호들과 수평주기 톱니파 신호를 근거로 펄스 폭이 서로 다른 스위치 제어신호들을 출력하는 다수개의 비교기들과; 상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 영역별 부 커패시터들간의 연결을 각각 변경하는 다수개의 스위치들을 포함한다. Another aspect of the present invention relates to a screen distortion compensation system, comprising: a main capacitor for compensating for distortion of an entire screen; A plurality of subcapacitors for compensating for distortion in each area of the screen; A plurality of comparators for outputting switch control signals having different pulse widths based on vertical period parabolic signals and horizontal period sawtooth signal to which DC voltages having different voltage levels are added; And a plurality of switches for receiving the switch control signals, respectively, and changing the connection between the main capacitor and the sub capacitors for each region according to the received switch control signals.
상기 비교기 각각은 상기 수직주기 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력한다. 상기 비교기는 상기 DC 전압의 레벨이 높을수록 펄스 폭이 넓은 상기 스위치 제어신호를 생성하고, 상기 DC 전압의 레벨이 낮을수록 펄스 폭이 좁은 상기 스위치 제어신호를 생성한다. Each of the comparators outputs the switch control signals having different pulse widths according to the levels of the DC voltages added to the vertical period parabolic signals. The comparator generates the switch control signal having a wider pulse width as the level of the DC voltage is higher, and generates the switch control signal having a narrower pulse width as the level of the DC voltage is lower.
본 발명의 화면 왜곡 보상 시스템 구동방법은, 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 생성하는 단계와; 상기 스위치 제어신호들을 다수개의 스위치들에 각각 전송하는 단계와; 상기 전송된 스위치 제어신호들에 따라 상기 스위치들에 연결된 주 커패시터 및 다수개의 부 커패시터들간의 연결을 변경하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of driving a screen distortion compensation system, the method comprising: generating switch control signals having different duty cycles in response to a horizontal synchronization signal; Transmitting the switch control signals to a plurality of switches, respectively; Changing a connection between a main capacitor and a plurality of sub capacitors connected to the switches according to the transmitted switch control signals.
상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 생성하는 단계는, 상기 수평 동기신호에 동기되는 톱니파 신호를 생성하는 단계와; 전압레벨이 서로 다른 DC 전압들이 각각 부가된 수직주기 파라볼라(parabola)형 신호들을 생성하는 단계와; 상기 톱니파 신호 및 상기 수직주기 파라볼라형 신호들을 근거로 하여 상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 생성하는 단계를 포함한다. The generating of the switch control signals having different duty cycles may include: generating a sawtooth wave signal synchronized with the horizontal synchronization signal; Generating vertical period parabola type signals to which DC voltages having different voltage levels are added, respectively; Generating the switch control signals having different duty cycles based on the sawtooth signal and the vertical period parabolic signals.
본 발명의 다른 형태의 화면 왜곡 보상 시스템 구동방법은, 수평 동기신호에 동기되는 톱니파 신호를 생성하는 단계와; 전압레벨이 서로 다른 DC 전압들이 각각 부가된 수직주기 파라볼라형 신호들을 생성하는 단계와; 상기 톱니파 신호 및 상기 수직주기 파라볼라형 신호들을 근거로 펄스 폭이 서로 다른 스위치 제어신호들을 출력하는 단계와; 전체화면의 왜곡을 보상하기 위한 주 커패시터와 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 커패시터들간의 연결을 상기 스위치 제어신호들에 따라 변경하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving a screen distortion compensation system, the method comprising: generating a sawtooth signal synchronized with a horizontal synchronization signal; Generating vertical period parabolic signals to which DC voltages having different voltage levels are added, respectively; Outputting switch control signals having different pulse widths based on the sawtooth signal and the vertical period parabolic signals; And changing the connection between the main capacitor for compensating for the distortion of the entire screen and the plurality of subcapacitors for compensating for the distortion per region of the screen according to the switch control signals.
펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 단계는, 상기 수직주기 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 단계를 포함한다. The outputting of the switch control signals having different pulse widths may include outputting the switch control signals having different pulse widths according to the levels of the DC voltages added to the vertical period parabolic signals.
상기 주 커패시터와 상기 부 커패시터들간의 연결을 변경하는 단계는, 상기 출력되는 스위치 제어신호가 '하이' 레벨일 때, 해당 부 커패시터들을 병렬로 연결시키고, 상기 병렬 연결된 부 커패시터들을 상기 주 커패시터와 병렬로 연결시키는 단계와, 상기 출력되는 스위치 제어신호가 '로우' 레벨일 때, 해당 부 커패시터들을 직렬로 연결시키고, 상기 직렬 연결된 부 커패시터들을 상기 주 커패시터와 병렬로 연결시키는 단계를 포함한다. The changing of the connection between the main capacitor and the sub capacitors may include connecting the corresponding sub capacitors in parallel when the output switch control signal is at a 'high' level, and paralleling the parallel connected sub capacitors with the main capacitor. And connecting the corresponding subcapacitors in series and connecting the series connected subcapacitors in parallel with the main capacitor when the output switch control signal is at a 'low' level.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 화면 왜곡 보상 시스템의 예를 나타낸 도면이다. 도 1에 도시된 바와 같이, 본 발명의 화면 왜곡 보상 시스템는 스위치 제어부(10)를 포함한다. 상기 스위치 제어부(10)는 수평동기신호(H-SYNC)와 수직주기 파라볼라(parabola)형 전압을 수신하고, 듀티 사이클(duty cycle)이 서로 다른 스위치 제어신호들을 출력한다. 듀티 사이클이란, 반복되는 온(on) 시간과 오프(off) 시간의 비를 말한다. 상기 스위치 제어부(10)는 수평펄스 결합 트랜스포머(Horizontal Pulse Transformer; HPT), 톱니파 발생부(120), 포토커플러(110), 다수개의 비교기(130,140,150,160)를 포함한다. 1 is a diagram illustrating an example of a screen distortion compensation system according to the present invention. As shown in FIG. 1, the screen distortion compensation system of the present invention includes a
상기 수평펄스 결합 트랜스포머(HPT)는 상기 수평 동기신호를 수신하고, 상기 수신된 수평 동기신호의 전압 크기를 결합시켜 출력한다. 상기 톱니파 발생부(120)는 상기 수평펄스 결합 트랜스포머(HPT)에서 출력된 신호를 수신하고, 상기 수신된 신호를 톱니파형의 신호로 변조시킨다. 상기 톱니파 신호의 주기는 상기 수평 동기신호의 주기와 일치한다. The horizontal pulse coupling transformer (HPT) receives the horizontal synchronizing signal, and combines and outputs the voltage magnitude of the received horizontal synchronizing signal. The
상기 포토커플러(110)의 발광 다이오드는 수직 동기신호(V-SYNC)와 동기되는 파라볼라(parabola)형 신호를 수신하고, 상기 수신된 파라볼라형 신호를 광신호로 변환한 후 출력한다. 상기 포토커플러(110)의 포토트랜지스터는 상기 발광 다이오드로부터 광신호를 수신하고, 상기 수신된 광신호를 전기 신호로 복원한다. 여기서, 상기 포토커플러(110)는 입출력간의 전기적 절연을 위해 사용된다. The light emitting diode of the
상기 포토커플러(110)의 포토트랜지스터에 수신된 신호는 다수개의 콘덴서(CN1,CN2,CN3,CN4)와 다수개의 저항(R11,R12,R13,R14)을 거쳐 상기 비교기들(130,140,150,160)의 +단자에 각각 입력된다. 도 2는 DC 전압이 부가된 상기 수직주기 파라볼라형 신호의 예를 나타낸 도면이다. 도 2에 도시된 바와 같이 상기 DC 전압이 부가된 수직주기 파라볼라형 신호의 레벨은 상기 DC 전압의 레벨에 따라 달라진다. 상기 DC 전압은 상기 수평펄스 결합 트랜스포머(HPT)에서 출력된 펄스를 다이오드(D1)와 커패시커(C30)로 정류한 전압이다. 다수개의 가변 저항들(R15,R16,R17,R18)은 상기 DC 전압을 제공받고, 상기 비교기들(130,140,150,160)에 각각 입력되는 상기 파라볼라형 신호에 서로 다른 레벨의 DC 전압들을 각각 부가한 다. 예를 들어, 상기 가변 저항(R15)은 상기 비교기(130)에 입력되는 상기 파라볼라형 신호에 가장 높은 레벨의 DC 전압을 부가하고, 상기 가변 저항(R16)은 상기 비교기(140)에 입력되는 상기 파라볼라형 신호에 두 번째로 높은 레벨의 DC 전압을 부가한다. 그리고, 상기 가변 저항(R17)은 상기 비교기(150)에 입력되는 상기 파라볼라형 신호에 세 번째 레벨의 DC 전압을 부가하고, 상기 가변 저항(R18)은 상기 비교기(160)에 입력되는 상기 파라볼라형 신호에 네 번째 레벨의 DC 전압을 부가한다. 상기 가변 저항들(R15,R16,R17,R18)은 상기 수평펄스 결합 트랜스포머(HPT)와 연결되어 상기 수평펄스 결합 트랜스포머(HPT)에서 출력된 펄스를 다이오드(D1)와 커패시터(C30)로 정류한 DC 전압을 제공받는다.The signal received by the phototransistor of the
상기 비교기들(130,140,150,160)은 -단자를 통해 상기 톱니파 신호를 각각 수신하고, +단자를 통해 서로 다른 레벨의 상기 DC 전압들이 각각 부가된 상기 수직주기 파라볼라형 신호들을 각각 수신한다. 상기 비교기들(130,140,150,160)은 상기 수신된 톱니파 신호와 상기 수직주기 파라볼라형 신호들을 각각 비교하고, 이 두 신호들에 근거하는 펄스 형태의 스위치 제어신호들(CS1,CS2,CS3,CS4)을 각각 출력한다. 도 3에 도시된 바와 같이, 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)의 펄스 폭은 상기 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 달라진다. 예를 들어, 상기 비교기(130)에 입력된 상기 파라볼라형 신호에 부가된 상기 DC 전압의 레벨이 가장 높은 경우에 상기 비교기(130)는 펄스 폭이 가장 큰 상기 스위치 제어신호(CS1)를 출력하고, 상기 비교기(160)에 입력되는 상기 파라볼라형 신호에 부가된 상기 DC 전압의 레벨이 가장 낮은 경우에 상기 비교기(160)는 펄스 폭이 가장 작은 상기 스위치 제어신호(CS4)를 출력한다. 상기 비교기(130,140,150,160)들에 입력된 상기 DC 전압들의 레벨은 서로 다르기 때문에 상기 비교기들(130,140,150,160)에서 출력되는 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)의 펄스 폭은 서로 다르다. 상기 비교기들(130,140,150,160)에서 출력된 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)은 다수개의 스위치들(TR1,TR2,TR3,TR4)에 각각 입력된다. The
상기 스위치들(TR1,TR2,TR3,TR4)은 전계효과 트랜지스터들이다. 상기 스위치들(TR1,TR2,TR3,TR4)은 전체화면의 왜곡을 보상하기 위한 주 보정 커패시터(또는 S-커패시터)(Cs)와 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 보정 커패시터들과 연결된다. 예를 들어, 상기 스위치(TR1)는 드레인을 통해 부 보정 커패시터(C21)와 연결되고, 상기 부 보정 커패시터(C21)는 상기 주 보정 커패시터(Cs)와 병렬로 연결된다. 상기 스위치(TR2)는 드레인을 통해 부 보정 커패시터(C23)와 연결되고, 상기 스위치(TR3)는 드레인을 통해 부 보정 커패시터(C25)와 연결된다. 그리고, 상기 스위치(TR4)는 드레인을 통해 부 보정 커패시터(C27)와 연결된다. 상기 부 보정 커패시터(C23,C25,C27) 각각은 상기 주 보정 커패시터(Cs)와 병렬로 연결된다. The switches TR1, TR2, TR3 and TR4 are field effect transistors. The switches TR1, TR2, TR3, and TR4 include a main correction capacitor (or S-capacitor) Cs for compensating for distortion of the entire screen, and a plurality of sub-correction capacitors for compensating distortion for each region of the screen. Connected. For example, the switch TR1 is connected to the negative correction capacitor C21 through a drain, and the negative correction capacitor C21 is connected in parallel with the main correction capacitor Cs. The switch TR2 is connected to the negative correction capacitor C23 through a drain, and the switch TR3 is connected to the negative correction capacitor C25 through a drain. The switch TR4 is connected to the negative correction capacitor C27 through a drain. Each of the sub correction capacitors C23, C25, and C27 is connected in parallel with the main correction capacitor Cs.
상기 부 보정 커패시터들은 화면의 영역별 왜곡을 방지하기 위해 사용된다. 예를 들어, 상기 부 보정 커패시터(C21)는 상기 주 보정 커패시터(Cs)와 함께 화면의 중앙 좌우측 영역에서의 왜곡을 보정하고, 상기 부 보정 커패시터(C23)는 상기 중앙 영역의 다음 좌우측 영역에서의 왜곡을 보정하고, 상기 부 보정 커패시터 (C25)는 상기 중앙 영역의 그 다음 좌우측 영역에서의 왜곡을 보정하고, 상기 부 보정 커패시터(C27)는 화면의 좌우측 가장자리 영역에서의 왜곡을 보정한다. The sub-correction capacitors are used to prevent area-specific distortion of the screen. For example, the sub-correction capacitor C21 corrects the distortion in the center left and right areas of the screen together with the main correction capacitor Cs, and the sub-correction capacitor C23 in the next left and right areas of the center area. The distortion is corrected, the sub correction capacitor C25 corrects the distortion in the next left and right areas of the center area, and the sub correction capacitor C27 corrects the distortion in the left and right edge areas of the screen.
도 4는 상기 스위치들(TR1,TR2,TR3,TR4)의 출력단(CP1,CP2,CP3,CP4)에서 검출되는 신호들을 나타낸다. 도 4를 참조하면, 상기 스위치(TR1)의 게이트에 인가되는 상기 스위치 제어신호(CS1)가 '하이' 레벨일 때 상기 스위치(TR1)는 '온' 상태가 된다. 이때, 상기 부 보정 커패시터(C21)는 상기 주 커패시터(Cs)와 병렬로 연결되고 출력단(CP1)의 전위는 T1-T4 구간에서 최소가 된다. T5 구간에서 상기 스위치(TR1)에 인가되는 상기 스위치 제어신호(CS1)가 '로우' 레벨이므로 상기 스위치(TR1)는 '오프' 상태가 된다. 따라서, 상기 출력단(CP1)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP1)의 전위가 하강하게 되고 T7 구간에 이르면 상기 주 커패시터(Cs)의 방전 전위가 상기 부 보정 커패시터(C21)의 충전 전위보다 낮아지게 되므로 상기 스위치(TR1)에 연결된 다이오드는 '온' 되며 T7-T10 구간에서 상기 부 보정 커패시터(C21)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 따라서, 상기 출력단(CP1)의 전위는 다시 최소가 된다. 4 illustrates signals detected at output terminals CP1, CP2, CP3, and CP4 of the switches TR1, TR2, TR3, and TR4. Referring to FIG. 4, when the switch control signal CS1 applied to the gate of the switch TR1 has a high level, the switch TR1 is turned on. In this case, the negative correction capacitor C21 is connected in parallel with the main capacitor Cs, and the potential of the output terminal CP1 becomes minimum in the T1-T4 section. In the T5 section, since the switch control signal CS1 applied to the switch TR1 is at a 'low' level, the switch TR1 is in an 'off' state. Therefore, the potential of the output terminal CP1 rises. From the T6 section, the potential of the output terminal CP1 drops and when the T7 section reaches, the discharge potential of the main capacitor Cs is lower than the charging potential of the negative correction capacitor C21, so that the diode connected to the switch TR1. Is 'on' and the sub-compensation capacitor C21 is connected in parallel with the main capacitor Cs in the period T7-T10. Therefore, the potential of the output terminal CP1 becomes minimum again.
T1-T3 구간에서 상기 스위치(TR2)의 게이트에 인가되는 상기 스위치 제어신호(CS2)는 '하이' 레벨이므로, 상기 스위치(TR2)는 '온' 상태가 되고 상기 부 보정 커패시터(C23)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 이때, 출력단(CP2)의 전위는 최소이다. T4-T5 구간에서 상기 스위치(TR2)에 인가되는 상기 스위치 제어신호(CS2)가 '로우' 레벨이므로 상기 스위치(TR2)는 '오프' 상태가 되고, 상기 출력단(CP2)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP2)의 전위가 하 강하게 되고 T8 구간에 이르면 상기 주 커패시터(Cs)의 방전 전위가 상기 부 보정 커패시터(C23)의 충전 전위보다 낮아지게 되므로 상기 스위치(TR2)에 연결된 다이오드는 '온' 되며 T8-T10 구간에서 상기 부 보정 커패시터(C23)는 상기 주 커패시터(Cs)와 병렬로 연결된다.Since the switch control signal CS2 applied to the gate of the switch TR2 in the period T1-T3 is 'high' level, the switch TR2 is in an 'on' state and the negative correction capacitor C23 is It is connected in parallel with the main capacitor (Cs). At this time, the potential of the output terminal CP2 is minimum. In the period T4-T5, since the switch control signal CS2 applied to the switch TR2 is at a 'low' level, the switch TR2 is in an 'off' state, and the potential of the output terminal CP2 is increased. . From the T6 section, the potential of the output terminal CP2 drops and when the T8 section reaches the discharge potential of the main capacitor Cs lower than the charging potential of the negative correction capacitor C23, the diode connected to the switch TR2. Is 'ON' and the sub-compensation capacitor C23 is connected in parallel with the main capacitor Cs in the period T8-T10.
T1-T2 구간에서 상기 스위치(TR3)의 게이트에 인가되는 상기 스위치 제어신호(CS3)가 '하이' 레벨이므로 상기 스위치(TR3)는 '온' 상태가 되고 상기 부 보정 커패시터(C25)는 상기 주 커패시터(Cs)와 병렬로 연결된다. T3-T5 구간에서 상기 스위치(TR3)에 인가되는 상기 스위치 제어신호(CS3)가 '로우' 레벨이므로 상기 스위치(TR3)는 '오프' 상태가 되고, 상기 출력단(CP3)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP3)의 전위가 하강하게 되고 T9 구간에 이르면 상기 주 커패시터(Cs)의 방전 전위가 상기 부 보정 커패시터(C25)의 충전 전위보다 낮아지게 되므로 상기 스위치(TR3)에 연결된 다이오드는 '온' 되며 T9-T10 구간에서 상기 부 보정 커패시터(C25)는 상기 주 커패시터(Cs)와 병렬로 연결된다. In the period T1-T2, since the switch control signal CS3 applied to the gate of the switch TR3 is at a 'high' level, the switch TR3 is in an 'on' state, and the sub correction capacitor C25 is in the main state. It is connected in parallel with the capacitor (Cs). In the period T3-T5, since the switch control signal CS3 applied to the switch TR3 is at a 'low' level, the switch TR3 is in an 'off' state, and the potential of the output terminal CP3 is increased. . From the T6 section, the potential of the output terminal CP3 drops and when the T9 section reaches the discharge potential of the main capacitor Cs is lower than the charging potential of the negative correction capacitor C25, so that the diode connected to the switch TR3. Is 'on' and the sub-compensation capacitor C25 is connected in parallel with the main capacitor Cs in the period T9-T10.
T1 구간에서 상기 스위치(TR4)의 게이트에 인가되는 상기 스위치 제어신호(CS4)가 '하이' 레벨이므로 상기 스위치(TR4)는 '온' 상태가 되고 상기 부 보정 커패시터(C27)는 상기 주 커패시터(Cs)와 병렬로 연결된다. T2-T5 구간에서 상기 스위치(TR4)에 인가되는 상기 스위치 제어신호(CS4)가 '로우' 레벨이므로 상기 스위치(TR4)는 '오프' 상태가 되고, 상기 출력단(CP4)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP4)의 전위가 하강하게 되고 T10 구간에 이르면 상기 주 커패시터(Cs)의 방전 전위가 상기 부 보정 커패시터(C27)의 충전 전위보다 낮아지게 되므로 상기 스위치(TR4)에 연결된 다이오드는 '온' 되며 상기 부 보정 커패시터(C27)는 상기 주 커패시터(Cs)와 병렬로 연결된다. In the T1 section, since the switch control signal CS4 applied to the gate of the switch TR4 is at a 'high' level, the switch TR4 is in an 'on' state, and the sub correction capacitor C27 is connected to the main capacitor ( Connected in parallel with Cs). In the period T2-T5, since the switch control signal CS4 applied to the switch TR4 is at a 'low' level, the switch TR4 is in an 'off' state, and the potential of the output terminal CP4 is increased. . From the T6 section, the potential of the output terminal CP4 drops, and when the T10 section reaches, the discharge potential of the main capacitor Cs becomes lower than the charging potential of the negative correction capacitor C27, so that the diode connected to the switch TR4. Is 'on' and the negative correction capacitor C27 is connected in parallel with the main capacitor Cs.
T1 구간에서 상기 스위치들(TR1,TR2,TR3,TR4) 모두가 '온' 상태가 될 때, 상기 부 보정 커패시터들(C21,C23,C25,C27)은 서로 병렬로 연결되고 상기 병렬 연결된 부 보정 커패시터들(C21,C23,C25,C27)은 상기 주 보정 커패시터(Cs)와 병렬로 연결된다. T5-T6 구간에서 상기 스위치들(TR1,TR2,TR3,TR4) 모두가 '오프' 상태가 될 때, 상기 부 보정 커패시터들(C21,C23,C25,C27)은 서로 병렬로 연결되지 않고 상기 부 보정 커패시터들(C21,C23,C25,C27) 각각은 상기 주 보정 커패시터(Cs)와 병렬로 연결되지 않는다. When all of the switches TR1, TR2, TR3, and TR4 are in an 'on' state in the T1 section, the negative correction capacitors C21, C23, C25, and C27 are connected in parallel to each other and the negative correction connected in parallel. Capacitors C21, C23, C25, and C27 are connected in parallel with the main correction capacitor Cs. When all of the switches TR1, TR2, TR3, and TR4 are in an 'off' state in a period T5-T6, the negative correction capacitors C21, C23, C25, and C27 are not connected in parallel to each other. Each of the correction capacitors C21, C23, C25, and C27 is not connected in parallel with the main correction capacitor Cs.
도 5는 상기 출력단들(CP1,CP2,CP3,CP4)에서의 신호들을 통합한 파형을 나타낸다. 도 5에서 보여진 신호는 CRT의 에노드에 인가되어 화면에서 발생하는 왜곡들을 보상한다. 5 shows a waveform incorporating signals from the output terminals CP1, CP2, CP3 and CP4. The signal shown in FIG. 5 is applied to the anode of the CRT to compensate for distortions occurring in the screen.
본 발명은 상술한 구성에 한정되지 않고 비교기들과 스위치들의 개수, 주 보정 커패시터와 부 보정 커패시터들의 연결관계는 다양하게 변경될 수 있다. 또한 본 발명은 TV에 사용되는 브라운관뿐만 아니라 유사한 왜곡 현상이 발생하는 모니터들에서도 적용될 수 있다.The present invention is not limited to the above-described configuration, and the number of comparators and switches, the connection relationship between the main correction capacitor and the sub correction capacitor can be variously changed. In addition, the present invention can be applied not only to CRTs used in TVs but also to monitors in which similar distortion occurs.
이상 상술한 바와 같이, 본 발명은 턴-온 되는 시간이 서로 다른 다수개의 스위치를 이용하여 주 보정 커패시터(S-커패시터)와 화면 영역별로 할당된 부 보정 커패시터들의 연결관계를 제어함으로써, 선형성 왜곡 및 내부 핀 왜곡을 보상할 수 있다. 따라서, CRT 디스플레이 장치를 초슬림화 시킬 수 있다.As described above, the present invention controls the connection relationship between the main correction capacitor (S-capacitor) and the sub correction capacitors allocated for each screen region by using a plurality of switches having different turn-on times, thereby reducing linearity distortion and Internal pin distortion can be compensated for. Therefore, the CRT display device can be made ultra slim.
이상에서 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야 한다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
Claims (21)
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040107844A KR100672412B1 (en) | 2004-12-17 | 2004-12-17 | Screen distortion correcting system and method for operating the same |
BRPI0517212-8A BRPI0517212A (en) | 2004-12-17 | 2005-07-19 | compensation circuit and method of operation |
CN2005800467304A CN101390378B (en) | 2004-12-17 | 2005-07-19 | Bias circuit and method for operating the same |
EP05761299A EP1836839A4 (en) | 2004-12-17 | 2005-07-19 | Bias circuit and method for operating the same |
PCT/KR2005/002324 WO2006065013A2 (en) | 2004-12-17 | 2005-07-19 | Bias circuit and method for operating the same |
TW094125179A TWI268099B (en) | 2004-12-17 | 2005-07-25 | Bias circuit and method for operating the same |
US11/192,105 US7541754B2 (en) | 2004-12-17 | 2005-07-29 | Bias circuit and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040107844A KR100672412B1 (en) | 2004-12-17 | 2004-12-17 | Screen distortion correcting system and method for operating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060068904A KR20060068904A (en) | 2006-06-21 |
KR100672412B1 true KR100672412B1 (en) | 2007-01-24 |
Family
ID=37163150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040107844A KR100672412B1 (en) | 2004-12-17 | 2004-12-17 | Screen distortion correcting system and method for operating the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100672412B1 (en) |
CN (1) | CN101390378B (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980042371A (en) * | 1996-11-25 | 1998-08-17 | 구자홍 | Horizontal ESC correction circuit |
KR19980043936U (en) * | 1996-12-26 | 1998-09-25 | 배순훈 | S compensation capacitor switching protection circuit for monitor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164388A (en) * | 1996-11-25 | 1998-06-19 | Lg Electron Inc | Horizontal s-shaped correction circuit |
AU5600198A (en) * | 1997-12-12 | 1999-07-05 | Thomson Licensing S.A. | Display driver apparatus |
EP0997867A4 (en) * | 1998-05-22 | 2005-08-24 | Matsushita Electric Ind Co Ltd | Crt display image horizontal distortion correction device |
US6486618B1 (en) * | 2001-09-28 | 2002-11-26 | Koninklijke Philips Electronics N.V. | Adaptable inverter |
KR100571219B1 (en) * | 2003-01-08 | 2006-04-13 | 엘지전자 주식회사 | Digital convergence device based on 3-d virtual screen of video display system |
-
2004
- 2004-12-17 KR KR1020040107844A patent/KR100672412B1/en not_active IP Right Cessation
-
2005
- 2005-07-19 CN CN2005800467304A patent/CN101390378B/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980042371A (en) * | 1996-11-25 | 1998-08-17 | 구자홍 | Horizontal ESC correction circuit |
KR19980043936U (en) * | 1996-12-26 | 1998-09-25 | 배순훈 | S compensation capacitor switching protection circuit for monitor |
Also Published As
Publication number | Publication date |
---|---|
CN101390378B (en) | 2011-02-02 |
KR20060068904A (en) | 2006-06-21 |
CN101390378A (en) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI105631B (en) | A pad distortion correction circuit including log wing distortion compensation | |
US4761586A (en) | Linearity correction for multiple frequency video apparatus | |
KR100672412B1 (en) | Screen distortion correcting system and method for operating the same | |
US4709193A (en) | S-capacitance switching circuit for a video display | |
KR920007156B1 (en) | Horizontal output circuit | |
KR19980035718A (en) | Dynamic focus circuit of multi-sync monitor | |
KR100751394B1 (en) | Screen distortion correcting system circuit and method for operating the same | |
US6297861B1 (en) | Images adjusting circuit of display monitor | |
US7541754B2 (en) | Bias circuit and method for operating the same | |
KR20010013971A (en) | Horizontal deflection circuit | |
EP1135927B1 (en) | Dynamic s-correction | |
JPH0374996B2 (en) | ||
KR100799942B1 (en) | A video display deflection apparatus | |
KR100194082B1 (en) | Vertical Pin Cushion Correction Circuit of Cathode Ray Tube | |
KR100226692B1 (en) | A dynamic focusing circuit of a monitor being separated high voltage section from horizontal deflection section | |
EP0870398B1 (en) | Diode modulator generating a line s-correction | |
KR19980027703A (en) | Horizontal return time adjustment pulse generation circuit of display device | |
US6605909B2 (en) | Dynamic horizontal linearity correction | |
KR20010014054A (en) | Horizontal deflection circuit | |
KR100270972B1 (en) | A vertical size control circuit of a monitor | |
JP3360454B2 (en) | High voltage generation circuit | |
KR920000912Y1 (en) | High voltage stabilization circuit | |
US6703800B2 (en) | Circuit for generating a dynamic focusing voltage for a picture tube | |
KR20020020361A (en) | A circuit for compensating a broad-band switching drive in a video display system | |
KR19980031639A (en) | Dynamic focusing circuit of the monitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |