KR100671870B1 - 플래시 디스크의 전원공급회로 - Google Patents

Abstract

본 발명은 전원 공급 회로에 있어서, 외부에서 입력된 전원의 노이즈를 차단하는 제 1, 2 비드; 상기 제 1, 2 비드와 연결 접속되어 노이즈가 차단된 전원이 입력되고, 입력된 전원을 정류하여 맥류를 출력하는 브리지 다이오드; 상기 브리지 다이오드의 출력단인 d접점에 입력핀이 연결되어 정류된 맥류가 입력되고, 출력핀을 통해 플래시 디스크 내부의 집적회로로 소정의 정전압을 출력하는 정전압 레귤레이터용 집적회로; 상기 집적회로의 출력핀에 캐소드 단이 연결 접속된 제너 다이오드; 상기 제너다이오드의 애노드 단과 접지 사이에 연결된 제 2 저항; 상기 제너다이오드와 제 2 저항이 만나는 E접점에 게이트단이 연결 접속되고, 상기 브리지다이오드의 출력단인 d접점에 T2 단이 연결접속되고, T1 단은 접지된 트라이액; 상기 집적회로의 출력핀에 연결되어, 집적회로에서 출력된 전압의 노이즈를 차단하는 제 3 비드; 및 상기 접지단에 연결된 제 4 비드로 구성되고, 상기 집적회로의 산출 전압이 약 5.6V 이상이면 상기 제너다이오드가 도통되어 트라이액의 게이트 단으로 전류가 입력되어 상기 트라이액의 T1단과 T2단을 도통시켜, 전원출력단을 통해 출력되는 전원을 제로볼트로 유지시킴으로써 정전압 레귤레이터용 집적회로를 통해 플래시 디스크 내부의 집적회로로 출력되는 전압을 일정하게 해주어 플래시 디스크 내부의 집적회로에 손상을 최소화할 수 있다.

Description

플래시 디스크의 전원공급회로{Power supply circuit of flash disk}

도 1은 종래 기술에 따른 메모리의 전원공급회로이고,

도 2는 본 발명에 따른 플래시 디스크의 전원공급 회로이고,

도 3은 본 발명에 따른 플래시 디스크의 내부 회로도이다.

*도면의 주요 부분에 대한 부호의 설명*

L1 - L4: 비드 D1 - D4: 다이오드

F: 퓨즈 TRIAC: 트라이액

C1 - C3: 캐패시터 ZD: 제너다이오드

R1 - R2: 저항 U: 집적회로

본 발명은 플래시 디스크의 전원공급회로에 관한 것으로, 보다 구체적으로는 제너다이오드 및 트라이액을 더 구비함으로써 플래시 디스크 내부에 구비된 TTL 등의 집적회로가 짧은 전압 스파이크 및 순간 과전류에 의하여 쉽게 손상되는 것을 방지한 플래시 디스크의 전원공급회로에 관한 것이다.

일반적인 리드/라이트가 가능한 메모리의 전원 공급 회로로, NAND MEMORY의 전원공급회로는 도 1에 도시된 바와 같이 전원전압 인가부(40), 전원전압 스위칭 회로부(30), 전원전압 공급부(20), 제어부(10)로 구성되어 있다.

난드 메모리(NAND MEMORY)은 리드 동작에서는 NAND MEMORY의 디코더 및 셀(cell)에 전원 전압(Vcc)을 공급하고, 라이트 동작에서는 고전원전압(Vpp)을 공급하는 전원전압 공급회로를 사용하고 있다.

전원전압 인가부(40)는 NAND MEMORY의 라이트 동작시 셀의 게이트 및 디코더(미도시)에 고전원전압(Vpp)을 인가하고 리드 동작시 전원전압(Vcc)을 인가한다.

전원전압 스위칭 회로부(30)는 NAND MEMORY의 라이트 동작시 셀의 게이트 및 디코더에 고전원전압(Vpp)을 인가하도록 전원전압 인가부(40)를 제어하고 리드 동작시에는 전원전압(Vcc)을 인가하도록 전원전압 인가부(40)를 제어한다.

전원전압 공급부(20)는 NAND MEMORY의 리드 동작시 전원전압 스위칭 회로부(30)에 전원전압(Vcc)을 공급하고, NAND MEMORY의 라이트 동작 시에는 고전원전압(Vpp)을 공급한다.

제어부(10)는 NAND MEMORY의 리드 동작시 전원전압 스위칭 회로부(30)에 전원전압(Vcc)을 공급하도록 전원전압 공급부(20)를 제어하고, NAND MEMORY의 라이트 동작 시에는 전원전압 스위칭 회로부(30)로 고전원전압(Vpp)을 공급하도록 전원전압 공급부(20)를 제어한다.

제어부(10)는 출력 노드(Nd6)의 신호가 '로직 로우'일 때 고전원전압(Vpp)을 노드(Nd5)로 전송하는 PMOS 트랜지스터(P7)와, 노드(Nd5)의 신호가 '로직 로우'일 때 고전원전압(Vpp)을 출력 노드(Nd6)로 전송하는 PMOS 트랜지스터(P8)와, 고전원전압 검출신호(Vpp_DET)를 수신하여 반전된 신호를 발생하는 인버터(INV2)와, 인버터(INV2)의 출력 신호를 수신하여 반전된 신호를 발생하는 인버터(INV3)와, 인버터(INV2)의 출력 신호와 인버터(INV3)의 출력 신호를 각각 수신하여 노드(Nd5)의 신호와 출력 노드(Nd6)의 신호를 접지(Vss)로 방전시키는 NMOS 트랜지스터(N3)(N4)로 구성되어 있다.

전원전압 공급부(20)는 제어부(10)의 출력 노드(Nd6)의 신호가 '로직 로우'일 때(NAND MEMORY의 리드 동작시) 전원전압 스위칭 회로부(30)의 풀업 노드(Nd1)로 전원 전압(Vcc)을 전송하는 PMOS 트랜지스터(P3)와, 상기 제어부(10)의 인버터(INV2)의 출력 신호가 '로직 로우'일 때(NAND MEMORY이 라이트 동작시) 상기 전원전압 스위칭 회로부(30)의 풀업 노드(Nd1)로 고전원전압(Vpp)을 전송하는 PMOS 트랜지스터(P4)로 구성되어 있다.

전원전압 스위칭 회로부(30)는 제 1 출력 노드(Nd3)의 신호가 '로직 로우'일 때 노드(Nd1)의 신호를 제 2 출력 노드(Nd2)로 전송하는 PMOS 트랜지스터(P1)와, 제 2 출력 노드(Nd2)의 신호가 '로직 로우'일 때 노드(Nd1)의 신호를 제 1 출력 노드(Nd3)로 전송하는 PMOS 트랜지스터(P2)와, 제어 신호(WTROM)를 수신하여 반전된 신호를 발생하는 인버터(INV1)와, 인버터(INV1)의 출력 신호와 상기 제어 신호(WTROM)를 각각 수신하여 제 2 출력 노드(Nd2)의 신호와 상기 제 1 출력 노드(Nd3)의 신호를 접지(Vss)로 방전시키는 NMOS 트랜지스터(N1)(N2)로 구성되어 있다.

마지막으로, 전원전압 인가부(40)는 상기 전원전압 스위칭 회로부(30)의 제 1 출력 노드(Nd3)의 신호가 '로우'일 때(NAND MEMORY의 라이트 동작시) 고전원전압(Vpp)을 셀의 게이트 및 디코더에 인가하는 PMOS 트랜지스터(P5)와, 전원전압 스위칭 회로부(30)의 제 2 출력 노드(Nd2)의 신호가 '로우'일 때(NAND MEMORY의 리드 동작시) 전원전압(Vcc)을 셀의 게이트 및 디코더에 인가하는 PMOS 트랜지스터(P6)로 구성되어 있다.

그러나, 이와 같이 구성된 NAND MEMORY의 전원 공급 회로 및 일반 메모리의 전원 공급 회로에 있어서는 라이트 동작을 위해 전원전압을 스위칭할 때 고전원전압(Vpp)을 셀의 게이트 및 디코더로 공급하는 PMOS 트랜지스터(P5)와 전원전압(Vcc)을 공급하는 PMOS 트랜지스터(P6)가 동시에 턴온(turn-on)되는 구간이 발생된다. 이로 인해, 고전원 전압(Vpp)에서 전원전압(Vcc)으로 오버슈트 리키지 커런트(Overshoot Leakage Current)가 발생하여 칩(Chip) 내부의 회로가 손상되는 문제점이 있었다.

본 발명은 상기와 같은 여건을 감안하여 창출된 것으로서, 본 발명의 목적은 트라이액 및 제너다이오드를 더 구비함으로써 플래시 디스크 내부의 집적회로가 전압 스파이크 및 순간 과전압에 의해 손상되는 것을 최소화한 플래시 디스크의 전원공급 회로를 제공함에 있다.

본 발명의 다른 목적은 퓨즈를 더 구비함으로써, 회로 내에 잔류 전류가 남아 있을 경우 퓨즈에서 전류의 유입을 차단하여 내부 메모리등의 보호와 안전한 전원을 공급하는 플래시 디스크의 전원공급 회로를 제공함에 있다.

상기한 목적을 달성하기 위한, 본 발명에 따른 기술적인 수단은 전원 공급 회로에 있어서, 외부에서 입력된 전원의 노이즈를 차단하는 제 1, 2 비드; 상기 제 1, 2 비드와 연결 접속되어 노이즈가 차단된 전원이 입력되고, 입력된 전원을 정류하여 맥류를 출력하는 브리지 다이오드; 상기 브리지 다이오드의 출력단인 d접점에 입력핀이 연결되어 정류된 맥류가 입력되고, 출력핀을 통해 플래시 디스크 내부의 집적회로로 소정의 정전압을 출력하는 정전압 레귤레이터용 집적회로; 상기 집적회로의 출력핀에 캐소드 단이 연결 접속된 제너 다이오드; 상기 제너다이오드의 애노드 단과 접지 사이에 연결된 제 2 저항; 상기 제너다이오드와 제 2 저항이 만나는 E접점에 게이트단이 연결 접속되고, 상기 브리지다이오드의 출력단인 d접점에 T2 단이 연결접속되고, T1 단은 접지된 트라이액; 상기 집적회로의 출력핀에 연결되어, 집적회로에서 출력된 전압의 노이즈를 차단하는 제 3 비드; 및 상기 접지단에 연결된 제 4 비드로 구성된다.

본 발명에 의하면, 정전압 레귤레이터용 집적회로를 통해 정전압 이상의 전압이 출력될 경우 제너다이오드가 도통되고, 제너다이오드를 통해 흐르는 전류를 트라이액의 게이트 단에 입력시켜 주는 동시에 정전압 레귤레이터용 집적회로의 출력핀을 통해 제로볼트의 전압을 출력함으로써 플래시 디스크 내부의 집적회로는 짧은 전압 스파이크에 의한 손상을 최소화할 수 있는 장점이 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 2는 플래시 디스크의 전원공급회로도로서, 플래시 디스크의 내부 회로도를 도시한 도 3을 참조하여 설명하도록 한다.

외부 및/또는 플래시 디스크 내부의 Vcc전원단(in)에 일측이 연결된 제 1 비드(L1), 입력단(in')에 일측이 연결된 제 2 비드(L2), 제 1 비드(L1)와 제 2 비드(L2) 사이에 연결된 브리지 다이오드(BD, D1 내지 D4)로 구성되되, 제 1 비드(L1)의 타측은 제 1 다이오드(D1)의 애노드단 및 제 4 다이오드(D4)의 캐소드 단이 만나는 a접점과 연결되고, 제 2비드(L2)의 타측은 제 2 다이오드(D2)의 애노드 단 및 제 3 다이오드(D3)의 캐소드 단이 만나는 c접점과 연결되는 구성이다.

또한 전원 공급회로는 브리지 다이오드(BD)의 제 1 다이오드(D1)의 캐소드단과 제 2 다이오드(D2)의 캐소드 단이 만나는 d접점에 연결된 퓨즈(F), 퓨즈(F)의 타탄에 T2 단이 연결되고, T1 단은 접지된 트라이액(TRIAC), 퓨즈(F)의 타단에 일측이 연결된 동시에 또한 트라이액(TRIAC)의 T2 단에 일측이 연결 접속되고 타측은 접지된 제 1 캐패시터(C1), 퓨즈(F)의 타단에 일측이 연결된 동시에 또한 트라이액(TRIAC)의 T2 단에 일측이 연결 접속된 제 1 저항(R1), 제 1 저항(R1)의 타단에 입력 단이 연결되고 그라운드 단이 접지된 집적회로(U), 제 1 저항(R1)의 타단에 일측이 연결된 동시에 또한 집적회로(U)의 입력핀에 일측이 연결되고 타측은 접지된 제 2 캐패시터(C2), 집적회로(U)의 출력핀에 캐소드 단이 연결된 제너다이오드(ZD), 집적회로(U)의 출력핀에 일측이 연결된 동시에 또한 제너다이오드(ZD)의 캐소드 단에 일측이 연결되고 타측이 접지된 제 3 캐패시터(C3), 제너다이오드(ZD)의 애노드단에 일측이 연결되고 타측은 접지된 제 2 저항(R2), 브리지다이오드(BD)의 제 3 다이오드의 애노드 단과 제 4 다이오드의 애노드 단이 만나는 b 접점에 일측이 연결되고 타측은 접지된 제 3저항(R3), 집적회로(U)의 출력핀과 5V 전원 출력단(out) 사이에 연결된 제 3 비드(L3) 및 접지와 0V 전원 출력단(out') 사이에 연결된 제 4 비드(L4)로 구성된다.

여기서 제너다이오드(ZD)의 애노드 단과 제 2 저항(R2) 사이의 E접점과 트라이액(TRIAC)의 게이트 단은 연결 접속되어 있다.

상기의 제 1 비드(L11) 및 제 2 비드(L2)는 외부의 Vcc 전원단(미도시) 및 플래시 디스크 내부 집적회로(U 내지 U)에 입력되는 Vcc 전원단과 연결되어, 외부의 Vcc 전원단에서 입력되는 Vcc 전원에 포함된 노이즈를 차단하여 브리지 다이오드(BD)로 출력한다.

브리지 다이오드(BD)는 제 1 비드 및 제 2비드를 통해 노이즈가 차단되어 입력된 Vcc 전원을 다이오드(D1 내지 D4)를 통해 전파 정류된 맥류로 변환하여 퓨즈(F)를 통해 집적회로(U)로 출력한다.

퓨즈(F)는 브리지 다이오드(BD)를 통해 입력되는 맥류를 제 1 저항(R1)을 통해 집적회로(U)로 출력하고, 만약, 수백 밀리세컨드(ms)에 달하는 전류가 초과할 경우 퓨즈(F)는 끊어진다.

브리지 다이오드(BD)의 d단자와 정전압 레귤레이터용 집적회로(U)의 입력핀 사이와 접지단 사이에는 제 1 캐패시터(C1)와 제 2 캐패시터(C2)가 병렬 접속되어 있고, 제 1 캐패시터와 제 2 캐패시터 사이인 동시에 퓨즈와 집적회로의 입력핀 사이에는 제 1저항(R1)이 연결되어 있어, 제 1 캐패시터(C1)는 브리지 다이오드(BD) 에서 입력된 전원의 리플을 제거하는 필터용이고, 제 2 캐패시터(C2)는 브리지 다이오드에서 입력된 전원의 노이즈 제거하는 바이패스용이다.

즉, 제 2 캐패시터는 특정 주파수에 공진해서 그 주파수의 노이즈 성분을 접지로 흘리거나 특정 주파수 성분만 다음 블록으로 흘려주고, 제 1 캐패시터는 브리지 다이오드(BD)의 전압강하 내에서 입력전압의 피크 값까지 충전되며 입력이 피크 값보다 작아져서 제 1 브리지 다이오드(BD1)가 역방향 바이어스 되면 충전된 전압을 임의의 부하를 통해 방전하여 리플을 제거한다.

브리지 다이오드에 전압이 인가되면 제 1 캐패시터(C1)는 단락되고, 이때 제 1 다이오드(D1), 제 3 다이오드(D3) 통해 흐르는 초기 서지전류가 발생한다. 이때 발상하는 서지전류로 브리지다이오드가 파괴될 수 있어 서지제한용으로 제 1 저항(R1)을 연결한다.

즉, 제 1 저항(R1)은 초기 제 1, 2 캐패시터 및 집적회로에 흐르는 전류를 제한해 준다. 이때 흐르는 전류를 돌입전류라고 하는데 서지전류제한용 저항이 없는 경우 수십A 내지 수백 A가 흐르게 되며, 이 때 돌입전류가 브리지다이오드의 정격전류보다 높아지면 과열로 인해 다이오드가 파괴되게 된다.

집적회로(U)는 퓨즈(F)를 통해 입력되는 맥류를 조정하여 소정의 정전압으로 출력한다. 즉, 정전압 레귤레이터용 집적회로(U)의 입력핀은 입력 Vcc 전원 전압이 입력되면, 정전압 레귤레이터용 집적회로(U)는 입력된 맥류를 조정하여 출력핀을 통해 도 3에 도시된 플래시 디스크 내부의 집적회로(U2 내지 U10)를 구동하기 위한 정전압 5V를 출력한다.

여기서 사용되는 정전압 레귤레이터용 집적회로(U)는 LM7805를 사용하며, LM7805는 기본적인 정전압 레귤레이터로서, 내부에 출력되는 전압과 내부의 기준전압을 비교해서 5V의 정전압을 출력한다.

입력핀을 통해 입력되는 전압이 높은 경우에는 7805에서 자체적으로 소모해 5V를 만드는데, 입출력전압차에 따른 전류 값만큼의 열이 발생한다.

아울러 흐를 수 있는 전류와 견딜 수 있는 전력량은 각 사의 데이터시트를 참조하면 된다.

즉, 집적회로 LM7805가 동작하기 위해서는 입력핀을 통해 5V + α만큼의 전압을 입력해야한다.

정전압 레귤레이터용 집적회로(U1)와 출력전원단 사이와 접지단 사이에는 제 3 캐패시터(C3)이 접속되어 있어, 제 3 캐패시터(C3)는 바이패스용으로 출력핀을 통해 출력된 정전압의 노이즈를 제거한다.

제너다이오드(ZD)는 집적회로의 출력핀을 통해 출력되는 역전압이 인가(즉, 캐소드에 (+)전압을, 애노드에 (-)전압을 인가)되면 제너다이오드내의 전압이 서서히 올라가게 되고, 포화전류라고 하는 작은 역방향 전류만 흐르게 된다.

여기서 역방향 전류는 제너항복 영역에 도달할 때 까지 역방향 전압이 증가해도 거의 일정하게 유지되며, 제너 전압 근방에서 역방향 전류는 애벌런시(avalanche)효과 때문에 급격히 증가하기 시작한다.

결국 제너다이오드(ZD)는 소정의 제너 전압에 도달하면 제너항복이 일어나고, 이 영역에서는 작은 전압 변화에 큰 전류 변화가 생기게 된다.

제너다이오드(ZD)는 제너항복 전압 이상에서는 제다이오드에 걸리는 전압은 증가하지 않고, 전류만 증가하게 되는데 이러한 특성을 이용하여 레퍼런스 전압원을 만들 수 있다.

즉, 집적회로(U)의 출력핀을 통해 출력되는 소정의 정전압은 5V이나, 만약 집적회로(U)의 출력핀을 통해 출력된 소정의 정전압이 5V 이상일 경우 플래시 디스크 내부의 집적회로로 과전압이 인가되어 플래시 디스크 내부의 집적회로는 손상되게 된다.

이 문제점을 최소화하기 위해 집적회로(U)의 입력핀에 T2 단자가 연결된 트라이액의 게이트 단을 제너다이오드(ZD)를 통해 집적회로(U)의 출력단과 연결 접속시키되, 약 5.6V에서 도통되는 제너다이오드(ZD)를 사용함으로써, 집적회로(U)의 출력핀을 통해 출력된 전류에 따른 산출 전압이 5.6V 이상일 경우, 제너다이오드(ZD)는 도통되게 되고, 도통된 제너다이오(ZD)의 출력전류는 트라이액(TRIAC)의 게이트 단으로 출력된 전압이 입력되도록 한다.

아울러 제너 다이오드(ZD)의 항복전압은 다이오드 물질과 그 구조에 따르며, 제너 전압은 그 설계에 따라 0에서 수백V까지 만들 수 있어, 회로의 특성에 따라 접합한 것을 선택하여 사용하면 된다.

따라서 집적회로에서 출력된 전류는 트라이액으로 입력되기 때문에 5V 출력단(out)에는 0V가 입력되어 플래시 디스크 내부의 다른 집적회로를 보호할 수 있다.

아울러, 약간의 잔류전류가 걸려 있어도 이미 퓨즈 회로에서 차단을 하기 때 문에 추가로 흘러들어가는 전류는 없어 안전한 보호 회로를 구성할 수 있다.

트라이액(TRIAC)은 사이리스터 두개를 역방향으로 접속한 것과 같은 작용을 하지만 게이트 단자가 하나로 되어 있기 때문에 각 단자의 호칭도 음극과 양극이 아니고 T1 단자, T2 단자 및 게이트 단자라고 한다. 단, 기준단자는 음극에 해당하는 T1 단자이다.

트라이액은 직류가 아닌 교류에서도 사용이 가능하게끔 쌍방향으로 만든 것으로, 게이트 단에 전류가 입력되면 T1 단자와 T2 단자가 도통 상태가 되어 턴온 되고 이 상태로 계속 유지하게 된다.

즉, 트라이액(TRIAC)의 T2 단자는 브리지 다이오드(BD)와 집적회로(U) 사이에 연결되고, T1 단자는 접지되며, 게이트 단은 제너다이오드의 애노드 단과 연결되어, 제너다이오드(ZD)를 통해 전류가 게이트 단을 통해 입력되면, 트라이액의 T1 단자와 T2단자가 도통되어 턴온되며, 출력단(out)은 0V의 전원이 출력되게 된다.

도 2 및 도 3을 참조하여 전원공급 회로의 동작을 설명하도록 한다.

외부 Vcc전원과 연결 접속된 제 1, 2 비드로 Vcc전원이 인가되면, 제 1, 2 비드(L1, L2)는 노이즈를 차단한 후 브리지 다이오드로 출력한다.

그 후 브리지 다이오드(BD)는 입력된 Vcc전원을 전파 정류한 맥류를 퓨즈(F)를 통해 집적회로(U)로 인가한다.

집적회로(U)는 입력된 맥류를 조정하여 플래시 디스크 내부의 집적회로의 구동에 필요한 5V의 전압으로 변환하여 5V 속에 존재하는 노이즈를 제 3 비드(L3)를 통해 차단한 후 플래시 디스크 내부의 집적회로 중 5V 전원 입력단으로 출력한 다.

만약, 집적회로(U)를 통해 출력한 전류에 따른 산출 전압이 5.6V를 넘을 경우에는 제너다이오드(ZD)가 항복전압 이상이 되어 도통되기 때문에, 제너다이오드(ZD)를 통해 제너다이오드(ZD)와 제 2 저항(R2) 사이의 E접점과 연결된 트라이액(TRIAC)의 게이트 단으로 입력된다.

이에 따라 트라이액은 T1 단과 T2 단이 도통 되고, 전원출력단(out)은 0V의 전원이 출력되게 된다.

따라서 플래시 디스크에 공급되는 동작전원이 안정하게 관리됨으로써 플래시 디스크가 순간전압으로 인해 손상되는 문제점을 해결할 수 있어, 플래시 디스크의 수명을 연장할 수 있다.

본 발명은 상기한 실시예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

이상에서 자세히 설명된 바와 같이, 본 발명은 전원 공급 회로에 제너다이오드 및 트라이액을 더 설치함으로써, 정전압 레귤레이터용 집적회로를 통해 플래시 디스크 내부의 집적회로로 출력되는 전압을 일정하게 해주어 플래시 디스크 내부의 집적회로에 손상을 최소화할 수 있다.

즉, 정전압 레귤레이터용 집적회로를 통해 정전압 이상의 전압이 출력될 경우 제너다이오드가 도통되고, 제너다이오드를 통해 흐르는 전류를 트라이액의 게이 트 단에 입력시켜 주는 동시에 정전압 레귤레이터용 집적회로의 출력핀을 통해 제로볼트의 전압을 출력함으로써 플래시 디스크 내부의 집적회로는 짧은 전압 스파이크에 의한 손상을 최소화할 수 있는 장점이 있다.

Claims (3)

1. 전원 공급 회로에 있어서,

   외부에서 입력된 전원의 노이즈를 차단하는 제 1, 2 비드(L1, L2);

   상기 제 1, 2 비드와 연결 접속되어 노이즈가 차단된 전원이 입력되고, 입력된 전원을 정류하여 맥류를 출력하는 브리지 다이오드(BD);

   상기 브리지 다이오드(BD)의 출력단인 d접점에 입력핀이 연결되어 정류된 맥류가 입력되고, 출력핀을 통해 플래시 디스크 내부의 집적회로(U2 내지 U10 )로 소정의 정전압을 출력하는 정전압 레귤레이터용 집적회로(U);

   상기 집적회로의 출력핀에 캐소드 단이 연결 접속된 제너다이오드(ZD);

   상기 제너다이오드의 애노드 단과 접지 사이에 연결된 제 2 저항(R2);

   상기 제너다이오드와 제 2 저항이 만나는 E접점에 게이트단이 연결 접속되고, 상기 브리지다이오드의 출력단인 d접점에 T2 단이 연결접속되고, T1 단은 접지된 트라이액(TRIAC);

   상기 집적회로(U)의 출력핀에 연결되어, 집적회로(U)에서 출력된 전압의 노이즈를 차단하는 제 3 비드(L3); 및

   상기 접지단에 연결된 제 4 비드(L4)로 구성되고,

   상기 집적회로(U)에서 출력된 전류에 상응하는 산출 전압이 약 5.6V 이상이면 상기 제너다이오드가 도통되어 트라이액의 게이트 단으로 전류가 입력되어 상기 트라이액의 T1단과 T2단을 도통시켜, 전원출력단(out, out')을 통해 출력되는 전원 을 제로볼트로 유지시키는 것을 특징으로 하는 전원 공급 회로.
2. 제 1 항에 있어서,

   상기 브리지 다이오드의 출력단인 d접점와 상기 집적회로의 입력핀 사이에 연결된 퓨즈(F)를 더 포함하는 것을 특징으로 하는 전원 공급 회로.
3. 제 1 항 및 제 2 항에 있어서,

   상기 퓨즈와 상기 집적회로의 입력핀 사이에 연결 접속된 제 1 저항;

   상기 브리지 다이오드의 b접점과 접지 사이에 연결 접속된 제 3 저항;

   상기 퓨즈와 제 1 저항이 만나는 점과 접지 사이에 연결된 제 1 캐패시터;

   상기 제 1저항과 상기 집적회로(U)가 만나는 점과 접지 사이에 연결 접속된 제 2 캐패시터; 및

   상기 집적회로(U)의 출력핀과 접지 사이에 연결 접속된 제 3 캐패시터를 더 포함하는 것을 특징으로 하는 전원 공급 회로.

Images