KR100671559B1 - Semiconductor and manufacturing method thereof isolation area - Google Patents

Semiconductor and manufacturing method thereof isolation area Download PDF

Info

Publication number
KR100671559B1
KR100671559B1 KR1020040117426A KR20040117426A KR100671559B1 KR 100671559 B1 KR100671559 B1 KR 100671559B1 KR 1020040117426 A KR1020040117426 A KR 1020040117426A KR 20040117426 A KR20040117426 A KR 20040117426A KR 100671559 B1 KR100671559 B1 KR 100671559B1
Authority
KR
South Korea
Prior art keywords
film
forming
trench
substrate
sacrificial
Prior art date
Application number
KR1020040117426A
Other languages
Korean (ko)
Other versions
KR20060078854A (en
Inventor
곽상윤
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117426A priority Critical patent/KR100671559B1/en
Publication of KR20060078854A publication Critical patent/KR20060078854A/en
Application granted granted Critical
Publication of KR100671559B1 publication Critical patent/KR100671559B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 반도체 장치의 소자 분리 영역은 기판, 기판에 형성되어 있는 트렌치를 채우도록 형성되어 있는 소자 분리 영역, 소자 분리 영역 위에 형성되어 있는 보호막을 포함한다.An element isolation region of the semiconductor device according to the present invention includes a substrate, an element isolation region formed to fill a trench formed in the substrate, and a protective film formed over the element isolation region.

반도체, 소자분리영역, STISemiconductor, isolation region, STI

Description

반도체 소자 및 그의 소자 분리 영역 형성 방법{SEMICONDUCTOR AND MANUFACTURING METHOD THEREOF ISOLATION AREA}A semiconductor device and its device isolation region forming method {SEMICONDUCTOR AND MANUFACTURING METHOD THEREOF ISOLATION AREA}

도 1은 본 발명의 한 실시예에 따른 반도체 장치의 소자 분리 영역을 도시한 단면도이고,1 is a cross-sectional view illustrating a device isolation region of a semiconductor device according to one embodiment of the present invention;

도 2 내지 도 4는 도 1의 반도체 장치의 소자 분리 영역을 제조 하는 방법을 공정 순서대로 도시한 단면도이다. 2 to 4 are cross-sectional views illustrating a method of manufacturing the device isolation region of the semiconductor device of FIG.

본 발명은 반도체 소자 및 그의 소자 분리 영역 형성 방법에 관한 것으로 특히, STI(Shallow Trench Isolation, 이하 STI라 함)방식으로 소자 분리 영역을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for forming a device isolation region thereof, and more particularly, to a method for forming a device isolation region by an STI (Shallow Trench Isolation) method.

현재 소자분리영역 형성방법으로 사용되고 있는 STI공정은 소자의 소형화 측면에서 기존의 LOCOS (local oxidation of silicon)보다는 훨씬 용이하다. The STI process, which is currently used as a method of forming an isolation region, is much easier than the conventional local oxidation of silicon (LOCOS) in terms of miniaturization of the device.

현재 적용되는 STI 공정은 반도체 기판을 건식 식각하여 트렌치를 형성한 후 건식 식각으로 인한 손상(Damage)을 큐어링(Curing)한 후, 계면 특성 및 활성 영역과 소자 분리 영역의 모서리 라운딩 특성을 향상시키기 위해 트렌치 내부를 열산화 하여 산화막을 형성하는 공정을 진행한다. Currently applied STI process is to dry the semiconductor substrate to form a trench, and then to cure the damage (damage) due to dry etching, and then to improve the interface characteristics and the corner rounding characteristics of the active region and the device isolation region To do this, a process of thermally oxidizing the inside of the trench to form an oxide film is performed.

이후 산화막이 형성된 트렌치를 메우도록 반도체 기판 전면에 옥사이드를 두껍게 증착하고 화학적 기계적 연마(Chemical mechanical polishing, CVD)를 진행하여 반도체 기판을 평탄화하는 공정으로 형성된다. After that, a thick oxide is deposited on the entire surface of the semiconductor substrate so as to fill the trench in which the oxide film is formed, and chemical mechanical polishing (CVD) is performed to planarize the semiconductor substrate.

이때, 트렌치의 가장자리와 활성 영역의 경계 부위에서 활성 영역 상부의 절연막과 트렌치를 채우는 절연 물질과의 식각속도차로 인해서 홈(divot)이 발생한다. 그리고 홈은 활성 영역 상부의 절연막을 제거하면 더욱 커지게 된다. At this time, a groove is generated at the edge of the trench and the boundary between the active region and the etching rate difference between the insulating layer over the active region and the insulating material filling the trench. The grooves become larger when the insulating film on the active region is removed.

이러한 홈에는 후속 공정으로 게이트 전극을 형성할 때 게이트 전극 물질이 부착되고 홈이 부착된 전극 물질에 의해서 이 부분에 전계가 집중적으로 걸리게 되어 게이트 산화막이 열화될뿐 아니라 심할 경우에는 트랜지스터가 2개의 문턱 전압(Vth)를 가지는 험프(hump) 현상이 나타나 트랜지스터의 전기적 특성을 저하시키고 소자의 신뢰성을 떨어뜨리는 문제점이 있다. When the gate electrode is formed in the subsequent process, the gate electrode material is attached to the groove, and the electrode material with the groove is intensively caught in this area, so that the gate oxide film is degraded and the transistor has two thresholds. A hump phenomenon having a voltage Vth appears to deteriorate the electrical characteristics of the transistor and reduce the reliability of the device.

상기한 문제점을 해결하기 위해서 본 발명은 험프 특성을 최소화 할 수 있는 반도체 소자 및 그의 소자 분리 영역 형성 방법을 제공한다. In order to solve the above problems, the present invention provides a semiconductor device and a method of forming a device isolation region thereof capable of minimizing hump characteristics.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 소자 분리 영역은 기판, 기판에 형성되어 있는 트렌치를 채우도록 형성되어 있는 소자 분리 영역, 소자 분리 영역 위에 형성되어 있는 보호막을 포함한다. The device isolation region of the semiconductor device according to the present invention for achieving the above object includes a substrate, a device isolation region formed to fill the trench formed in the substrate, and a protective film formed on the device isolation region.

여기서 보호막은 TEOS로 형성되어 있는 것이 바람직하다.It is preferable that a protective film is formed from TEOS here.

이때, 보호막은 1,000~2,000Å의 두께로 형성되어 있는 것이 바람직하다. At this time, it is preferable that the protective film is formed in thickness of 1,000-2,000 kPa.

그리고 보호막은 트렌치의 가장자리를 덮고 있는 것이 바람직하다. The protective film preferably covers the edge of the trench.

상기한 다른 목적을 달성하기 위한 반도체 장치의 소자 분리 영역의 형성 방법은 기판 위에 희생 절연막을 적층하는 단계, 희생 절연막을 패터닝하여 희생 패턴을 형성하는 단계, 희생 패턴을 마스크로 기판에 트렌치를 형성하는 단계, 트렌치 내부를 따라 얇은 열산화막을 형성하는 단계, 트렌치를 메우도록 열산화막 위에 절연막을 형성하는 단계, 희생 절연막을 소정 두께만큼 남기도록 절연막 및 희생 절연막을 연마하는 단계, 희생 절연막을 제거하여 소자 분리 영역을 형성하는 단계, 소자 분리 영역 위에 절연 물질을 증착한 후 패터닝하여 보호막을 형성하는 단계를 포함한다.According to another aspect of the present invention, a method of forming a device isolation region of a semiconductor device includes stacking a sacrificial insulating film on a substrate, patterning the sacrificial insulating film to form a sacrificial pattern, and forming a trench in the substrate using the sacrificial pattern as a mask. Forming a thin thermal oxide film along the inside of the trench, forming an insulating film over the thermal oxide film to fill the trench, polishing the insulating film and the sacrificial insulating film to leave the sacrificial insulating film a predetermined thickness, and removing the sacrificial insulating film. Forming an isolation region, and depositing an insulating material on the device isolation region and then patterning to form a protective film.

여기서 희생 절연막은 기판 위에 열산화막을 형성하는 단계, 열산화막 위에 질화막을 형성하는 단계, 질화막 위에 TEOS막을 형성하는 단계를 포함한다. The sacrificial insulating film may include forming a thermal oxide film on a substrate, forming a nitride film on the thermal oxide film, and forming a TEOS film on the nitride film.

그리고 보호막은 연마하는 단계 이후의 희생 절연막 두께보다 두껍게 형성하는 것이 바람직하다. The protective film is preferably formed thicker than the sacrificial insulating film thickness after the polishing step.

또한, 보호막은 1,000~2,000Å의 두께로 형성하는 것이 바람직하다.Moreover, it is preferable to form a protective film in thickness of 1,000-2,000 kPa.

또한, 보호막을 형성하는 단계에서 보호막은 트렌치의 가장자리를 덮도록 패터닝하는 것이 바람직하다. In the step of forming the protective film, the protective film is preferably patterned to cover the edge of the trench.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

도 1은 본 발명의 한 실시예에 따른 반도체 장치의 소자 분리 영역을 도시한 단면도이다.1 is a cross-sectional view illustrating an isolation region of a semiconductor device according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 기판(10)에는 트렌치(T)가 형성되어 있으며, 트렌치(T)의 내부에는 트렌치(T)를 따라 얇은 산화막(17)이 형성되어 있다. 그리고 트렌치(T)를 채우도록 산화막(17) 위에는 절연 물질로 이루어진 소자 분리 영역(18)이 형성되어 있다. As shown in FIG. 1, a trench T is formed in the substrate 10, and a thin oxide film 17 is formed inside the trench T along the trench T. As shown in FIG. An isolation region 18 made of an insulating material is formed on the oxide layer 17 to fill the trench T.

소자 분리 영역(18) 바로 위에는 보호막(20)이 형성되어 있다. 보호막(20)은 트렌치(T)의 가장자리를 덮도록 형성되어 있어 있다. 그래서 소자 분리 영역(18)의 가장자리와 트렌치(T)의 가장자리 경계부에서 형성되는 홈이 노출되지 않는다. The passivation layer 20 is formed directly on the device isolation region 18. The protective film 20 is formed so that the edge of the trench T may be covered. Thus, grooves formed at the edge of the device isolation region 18 and at the edge boundary of the trench T are not exposed.

그럼 이러한 소자 분리 영역을 형성하는 방법을 첨부한 도 2 내지 도 4를 참조하여 상세히 설명한다. Next, a method of forming the device isolation region will be described in detail with reference to FIGS. 2 to 4.

도 2에 도시한 바와 같이, 기판(10) 위에 열 산화(oxidation) 공정으로 수십의 두께를 가지는 제1 희생막(12)을 형성한다. 그리고 제2 희생막(12) 위에 화학 기상 증착 공정으로 수백의 두께를 가지며 질화 규소로 이루어지는 제2 희생막(14)을 형성한다. 다음 제2 희생막(14) 위에 화학적 기상 증착 공정으로 제3 희생막 (16)을 형성한다. As shown in FIG. 2, the first sacrificial layer 12 having a thickness of several tens is formed on the substrate 10 by a thermal oxidation process. The second sacrificial layer 14 is formed on the second sacrificial layer 12 by a chemical vapor deposition process and has a thickness of several hundreds of silicon nitride. Next, a third sacrificial layer 16 is formed on the second sacrificial layer 14 by a chemical vapor deposition process.

제1 희생막(12)은 제2 희생막(14)과 기판(10) 사이의 스트레스를 완화시켜 주며, 제2 희생막(14)은 트렌치를 형성하는 식각 마스크로 사용될 수 있으며, 연마시에 식각 정지막으로 사용할 수 있다. 그리고 제3 희생막(16)은 TEOS(tetra ethyl ortho silicate)로 이루어지며 필요에 따라 형성하지 않을 수 있다. The first sacrificial layer 12 may relieve stress between the second sacrificial layer 14 and the substrate 10, and the second sacrificial layer 14 may be used as an etching mask for forming a trench. Can be used as an etch stop. The third sacrificial layer 16 is made of tetra ethyl ortho silicate (TEOS) and may not be formed as necessary.

이후 선택적 식각 공정으로 제3 내지 제1 희생막(16, 14, 12) 및 기판(10)을 식각하여 트렌치(T)를 형성한다. Afterwards, the trenches T are formed by etching the third to first sacrificial layers 16, 14, 12, and the substrate 10 by a selective etching process.

다음 도 3에 도시한 바와 같이, 트렌치(T)의 내부에 얇은 열산화막(17)을 형성한다. 열산화막(17)은 기판(10)과 이후의 절연 물질과의 용이하게 접착시켜 주고 기판(10)의 손상된 부분을 치유(passivation)하여 누설 전류 등을 감소시킨다. Next, as shown in FIG. 3, a thin thermal oxide film 17 is formed in the trench T. Next, as shown in FIG. The thermal oxide film 17 easily bonds the substrate 10 to a subsequent insulating material, and heals the damaged portion of the substrate 10 to reduce leakage current.

그리고 트렌치(T)를 채우도록 열산화막(17) 위에 절연 물질을 두껍게 증착하여 절연막을 형성한다. 그리고 화학적 기계적 연마로 절연막 및 제3 및 제2 희생막(16, 14)을 연마하여 소자 분리 영역(18)을 형성한다. 이때 연마는 제2 희생막(14)이 약 1,000Å의 두께로 남겨지도록 한다. The insulating material is formed by depositing a thick insulating material on the thermal oxide film 17 to fill the trench T. The device isolation region 18 is formed by polishing the insulating layer and the third and second sacrificial layers 16 and 14 by chemical mechanical polishing. At this time, the polishing is such that the second sacrificial film 14 is left to a thickness of about 1,000 mm 3.

다음 도 4에 도시한 바와 같이, 제2 및 제1 희생막(14, 12)을 제거한다. 이때, 소자 분리 영역(18)의 가장자리에는 홈(divot)이 형성될 수 있다. Next, as shown in FIG. 4, the second and first sacrificial layers 14 and 12 are removed. In this case, a groove may be formed at the edge of the device isolation region 18.

그리고 기판(10) 전면에 TEOS를 증착하여 산화막(20A)을 형성한다. 산화막(20A)은 홈을 완전히 채워서 홈을 제거할 수 있을 정도의 두께로 형성하며, 바람직하게는 1,000~2,000Å의 두께로 형성한다. Then, TEOS is deposited on the entire surface of the substrate 10 to form an oxide film 20A. The oxide film 20A is formed to a thickness sufficient to completely fill the groove to remove the groove, and is preferably formed to a thickness of 1,000 to 2,000 kPa.

이후 도 1에 도시한 바와 같이, 소자 분리 영역(18) 위에만 산화막(20A)이 남겨지도록 산화막(20A)을 패터닝하여 보호막(20)을 형성한다. 이때, 보호막(20)은 소자 분리 영역(18)의 가장자리와 트렌치(T)의 경계를 완전히 덮도록 패터닝한다. 그러면 보호막(20)에 의해서 홈이 채워지기 때문에 후속 공정시에 발생할 수 있는 불순물 등이 홈에 부착되지 않는다. 1, the protective film 20 is formed by patterning the oxide film 20A such that the oxide film 20A remains only on the device isolation region 18. In this case, the passivation layer 20 is patterned to completely cover the edge of the device isolation region 18 and the boundary of the trench T. Then, since the grooves are filled by the protective film 20, impurities or the like, which may occur in subsequent processes, do not adhere to the grooves.

따라서 홈에 불순물이 남겨져 누설 전류 등을 유발하지 않으므로 소자의 신뢰성을 향상시킬 수 있다. Therefore, impurities may be left in the grooves, thereby not causing leakage current, thereby improving reliability of the device.

이상 기술된 바와 같이 소자 분리 영역과 트렌치의 경계를 덮는 보호막을 형성함으로써 경계에 형성되어 있는 홈을 제거할 수 있으며, 이로 인한 누설 전류 등을 최소화하여 소자의 신뢰성을 향상시킬 수 있다. As described above, by forming a protective layer covering the boundary between the device isolation region and the trench, grooves formed in the boundary may be removed, thereby minimizing leakage current and the like, thereby improving reliability of the device.

이상의 본 발명의 바람직한 실시예에서 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although described in detail in the preferred embodiment of the present invention, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also rights of the present invention. It belongs to the range.

Claims (9)

소자 분리막에 의하여 분리되는 활성 영역을 포함하는 기판,A substrate comprising an active region separated by an element isolation film, 상기 소자 분리막 상부와 상기 소자 분리막과 상기 활성 영역 경계에 해당하는 상기 기판 상부에 형성된 보호막을 포함하는 반도체 소자.And a passivation layer formed over the device isolation layer and over the substrate corresponding to the boundary between the device isolation layer and the active region. 제1항에서,In claim 1, 상기 보호막은 TEOS로 형성되어 있는 반도체 소자.The protective film is a semiconductor device formed of TEOS. 제1항에서,In claim 1, 상기 보호막은 1,000~2,000Å의 두께로 형성되어 있는 반도체 소자.The protective film is a semiconductor device formed to a thickness of 1,000 ~ 2,000Å. 삭제delete 기판 위에 희생 절연막을 적층하는 단계,Depositing a sacrificial insulating film on the substrate, 상기 희생 절연막을 패터닝하여 희생 패턴을 형성하는 단계,Patterning the sacrificial insulating layer to form a sacrificial pattern; 상기 희생 패턴을 마스크로 상기 기판에 트렌치를 형성하는 단계,Forming a trench in the substrate using the sacrificial pattern as a mask; 상기 트렌치 내부를 따라 얇은 열산화막을 형성하는 단계,Forming a thin thermal oxide film along the inside of the trench, 상기 트렌치를 메우도록 상기 열산화막 위에 절연막을 형성하는 단계,Forming an insulating film on the thermal oxide film to fill the trench, 상기 희생 절연막을 소정 두께만큼 남기도록 상기 절연막 및 상기 희생 절연막을 연마하는 단계,Polishing the insulating film and the sacrificial insulating film to leave the sacrificial insulating film by a predetermined thickness; 상기 희생 절연막을 제거하여 소자 분리 영역을 형성하는 단계,Removing the sacrificial insulating layer to form an isolation region; 상기 소자 분리 영역 위에 절연 물질을 증착한 후 패터닝하여 보호막을 형성하는 단계를 포함하는 반도체 장치의 소자 분리 영역 형성 방법.Forming a protective film by depositing an insulating material on the device isolation region and then patterning the insulating material. 제5항에서,In claim 5, 상기 희생 절연막은 상기 기판 위에 열산화막을 형성하는 단계, Forming a thermal oxide film on the substrate; 상기 열산화막 위에 질화막을 형성하는 단계,Forming a nitride film on the thermal oxide film, 상기 질화막 위에 TEOS막을 형성하는 단계를 포함하는 반도체 장치의 소자 분리 영역 형성 방법.Forming a TEOS film over said nitride film. 제5항에서,In claim 5, 상기 보호막은 연마하는 단계 이후의 상기 희생 절연막 두께보다 두껍게 형성하는 반도체 소자의 소자 분리 영역 형성 방법.And forming the protective layer thicker than the sacrificial insulating layer after the polishing step. 제7항에서,In claim 7, 상기 보호막은 1,000~2,000Å의 두께로 형성하는 반도체 소자의 소자 분리 영역 형성 방법.The protective film is a device isolation region forming method of a semiconductor device to form a thickness of 1,000 ~ 2,000 ~. 제5항에서,In claim 5, 상기 보호막을 형성하는 단계에서 상기 보호막은 상기 트렌치의 가장자리를 덮도록 패터닝하는 반도체 소자의 소자 분리 영역 형성 방법.And forming the passivation layer, wherein the passivation layer is patterned to cover an edge of the trench.
KR1020040117426A 2004-12-30 2004-12-30 Semiconductor and manufacturing method thereof isolation area KR100671559B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117426A KR100671559B1 (en) 2004-12-30 2004-12-30 Semiconductor and manufacturing method thereof isolation area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117426A KR100671559B1 (en) 2004-12-30 2004-12-30 Semiconductor and manufacturing method thereof isolation area

Publications (2)

Publication Number Publication Date
KR20060078854A KR20060078854A (en) 2006-07-05
KR100671559B1 true KR100671559B1 (en) 2007-01-19

Family

ID=37170685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117426A KR100671559B1 (en) 2004-12-30 2004-12-30 Semiconductor and manufacturing method thereof isolation area

Country Status (1)

Country Link
KR (1) KR100671559B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731128B1 (en) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 Method for manufacturing cmos image sensor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314005B (en) * 2023-05-16 2023-09-12 合肥晶合集成电路股份有限公司 Semiconductor structure and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731128B1 (en) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 Method for manufacturing cmos image sensor

Also Published As

Publication number Publication date
KR20060078854A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100346844B1 (en) Semiconductor device having shallow trench isolation structure and method for manufacturing the same
KR20070011828A (en) Semiconductor device having trench isolation prevented from divot, and manufacturing method thereof
US8673734B2 (en) Semiconductor device and method for fabricating the same
KR20090128885A (en) Method for formation of device isolation layer free of liner in pmos region
US20070262412A1 (en) Avoiding Field Oxide Gouging In Shallow Trench Isolation (STI) Regions
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
US6180492B1 (en) Method of forming a liner for shallow trench isolation
KR100671559B1 (en) Semiconductor and manufacturing method thereof isolation area
KR100403627B1 (en) Trench isolation method
KR100613372B1 (en) Manufacturing method of sallow trench isolation in semiconductor device
KR100937661B1 (en) Semiconductor devcie and method for fabricating the same
KR101056244B1 (en) Method of manufacturing semiconductor device
US6790746B1 (en) Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak
TWI694520B (en) Semiconductor substrate and method of processing the same
KR20100079451A (en) Semiconductor device and method for fabricating the same
KR100459693B1 (en) Trench isolation method of semiconductor device to prevent gate oxide layer from being deteriorated
KR100758496B1 (en) Semiconductor device and method of manufacturing thereof
KR20010008560A (en) Method For Forming The Isolation Layer Of Semiconductor Device
KR100826791B1 (en) Fabrication method of semiconductor device
KR101006510B1 (en) Method for forming isolation layer of semiconductor device
KR20000021301A (en) Method for forming trench isolation
KR100716664B1 (en) Semiconductor and method for fabricating the same
KR100396792B1 (en) Method for chemical mechanical polishing isolation region of semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100579962B1 (en) Method For Manufacturing Semiconductor Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee