KR100670766B1 - 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치 및병렬로 연결된 미지 신호 분리 장치를 포함하는 하드웨어장치 - Google Patents

Abstract

시스톨릭 어레이 형식으로 연결된 복수 개의 프로세싱 엘리먼트 및 업데이트 엘리먼트를 포함하는 포워드 프로세스부 및 업데이트 프로세스부로 구성된 미지 신호 분리 장치가 개시된다. 포워드 프로세스부는 소정 시간 L(L은 음성 믹싱 모델의 딜레이 한계값으로서, L 값은 샘플링 주파수에 최대반사 지연(delay) 시간을 곱한 값) 동안 하나 이상의 미지 신호 벡터 x를 수신하여 소정의 미지 신호 분리 알고리즘을 적용하여 출력 신호 벡터 y를 출력하고, 업데이트 프로세스부는 소정 시간 2L 동안 출력 신호 벡터를 입력받아 포워드 프로세스부에 적용되는 미지 신호 분리 알고리즘에 입력되는 계수들을 학습한다. 본 발명에 의하여 고속으로 미지 신호 분리 동작을 수행할 수 있으며 용이하게 처리 용량을 확장할 수 있다.

Description

시스톨릭 배열 구조를 가지는 미지 신호 분리 장치 및 병렬로 연결된 미지 신호 분리 장치를 포함하는 하드웨어 장치{Device for blind source separation and hardware apparatus having plurality of the same coupled in parallel configuration}

도 1a는 하드웨어 내의 병렬 데이터 처리를 설명하기 위한 도면이다.

도 1b는 시스톨릭 방식의 데이터 처리 기법을 나타내는 블록도이다.

도 2는 본 발명의 일 측면에 의한 미지 신호 분리 장치를 개념적으로 나타내는 블록도이다.

도 3은 본 발명에 적용되는 미지 신호 분리 알고리즘을 간략화여 설명하기 위한 도면이다.

도 4는 본 발명의 일 측면에 의한 미지 신호 분리 장치에 포함되는 포워드(forward) 프로세스부의 동작을 설명하기 위한 도면이다.

도 5는 도 4에 도시된 포워드 프로세스부에 포함되는 프로세싱 엘리먼트 중 하나의 동작을 설명하기 위한 도면이다.

도 6은 본 발명의 일 측면에 의한 미지 신호 분리 장치에 포함되는 업데이트 프로세스부의 동작을 설명하기 위한 도면이다.

도 7은 도 6에 도시된 업데이트 프로세스부에 포함되는 업데이트 엘리먼트 중 하나의 동작을 설명하기 위한 도면이다.

본 발명은 디지털 신호 처리 장치에 관한 것으로서, 특히 미지 신호를 분리하기 위한 시스톨릭 배열 구조를 가지는 하드웨어 장치에 관한 것이다.

전자 공학이 발달되면서, 고속으로 디지털 신호를 처리하기 위한 다양한 기법이 개발되었다. 21세기 멀티미디어 시대를 맞아 정보의 디지털화가 급격히 진행되고, 이에 따른 정보 처리 기술은 그 적용분야의 필요에 따라 발전하고 있다.

디지털 신호 처리 분야에서의 눈부신 발전으로 디지털 영상 통신의 응용 분야가 급속하게 확산되어 멀티미디어 분야와 동영상 처리 분야의 기술 발전이 더욱 가속화되어 가고 있다. 여전히 영상 신호를 다루는 데는 많은 정보를 처리해야 하므로 디지털 통신의 효율적인 영상 전송이나 저장을 위해서는 많은 제약 조건이 따르게 된다. 최근 정보 통신과 멀티미디어, 인터넷이 통합되어 가는 추세에 있고, 이에 따라서 영상 통신 분야도 규격화 및 통합된다. 특히, 최근에는 양질의 멀티미디어 서비스는 물론이고 영상, 음성, 데이터 정보를 다원적으로 활용하는 것이 가능해졌다.

영상 정보 등의 멀티미디어 정보를 처리하는데 있어서 사용되는 영상 처리 기술은 움직임 보상 프레임간 DCT(Discrete Cosine Transform ; 이산여현변환) 알고리즘을 기본으로 하고 있다. DCT는 영상 정보를 주파수 영역의 계수 데이터로 변 환시켜 낮은 주파수 대역으로 에너지를 집중시켜 압축이 쉬운 형태로 변환하여 응용 시스템의 압축 효율을 크게 상승시킨다. 그러므로, HDTV는 물론 데이터의 압축을 필요로 하는 시스템에 광범위하게 사용될 수 있다. 또한, 영상 신호 처리 장치를 소형화할 수 있으므로 HDTV등 응용 제품의 소형화에도 유리하다.

DCT와 같은 다양한 디지털 데이터 처리 기법을 구현하기 위하여 다양한 기술이 개발되어 왔다. 이러한 기술에는 분산 연산(Distributed Arithmetic) 방법, ROM을 이용한 방법 및 일반 곱셈기를 이용하는 방법 등이 포함된다. 그 중 일반 곱셈기를 이용하는 방법은 2차원 DCT/IDCT(Inverse Discrete Cosine Transform; 역이산여현변환)의 계산식으로부터 고속 알고리즘을 유도하는 방법이다. 곱셈기 이용 방식에서 데이터 처리 속도를 향상시키기 위하여는 연산에 필요한 곱셈 연산의 수를 줄이거나 동시에 처리되는 연산의 개수를 늘리는 것이 중요하다.

도 1a는 하드웨어 내의 병렬 데이터 처리를 설명하기 위한 도면이다.

도 1a에 도시된 바와 같이, 다수 개의 프로세싱 엘리먼트들(PE1, PE2, PEn)이 동시에 소정 연산을 수행하기 때문에 하나 하나의 연산을 개별적으로 수행하는 것에 비하여 연산의 처리 속도가 향상된다. 그러므로, 도 1a에 도시된 바와 같은 병렬 데이터 처리 장치가 디지털 신호 처리의 속도를 향상시키는데 이용될 수 있다.

곱셈기 이용 방식이 구현되는 구조에는 버터플라이 구조와 시스톨릭(systolic) 어레이(array) 구조가 있다. 버터플라이 구조에서는 회로 전체에 걸쳐 데이터 교환이 소요되므로 연산 시간이 증가하고, 하드웨어로 구현한 경우 회로의 면적이 증가된다. 반면, 시스톨릭 어레이 구조는 병렬 수행 방법을 이용하여 특정한 알고리즘의 수행 속도를 향상시킬 수 있으며 ASIC에 주로 사용된다. 시스톨릭 어레이 구조의 특징으로는 모듈성, 규칙성, 국부적 연결성 및 동기화된 다중처리 등을 들 수 있다.

도 1b는 시스톨릭 방식의 데이터 처리 기법을 나타내는 블록도이다.

도 1b에 도시된 바와 같이, 입력된 자료는 상호 연결되어 동작된다. 시스톨릭 방식은 신호 처리 및 화상 처리와 같은 특별한 응용 분야에 맞도록 개발되었으며, 비용 및 성능에서 우수하다. 시스톨릭 방식에서는 데이터 흐름 및 제어 흐름이 규칙적인 특징을 가지며 장치들이 병렬로 연결되어 제어 흐름 및 데이터 흐름이 동일한 방향으로 진행한다. 시스톨릭 방식은 파이프라인 벡터 프로세서 및 배열 프로세서의 특징을 종합한 방식이다.

이와 같은 시스톨릭 방식이 적용되는 응용 분야의 예를 들면 입력된 신호로부터 미지 신호(Blind Source)를 분리하기 위한 미지 신호 분리 알고리즘을 들 수 있다.

음성 인식 시스템이 실생활에서 사용될 수 있으려면, 음성 인식 시스템을 사용하는 사용자의 음성을 다른 사람의 음성 또는 주변 잡음과 분리하는 과정이 필요하다. 음성 인식 시스템을 잡음이 없는 무음실에서 테스트할 경우 매우 높은 음성 인식률을 보이지만, 실생활에서 사용될 때는 주변 잡음의 영향으로 인식률이 현저히 저하된다. 이러한 미지 신호 분리 과정을 통하여, 음성 인식 시스템의 인식률을 향상시킬 수 있을 뿐만 아니라, 불필요한 신호 처리에 소요되는 시간 낭비를 줄일 수 있다. 미지 신호를 분리하는 연구는 1990년대 초부터 본격적으로 연구되어 왔다.

그런데, 종래 기술에 의한 음성 인식 시스템은 알고리즘에 대한 이론적 연구에 치중한다. 또한, 이러한 알고리즘을 구현할 수 있는 소프트웨어는 개발되었으나 칩 형태로 구현되는 하드웨어에 대한 연구는 빈약하다. 음성 인식 시스템이 실제 생활에 응용되기 위하여는 하드웨어적 구현이 필수적이다.

그러므로, 하드웨어적으로 미지 신호를 분리할 수 있는 장치가 절실히 요구된다.

본 발명의 목적은 저전력 및 저비용의 미지 신호를 분리할 수 있는 하드웨어 장치를 제공하는 것이다.

본 발명의 다른 목적은 저비용의 미지 신호 분리 장치를 병렬 연결하여 처리 용량을 향상시키기 위한 하드웨어 장치를 제공하는 것이다.

상기와 같은 목적들을 달성하기 위한 본 발명의 일면은, 미지 신호를 분리하기 위한 장치에 관한 것으로서, 포워드(forward) 프로세스부 및 업데이트 프로세스부를 포함한다. 포워드 프로세스부는 소정 시간 L(L은 음성 믹싱 모델의 딜레이 한계값으로서, L 값은 샘플링 주파수에 최대반사 지연(delay) 시간을 곱한 값) 동안 하나 이상의 미지 신호 벡터 x를 수신하여 소정의 미지 신호 분리 알고리즘을 적용하여 출력 신호 벡터 y를 출력하고, 업데이트 프로세스부는 시간 2L 동안 출력 신호 벡터를 입력받아 포워드 프로세스부에 적용되는 미지 신호 분리 알고리즘에 입력되는 계수들을 학습한다. 또한, 본 발명의 일 측면에 의한 미지 신호 분리를 위한 장치에 포함되는 포워드 프로세스부는 시스톨릭 어레이 구조로 연결되는 L 개의 프로세싱 엘리먼트를 포함하고, 업데이트 프로세스부는 시스톨릭 어레이 구조로 연결되는 2L+1 개의 업데이트 엘리먼트를 포함하며, 프로세싱 엘리먼트 및 업데이트 엘리먼트의 코스트는 동작 초기 단계에서 0으로 초기화되는 것을 특징으로 한다. 특히, 본 발명의 일 측면에 의한 포워드 프로세스부에 포함되는 프로세싱 엘리먼트 중 코스트 s_k를 가지는 k번째 엘리먼트는, 출력 신호 벡터 y의 성분 각각을 수신하여 소정 시간 지연시키기 위한 복수 개의 레지스터들, 레지스터 각각의 출력에 소정 가중치를 승산하기 위한 복수 개의 승산기들 및 승산기들의 출력에 이전 단계의 코스트 s_k-1을 합산하여 코스트 s_k를 계산하기 위한 가산기를 포함하는 것을 특징으로 한다. 뿐만 아니라, 본 발명의 일 측면에 의한 미지 신호 분리 장치에 포함되는 업데이트 엘리먼트 중 코스트 u_k를 가지는 k번째 엘리먼트는, 프로세싱 엘리먼트가 동기화되는 클록 속도의 2배에 해당하는 클록 속도로 출력 신호 벡터 y의 성분 각각을 수신하고, 수신된 출력 신호 벡터 y의 성분 중 하나에 소정 함수를 적용한 결과 및 나머지 성분들을 승산하기 위한 승산기, 코스트 u_k를 소정 시간 지연시키기 위한 레지스터 및 지연된 코스트u_k에 승산기의 출력을 합산하여 코스트 u_k를 계산하기 위한 가산기를 포함하는 것을 특징으로 한다. 특히, 업데이트 엘리먼트들은 우수 번째 클록에 동기되어 동작되는 우수 번째 업데이트 엘리먼트들 및 기수 번째 클록에 동기되어 동작되는 기수 번째 업데이트 엘리먼트들로 분리되어 동작하는 것이 바람직하다. 더 나아가, 본 발명의 일 측면에 의한 업데이트 프로세스부에서 출력 신호 벡터 y의 성분 중 하나에 적용되는 소정 함수는 부호 함수(signum function) 또는 하이퍼볼릭 탄젠트 함수(hyperbolic tangent function)인 것이 바람직하다.

상기와 같은 목적들을 달성하기 위한 본 발명의 다른 면은 본 발명의 일 측면에 의한 미지 신호 분리 장치를 적어도 하나 이상 병렬로 연결하여 구현한 하드웨어 장치에 관한 것이다.

본 발명에 의한 미지 신호 분리 장치에 의하여 고속으로 미지 신호 분리 동작을 수행할 수 있으며 용이하게 처리 용량을 확장할 수 있다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
먼저, 본 발명의 실시예를 설명하기에 앞서 본 발명을 위해 정의되는 개념들을 참고적으로 설명하면 다음과 같다.
본 발명은 2개의 음원에서 발생된 음성 신호를 2개의 마이크로 입력받아 다시 분리하는 장치로서, 음원이 합쳐지는 모델을 다음과 같이 정의한다.
즉, 예를 들어 실제 음성 데이터 벡터를 s(t)=[s1(t), s2(t), ..., sn(t)]^T라고 정의하고, 마이크를 통해 들어오는 신호 벡터를 x(t)=[x1(t), x2(t), ..., xn(t)]^T 라고 정의하면 아래의 공식이 성립된다.

상기 공식과 같이 정의된 이유는 음성이 음원부터 마이크까지 들어오는 과정에서 직접 들어오는 경우 외에 딜레이(delay) 되어 들어오는 경우와 다른 곳에서 반사되어 들어오는 경우를 모두 고려했기 때문에 상기와 같은 공식이 된다. 이와 같은 경우를 콘볼루션 믹싱(convolutive mixing) 되었다고 한다. 즉 본 발명은 딜레이를 고려하지 않은 순간(instantaneous) 믹싱 보다는 실제 현상을 고려한 방법이다. 이를 분리 하기 위해 본 발명에서는 아래와 같이 분리하는 공식을 세운다.

즉 믹싱 모델에 딜레이 한계값을 L로 한다. 가장 이상적인 식은 L을 무한대로 하는 것이지만 이는 불가능할 뿐 아니라 실제 현상에서도 발생하지 않는다. 즉 L값을 크게 할수록 좀더 실제 현상을 많이 반영한다고 할 수 있다. 예를 들어 설명하면, 최대로 반사되어 딜레이 되어 마이크에 들어 올 수 있는 값이 300ms라 하고 샘플링 주파수가 8kHz라고 하면, 이때 L값은 2400가 된다. 즉 L 값은 샘플링 주파수에 최대 반사되어 딜레이 되는 시간을 곱한 값이 된다. 상기 L 값은 어떤 환경에서 적용되는 경우와 샘플링 주파수에 의해 결정되는 값이 되는데, 보통 샘플링 주파수는 고정되어 있다고 하면, 상기 L 값은 적용되는 환경에 의해 결정된다. 적용되는 환경이 작은 방이면 딜레이 되어 들어올 수 있는 최대값이 작을 것이고 큰 방이면 클 것이라는 것은 당업자에게 자명할 것이다.
도 2는 본 발명의 일 측면에 의한 미지 신호 분리 장치를 개념적으로 나타내는 블록도이다.

삭제

도 2에 도시된 미지 신호 분리 장치에 적용되는 알고리즘은 "궤환 네트워크(feedback network)" 알고리즘이다.

미지 신호 분리(BSS, blind source separation)란 서로 독립인 미지의 신호 들이 혼합되어 있을 경우, 원래 신호나 혼합 방법 등에 대해서 아무런 정보가 주어지지 않은 상태에서, 혼합된 신호로부터 원래의 신호를 복원하는 기술을 의미한다. 이 문제는 1991년 Jutten 및 Herault가 고안한 알고리즘을 이용하면 간단한 신호의 분리가 가능하다는 것이 밝혀진 후 많은 당업자들에 의하여 연구되어 왔다.

본 발명에서는 콘볼루션 믹싱(convolutive mixing)되어 있는 독립된 신호를 분리하는 방법으로 K. Torkkola가 제안한 궤환 네트워크 및 학습 알고리즘으로서 점진적 강하법(gradient descent method)을 사용하여, Herault-Jutten의 방법을 확장한 확장된 Herault-Jutten 방법을 이용할 수 있다. 확장된 Herault-Jutten 방법은 T. Nomura에 의하여 제안되었으며 고속 병렬 구조를 가진다.

확장된 Herault-Jutten 방법을 구현하기 위한 하드웨어 아키텍처에는 "포워드 프로세스부(forward process recurrent network)" 및 "업데이트 프로세스부(update recurrent network)"가 포함되는데, 두 가지 모두 간단한 구조를 가지는 프로세싱 엘리먼트(processing element, PE) 및 업데이트 엘리먼트(update element, UE)를 병렬로 연결하는 방식으로 설계되기 때문에 그 효율이 높고, 실시간으로 미지 신호를 분리할 수 있다.

이하, 본 발명의 일 측면에 의한 미지 신호 분리 장치에 적용되는 알고리즘을 상세히 설명한다.

믹싱 모델

우선, 미지 신호 분리를 수행하기 이전에, 서로 독립된 신호가 콘볼루션 믹싱되어 마이크를 통해 들어오는 믹싱 모델을 고려한다. 즉, 마이크를 통해 수신되 는 각 음성 신호는 서로 독립이며, 시간적으로 바로 들어오는 음성 및 벽에 반사되어 들어오는 음성 신호들이 혼합된다고 가정한다. 이러한 가정은 실생활을 모델링하는 것으로서, 본 발명이 적용될 수 있는 기술 분야를 한정하는 것이 아님은 명백하다.

실제 음성 데이터 벡터를 s(t)=[s₁(t), s₂(t), ..., s_n(t)] ^T라고 정의하고, 마이크를 통해 들어오는 신호 벡터를 x(t)=[x₁(t), x₂(t), ..., x_n (t)]^T 라고 정의하면 다음 수학식 1이 성립된다.

여기서, h_ij,p는 j번째 음성 및 i번째 마이크 사이의 임펄스 응답(room impulse response)이다. 수학식 1에서 n=2인 경우에 대해서 z-변환을 수행하면 다음 수학식 2를 얻는다.

포워드 프로세스부

다음으로, 콘볼루션 믹싱되어 있는 신호를 궤환 네트워크를 이용하여 미지 신호 분리하기 위한 알고리즘에 대해서 설명하면 다음과 같다. 딜레이(delay)를 L번째까지로 제한하고 궤환 네트워크의 i번째 출력을 y_i(t)라고 하면 다음 수학식 3을 얻는다.

수학식 3에서 w_ij,k 는 y_i(t) 및 y_j(t-k)의 가중치이다. 수학식 3을 행렬 형태로 표현하면 다음 수학식 4를 얻는다.

설명의 간략화를 위하여 수학식 4에서 n=2라고 가정하고 z-변환을 수행하면 다음 수학식 5를 얻는다.

수학식 5의 결과를 하드웨어적으로 구현하면 도 3을 얻는다. 도 3에 도시된 궤환 네트워크 알고리즘은, 각각 입력 신호 벡터의 성분인 X₁(z) 및 X₂(z)를 수신하여, 출력 신호 벡터 성분인 Y₁(z) 및 Y₂(z)를 연산한다. 출력 신호 벡터 성분 Y ₁(z) 및 Y₂(z)는 각각 X₂(z) 및 X₁(z)에 W₂₁(z) 및 W₁₂ (z)의 가중치를 가지고 궤환된다.

도 3에서, 궤환 네트워크를 이용하여 음성 신호가 완전히 분리되었다고 가정하면 Y(z)=S(z)의 관계가 만족된다. 그러므로, 가중치들은 수학식 2 및 수학식 5로부터 다음 수학식 6의 관계를 만족하게 된다.

그러므로 H(z) 값을 구하면 가중치를 구할 수 있다. 그러나, 음성이 처음에 어떤 방식으로 합성되었는지는 알 수 없으므로 H(z) 값을 알 수 없다. 그러므로, 각각의 음성 신호들이 서로 독립이라는 가정으로부터 출발하여 학습 알고리즘을 통해 가중치 W(z)를 구하여야 한다. 본 발명의 일 측면에 의한 미지 신호 분리 장치에 적용되는 학습 알고리즘에 대해서 설명하면 다음과 같다.

궤환 네트워크의 업데이트 프로세스부

Jutten-Herault 알고리즘은 음성 신호들이 콘볼루션 믹싱된 것이 아니라 순간적 믹싱(instantaneous mixing) 되었다고 가정하여 학습을 수행한다. 반면에, 전술한 바와 같은 확장된 Jutten-Herault 알고리즘은 음성 신호들이 콘볼루션 믹싱된 것으로 가정하여 학습을 수행한다.

가중치 W의 학습 알고리즘은 다음 수학식 7과 같이 표현된다.

수학식 7에서

는 학습률을 나타내며 상수이다.

수학식 7에서 알 수 있는 바와 같이,

및

의 연관성(correlation)이 0이 될 때 학습 알고리즘이 수렴한다. 두 변수의 연관성이 0이 된다는 의미는 y_i(t) 및 y_j(t)의 의존성(dependence)이 최소화되어 출력 신호가 상호 독립이 된다는 것을 뜻한다. 또한, 수학식 7에 이용되는 함수

로는 비선형 함수가 이용된다. 본 발명의 일 측면에 의한 미지 신호 분리 장치에서는 함수

로서 부호 함수, 즉

또는 하이퍼볼릭 탄젠 트 함수인

이 사용되는 것이 바람직하다. 특히,

함수는 용이하게 구현될 수 있는 장점을 가진다.

이제부터, 전술된 바와 같은 궤환 네트워크 알고리즘을 하드웨어적으로 구현하기 위한 구성이 상세히 후술된다.

도 4는 본 발명의 일 측면에 의한 미지 신호 분리 장치에 포함되는 포워드 프로세스부의 동작을 설명하기 위한 도면이다.

도 4에 도시된 미지 신호 분리 장치는 복수 개의 프로세싱 엘리먼트(PE_1,1, PE_1,2, ..., PE_1,L, PE_1,L+1, PE_2,1, PE_2,2, ..., PE_2,L, PE_2,L+1)를 포함한다. 각각의 프로세싱 엘리먼트는 이전 단계의 코스트 및 출력 벡터의 성분을 수신하여 자신의 코스트를 연산한다. 예를 들어, 프로세싱 엘리먼트(PE_2,L)는 출력 벡터 성분 y₁(t-L) 및 y₂(t-L)를 수신하며, 이전 단계의 코스트인 S_2,L-1을 수신하여 자신의 코스트인 S _2,L을 연산한다.

도 4에 도시된 바와 같이, 복수 개의 프로세싱 엘리먼트(PE_1,1, PE_1,2, ..., PE_1,L, PE_1,L+1, PE_2,1, PE_2,2, ..., PE_2,L, PE _2,L+1)는 시스톨릭 어레이 형태로 배열된다. 그러므로 하드웨어로 구현하기가 용이하다. 뿐만 아니라, 칩의 용량에 맞게 프로세싱 엘리먼트의 개수가 결정되므로 용량이 큰 칩을 사용할수록 장치의 성능을 향상 시킬 수 있다. 뿐만 아니라, 동일한 칩을 다수 개 사용함으로써 전체적인 장치의 성능을 향상시킬 수도 있다.

각 프로세싱 엘리먼트의 코스트는 다음 수학식 8에서와 같이 정의된다.

수학식 4에서, n=2로 두고 수학식 8을 이용하여 정리하면 다음 수학식 9를 얻는다.

도 4에 도시된 바와 같이, 프로세싱 엘리먼트는 2행으로 구성되며, 각 행은 각각 L+1개의 프로세싱 엘리먼트를 포함한다. 즉 도 4에 도시된 포워드 프로세스부는 모두 2(L+1)개의 프로세싱 엘리먼트를 포함한다. 첫 번째 프로세싱 엘리먼트 내지 L번째 프로세싱 엘리먼트는 수학식 8을 수행한다. 즉, k번째 프로세싱 엘리먼트는 전 단계의 프로세싱 엘리먼트로부터 y₁(t-k), y₂(t-k), s_i,k-1(t)을 수신하여 자신의 코스트 s_i,k(t)를 출력한다. 또한, 각 프로세싱 엘리먼트는 레지스터들을 포함하므로, y(t) 값을 한 클록마다 시프트(shift) 시킨다. 개별 프로세싱 엘리먼트의 상세한 구성은 다음도 5를 이용하여 설명된다. L+1번째 프로세싱 엘리먼트는 수학식 9를 수행한다. 즉, 이전 단계까지 누적되어온 s_i,L(t) 및 입력 x(t)를 수신하여 처리한다.

도 5는 도 4에 도시된 포워드 프로세스부에 포함되는 프로세싱 엘리먼트 중 하나의 동작을 설명하기 위한 도면이다. 도 5에 도시된 바와 같이, 하나의 프로세싱 엘리먼트는 두 개의 레지스터, 두 개의 승산기 및 가산기를 포함한다.

이전 프로세싱 엘리먼트에서 y_a(t) 및 y_b(t)가 입력으로 수신되면, 각각의 입력 성분은 레지스터를 통과하면서 소정 시간 지연되어 y_a(t-1) 및 y_b(t-1) 이 된다. 그러면, 각각의 출력 성분 y_a(t-1) 및 y_b(t-1)에 상응하는 가중치 w_ab,p (t) 및 w_ab,0(t)w_ba,p(t)를 승산하여 합산한다. 그리하여, 합산된 결과에는 이전 프로세싱 엘리먼트의 코스트 s_i,k-1(t)에 누적이 되어 새로운 코스트 s_i,k(t)가 된다. 도 5에 도시된 바와 같이, 개별 프로세싱 엘리먼트는 매우 간단한 구성을 가진다. 그러므로, 수학식 8을 수행하기 위한 하드웨어적 구현이 용이하다.

도 6은 본 발명의 일 측면에 의한 미지 신호 분리 장치에 포함되는 업데이트 프로세스부의 동작을 설명하기 위한 도면이다. 도 6에 의한 구성에 의하여 도 4에 사용되는 가중치가 학습된다. 도 6에 도시된 바와 같이, 본 발명의 일 측면에 의한 미지 신호 분리 장치에 포함되는 업데이트 프로세스부는 포워드 프로세스부에 포함된 프로세싱 엘리먼트의 개수가 L이라고 할 때 2L+1개의 업데이트 엘리먼트를 포함하며, 각각의 업데이트 엘리먼트는 병렬로 연결되어 동작된다.

설명의 편의를 위하여 수학식 7에서 n=2로 두고, 정리하면 다음 수학식 10을 얻는다.

도 6에 도시되는 바와 같이, 업데이트 프로세스부에 포함되는 업데이트 엘리먼트의 개수는 포워드 프로세스부에 포함되는 프로세싱 엘리먼트의 개수보다 2배 더 많으므로 포워드 프로세스부 및 업데이트 프로세스부가 동기화 되도록 하기 위하여 업데이트 프로세스부의 클록은 포워드 프로세스부의 클록보다 2배 빠르게 동작된다. 즉, 포워드 프로세스부의 클록 속도를 CLK_f 라고 하고, 업데이트 프로세스부의 클록 속도를 CLK_u라고 하면, CLK_u=2*CLK_f 의 관계식이 성립된다.

포워드 프로세스부의 출력으로 y₁(t) 및 y₂(t)가 CLK_f의 속도로 나오면 도 6에 도시된 바와 같이 업데이트 프로세스부의 양쪽 말단부에서 같은 값은 두 배 빠른 클록 속도 CLK_u의 속력으로 입력된다. 클록 속도가 2배가 되지만, 동일한 값이 두 번씩 입력되므로 포워드 프로세스부 및 업데이트 프로세스부가 동기된다. 또한, 기수 번째 업데이트 엘리먼트는 기수 번째 클록에만 동작하고, 우수 번째 업데이트 엘리먼트는 우수 번째 클록에만 동작한다. 이 경우 업데이트 엘리먼트의 코스트는 다음 수학식 11과 같다.

여기서, [x]는 x보다 크지 않은 최대 정수를 의미한다.

도 7은 도 6에 도시된 업데이트 프로세스부에 포함되는 업데이트 엘리먼트 중 하나의 동작을 설명하기 위한 도면이다. 도 7에 도시된 바와 같이, 업데이트 엘리먼트는 하나의 승산기 및 하나의 레지스터를 포함한다. 업데이트 엘리먼트는 출력 신호 벡터 성분을 수신하여, 그중 하나에 소정 함수를 적용한다. 그리고, 그 결과를 소정 함수를 적용하지 않은 출력 신호 벡터 성분과 승산한다. 도 7에 도시된 업데이트 프로세스부에서, 소정 함수로는 부호 함수가 이용되는 것이 바람직한 것은 전술된 바와 같다. 부호 함수는

의 값이 양수이면 1을, 음수이면 -1의 값을 가진다. 승산기에 계산된 값은 프로세싱 엘리먼트와 동일한 방법으로 레지스터에 의하여 시프트 되어 누적된다.

본 발명에 의한 미지 신호 분리 장치의 동작을 클록 별로 살펴보면 다음과 같다.

1) t=0에서 (초기화)

모든 업데이트 엘리먼트 및 프로세싱 엘리먼트의 가중치 및 코스트는 0으로 초기화된다. 즉 Wp=0 및 S_1,p=0, S_2,p=0으로 설정된다.

2) t=1, 2, ..., L-1 까지 (포워드 프로세스)

p=1, 2, ..., L 일 경우,

p=L 일 경우,

즉, 포워드 프로세스에서는 시간 L 동안 궤환 네트워크의 포워드 프로세스가 수행된다.

3) t=L, L+1, ..., 3L-1 까지 (업데이트 프로세스)

만일 t가 우수라면, 우수인 k에 대하여,

만일 t가 기수라면, 기수인 k에 대하여,

즉, 업데이트 프로세스에서는 시간 2L 동안 기수 번째 클록에는 기수 번째 업데이트 엘리먼트가 동작하고, 우수 번째 클록에서는 우수 번째 업데이트 엘리먼트가 동작한다.

4) t=3L 일 때 (가중치 업데이트)

k=-L, ..., -2, -1 이면, w_12,k=u_-k(t)

k=0 이면, w_12,0=w_21,0=u₀(t)

k=1, 2, ..., L 이면, w_21,k=u_k

즉, 업데이트 단계에서는 업데이트 프로세스에서 계산한 가중치를 포워드 프로세스부에 업데이트하고 다음 포워드 프로세스를 준비한다.

전술된 바와 같이, 본 발명의 일 측면에 의한 미지 신호 분리 장치는 동일한 구성을 가지는 복수 개의 프로세싱 엘리먼트 및 업데이트 엘리먼트를 시스톨릭 어레이 형식으로 구현함으로써 하드웨어로 구현되기에 최적이다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 발명의 전체적인 설명은 음성 신호의 경우에 한정되어 있으나, 본 발명은 이에 한정되지 않으며 본 발명에 따른 알고리즘 및 하드웨어 장치는 미지 신호 분리 기법이 적용되는 모든 응용 분야에 적용될 수 있음은 물론이다.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명에 의하여 ASIC 및 FPGA 기반의 칩 개발 기술로 적합한 최적화 알고리즘 및 하드웨어 아키텍처를 이용하여 저전력 및 저비용으로 미지 신호를 분리할 수 있다.

또한, 본 발명에 따라 고속 병렬 구조를 가진 프로세싱 엘리먼트를 이용함으로써 칩의 용량에 맞게 프로세싱 엘리먼트의 개수를 정할 수 있음은 물론, 용량이 큰 칩을 사용할수록 처리 속도를 향상시킬 수 있고 심지어는 동일한 칩을 다수 개 사용함으로써 전체적인 장치의 성능도 용이하게 개량할 수 있다.

Claims (7)

1. 미지 신호를 분리하기 위한 장치에 있어서,

   음성 믹싱 모델의 딜레이 한계값으로서 샘플링 주파수에 최대반사 지연(delay) 시간을 곱한 값으로 표시되는 시간 L 동안 하나 이상의 상기 미지 신호 벡터 x를 수신하여 소정의 미지 신호 분리 알고리즘을 적용하여 출력 신호 벡터 y를 출력하기 위한 포워드(forward) 프로세스부; 및

   시간 2L 동안 상기 출력 신호 벡터를 입력받아 상기 포워드 프로세스부에 적용되는 미지 신호 분리 알고리즘에 입력되는 계수들을 학습하기 위한 업데이트 프로세스부를 포함하며,

   상기 포워드 프로세스부는 시스톨릭 어레이(array) 구조로 연결되는 L 개(L은 양의 정수)의 프로세싱 엘리먼트(processing element)를 포함하고,

   상기 업데이트 프로세스부는 시스톨릭 어레이 구조로 연결되는 2L+1 개의 업데이트 엘리먼트를 포함하며,

   상기 프로세싱 엘리먼트 및 상기 업데이트 엘리먼트의 코스트(cost)는 동작 초기 단계에서 0으로 초기화되는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치.
2. 제1항에 있어서, 포워드 프로세스부에 포함되는 상기 프로세싱 엘리먼트 중 코스트 s_k를 가지는 k번째 엘리먼트는,

   상기 출력 신호 벡터 y의 성분 각각을 수신하여 일정 시간 지연시키기 위한 복수 개의 레지스터들;

   상기 레지스터 각각의 출력에 정해진 가중치를 승산하기 위한 복수 개의 승산기들; 및

   상기 승산기들의 출력에 이전 단계의 코스트 s_k-1을 합산하여 상기 코스트 s_k를 계산하기 위한 가산기를 포함하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치.
3. 제2항에 있어서,

   상기 업데이트 엘리먼트 중 코스트 u_k를 가지는 k번째 엘리먼트는,

   상기 프로세싱 엘리먼트가 동기화되는 클록 속도의 2배에 해당하는 클록 속도로 상기 출력 신호 벡터 y의 성분 각각을 수신하고, 수신된 출력 신호 벡터 y의 성분 중 하나에 소정 함수를 적용한 결과 및 나머지 성분들을 승산하기 위한 승산기;

   상기 코스트 u_k를 소정 시간 지연시키기 위한 레지스터; 및

   지연된 코스트 u_k-1에 상기 승산기의 출력을 합산하여 상기 코스트 u_k를 계산하기 위한 가산기를 포함하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치.
4. 제3항에 있어서, 상기 업데이트 엘리먼트들은,

   우수 번째 클록에 동기되어 동작되는 우수 번째 업데이트 엘리먼트들 및

   기수 번째 클록에 동기되어 동작되는 기수 번째 업데이트 엘리먼트들로 분리되어 동작하는 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치.
5. 제4항에 있어서,

   상기 출력 신호 벡터 y의 성분 중 하나에 적용되는 함수는 부호 함수(signum function)인 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치.
6. 제4항에 있어서,

   상기 출력 신호 벡터 y의 성분 중 하나에 적용되는 함수는 하이퍼볼릭 탄젠트 함수(hyperbolic tangent function)인 것을 특징으로 하는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치.
7. 제1항 내지 제6항 중 어느 한 항에 따르는 시스톨릭 배열 구조를 가지는 미지 신호 분리 장치를 적어도 하나 이상 병렬로 연결하여 구현한 것을 특징으로 하는 하드웨어 장치.

Images