KR100669774B1 - Flat panel display and method for fabricating the same - Google Patents

Flat panel display and method for fabricating the same Download PDF

Info

Publication number
KR100669774B1
KR100669774B1 KR1020040094513A KR20040094513A KR100669774B1 KR 100669774 B1 KR100669774 B1 KR 100669774B1 KR 1020040094513 A KR1020040094513 A KR 1020040094513A KR 20040094513 A KR20040094513 A KR 20040094513A KR 100669774 B1 KR100669774 B1 KR 100669774B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
display device
layer
dummy
Prior art date
Application number
KR1020040094513A
Other languages
Korean (ko)
Other versions
KR20060055621A (en
Inventor
신현수
구재본
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040094513A priority Critical patent/KR100669774B1/en
Publication of KR20060055621A publication Critical patent/KR20060055621A/en
Application granted granted Critical
Publication of KR100669774B1 publication Critical patent/KR100669774B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 박막 트랜지스터의 반도체층과는 분리된 더미 반도체패턴을 형성하여 금속막으로 된 기판으로부터의 반사를 방지하여 콘트라스트를 개선할 수 있는 플렉서블 유기전계 발광표시장치 및 그의 제조방법을 개시한다.The present invention discloses a flexible organic light emitting display device and a method of manufacturing the same, which can improve contrast by forming a dummy semiconductor pattern separated from a semiconductor layer of a thin film transistor to prevent reflection from a substrate made of a metal film.

본 발명의 유기전계 발광표시장치는 기판과; 상기 기판상에 형성된 반도체층, 게이트 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와; 상기 박막 트랜지스터에 연결되는 화소전극을 구비하는 표시소자와; 상기 화소전극에 대응하는 부분을 제외한 기판상에 상기 반도체층과 전기적으로 분리되어 형성된 다수의 더미 패턴을 포함한다.An organic light emitting display device of the present invention comprises: a substrate; A thin film transistor having a semiconductor layer, a gate, and a source / drain electrode formed on the substrate; A display element having a pixel electrode connected to the thin film transistor; It includes a plurality of dummy patterns formed on the substrate except for the portion corresponding to the pixel electrode and electrically separated from the semiconductor layer.

상기 더미 패턴은 상기 반도체층과 동일한 물질로 구성되며, 비정질 실리콘막 및 폴리실리콘막으로부터 선택된다. 상기 더미패턴은 기판의 반사를 방지하기 위한 반사방지막으로 작용한다. 상기 기판은 금속박으로 된 플렉서블 기판을 포함하며, 상기 기판과 반도체층 및 더미패턴사이에 형성된 절연막을 더 포함한다. The dummy pattern is made of the same material as the semiconductor layer and is selected from an amorphous silicon film and a polysilicon film. The dummy pattern serves as an anti-reflection film for preventing reflection of the substrate. The substrate includes a flexible substrate made of metal foil, and further includes an insulating film formed between the substrate, the semiconductor layer, and the dummy pattern.

Description

평판표시장치 및 그의 제조방법{Flat panel display and method for fabricating the same}Flat panel display and manufacturing method thereof {Flat panel display and method for fabricating the same}

도 1은 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 평면구조도,1 is a plan view of an organic light emitting display device according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 단면구조도,2 is a cross-sectional structure diagram of an organic light emitting display device according to an embodiment of the present invention;

도 3은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 평면도,3 is a plan view of an organic light emitting display device according to another embodiment of the present invention;

도 4는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면구조도,4 is a cross-sectional structure diagram of an organic light emitting display device according to another embodiment of the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200, 400 : 금속박 기판 205, 405 : 버퍼층200 and 400: metal foil substrates 205 and 405: buffer layer

210, 410 : 반도체층 191, 195, 390 : 반사방지막210, 410: semiconductor layers 191, 195, 390: antireflection film

225, 425 : 게이트 250, 450 : 보호막225, 425: gate 250, 450: protective film

260, 460 : 애노드전극 270, 470 : 화소분리막260 and 460 anode electrodes 270 and 470 pixel separation layer

275, 391, 393, 395, 475 : 개구부275, 391, 393, 395, 475: opening

본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 금속박(metal foil)으로 된 기판의 반사를 방지하기 위한 반사방지막을 구비한 플렉서블 유기전 계 발광표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a flexible organic light emitting display device having an antireflection film for preventing reflection of a substrate made of metal foil, and a manufacturing method thereof.

유기전계 발광소자는 애노드전극과 캐소드전극사이에 형성되는 유기막층으로부터 광을 방출하는 자발광소자로서, 상기 유기막층의 발광화합물의 종류에 따라서 무기전계 발광소자와 유기전계 발광소자로 분류되며, 유기박층으로부터 발광되는 광이 방출되는 방향에 따라 전면, 배면 또는 양면발광소자로 분류된다. The organic light emitting device is a self-light emitting device that emits light from an organic film layer formed between an anode electrode and a cathode electrode, and is classified into an inorganic light emitting device and an organic light emitting device according to the type of light emitting compound of the organic film layer. The light emitted from the thin layer is classified into a front, rear or double-sided light emitting device according to the direction in which it is emitted.

전면발광형 유기전계 발광표시장치는 유기막층의 발광층으로부터 발광되는 광이 기판과 반대방향 즉, 봉지기판쪽으로 방출되는 표시장치이고, 배면발광형 유기전계 발광표시장치는 유기막층의 발광층으로부터 발광되는 광이 기판방향으로 방출되는 표시장치이다.A top emission type organic light emitting display device is a display device in which light emitted from an emission layer of an organic layer is emitted in a direction opposite to a substrate, that is, toward an encapsulation substrate, and a bottom emission type organic light emitting display device is light emitted from an emission layer of an organic film layer. This is a display device emitted in the direction of the substrate.

통상적으로 액티브 매트릭스 유기전계 발광표시장치(AMOLED)는 기판상에 다수의 화소가 배열되고, 각 화소는 적어도 하나의 스위칭 박막 트랜지스터와, 하나의 구동 박막 트랜지스터 및 캐패시터와 유기전계 발광소자를 구비한다. 박막 트랜지스터와 캐패시터는 금속물질로 된 전극 및 배선을 구비하므로, 외부로부터 입사되는 외광이 상기 금속전극 및 배선에 의해 반사되어 콘트라스크가 크게 저하된다.In general, an active matrix organic light emitting display (AMOLED) includes a plurality of pixels arranged on a substrate, and each pixel includes at least one switching thin film transistor, one driving thin film transistor and a capacitor, and an organic light emitting diode. Since the thin film transistor and the capacitor include an electrode and a wiring made of a metal material, external light incident from the outside is reflected by the metal electrode and the wiring so that the contrast is greatly reduced.

유기전계 발광표시장치는 외광의 세기에 따라 콘트라스트가 크게 감소하는데, 일본공개특허 평5-288209호에는 외광을 차단하기 위한 편광판이 부착된 유기전계 발광표시장치를 개시하였다. 상기 일본특허는 광이 방출되는 기판의 외측면 또는 기판과 애노드전극사이에 편광판을 배열하여 외광을 차단시켜 줌으로써 콘트라스트를 향상시킬 수 있었다. In the organic light emitting display device, contrast is greatly reduced according to the intensity of external light. Japanese Patent Laid-Open No. 5-288209 discloses an organic light emitting display device having a polarizing plate attached to block external light. The Japanese patent was able to improve contrast by blocking external light by arranging a polarizing plate between the outer surface of the substrate from which light is emitted or between the substrate and the anode electrode.

그러나, 상기 편광판이 고가이며, 또한 상기 편광판이 외부로부터 입사되는 외광을 차단할 뿐만 아니라 유기막층의 발광층으로부터 방출되는 광의 일부분을 차단시키는 문제점이 있었다.However, the polarizing plate is expensive, and the polarizing plate not only blocks external light incident from the outside, but also blocks a part of light emitted from the light emitting layer of the organic layer.

한편, 외광차단용 블랙매트릭스(black matrix)를 기판상에 형성하여 외광에 의한 콘트라스트의 저하를 방지하는 기술이 제안되었다. 국내공개특허 제2003-0037451호에는 외광에 의한 반사를 방지하기 위한 광차단막(black matrix)를 구비한 전면발광형 유기전계 발광표시장치가 개시되었다. 상기 국내특허는 박막 트랜지스터에 연결되는 화소전극하부에 전면적으로 광차단막을 형성하여 외광을 차단하고, 이에 의해 콘트라스트를 향상시킬 수 있었다. 그러나, 외광을 차단하기 위한 광차단막을 형성하는 경우에는 광차단막을 형성하기 위한 별도의 공정이 요구되어 공정이 복잡해는 문제점이 있었다.On the other hand, a technique for preventing a decrease in contrast due to external light by forming a black matrix for external light blocking on a substrate has been proposed. Korean Laid-Open Patent Publication No. 2003-0037451 discloses a top-emitting organic light emitting display device having a black matrix for preventing reflection by external light. In the domestic patent, a light blocking film is formed on the entire surface of the lower part of the pixel electrode connected to the thin film transistor to block external light, thereby improving contrast. However, in the case of forming the light blocking film for blocking external light, there is a problem that a separate process for forming the light blocking film is required and the process is complicated.

최근 들어 플렉서블 유기전계 발광표시장치에 대한 관심이 높아지고 있는데, 이러한 플렉서블 유기전계 발광표시장치는 플렉서블 기판을 사용한다. 상기 플렉서블 유기전계 발광표시장치에서, 플렉서블 기판으로 금속박(metal foil)을 사용하거나, PET 등과 같은 고분자 플라스틱 필름을 사용한다.Recently, interest in flexible organic light emitting display devices has increased, and such flexible organic light emitting display devices use a flexible substrate. In the flexible organic light emitting display device, a metal foil is used as the flexible substrate, or a polymer plastic film such as PET is used.

금속박(metal foil)과 같은 플렉서블 기판을 이용한 전면발광형 유기전계 발광표시장치의 경우에는 금속박의 기판에 의한 광의 반사로 인하여 콘트라스트가 저하되는 문제점이 있었다.In the case of a top emission type organic light emitting display device using a flexible substrate such as a metal foil, there is a problem in that contrast is reduced due to reflection of light by the substrate of the metal foil.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 추가공정없이 반사방지막을 형성하여 금속박으로 된 기판의 반사에 의한 콘트라스 트 저하를 방지할 수 있는 플렉서블 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, the flexible organic electroluminescent display device and its manufacture capable of forming a anti-reflection film without additional process to prevent the contrast decrease due to the reflection of the metal foil substrate The purpose is to provide a method.

상기 목적을 달성하기 위하여, 본 발명은 기판과; 상기 기판상에 형성된 반도체층, 게이트 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와; 상기 박막 트랜지스터에 연결되는 화소전극을 구비하는 표시소자와; 상기 화소전극에 대응하는 부분을 제외한 기판상에 상기 반도체층과 전기적으로 분리되어 형성된 다수의 더미 패턴을 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention is a substrate; A thin film transistor having a semiconductor layer, a gate, and a source / drain electrode formed on the substrate; A display element having a pixel electrode connected to the thin film transistor; A flat panel display including a plurality of dummy patterns formed on the substrate except for a portion corresponding to the pixel electrode is electrically separated from the semiconductor layer.

상기 더미 패턴은 상기 반도체층과 동일한 물질로 구성되며, 비정질 실리콘막 및 폴리실리콘막으로부터 선택된다. 상기 더미패턴은 기판의 반사를 방지하기 위한 반사방지막으로 작용한다.The dummy pattern is made of the same material as the semiconductor layer and is selected from an amorphous silicon film and a polysilicon film. The dummy pattern serves as an anti-reflection film for preventing reflection of the substrate.

상기 기판은 금속박으로 된 플렉서블 기판을 포함하며, 상기 기판과 반도체층 및 더미패턴사이에 형성된 절연막을 더 포함한다. The substrate includes a flexible substrate made of metal foil, and further includes an insulating film formed between the substrate, the semiconductor layer, and the dummy pattern.

상기 표시소자는 하부전극인 상기 화소전극과; 상기 하부전극의 일부분을 노출시키는 개구부를 구비한 화소분리막과; 상기 화소분리막의 개구부내에 형성된 유기막층과; 기판상에 형성된 상부전극을 구비하는 유기전계 발광소자를 포함한다.The display device may include the pixel electrode serving as a lower electrode; A pixel separation layer having an opening exposing a portion of the lower electrode; An organic layer formed in the opening of the pixel separation layer; An organic light emitting diode having an upper electrode formed on a substrate is included.

또한, 본 발명은 기판과; 상기 기판상에 형성된 반도체층, 게이트 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와; 상기 박막 트랜지스터에 연결되는 화소전극을 구비하는 표시소자와; 상기 기판상에 상기 반도체층과 전기적으로 분리되도록 전면 형성된 더미 반도체층을 포함하며, 상기 더미 반도체층은 상기 화소전극 에 대응하는 부분에 형성된 제1개구부와, 상기 반도체층과의 전기적인 분리를 위한 제2개구부를 구비하는 평판표시장치를 제공하는 것을 특징으로 한다.In addition, the present invention is a substrate; A thin film transistor having a semiconductor layer, a gate, and a source / drain electrode formed on the substrate; A display element having a pixel electrode connected to the thin film transistor; A dummy semiconductor layer formed on the substrate so as to be electrically separated from the semiconductor layer, wherein the dummy semiconductor layer includes a first opening formed at a portion corresponding to the pixel electrode, and for electrical separation from the semiconductor layer. A flat panel display device having a second opening is provided.

상기 더미 반도체층은 상기 반도체층과 동일한 물질로 구성되며, 비정질 실리콘막 및 폴리실리콘막으로부터 선택된다. 상기 더미 반도체층은 기판의 반사를 방지하기 위한 반사방지막으로 작용한다.The dummy semiconductor layer is made of the same material as the semiconductor layer and is selected from an amorphous silicon film and a polysilicon film. The dummy semiconductor layer serves as an antireflection film for preventing reflection of the substrate.

또한, 본 발명은 기판상에 제1절연막을 형성하는 단계와; 반도체층과 반사방지막을 동시에 형성하는 단계와; 기판상에 게이트전극, 상기 반도체층에 형성된 소오스/드레인 영역 및 상기 소오스/드레인 영역에 연결되는 소오스/드레인 전극을 구비하는 박막 트랜지스터를 형성하는 단계와; 기판상에 상기 박막 트랜지스터의 소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막을 형성하는 단계와; 상기 제2절연막상에 상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극을 포함하는 표시소자를 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.In addition, the present invention comprises the steps of forming a first insulating film on the substrate; Simultaneously forming a semiconductor layer and an anti-reflection film; Forming a thin film transistor having a gate electrode, a source / drain region formed on the semiconductor layer, and a source / drain electrode connected to the source / drain region on a substrate; Forming a second insulating film having a via hole exposing one of the source / drain electrodes of the thin film transistor on a substrate; And forming a display device on the second insulating layer, the display device including a pixel electrode connected to one of the source / drain electrodes of the thin film transistor.

상기 기판은 금속박으로 된 플렉서블 기판을 포함하고, 상기 제1절연막은 버퍼층을 포함한다.  The substrate includes a flexible substrate made of metal foil, and the first insulating layer includes a buffer layer.

상기 반사방지막은 상기 화소전극에 대응하는 부분을 제외한 제1절연막상에 상기 반도체층과 전기적으로 분리되도록 형성된 더미 반도체패턴을 포함하며, 상기 기판에 의한 반사를 방지하는 역할을 한다. 상기 반사방지막과 반도체층은 비정질 실리콘막 및 폴리실리콘막으로부터 선택된다.The anti-reflection film includes a dummy semiconductor pattern formed on the first insulating film except for a portion corresponding to the pixel electrode to be electrically separated from the semiconductor layer, and prevents reflection by the substrate. The antireflection film and the semiconductor layer are selected from an amorphous silicon film and a polysilicon film.

상기 반사방지막은 상기 화소전극에 대응하는 부분을 제외한 기판전면에 형 성되고, 상기 반도체층과 전기적인 분리를 위한 개구부를 구비하는 더미 반도체층을 포함하며, 상기 반사방지막은 기판에 의한 반사를 방지하는 역할을 한다. The anti-reflection film is formed on the entire surface of the substrate except for a portion corresponding to the pixel electrode, and includes a dummy semiconductor layer having an opening for electrically separating the semiconductor layer, wherein the anti-reflection film prevents reflection by the substrate. It plays a role.

상기 표시소자를 제조하는 방법은 상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극을 하부전극으로 형성하는 단계와; 상기 하부전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성하는 단계와; 상기 개구부내의 하부전극상에 유기막층을 형성하는 단계와; 기판전면에 상부전극을 형성하는 단계를 포함한다.The method of manufacturing the display device may include forming a pixel electrode connected to one of the source / drain electrodes of the thin film transistor as a lower electrode; Forming a pixel separation layer having an opening exposing a portion of the lower electrode; Forming an organic layer on the lower electrode in the opening; Forming an upper electrode on the front surface of the substrate.

이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 플렉서블 유기전계 발광표시장치의 평면도를 도시한 것이다.1 is a plan view of a flexible organic light emitting display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 플렉서블 유기전계 발광표시장치는 금속박으로 된 기판(200)을 구비한다. 기판(200)상에 게이트라인(110), 데이터라인(120) 및 전원라인(130)이 배열된다. 상기 기판(200)은 상기 게이트라인(110), 데이터라인(120) 및 전원라인에 의해 한정되는 화소영역(140)에 화소(150)가 배열된다.Referring to FIG. 1, the flexible organic light emitting display device of the present invention includes a substrate 200 made of metal foil. The gate line 110, the data line 120, and the power line 130 are arranged on the substrate 200. In the substrate 200, the pixels 150 are arranged in the pixel region 140 defined by the gate line 110, the data line 120, and the power line.

화소영역(140)에 배열된 화소(150)는 2개의 박막 트랜지스터(160), (180), 캐패시터(170) 및 화소전극(260)을 구비한 유기전계 발광소자(EL소자)를 포함한다. 2개의 박막 트랜지스터(160), (180)중 하나는 스위칭 박막 트랜지스터(160)이고, 다른 하나는 구동 박막 트랜지스터(180)이다. The pixel 150 arranged in the pixel region 140 includes an organic light emitting diode (EL device) including two thin film transistors 160, 180, a capacitor 170, and a pixel electrode 260. One of the two thin film transistors 160 and 180 is the switching thin film transistor 160, and the other is the driving thin film transistor 180.

상기 스위칭 박막 트랜지스터(160)는 게이트라인(110)의 스캔신호에 따라서 데이터라인(120)의 데이터신호를 전달하기 위한 것으로서, 게이트라인(110)에 게이 트(163)에 연결되고, 소오스전극(165)이 데이터라인(120)에 연결되며, 드레인 전극(167)이 캐패시터(170)의 하부전극(127)에 연결된다. 상기 스위칭 박막 트랜지스터(160)의 소오스/드레인 전극(165), (167)은 각각의 콘택홀(164), (166)을 통해 반도체층(161)의 소오스/드레인 영역(도면상에는 도시되지 않음)에 연결된다. The switching thin film transistor 160 is to transfer the data signal of the data line 120 according to the scan signal of the gate line 110, and is connected to the gate 163 to the gate line 110, and has a source electrode ( The 165 is connected to the data line 120, and the drain electrode 167 is connected to the lower electrode 127 of the capacitor 170. The source / drain electrodes 165 and 167 of the switching thin film transistor 160 may have source / drain regions of the semiconductor layer 161 through respective contact holes 164 and 166 (not shown). Is connected to.

상기 구동 박막 트랜지스터(180)는 상기 스위칭 박막 트랜지스터(160)를 통해 전달되는 데이터신호에 따라서 EL 소자를 구동시켜 주기 위한 것으로서, 게이트(225)가 상기 캐패시터(170)의 하부전극(127)에 연결되고, 소오스전극(241)이 상기 전원라인(130)에 연결되며, 드레인 전극(245)이 상기 EL 소자의 애노드전극인 화소전극(260)에 연결된다. 상기 구동 박막 트랜지스터(180)의 소오스/드레인 전극(241), (245)는 각각의 콘택홀(231), (235)을 통하여 반도체층(210)의 소오스/드레인영역(211), (215)에 연결된다.The driving thin film transistor 180 is for driving an EL element according to a data signal transmitted through the switching thin film transistor 160, and a gate 225 is connected to the lower electrode 127 of the capacitor 170. The source electrode 241 is connected to the power supply line 130, and the drain electrode 245 is connected to the pixel electrode 260 which is an anode electrode of the EL element. The source / drain electrodes 241 and 245 of the driving thin film transistor 180 are source / drain regions 211 and 215 of the semiconductor layer 210 through respective contact holes 231 and 235. Is connected to.

상기 캐패시터(170)는 상기 스위칭 박막 트랜지스터(160)를 통해 전달되는 데이터신호를 저장하기 위한 것으로서, 하부전극(227)은 콘택홀(168)을 통해 상기 스위칭 박막 트랜지스터(160)의 드레인 전극(167)에 연결되며, 상부전극(247)은 상기 전원라인(130)에 연결된다. The capacitor 170 is for storing a data signal transmitted through the switching thin film transistor 160, and the lower electrode 227 is a drain electrode 167 of the switching thin film transistor 160 through the contact hole 168. ), The upper electrode 247 is connected to the power line 130.

본 발명의 유기전계 발광표시장치는 기판(200)중 반도체층(161), (210)이 형성되지 않은 부분 및 화소전극(260)의 개구부(275)에 대응하는 부분을 제외한 부분에 더미 반도체패턴(191), (195)이 형성된다. 상기 더미 반도체패턴(191), (195)은 박막 트랜지스터(160), (180)의 반도체층(161), (210)과 동일한 물질로 구성된다. In the organic light emitting display device according to an exemplary embodiment of the present invention, a dummy semiconductor pattern is formed on a portion of the substrate 200 except a portion in which the semiconductor layers 161 and 210 are not formed and a portion corresponding to the opening 275 of the pixel electrode 260. 191 and 195 are formed. The dummy semiconductor patterns 191 and 195 are made of the same material as the semiconductor layers 161 and 210 of the thin film transistors 160 and 180.

본 발명의 실시예에서는 상기 박막 트랜지스터(160), (180)의 반도체층 (161), (210) 및 더미 반도체패턴(191), (195)으로 폴리실리콘막 또는 비정질 실리콘막을 사용한다. 상기 더비 반도체 패턴(191), (195)을 구성하는 폴리실리콘막 또는 비정질 실리콘막은 LTPS 공정중 반사율이 떨어진다. 그러므로, 더미 반도체패턴(191), (195)는 기판으로부터의 반사를 저하시키는 반사방지막으로서의 역할을 한다. 이때, 상기 더미 반도체패턴(191), (195)는 기판의 반사를 방지하기 위한 반사방지막으로 작용하므로, 박막 트랜지스터(160), (180) 및 캐패시터 그리고 EL소자와는 전기적으로 연결되지 않고 분리되는 독립적인 패턴구조를 갖는다.In the exemplary embodiment of the present invention, a polysilicon film or an amorphous silicon film is used as the semiconductor layers 161 and 210 and the dummy semiconductor patterns 191 and 195 of the thin film transistors 160 and 180. The polysilicon layer or amorphous silicon layer constituting the derby semiconductor patterns 191 and 195 has a low reflectance during the LTPS process. Therefore, the dummy semiconductor patterns 191 and 195 serve as antireflection films that lower reflections from the substrate. In this case, since the dummy semiconductor patterns 191 and 195 serve as anti-reflection films for preventing reflection of the substrate, the dummy semiconductor patterns 191 and 195 are separated from the thin film transistors 160, 180, capacitors, and the EL element without being electrically connected. It has an independent pattern structure.

도 2는 본 발명의 실시예에 따른 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 2는 도 1의 I-I 선에 따른 유기전계 발광표시장치의 단면도를 도시한 것으로서, 구동 박막 트랜지스터(180), 캐패시터(170) 및 EL소자에 한정하여 도시한 것이다.2 is a cross-sectional view of an organic light emitting display device according to an exemplary embodiment of the present invention. FIG. 2 is a cross-sectional view of an organic light emitting display device taken along the line I-I of FIG. 1, and is limited to the driving thin film transistor 180, the capacitor 170, and the EL element.

도 2를 참조하여 본 발명의 유기전계 발광표시장치의 제조방법을 설명하면 다음과 같다.Referring to FIG. 2, a method of manufacturing the organic light emitting display device according to the present invention will be described.

먼저, 금속박으로 된 기판(200)상에 제1절연막(205)을 형성한다. 상기 제1절연막(205)은 버퍼층을 포함한다. 상기 버퍼층(205)상에 폴리실리콘막을 형성한 다음 패터닝하여 구동 박막 트랜지스터(180)의 반도체층을 형성한다. 상기 반도체층(210)으로 폴리실리콘막 대신에 비정질 실리콘막을 사용할 수도 있다.First, the first insulating film 205 is formed on the substrate 200 made of metal foil. The first insulating layer 205 includes a buffer layer. A polysilicon film is formed on the buffer layer 205 and then patterned to form a semiconductor layer of the driving thin film transistor 180. An amorphous silicon film may be used as the semiconductor layer 210 instead of the polysilicon film.

또한, 반도체층(210)을 형성하기 위한 비정질 실리콘막 또는 폴리실리콘막의 패터닝시 상기 더미 반도체층(191), (195)은 동시에 형성된다. 미 반도체패턴(191), (195)이 상기 기판(200)에 의한 반사를 방지하기 위한 반사방지막으로서, 상기 반도체층(210)과는 전기적으로 분리되어 상기 버퍼층(205)상에 형성된다. In addition, the dummy semiconductor layers 191 and 195 are simultaneously formed when the amorphous silicon film or the polysilicon film for forming the semiconductor layer 210 is patterned. The non-semiconductor patterns 191 and 195 are anti-reflection films for preventing reflection by the substrate 200 and are electrically separated from the semiconductor layer 210 and formed on the buffer layer 205.

기판상에 제2절연막으로서 게이트 절연막(220)을 형성하고, 게이트 절연막(220)상에 게이트 전극물질을 증착한 다음 패터닝하여 상기 반도체층(210)상부에 게이트(225)를 형성하고, 또한 상기 더미 반도체패턴(191)상에 캐패시터(170)의 하부전극(227)을 형성한다.A gate insulating film 220 is formed on the substrate as a second insulating film, a gate electrode material is deposited on the gate insulating film 220, and then patterned to form a gate 225 on the semiconductor layer 210. The lower electrode 227 of the capacitor 170 is formed on the dummy semiconductor pattern 191.

상기 반도체층(210)으로 소정 도전형의 불순물, 예를 들어 p형 도전형의 불순물을 주입하여 상기 반도체층(210)에 소오스/드레인 영역(211), (215)을 형성한다. 기판상에 제3절연막으로서 층간 절연막(230)을 형성하고, 상기 게이트 절연막(220)과 층간 절연막(230)을 식각하여 상기 소오스/드레인 영역(211), (215)의 일부분을 노출시키는 콘택홀(231), (235)을 형성한다.Source / drain regions 211 and 215 may be formed in the semiconductor layer 210 by implanting a predetermined conductivity type, for example, a p-type conductivity, into the semiconductor layer 210. A contact hole exposing a portion of the source / drain regions 211 and 215 by forming an interlayer insulating film 230 as a third insulating film on the substrate and etching the gate insulating film 220 and the interlayer insulating film 230. 231 and 235 are formed.

기판상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여 상기 콘택홀(231), (235)을 통해 상기 반도체층(210)의 소오스/드레인 영역(211), (215)과 연결되는 소오스/드레인 전극(241), (245)을 형성한다. 상기 소오스/드레인 전극(241), (245)을 형성할 때 상기 캐패시터(170)의 상부전극(247)을 상기 하부전극(227)상에 형성한다.A source / drain electrode material is deposited on the substrate and then patterned to be connected to the source / drain regions 211 and 215 of the semiconductor layer 210 through the contact holes 231 and 235. Electrodes 241 and 245 are formed. When forming the source / drain electrodes 241 and 245, an upper electrode 247 of the capacitor 170 is formed on the lower electrode 227.

기판상에 제4절연막으로서 보호막(250)을 증착한 다음 상기 소오스/드레인 전극(241), (245)중 하나, 예를 들어 드레인 전극(245)의 일부분을 노출시키는 비어홀(255)을 형성한다. 기판상에 화소전극물질을 증착한 다음 패터닝하여 상기 비어홀(255)을 통해 상기 드레인 전극(245)에 연결되는 화소전극인 애노드전극(260)을 형성한다.A protective film 250 is deposited on the substrate as a fourth insulating film, and then a via hole 255 is formed to expose one of the source / drain electrodes 241 and 245, for example, a part of the drain electrode 245. . A pixel electrode material is deposited on the substrate and then patterned to form an anode electrode 260, which is a pixel electrode connected to the drain electrode 245 through the via hole 255.

기판상에 제5절연막으로서 화소분리막(270)을 형성한 다음 상기 화소전극(260)의 일부분을 노출시키는 개구부(275)를 형성한다. 상기 개구부(275)내의 애노드전극(260)상에 유기막층(280)을 형성하고, 기판전면에 캐소드전극(290)을 형성한다. 상기 유기막층(280)은 전자주입층, 전자수송층, 발광층, 정공수송층, 정공주입층 및 정공억제층으로부터 선택되는 유기막층 포함한다.A pixel isolation layer 270 is formed as a fifth insulating layer on the substrate, and then an opening 275 exposing a portion of the pixel electrode 260 is formed. The organic layer 280 is formed on the anode 260 in the opening 275, and the cathode 290 is formed on the entire surface of the substrate. The organic layer 280 may include an organic layer selected from an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, a hole injection layer, and a hole suppression layer.

본 발명의 일 실시예에 따른 유기전계 발광표시장치는 전면발광구조를 가지므로, 상기 애노드전극(260)은 반사막(도면상에는 도시되지 않음)을 구비하는 투명도전막으로 된 투명전극을 구비한다. 상기 캐소드전극(290)은 투과전극을 구비한다.Since the organic light emitting diode display according to the exemplary embodiment has a top light emitting structure, the anode electrode 260 includes a transparent electrode made of a transparent conductive film having a reflective film (not shown). The cathode electrode 290 includes a transmission electrode.

본 발명의 일 실시예에 따른 더미 반도체패턴은 도 1 및 도 2에 도시된 바와 같은 위치에 한정 형성되는 것이 아니라 유기발광소자로부터 발광이 발광되는 부분을 제외한 부분, 즉, 상기 애노드전극(260)의 개구부에 대응하는 부분을 제외한 부분에 상기 반도체층(161), (210)과 전기적으로 분리되도록 형성되는 패턴구조는 모두 가능하다.The dummy semiconductor pattern according to the exemplary embodiment of the present invention is not limited to a position as shown in FIGS. 1 and 2, but a portion except for a portion where light is emitted from an organic light emitting element, that is, the anode electrode 260 All of the pattern structures formed to be electrically separated from the semiconductor layers 161 and 210 at portions except portions corresponding to the openings of the semiconductor layers 161 and 210 may be formed.

도 3은 본 발명의 다른 실시예에 따른 플렉서블 유기전계 발광표시장치의 평면도를 도시한 것이다. 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 평면구조는 도 1에 도시된 일 실시예에 따른 유기전계 발광표시장치와 동일한 구조를 갖는다. 다만, 더미 반도체 패턴이 박막 트랜지스터의 반도체층과 전기적으로 분리되도록 기판전면에 형성되는 구조만이 다르다.3 is a plan view of a flexible organic light emitting display device according to another exemplary embodiment of the present invention. A planar structure of an organic light emitting display device according to another embodiment of the present invention has the same structure as the organic light emitting display device shown in FIG. 1. However, only the structure in which the dummy semiconductor pattern is formed on the front surface of the substrate to be electrically separated from the semiconductor layer of the thin film transistor is different.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 금속박으로 된 기판(400)을 포함한다. 상기 기판(400)상에 게이트 라인(310), 데이터라인(320) 및 전원라인(330)이 배열되며, 상기 게이트 라인(310), 데이터라인(320) 및 전원라인(330)에 의해 한정되는 화소영역(340)에 화소(350)가 배열된다.Referring to FIG. 3, an organic light emitting display device according to another embodiment of the present invention includes a substrate 400 made of metal foil. A gate line 310, a data line 320, and a power line 330 are arranged on the substrate 400, and are defined by the gate line 310, the data line 320, and the power line 330. The pixel 350 is arranged in the pixel area 340.

상기 화소(350)는 스위칭 박막 트랜지스터(360), 캐패시터(370), 구동 박막 트랜지스터(380) 및 화소전극(460)을 구비하는 유기전계 발광소자를 포함한다. 상기 스위칭 박막 트랜지스터(360)는 게이트라인(310)에 연결되는 게이트전극(363), 반도체층(361)에 형성된 소오스/드레인 영역(도면상에는 도시되지 않음)과 콘택홀(364), (366)을 통해 전기적으로 연결되는 소오스/드레인 전극(365), (367)을 구비한다. 상기 소오스전극(365)은 상기 데이터라인(320)에 연결된다.The pixel 350 includes an organic light emitting diode including a switching thin film transistor 360, a capacitor 370, a driving thin film transistor 380, and a pixel electrode 460. The switching thin film transistor 360 includes a gate electrode 363 connected to the gate line 310, a source / drain region (not shown) and contact holes 364 and 366 formed in the semiconductor layer 361. Source / drain electrodes 365 and 367 are electrically connected to each other. The source electrode 365 is connected to the data line 320.

상기 캐패시터(370)는 상기 스위칭 박막 트랜지스터(360)의 드레인 전극(367)과 콘택홀(368)을 통해 전기적으로 연결되는 하부전극(427)과, 상기 하부전극(427)과 오버랩되도록 배열되어 상기 전원라인(330)에 연결되는 상부전극(447)을 구비한다. The capacitor 370 is arranged to overlap the lower electrode 427 and the lower electrode 427 electrically connected to the drain electrode 367 and the contact hole 368 of the switching thin film transistor 360. An upper electrode 447 is connected to the power line 330.

상기 구동 박막 트랜지스터(380)는 상기 캐패시터(370)의 하부전극에 연결되는 게이트(425), 반도체층(410)에 형성된 소오스/드레인 영역(411), (415)과 콘택홀(431), (435)을 통해 연결되는 소오스전극(441), (445)을 구비한다. 상기 소오스전극(441)은 상기 전원라인(330)에 연결된다.The driving thin film transistor 380 includes a gate 425 connected to the lower electrode of the capacitor 370, source / drain regions 411, 415, and contact holes 431, ( Source electrodes 441 and 445 connected through the 435. The source electrode 441 is connected to the power line 330.

상기 유기전계 발광소자는 상기 구동 박막 트랜지스터(380)의 드레인전극(445)에 비어홀(455)을 통해 연결되는 화소전극인 애노드전극(460)과, 상기 애노드전극(460)의 개구부에 형성된 유기막층(480) 및 캐소드전극(490)을 구비한다.The organic light emitting diode includes an anode electrode 460 which is a pixel electrode connected to a drain electrode 445 of the driving thin film transistor 380 through a via hole 455, and an organic layer formed in an opening of the anode electrode 460. 480 and a cathode electrode 490 are provided.

본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 기판전면에 걸쳐 더 미 반도체층(390)이 형성된다. 상기 더미 반도체층(390)은 상기 스위칭 박막 트랜지스터(360)의 반도체층(361), 구동 박막 트랜지스터(380)의 반도체층(410) 및 유기전계 발광소자의 애노드전극(460)의 개구부(475)를 제외한 기판전면에 형성된다. In the organic light emitting display device according to another embodiment of the present invention, a dummy semiconductor layer 390 is formed over the entire surface of the substrate. The dummy semiconductor layer 390 includes the semiconductor layer 361 of the switching thin film transistor 360, the semiconductor layer 410 of the driving thin film transistor 380, and the opening 475 of the anode electrode 460 of the organic light emitting diode. It is formed on the front of the substrate except for.

이때, 상기 더미 반도체층(390)은 상기 반도층(361), (410)과 전기적으로 분리되어야 하므로, 상기 반도체층(361), (410)에 대응하는 부분에 개구부(391), (393)을 구비한다. 또한, 상기 더미 반도체층(390)은 상기 애노드전극(460)의 개구부(475)에 대응하는 부분에도 개구부(395)를 구비한다.In this case, since the dummy semiconductor layer 390 should be electrically separated from the semiconductor layers 361 and 410, the openings 391 and 393 may be formed in portions corresponding to the semiconductor layers 361 and 410. It is provided. In addition, the dummy semiconductor layer 390 also includes an opening 395 in a portion corresponding to the opening 475 of the anode electrode 460.

도 4는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 4는 도 3의 III-III 선에 따른 단면구조를 도시한 것으로서, 구동박막 트랜지스터, 캐패시터 및 유기전계 발광소자에 한정하여 도시한다.4 is a cross-sectional view of an organic light emitting display device according to another embodiment of the present invention. FIG. 4 is a cross-sectional view taken along the line III-III of FIG. 3 and is limited to the driving thin film transistor, the capacitor, and the organic light emitting device.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 금속박으로 된 기판(400)을 구비한다. 상기 기판(400)상에 제1절연막으로서 버퍼층(405)이 형성된다. 상기 버퍼층(405)상에 구동 박막 트랜지스터(380)의 반도체층(410) 및 더미 반도체층(390)이 형성된다. 상기 반도체층(410)은 소정 도전형, 예를 들어 p형 불순물이 도핑된 소오스/드레인 영역(411), (415)을 구비한다. 상기 더미 반도체층(390)은 금속박으로 된 기판(400)에 의한 반사를 방지하는 반사방지층으로 작용한다.Referring to FIG. 4, an organic light emitting display device according to another exemplary embodiment includes a substrate 400 made of metal foil. A buffer layer 405 is formed on the substrate 400 as a first insulating layer. The semiconductor layer 410 and the dummy semiconductor layer 390 of the driving thin film transistor 380 are formed on the buffer layer 405. The semiconductor layer 410 includes source / drain regions 411 and 415 doped with a predetermined conductivity type, for example, p-type impurities. The dummy semiconductor layer 390 serves as an antireflection layer that prevents reflection by the substrate 400 made of metal foil.

이때, 상기 더미 반도체층(390)은 상기 반도체층(390)과의 전기적인 분리를 위한 개구부(393)와 후속공정에서 형성될 애노드전극하부에 대응하는 부분에 개구부(395)를 구비한다. 또한, 상기 반도체층(390)은 도 3에 도시된 바와 같이 상기 스위칭 박막 트랜지스터(360)의 반도체층(363)과의 전기적인 분리를 위한 개구부(391)를 더 포함한다.In this case, the dummy semiconductor layer 390 includes an opening 393 for electrical separation from the semiconductor layer 390 and an opening 395 in a portion corresponding to the lower portion of the anode electrode to be formed in a subsequent process. In addition, as illustrated in FIG. 3, the semiconductor layer 390 further includes an opening 391 for electrical separation from the semiconductor layer 363 of the switching thin film transistor 360.

상기 반도체층(410)과 더미 반도체층(390)은 동일한 물질로 구성되며, 폴리실리콘막 또는 비정질 실리콘막을 포함한다. 상기 반도체층(410)과 더미 반도체층(390)을 형성하는 방법은 기판상에 예를 들어 폴리실리콘막(390)을 형성한 다음 상기 개구부(393)에 의해 분리되는 반도체층(410)을 형성하고, 애노드전극에 대응하는 부분에 개구부가 형성되도록 폴리실리콘막(390)을 패터닝한다. 그러므로, 상기 반도체층(410)은 구동 박막 트랜지스터의 액티브층으로 작용하고, 상기 폴리실리콘막은 더미 반도체층으로서 반사방지막으로 작용한다.The semiconductor layer 410 and the dummy semiconductor layer 390 are made of the same material and include a polysilicon film or an amorphous silicon film. In the method of forming the semiconductor layer 410 and the dummy semiconductor layer 390, for example, a polysilicon layer 390 is formed on a substrate, and then the semiconductor layer 410 is separated by the opening 393. The polysilicon film 390 is patterned such that an opening is formed in a portion corresponding to the anode electrode. Therefore, the semiconductor layer 410 serves as an active layer of the driving thin film transistor, and the polysilicon film serves as an antireflection film as a dummy semiconductor layer.

기판상에 제2절연막으로서 게이트 절연막(420)이 형성되고, 상기 게이트 절연막(420)중 상기 반도체층(410)에 대응하는 부분에 구동 박막 트랜지스터(380)의 게이트(425)가 형성되고, 상기 게이트(425)와 떨어져 캐패시터(370)의 하부전극(427)이 형성된다.A gate insulating film 420 is formed on the substrate as a second insulating film, and a gate 425 of the driving thin film transistor 380 is formed in a portion of the gate insulating film 420 corresponding to the semiconductor layer 410. The lower electrode 427 of the capacitor 370 is formed away from the gate 425.

기판상에 제3절연막으로서 층간 절연막(430)이 형성되고, 상기 게이트 절연막(420)과 층간 절연막(430)에는 상기 반도체층(410)의 소오스/드레인 영역(411), (415)을 노출시키는 콘택홀(431), (435)이 형성된다. An interlayer insulating film 430 is formed on the substrate as a third insulating film, and the gate insulating film 420 and the interlayer insulating film 430 expose source / drain regions 411 and 415 of the semiconductor layer 410. Contact holes 431 and 435 are formed.

상기 층간 절연막(430)상에 상기 콘택홀(431), (435)을 통해 상기 반도체층(410)의 소오스/드레인 영역(411), (415)과 전기적으로 콘택되는 소오스/드레인 전극(441), (445)이 형성된다. 기판상에 상기 소오스/드레인 전극(441), (445)중 하나, 예를 들어 드레인 전극(445)을 노출시키는 비어홀(455)을 구비하는 보호막 (450)이 제4절연막으로서 형성된다.Source / drain electrodes 441 are in electrical contact with the source / drain regions 411 and 415 of the semiconductor layer 410 through the contact holes 431 and 435 on the interlayer insulating layer 430. , 445 is formed. A protective film 450 having a via hole 455 exposing one of the source / drain electrodes 441 and 445, for example, the drain electrode 445, is formed on the substrate as a fourth insulating film.

상기 보호막(450)상에 상기 비어홀(455)을 통해 상기 구동 박막 트랜지스터(380)의 드레인 전극(445)에 연결되는 화소전극인 애노드전극(460)이 형성된다. 기판상에 상기 애노드전극(460)의 일부분을 노출시키는 개구부(475)를 구비하는 화소분리막(470)이 제5절연막으로서 형성된다. An anode electrode 460, which is a pixel electrode connected to the drain electrode 445 of the driving thin film transistor 380, is formed on the passivation layer 450 through the via hole 455. A pixel isolation film 470 having an opening 475 exposing a portion of the anode electrode 460 on the substrate is formed as a fifth insulating film.

상기 개구부(475)내의 애노드전극(460)상에 형성되고, 기판전면에 캐소드전극(490)이 형성된다. 상기 유기막층(480)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 유기막을 포함한다. 상기 캐소드전극(490)은 투과전극을 포함한다.It is formed on the anode 460 in the opening 475, and the cathode 490 is formed on the front surface of the substrate. The organic layer 480 may include an organic layer selected from a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and a hole suppression layer. The cathode electrode 490 includes a transmission electrode.

본 발명의 다른 실시예에 따른 유기전계 발광표시장치는 전면발광구조를 가지므로, 상기 애노드전극(460)은 반사막(도면상에는 도시되지 않음)을 구비하는 투명도전막으로 된 투명전극을 구비한다. 상기 캐소드전극(490)은 투과전극을 구비한다.Since the organic light emitting display device according to another exemplary embodiment of the present invention has a top light emitting structure, the anode electrode 460 includes a transparent electrode made of a transparent conductive film having a reflective film (not shown). The cathode electrode 490 includes a transmission electrode.

본 발명은 표시소자의 화소전극을 구동하는 스위칭소자로서 박막 트랜지스터를 사용하고 기판으로 금속박과 같은 플렉서블 기판을 사용하는 평판표시장치에 있어서, 상기 박막 트랜지스터의 반도체층 형성시 더미 반도체층을 형성하여 기판 반사를 방지하는 데에도 적용가능하다.The present invention provides a flat panel display device that uses a thin film transistor as a switching device for driving a pixel electrode of a display device and uses a flexible substrate such as a metal foil as a substrate. It is also applicable to preventing reflection.

본 발명의 실시예에 따른 유기전계 발광표시장치의 화소가 하나의 스위칭 박막 트랜지스터, 하나의 구동 박막 트랜지스터 및 캐패시터와 유기전계 발광소자를 구비하는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 다양한 구조를 갖는 화소에 적용가능하다.Although the pixel of the organic light emitting display device according to an exemplary embodiment of the present invention includes one switching thin film transistor, one driving thin film transistor, a capacitor, and an organic light emitting diode, the pixel is not necessarily limited thereto. Applicable to the pixel.

본 발명의 실시예는 도 2 및 도 4에 도시된 바와 같은 단면구조를 갖는 유기발광표시장치에 한정되는 것이 아니라 다양한 구조를 갖는 유기전계 발광표시장치에 적용가능하다.The embodiment of the present invention is not limited to the organic light emitting display device having the cross-sectional structure as shown in FIGS. 2 and 4, but is applicable to the organic light emitting display device having various structures.

본 발명은 표시소자의 화소전극을 구동하는 스위칭소자로서 박막 트랜지스터를 사용하고 기판으로 금속박과 같은 플렉서블 기판을 사용하는 평판표시장치에 있어서, 반도체층과 동일한 물질로 된 더미 패턴을 형성하여 반사방지막으로 사용하는 구조에는 모두 적용가능하다.The present invention provides a flat panel display device that uses a thin film transistor as a switching element for driving a pixel electrode of a display element and uses a flexible substrate such as a metal foil as a substrate, wherein a dummy pattern made of the same material as a semiconductor layer is formed to form an antireflection film. All are applicable to the structure used.

상기한 바와같은 본 발명의 실시예에 따른 유기전계 발광표시장치는 박막 트랜지스터의 반도체층과 전기적으로 분리되는 더미 반도체패턴을 반사방지막으로 형성하여 기판에 의한 반사를 방지하여 콘트라스트를 개선할 수 있다. 또한, 더미 반도체패턴을 상기 박막 트랜지스터의 반도체층 형성시 동시에 형성하여 줌으로써, 별도의 공정없이 반사방지막을 형성할 수 있는 이점이 있다.The organic light emitting display device according to the embodiment of the present invention as described above can form a dummy semiconductor pattern electrically separated from the semiconductor layer of the thin film transistor as an antireflection film to prevent reflection by the substrate to improve contrast. In addition, by forming a dummy semiconductor pattern at the same time forming the semiconductor layer of the thin film transistor, there is an advantage that the anti-reflection film can be formed without a separate process.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (19)

기판과;A substrate; 상기 기판상에 형성된 반도체층, 게이트 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와;A thin film transistor having a semiconductor layer, a gate, and a source / drain electrode formed on the substrate; 상기 박막 트랜지스터에 연결되는 화소전극을 구비하는 표시소자와;A display element having a pixel electrode connected to the thin film transistor; 상기 화소전극에 대응하는 부분을 제외한 기판상에 상기 반도체층과 전기적으로 분리되어 형성된 다수의 더미 패턴을 포함하는 특징으로 하는 평판표시장치.And a plurality of dummy patterns electrically separated from the semiconductor layer on a substrate except for a portion corresponding to the pixel electrode. 제1항에 있어서, 상기 더미 패턴은 상기 반도체층과 동일한 물질로 구성되는 것을 특징으로 하는 표시장치.The display device of claim 1, wherein the dummy pattern is formed of the same material as the semiconductor layer. 제1항 또는 제2항에 있어서, 상기 반도체층과 더미 패턴은 비정질 실리콘막 및 폴리실리콘막으로부터 선택되는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 1 or 2, wherein the semiconductor layer and the dummy pattern are selected from an amorphous silicon film and a polysilicon film. 제1항에 있어서, 상기 기판은 금속박으로 된 플렉서블 기판을 포함하며, The method of claim 1, wherein the substrate comprises a flexible substrate of metal foil, 상기 기판과 반도체층 및 더미패턴사이에 형성된 절연막을 더 포함하는 것을 특징으로 하는 평판표시장치.And an insulating film formed between the substrate, the semiconductor layer, and the dummy pattern. 제1항 또는 제4항에 있어서, 상기 더미패턴은 기판의 반사를 방지하기 위한 반사방지막으로 작용하는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 1 or 4, wherein the dummy pattern serves as an antireflection film for preventing reflection of a substrate. 제1항에 있어서, 상기 표시소자는 The display device of claim 1, wherein the display device comprises: 하부전극인 상기 화소전극과;The pixel electrode serving as a lower electrode; 상기 화소전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막과;A pixel separation layer having an opening exposing a portion of the pixel electrode; 상기 화소분리막의 개구부내에 형성된 유기막층과;An organic layer formed in the opening of the pixel separation layer; 기판상에 형성된 상부전극을 구비하는 유기전계 발광소자를 포함하는 것을 특징으로 하는 평판표시장치.And an organic light emitting device having an upper electrode formed on a substrate. 기판과;A substrate; 상기 기판상에 형성된 반도체층, 게이트 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와;A thin film transistor having a semiconductor layer, a gate, and a source / drain electrode formed on the substrate; 상기 박막 트랜지스터에 연결되는 화소전극을 구비하는 표시소자와;A display element having a pixel electrode connected to the thin film transistor; 상기 기판상에 상기 반도체층과 전기적으로 분리되도록 전면 형성된 더미 반도체층을 포함하며,A dummy semiconductor layer formed on the substrate so as to be electrically separated from the semiconductor layer; 상기 더미 반도체층은 상기 화소전극에 대응하는 부분에 형성된 제1개구부와, 상기 반도체층과의 전기적인 분리를 위한 제2개구부를 구비하는 것을 특징으로 하는 평판표시장치.And the dummy semiconductor layer includes a first opening formed in a portion corresponding to the pixel electrode, and a second opening for electrically separating the semiconductor layer. 제7항에 있어서, 상기 더미 반도체층은 상기 반도체층과 동일한 물질로 구성되는 것을 특징으로 하는 표시장치.The display device of claim 7, wherein the dummy semiconductor layer is formed of the same material as the semiconductor layer. 제7항 또는 제8항에 있어서, 상기 반도체층과 더미 패턴은 비정질 실리콘막 및 폴리실리콘막으로부터 선택되는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 7 or 8, wherein the semiconductor layer and the dummy pattern are selected from an amorphous silicon film and a polysilicon film. 제7항에 있어서, 상기 기판은 금속박으로 된 플렉서블 기판을 포함하며, The method of claim 7, wherein the substrate comprises a flexible substrate of metal foil, 상기 기판과 반도체층 및 더미 반도체층사이에 형성된 절연막을 더 포함하는 것을 특징으로 하는 평판표시장치.And an insulating film formed between the substrate, the semiconductor layer, and the dummy semiconductor layer. 제7항 또는 제10항에 있어서, 상기 더미 반도체층은 기판의 반사를 방지하기 위한 반사방지막으로 작용하는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 7 or 10, wherein the dummy semiconductor layer serves as an anti-reflection film for preventing reflection of a substrate. 제7항에 있어서, 상기 표시소자는 The display device of claim 7, wherein the display device comprises: 하부전극인 상기 화소전극과;The pixel electrode serving as a lower electrode; 상기 하부전극의 일부분을 노출시키는 개구부를 구비한 화소분리막과;A pixel separation layer having an opening exposing a portion of the lower electrode; 상기 화소분리막의 개구부내에 형성된 유기막층과;An organic layer formed in the opening of the pixel separation layer; 기판상에 형성된 상부전극을 구비하는 유기전계 발광소자를 포함하는 것을 특징으로 하는 평판표시장치.And an organic light emitting device having an upper electrode formed on a substrate. 기판상에 제1절연막을 형성하는 단계와;Forming a first insulating film on the substrate; 반도체층과 반사방지막을 동시에 형성하는 단계와;Simultaneously forming a semiconductor layer and an anti-reflection film; 기판상에 게이트전극, 상기 반도체층에 형성된 소오스/드레인 영역 및 상기 소오스/드레인 영역에 연결되는 소오스/드레인 전극을 구비하는 박막 트랜지스터를 형성하는 단계와;Forming a thin film transistor having a gate electrode, a source / drain region formed on the semiconductor layer, and a source / drain electrode connected to the source / drain region on a substrate; 기판상에 상기 박막 트랜지스터의 소오스/드레인 전극중 하나를 노출시키는 비어홀을 구비하는 제2절연막을 형성하는 단계와;Forming a second insulating film having a via hole exposing one of the source / drain electrodes of the thin film transistor on a substrate; 상기 제2절연막상에 상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극을 포함하는 표시소자를 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.And forming a display device on the second insulating layer, the display device including a pixel electrode connected to one of the source / drain electrodes of the thin film transistor. 제13항에 있어서, 상기 기판은 금속박으로 된 플렉서블 기판을 포함하고, 상기 제1절연막은 버퍼층을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.The method of claim 13, wherein the substrate comprises a flexible substrate made of metal foil, and the first insulating layer includes a buffer layer. 제13항에 있어서, 상기 반사방지막은 상기 화소전극에 대응하는 부분을 제외한 제1절연막상에 상기 반도체층과 전기적으로 분리되도록 형성된 더미 반도체패턴을 포함하며, The semiconductor device of claim 13, wherein the anti-reflection film comprises a dummy semiconductor pattern formed on the first insulating film except for a portion corresponding to the pixel electrode so as to be electrically separated from the semiconductor layer. 상기 기판에 의한 반사를 방지하는 역할을 하는 것을 특징으로 하는 평판표시장치의 제조방법.And a method for preventing reflection by the substrate. 제13항 또는 제15항에 있어서, 상기 반사방지막과 반도체층은 비정질 실리콘막 및 폴리실리콘막으로부터 선택되는 것을 특징으로 하는 평판표시장치의 제조방법.The method of manufacturing a flat panel display device according to claim 13 or 15, wherein the anti-reflection film and the semiconductor layer are selected from an amorphous silicon film and a polysilicon film. 제13항에 있어서, 상기 반사방지막은 상기 화소전극에 대응하는 부분을 제외한 기판전면에 형성되고, 상기 반도체층과 전기적인 분리를 위한 개구부를 구비하는 더미 반도체층을 포함하며,The semiconductor device of claim 13, wherein the anti-reflection film comprises a dummy semiconductor layer formed on the entire surface of the substrate except for a portion corresponding to the pixel electrode, and having an opening for electrically separating the semiconductor layer. 상기 반사방지막은 기판에 의한 반사를 방지하는 역할을 하는 것을 특징으로 하는 평판표시장치의 제조방법.And the anti-reflection film serves to prevent reflection by a substrate. 제13항 또는 제17항에 있어서, 상기 반사방지막과 반도체층은 비정질 실리콘막 및 폴리실리콘막으로부터 선택되는 것을 특징으로 하는 평판표시장치의 제조방법.The method of manufacturing a flat panel display device according to claim 13 or 17, wherein the antireflection film and the semiconductor layer are selected from an amorphous silicon film and a polysilicon film. 제13항에 있어서, 상기 표시소자를 제조하는 방법은 The method of claim 13, wherein the display device is manufactured. 상기 박막 트랜지스터의 소오스/드레인 전극중 하나에 연결되는 화소전극을 하부전극으로 형성하는 단계와;Forming a pixel electrode connected to one of the source / drain electrodes of the thin film transistor as a lower electrode; 상기 하부전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성하는 단계와;Forming a pixel separation layer having an opening exposing a portion of the lower electrode; 상기 개구부내의 하부전극상에 유기막층을 형성하는 단계와;Forming an organic layer on the lower electrode in the opening; 기판전면에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.And forming an upper electrode on the front surface of the substrate.
KR1020040094513A 2004-11-18 2004-11-18 Flat panel display and method for fabricating the same KR100669774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040094513A KR100669774B1 (en) 2004-11-18 2004-11-18 Flat panel display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094513A KR100669774B1 (en) 2004-11-18 2004-11-18 Flat panel display and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20060055621A KR20060055621A (en) 2006-05-24
KR100669774B1 true KR100669774B1 (en) 2007-01-16

Family

ID=37151580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094513A KR100669774B1 (en) 2004-11-18 2004-11-18 Flat panel display and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100669774B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742363B2 (en) 2018-10-22 2023-08-29 Ensurge Micropower Asa Barrier stacks for printed and/or thin film electronics, methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002664B1 (en) 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 Thin Film Transistor, The method for Using The Same and Organic Light Emitting Display Device Comprising the TFT
KR101002667B1 (en) 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 Thin Film Transistor, The method for Using The Same and Organic Light Emitting Display Device Comprising the TFT
KR100976866B1 (en) * 2008-12-01 2010-08-23 한국기계연구원 Organic lighting emitting display having anti reflection film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742363B2 (en) 2018-10-22 2023-08-29 Ensurge Micropower Asa Barrier stacks for printed and/or thin film electronics, methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor

Also Published As

Publication number Publication date
KR20060055621A (en) 2006-05-24

Similar Documents

Publication Publication Date Title
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
KR101073552B1 (en) Organic light emitting diode display and method of manufacturing the same
CN108735792B (en) Bottom-emission type O L ED array substrate, manufacturing method thereof, display panel and display device
US9741784B2 (en) Organic light emitting display device and method of manufacturing the same
KR100838082B1 (en) Oled and method for fabricating the same
US9818969B2 (en) Organic light emitting diode display device and method of manufacturing the same
US7510891B2 (en) Organic light emitting display device and method of manufacturing the same
US7791267B2 (en) Organic light emitting display and method of fabricating the same
US7456431B2 (en) Organic light emitting display
KR100846711B1 (en) Organic light emitting display and method of manufacturing thesame
US10861916B2 (en) Display substrate, manufacturing method thereof and display panel
KR102097023B1 (en) Display device and method for manufacturing display device
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR20150017978A (en) Organic light emitting diode display
JP2006146205A (en) Flat panel display and its method of fabrication
CN111370458A (en) Display substrate, preparation method thereof and display device
CN109065590B (en) Organic light-emitting display substrate, manufacturing method thereof and organic light-emitting display device
US20220140018A1 (en) Array substrate, fabricating method therefor and display panel
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
KR20070111232A (en) Light emitting device and fabrication method of the same
KR20170080242A (en) Organic light emitting diode display device
KR100669715B1 (en) OLED and method for fabricating the same
KR100669774B1 (en) Flat panel display and method for fabricating the same
KR20050027464A (en) Top emission oled using assistant electrode to prevent ir drop and fabricating the same
KR100658755B1 (en) Organic light emitting display and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14