KR100667499B1 - Method for fabricating cmos image sensor - Google Patents

Method for fabricating cmos image sensor Download PDF

Info

Publication number
KR100667499B1
KR100667499B1 KR1020050036375A KR20050036375A KR100667499B1 KR 100667499 B1 KR100667499 B1 KR 100667499B1 KR 1020050036375 A KR1020050036375 A KR 1020050036375A KR 20050036375 A KR20050036375 A KR 20050036375A KR 100667499 B1 KR100667499 B1 KR 100667499B1
Authority
KR
South Korea
Prior art keywords
pattern
hard mask
image sensor
cmos image
forming
Prior art date
Application number
KR1020050036375A
Other languages
Korean (ko)
Other versions
KR20060114438A (en
Inventor
김영근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050036375A priority Critical patent/KR100667499B1/en
Publication of KR20060114438A publication Critical patent/KR20060114438A/en
Application granted granted Critical
Publication of KR100667499B1 publication Critical patent/KR100667499B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A43FOOTWEAR
    • A43BCHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B17/00Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined
    • A43B17/003Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined characterised by the material
    • A43B17/006Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined characterised by the material multilayered
    • AHUMAN NECESSITIES
    • A43FOOTWEAR
    • A43BCHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B7/00Footwear with health or hygienic arrangements

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 시모스이미지 센서의 포토다이오드 제작을 위해 셀프얼라인을 진행하는 공정에서 로직 트랜지스터의 특성이 변하지 않는 제조공정을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 전달트랜지스터의 게이트용 제1 도전막 패턴을 형성하는 단계; 상기 제1 도전막 패턴상에 하드마스크 패턴을 형성하는 단계; 상기 기판상에 전달트랜지스터 이외의 트랜지스터의 게이트용 제2 도전막 패턴을 형성하는 단계; 상기 제1 도전막 패턴과 접하는 영역에 형성될 포토다이오드를 위한 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 마스크로 상기 포토다이오드를 위한 임플란트 공정을 진행하는 단계를 포함하며, 상기 임플란트 공정시 상기 하드마스크 패턴이 그 하부물의 베리어막 역할을 하는 시모스 이미지센서의 제조방법을 제공한다.The present invention is to provide a manufacturing process that does not change the characteristics of the logic transistor in the process of self-aligning for manufacturing the photodiode of the CMOS image sensor, the present invention for this purpose is the first gate for the gate of the transfer transistor on the substrate Forming a conductive film pattern; Forming a hard mask pattern on the first conductive layer pattern; Forming a second conductive film pattern for a gate of a transistor other than a transfer transistor on the substrate; Forming a photoresist pattern for the photodiode to be formed in a region in contact with the first conductive layer pattern; And performing an implant process for the photodiode using the photoresist pattern as a mask, wherein the hard mask pattern serves as a barrier film of the lower portion of the implant during the implant process.

시모스 이미지센서, 하드마스크, 포토다이오드, 딥 임플란트 공정. CMOS image sensor, hard mask, photodiode, deep implant process.

Description

시모스 이미지센서의 제조방법{METHOD FOR FABRICATING CMOS IMAGE SENSOR}Manufacturing method of CMOS image sensor {METHOD FOR FABRICATING CMOS IMAGE SENSOR}

도1은 통상적인 시모스 이미지센서의 단위화소를 나타내는 레이아웃도.1 is a layout showing unit pixels of a conventional CMOS image sensor.

도2a 내지 도2d는 종래기술에 의한 시모스 이미지센서의 제조방법을 나타내는 공정단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.

도3a 내지 도3h는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도.3A to 3H are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a preferred embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 기판 21 : 폴리실리콘막20: substrate 21: polysilicon film

22 : 완충막 23 : 하드마스크막22: buffer film 23: hard mask film

24a, 24b : 감광막 25 : 딥 임플란트용 감광막24a, 24b: Photosensitive film 25: Photosensitive film for deep implants

본 발명은 시모스 이미지센서에 관한 것으로, 특히 포토다이오드를 형성하는 공정에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly to a process for forming a photodiode.

일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.In general, an image sensor of a semiconductor device is a semiconductor device that converts an optical image into an electrical signal. Representative image sensor devices include a charge coupled device (CCD) and a CMOS image sensor.

그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 화소(pixel)수 만큼 모스 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.Among them, the charge-coupled device is a device in which charge carriers are stored and transported in the capacitor while individual metal-oxide-silicon (MOS) capacitors are located very close to each other, and the CMOS image sensor is a control circuit and a signal processing circuit. It is a device that adopts a switching method of making MOS transistors by the number of pixels by using CMOS technology using a signal processing circuit as a peripheral circuit and sequentially detecting the output using the MOS transistors.

통상적인 시모스 이미지센서는 다수의 단위화소가 어레이된 픽셀 어레이와, 상기 픽셀어레이에서 출력되는 아날로그신호를 디지털 신호로 전환하는 ADC 블럭과, ADC 블럭에서 출력되는 디지털값을 저장하는 라인버퍼와, 입력된 어드레스를 디코딩하여 픽셀어레이의 단위화소를 선택하기 위한 디코더/픽셀 드라이버와, 디코더/픽셀드라이버를 제어하기 위한 제어 레지스터 및 로직을 구비한다.A typical CMOS image sensor includes a pixel array in which a plurality of unit pixels are arrayed, an ADC block for converting an analog signal output from the pixel array into a digital signal, a line buffer for storing digital values output from the ADC block, and an input. And a control register and logic for controlling the decoder / pixel driver and the decoder / pixel driver to decode the address and select the unit pixel of the pixel array.

통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드와, 포토다이오드에서 모아진 광전하를 플로팅확산영역으로 운송하기 위한 트랜스퍼 트랜지스터와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역를 리셋시키기 위한 리셋 트랜지스터와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 하는 로드트랜지스터가 형성된다.A circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor. A photodiode that receives light to generate photocharges and a photocharge collected from the photodiode A transfer transistor for transporting to the floating diffusion region, a reset transistor for setting the potential of the floating diffusion region to a desired value and discharging the charge to reset the floating diffusion region, and a voltage of the floating diffusion region is applied to the source follower buffer A drive transistor serves as an amplifier (Source Follower Buffer Amplifier) and a select transistor serving as an addressing role as a switching role. Outside the unit pixel, a load transistor for reading an output signal is formed.

도1은 통상적인 시모스 이미지센서의 단위화소를 나타내는 레이아웃도이다.1 is a layout showing unit pixels of a conventional CMOS image sensor.

도1을 참조하여 살펴보면, 시모스 이미지센서의 단위화소는 포토다이오드(PD)가 크게 배치되고, 전달트랜지스터(Tx)와, 드라이버 트랜지스터(Dx)의 게이트가 액티브영역(Active)을 가로지르며 형성된다.Referring to FIG. 1, in the unit pixel of the CMOS image sensor, a photodiode PD is largely disposed, and a transfer transistor Tx and a gate of the driver transistor Dx cross the active region Active.

포토다이오드는 도1의 도시된 영역을 기준으로 수직으로 형성이 되기 때문에 위부분에 P영역이 형성되고, 아랫부분에 N영역이 형성이 된다.Since the photodiode is formed vertically based on the region shown in FIG. 1, a P region is formed at an upper portion and an N region is formed at a lower portion.

따라서 N영역은 기판의 깊은 영역에 형성되기 때문에 높은 에너지로 임플란트공정으로 형성시킨다.Therefore, since the N region is formed in the deep region of the substrate, it is formed by the implant process with high energy.

그러나, 포토다이오드의 N 영역은 전달 트랜지스터(Tx)의 게이트 패턴의 하단에는 형성되면 않되기 때문에, 전달 트랜지스터(Tx)의 게이트 패턴을 마스크로 하여 포토다이오드의 N 영역을 위한 임플란트 공정을 진행하게 된다.However, since the N region of the photodiode should not be formed at the lower end of the gate pattern of the transfer transistor Tx, an implant process for the N region of the photodiode is performed using the gate pattern of the transfer transistor Tx as a mask. .

도2a 내지 도2d는 종래기술에 의한 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.

도2a에 도시된 바와 같이, 기판(10)상에 게이트 형성을 위한 폴리실리콘막(11)을 형성하고, 그 상부에 하드마스크막(12)을 형성한다.As shown in FIG. 2A, a polysilicon film 11 for forming a gate is formed on the substrate 10, and a hard mask film 12 is formed thereon.

이어서 게이트 패턴을 형성하기 위한 감광막 패턴(13a, 13b)을 형성한다.Subsequently, photosensitive film patterns 13a and 13b for forming a gate pattern are formed.

여기서 감광막 패턴(13a)은 전달트랜지스터(Tx)의 게이트 패턴을 형성하기 위한 것이고, 감광막 패턴(13b)은 나머지 트랜지스터(Tx)의 게이트 패턴을 형성하기 위한 것이다.Here, the photoresist pattern 13a is for forming the gate pattern of the transfer transistor Tx, and the photoresist pattern 13b is for forming the gate pattern of the remaining transistor Tx.

이어서 도2b에 도시된 바와 같이, 감광막 패턴(13a, 13b)을 식각마스크로 하여 하드마스크막(12)과 폴리실리콘막(10)을 패터닝한다.Subsequently, as shown in FIG. 2B, the hard mask film 12 and the polysilicon film 10 are patterned using the photoresist patterns 13a and 13b as etch masks.

이어서 도2c에 도시된 바와 같이, 포토다이오드의 N영역을 형성하기 위한 감광막 패턴(15)를 형성하고 임플란트 공정을 진행한다.Subsequently, as shown in FIG. 2C, a photosensitive film pattern 15 for forming an N region of the photodiode is formed and an implant process is performed.

이어서 도2d에 도시된 바와 같이, 감광막 패턴과 하드마스크막 패턴(14a,14b)을 제거한다.Subsequently, as shown in FIG. 2D, the photosensitive film pattern and the hard mask film patterns 14a and 14b are removed.

이어서 도시하지는 않았지만, 게이트 패턴을 형성하는 나머지 공정을 진행한다.Next, although not shown, the remaining process of forming the gate pattern is performed.

시모스 이미지센서를 제조하는 데 있어서는 포토다이오드를 형성하여야 하고, 이 포토다이오드에서 형성된 광전자를 외부회로에 전달해 주는 전달트랜지스터가 필요하게 된다.In manufacturing the CMOS image sensor, a photodiode must be formed, and a transfer transistor for transmitting the photoelectrons formed in the photodiode to an external circuit is required.

포토다이오드를 형성하는 중요 공정중의 하나는 딥 n 임플란트 공정인데, 이것은 포토다이오드영역 부분에 고에너지로 n+ 이온을 주입하는 공정이다.One of the important processes for forming a photodiode is a deep n implant process, in which n + ions are implanted with high energy into the photodiode region.

이 때 n+ 이온은 포토다이오드가 형성될 영역에만 침투하여야 하고, 포토다이오드와 접한 전달트랜지스터의 게이트 패턴이 형성될 영역에는 침투하면 안된다.At this time, n + ions must penetrate only the region where the photodiode is to be formed and must not penetrate the region where the gate pattern of the transfer transistor in contact with the photodiode is to be formed.

따라서 이를 해결하기 위해 전달 트랜지스터의 게이트 패턴이 될 폴리실리콘 을 마스크로, 즉 셀프얼라인 공정으로 포토다이오드를 위한 n+ 이온을 주입하는 공정을 진행하게 된다. 이를 보여주는 것이 도2c의 도면이다.Therefore, in order to solve this problem, polysilicon, which will be a gate pattern of the transfer transistor, is used as a mask, that is, a process of injecting n + ions for photodiodes in a self-aligned process. This is shown in Figure 2c.

이 때의 셀프얼라인을 위한 방법으로는 전달 트랜지스터의 게이트 패턴을 위해 폴리실리콘을 패터닝한 후, 감광막을 제거하기 않고, 이 감광막을 블럭킹 레이어로 사용하거나, 실리콘질화막 또는 실리콘 산화막등의 하드마스크막을 형성하는 방법이 있다.As a method for self-alignment at this time, after polysilicon is patterned for the gate pattern of the transfer transistor, the photoresist film is used as a blocking layer without removing the photoresist film, or a hard mask film such as a silicon nitride film or a silicon oxide film is used. There is a way to form.

그러나, 감광막을 제거하지 않고 블럭킹 레이어로 사용하는 방법은 파티클 문제로 인하여 적용하기 힘들고, 현재는 전술한 바와 같이 폴리실리콘 패턴상에 하드마스크막을 형성시키고, 포토다이오드영역 부분에 고에너지로 n+ 이온을 주입하는 공정을 진행한 다음 하드마스크막을 제거하는 방법을 사용하고 있다.However, the method of using the blocking layer without removing the photoresist layer is difficult to apply due to particle problems. At present, as described above, a hard mask layer is formed on the polysilicon pattern, and n + ions are applied to the photodiode region with high energy. After the injection process, a method of removing the hard mask layer is used.

그러나 일반적으로 하드마스크막을 제거시 습식식각방법을 사용하게 되는데, 이 때의 공정에서 남겨지는 폴리실리콘패턴 부분과 후에 액티브영역이 될 부분에 어택이 가해지고, 그로 인해 트랜지스터의 특성이 변하게 되는 문제점이 생긴다.In general, however, a wet etching method is used to remove the hard mask layer. At this time, an attack is applied to a portion of the polysilicon pattern remaining in the process and a portion to be an active region later, thereby changing the characteristics of the transistor. Occurs.

전달 트랜지스터는 전하를 전달하는 기능만 하기 때문에 하드마스크막 제거시 받는 어택이 그다지 중요하지 않지만, 나머지 트랜지스터는 시모스 이미지센서의 동작에 관혀하는 로직부분이기 때문에 이와 같은 트랜지스터의 특성변화는 심각한 악영향을 끼치게 된다.Because the transfer transistor only functions to transfer charges, the attack received when removing the hard mask layer is not very important. However, since the remaining transistors are logic parts related to the operation of the CMOS image sensor, such a change in the characteristics of the transistors has a serious adverse effect. do.

본 발명은 시모스이미지 센서의 포토다이오드 제작을 위해 셀프얼라인을 진 행하는 공정에서 로직 트랜지스터의 특성이 변하지 않는 제조공정을 제공함을 목적으로 한다.An object of the present invention is to provide a manufacturing process that does not change the characteristics of the logic transistor in the process of self-aligning for the production of the photodiode of the CMOS image sensor.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 전달 트랜지스터의 게이트용 제1 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴상에 하드마스크 패턴을 형성하는 단계와, 상기 기판 상에 상기 전달트랜지스터 이외의 트랜지스터의 게이트용 제2 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴과 접하는 영역에 형성될 포토다이오드를 위한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 포토다이오드를 위한 임플란트 공정을 진행하되, 상기 임플란트 공정시 상기 하드마스크 패턴이 그 하부 물의 베리어막 역할을 하도록 하는 단계와, 상기 감광막 패턴을 통해 노출되는 상기 하드마스크 패턴을 제거하는 단계와, 상기 감광막 패턴을 제거하는 단계를 포함하는 시모스 이미지센서의 제조방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 전달 트랜지스터의 게이트용 제1 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴상에 하드마스크 패턴을 형성하는 단계와, 상기 기판 상에 상기 전달트랜지스터 이외의 트랜지스터의 게이트용 제2 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴과 접하는 영역에 형성될 포토다이오드를 위한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 포토다이오드를 위한 임플란트 공정을 진행하되, 상기 임플란트 공정시 상기 하드마스크 패턴이 그 하부 물의 베리어막 역할을 하도록 하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 하드마스크 패턴이 노출되고 나머지 영역은 덮을 수 있도록 감광막을 추가로 형성하는 단계와, 상기 추가로 형성되는 감광막을 통해 노출되는 상기 하드마스크 패턴을 제거하는 단계와, 상기 추가로 형성된 감광막을 제거하는 단계를 포함하는 시모스 이미지센서의 제조방법을 제공한다.
According to an aspect of the present invention, there is provided a method of forming a first conductive film pattern for a gate of a transfer transistor on a substrate, and forming a hard mask pattern on the first conductive film pattern. Forming a second conductive film pattern for a gate of a transistor other than the transfer transistor on the substrate, forming a photosensitive film pattern for a photodiode to be formed in a region in contact with the first conductive film pattern, and Performing an implant process for the photodiode using a photoresist pattern as a mask, wherein the hard mask pattern serves as a barrier film of the lower water during the implant process, and removes the hard mask pattern exposed through the photoresist pattern And a method of manufacturing the CMOS image sensor, the method including removing the photoresist pattern. The.
According to another aspect of the present invention, there is provided a method of forming a first conductive film pattern for a gate of a transfer transistor on a substrate, and forming a hard mask pattern on the first conductive film pattern. Forming a second conductive film pattern for a gate of a transistor other than the transfer transistor on the substrate, forming a photosensitive film pattern for a photodiode to be formed in a region in contact with the first conductive film pattern; And performing an implant process for the photodiode using the photoresist pattern as a mask, wherein the hard mask pattern serves as a barrier film of the lower water during the implant process, and removing the photoresist pattern. Forming a photoresist film so that the mask pattern is exposed and the remaining area is covered; It provides a method of manufacturing a CMOS image sensor comprising the step of removing the hard mask pattern exposed through the photosensitive film is formed, and removing the additionally formed photosensitive film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도3a 내지 도3h는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.3A to 3H are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a preferred embodiment of the present invention.

도3a를 참조하여 살펴보면, 본 실시예에 따른 시모스 이미지센서의 제조방법은 먼저 기판(20)상에 게이트 패턴용 폴리실리콘막(21)을 형성하고, 버퍼층(22)을 형성하고, 그 상부에 하드마스크(23)을 형성한다.Referring to FIG. 3A, in the method of manufacturing the CMOS image sensor according to the present embodiment, a polysilicon film 21 for a gate pattern is first formed on a substrate 20, and a buffer layer 22 is formed thereon. The hard mask 23 is formed.

이어서 그 상부에 전달 트랜지스터(Tx)의 게이트패턴을 위한 감광막 패턴(24a)을 형성한다.Subsequently, a photoresist pattern 24a for the gate pattern of the transfer transistor Tx is formed thereon.

여기서 버퍼층(22)은 하드마스크막(23)을 형성하고, 제거할 때에 그 하단에 폴리실리콘막(21)이 받는 데미지를 줄이기 위한 것이다.The buffer layer 22 is used to reduce the damage that the polysilicon film 21 receives at the lower end thereof when the hard mask film 23 is formed and removed.

이어서 도3b에 도시된 바와 같이, 감광막 패턴(24a)을 식각마스크로 하여 하드마스크막(23)과 버퍼층(22)을 패터닝한다. 버퍼층(22)은 실리콘질화막, 실리콘산화막, 실리콘 탄화물 합금(silicon carbide)등을 이용하며, 그 두께는 200 ~ 4000Å 범위로 한다.3B, the hard mask film 23 and the buffer layer 22 are patterned using the photoresist pattern 24a as an etch mask. The buffer layer 22 uses a silicon nitride film, a silicon oxide film, a silicon carbide alloy, and the like, and has a thickness in the range of 200 to 4000 microseconds.

하드마스크막(23)은 실리콘질화막, 실리콘산화막, 실리콘 탄화물 합금(silicon carbide)등을 이용하며, 그 두께는 200 ~ 4000Å 범위로 한다.The hard mask film 23 uses a silicon nitride film, a silicon oxide film, a silicon carbide alloy, and the like, and has a thickness in the range of 200 to 4000 microseconds.

이어서 도3c에 도시된 바와 같이, 유기물(organic barc) 또는 무기물(inorgnic)로 된 감광막 패턴(24b)을 형성한다. 감광막 패턴(24b)은 전달 트랜지스터 이외의 나머지 트랜지스터의 게이트 패터닝을 위한 것이다.Subsequently, as shown in FIG. 3C, a photosensitive film pattern 24b of organic barc or inorganic is formed. The photoresist pattern 24b is for gate patterning of the remaining transistors other than the transfer transistor.

이어서 도3d에 도시된 바와 같이, 감광막 패턴(24b)와 하드마스크 패턴(23a)을 식각마스크로 하여 폴리실리콘막(21)을 패터닝한다.3D, the polysilicon film 21 is patterned using the photoresist pattern 24b and the hard mask pattern 23a as etch masks.

이어서 도3e에 도시된 바와 같이, 포토다이오드의 형성을 위한 감광막 패턴(25)을 형성하고, 고에너지로 임플란트 공정을 진행하여 포토다이오드의 N영역을 형성한다.Subsequently, as shown in FIG. 3E, the photosensitive film pattern 25 for forming the photodiode is formed, and an implant process is performed at high energy to form an N region of the photodiode.

이어서 도3f에 도시된 바와 같이, 감광막 패턴(25)를 제거하고, 하드마스크막(25)을 제거하고, 버퍼층을 제거한다.Subsequently, as shown in FIG. 3F, the photosensitive film pattern 25 is removed, the hard mask film 25 is removed, and the buffer layer is removed.

시모스 이미지 센서에서 전달 트랜지스터는 나머지 부분의 트랜지스터보다 사이즈가 크기 때문에 다른 부분보다 CD 가 그다지 중요하지 않다.In CMOS image sensors, the transfer transistor is larger than the rest of the transistor, so CD is less important than the rest.

그러므로 전술한 바와 같이, 전달 트랜지스터의 게이트 패턴 부분만 하드마스크를 형성하고, 이를 베리어로 하여 포토다이오드의 형성공정을 진행하고, 하드마스크를 제거함으로서, 하드마스크막을 형성하고, 제거하는 과정에서 다른 트랜지스터의 특성에 악영향을 기치지 않게 된다.Therefore, as described above, only the gate pattern portion of the transfer transistor forms a hard mask, and as a barrier, the photodiode is formed, and the hard mask is removed to form a hard mask film, thereby removing other transistors. Will not adversely affect the characteristics of the.

본 발명에서는 하드마스크를 제겅하는 방법을 2가지를 제시하는데, 각각에 대해 도3g와, 도3h에 나타나 있다.In the present invention, two methods for producing a hard mask are presented, which are shown in FIGS. 3G and 3H, respectively.

먼저 도3g를 참조하여 살펴보면, 첫번째로 하드마스크를 제거하는 방법은 포토다이오드의 n 임플란트 공정을 한 후 감광막 패턴(25)을 제거하지 않은 상태에서 하드마스크를 제거하는 방법이다.First, referring to FIG. 3G, the first method of removing the hard mask is a method of removing the hard mask without performing the n-implant process of the photodiode and removing the photoresist pattern 25.

포토다이오드의 n 임플란트 공정은 포토다이오드가 형성될 영역에만 적용되기 때문에 포토다이오드 부분만 감광막 패턴이 없고, 나머지 부분은 전부분이 감광막 패턴이 덮여 있다.Since the n-implant process of the photodiode is applied only to the region where the photodiode is to be formed, only the photodiode portion has no photoresist pattern, and the rest of the photodiode is covered with the photoresist pattern.

그러므로 이 상태에서 습식식각공정을 진행하게 되면, 전달 트랜지스터의 게이트 패턴 상에 있는 하드마스크막만 일정부분 제거된다.Therefore, when the wet etching process is performed in this state, only a hard mask layer on the gate pattern of the transfer transistor is partially removed.

일반적으로 포토다이오드의 n 임플란트 공정을 위한 마스크는 포토다이오드 영역이외의 부분에 포토다이오드가 형성되는 것을 방지하기 위해 전달트랜지스터 영역과 어느 정도 오버랩을 가지게 되는데, 이 값을 50nm ~ 150nm 정도로 만들면 습식식각에서의 등방성 특성 때문에 감광막 밑의 하드마스크도 어느정도 제거된다.In general, the mask for the n-implant process of the photodiode has some overlap with the transfer transistor region in order to prevent the formation of the photodiode in the portion other than the photodiode region. If this value is set to about 50 nm to 150 nm, the wet etching process Due to the isotropic properties of the hard mask underneath the photoresist film is removed to some extent.

도3h를 참조하여 살펴보면, 두번째로 하드마스크를 제거하는 방법은 포토다이오드의 n 임플란트 공정을 한 후 감광막 패턴(25)을 제거한 후에, 새로운 포토 공정을 통해 전달 트랜지스터의 게이트 부분을 노출시킨다. 이어서 하드마스크와 버퍼층을 제거하고, 추가된 감광막을 포함한 전 감광막을 제거한다.Referring to FIG. 3H, the second method of removing the hard mask is to remove the photoresist pattern 25 after the n implant process of the photodiode, and then expose the gate portion of the transfer transistor through a new photo process. Then, the hard mask and the buffer layer are removed, and the entire photoresist film including the added photoresist film is removed.

전술한 실시예에서 하드마스크와 버퍼층의 제거는 습식식각공정만을 이용할 수도 있고, 습식식각과 건식식각을 함께 사용할 수 있다. 제거공정에서는 인산을 이용하여 공정을 진행한다.In the above-described embodiment, the hard mask and the buffer layer may be removed using only a wet etching process, or a wet etching process and a dry etching process may be used together. In the removal process, the process is performed using phosphoric acid.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

본 발명에 의해서 시모스 이미지센서의 포토다이오드를 제조하는 데 있어서, 셀프얼라인을 위해 형성하는 하드마스크를 형성시키고, 제거하는 과정에서 전달트랜지스터이외의 다른 트랜지스터의 특성변화에 영향을 미치지 않게 되므로, 보다 신뢰성있는 시모스 이미지센서의 제조가 가능하다.In manufacturing the photodiode of the CMOS image sensor according to the present invention, since the hard mask formed for self-alignment is formed and removed, the change of the characteristics of the transistors other than the transfer transistor is not affected. It is possible to manufacture reliable CMOS image sensor.

Claims (12)

기판 상에 전달 트랜지스터의 게이트용 제1 도전막 패턴을 형성하는 단계;Forming a first conductive film pattern for a gate of the transfer transistor on the substrate; 상기 제1 도전막 패턴상에 하드마스크 패턴을 형성하는 단계;Forming a hard mask pattern on the first conductive layer pattern; 상기 기판 상에 상기 전달트랜지스터 이외의 트랜지스터의 게이트용 제2 도전막 패턴을 형성하는 단계;Forming a second conductive film pattern for gates of transistors other than the transfer transistor on the substrate; 상기 제1 도전막 패턴과 접하는 영역에 형성될 포토다이오드를 위한 감광막 패턴을 형성하는 단계; Forming a photoresist pattern for the photodiode to be formed in a region in contact with the first conductive layer pattern; 상기 감광막 패턴을 마스크로 상기 포토다이오드를 위한 임플란트 공정을 진행하되, 상기 임플란트 공정시 상기 하드마스크 패턴이 그 하부 물의 베리어막 역할을 하도록 하는 단계;Performing an implant process for the photodiode using the photoresist pattern as a mask, wherein the hard mask pattern serves as a barrier film of the lower water during the implant process; 상기 감광막 패턴을 통해 노출되는 상기 하드마스크 패턴을 제거하는 단계; 및Removing the hard mask pattern exposed through the photoresist pattern; And 상기 감광막 패턴을 제거하는 단계Removing the photoresist pattern 를 포함하는 시모스 이미지센서의 제조방법.Method for manufacturing a CMOS image sensor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 도전막과 상기 하드마스크막 패턴의 사이에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The method of claim 1, further comprising forming a buffer layer between the first conductive layer and the hard mask layer pattern. 제 2 항에 있어서,The method of claim 2, 상기 하드마스크 패턴은 실리콘질화막, 실리콘산화막 또는 실리콘탄화물합금 중 선택된 어느 하나를 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The hard mask pattern is a method of manufacturing a CMOS image sensor, characterized in that using any one selected from silicon nitride film, silicon oxide film or silicon carbide alloy. 제 2 항에 있어서,The method of claim 2, 상기 버퍼층은 실리콘질화막, 실리콘산화막 또는 실리콘탄화물합금 중 선택된 어느 하나를 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The buffer layer is a method of manufacturing a CMOS image sensor, characterized in that using any one selected from silicon nitride film, silicon oxide film or silicon carbide alloy. 제 4 항에 있어서,The method of claim 4, wherein 상기 하드마스크 패턴은The hard mask pattern is 그 두께를 200 ~ 4000Å 범위로 하여 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The manufacturing method of the CMOS image sensor characterized in that the thickness is formed in the range of 200 ~ 4000Å. 제 1 항에 있어서,The method of claim 1, 상기 하드마스크 패턴을 제거하는 단계는 습식식각공정을 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.Removing the hard mask pattern is a method of manufacturing a CMOS image sensor, characterized in that using a wet etching process. 제 6 항에 있어서,The method of claim 6, 상기 습식식각공정은 인산을 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The wet etching process is a method of manufacturing a CMOS image sensor, characterized in that using phosphoric acid. 기판 상에 전달 트랜지스터의 게이트용 제1 도전막 패턴을 형성하는 단계;Forming a first conductive film pattern for a gate of the transfer transistor on the substrate; 상기 제1 도전막 패턴상에 하드마스크 패턴을 형성하는 단계;Forming a hard mask pattern on the first conductive layer pattern; 상기 기판 상에 상기 전달트랜지스터 이외의 트랜지스터의 게이트용 제2 도전막 패턴을 형성하는 단계;Forming a second conductive film pattern for gates of transistors other than the transfer transistor on the substrate; 상기 제1 도전막 패턴과 접하는 영역에 형성될 포토다이오드를 위한 감광막 패턴을 형성하는 단계; Forming a photoresist pattern for the photodiode to be formed in a region in contact with the first conductive layer pattern; 상기 감광막 패턴을 마스크로 상기 포토다이오드를 위한 임플란트 공정을 진행하되, 상기 임플란트 공정시 상기 하드마스크 패턴이 그 하부 물의 베리어막 역할을 하도록 하는 단계;Performing an implant process for the photodiode using the photoresist pattern as a mask, wherein the hard mask pattern serves as a barrier film of the lower water during the implant process; 상기 감광막 패턴을 제거하는 단계;Removing the photoresist pattern; 상기 하드마스크 패턴이 노출되고 나머지 영역은 덮을 수 있도록 감광막을 추가로 형성하는 단계;Forming a photoresist film so that the hard mask pattern is exposed and the remaining area is covered; 상기 추가로 형성되는 감광막을 통해 노출되는 상기 하드마스크 패턴을 제거하는 단계; 및Removing the hard mask pattern exposed through the photosensitive film further formed; And 상기 추가로 형성된 감광막을 제거하는 단계Removing the additionally formed photosensitive film 포함하는 시모스 이미지센서의 제조방법.Method of manufacturing a CMOS image sensor comprising. 제 8 항에 있어서,The method of claim 8, 상기 하드마스크 패턴을 제거하는 단계는 습식식각공정으로 진행하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.Removing the hard mask pattern is a method of manufacturing a CMOS image sensor, characterized in that the wet etching process. 제 8 항에 있어서,The method of claim 8, 상기 습식식각공정은 인산을 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The wet etching process is a method of manufacturing a CMOS image sensor, characterized in that using phosphoric acid. 제 1 항에 있어서,The method of claim 1, 상기 감광막 패턴은 상기 제1 도전막과 일정부분 오버랩되게 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The photosensitive film pattern is a method of manufacturing a CMOS image sensor, characterized in that formed to overlap a predetermined portion with the first conductive film. 제 11 항에 있어서,The method of claim 11, 상기 오버랩되는 영역은 50nm ~ 150nm 범위로 하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The overlapping region is a method of manufacturing a CMOS image sensor, characterized in that the range of 50nm ~ 150nm.
KR1020050036375A 2005-04-29 2005-04-29 Method for fabricating cmos image sensor KR100667499B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036375A KR100667499B1 (en) 2005-04-29 2005-04-29 Method for fabricating cmos image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036375A KR100667499B1 (en) 2005-04-29 2005-04-29 Method for fabricating cmos image sensor

Publications (2)

Publication Number Publication Date
KR20060114438A KR20060114438A (en) 2006-11-06
KR100667499B1 true KR100667499B1 (en) 2007-01-10

Family

ID=37652132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036375A KR100667499B1 (en) 2005-04-29 2005-04-29 Method for fabricating cmos image sensor

Country Status (1)

Country Link
KR (1) KR100667499B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988778B1 (en) * 2007-12-31 2010-10-20 주식회사 동부하이텍 CMOS image sensor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20060114438A (en) 2006-11-06

Similar Documents

Publication Publication Date Title
KR100832721B1 (en) Method for fabricaing cmos image sensor
JP3988831B2 (en) Manufacturing method of CMOS image sensor
JP2006024934A (en) Manufacturing method of cmos image sensor
US9431456B2 (en) Image sensor with doped transfer gate
KR100667499B1 (en) Method for fabricating cmos image sensor
KR100943491B1 (en) Image sensor and method for manufacturing the sensor
JP4575913B2 (en) Manufacturing method of CMOS image sensor
KR100587138B1 (en) Cmos image sensor and method for manufacturing the same
JP4157886B2 (en) Manufacturing method of CMOS image sensor
JP2007180538A (en) Cmos image sensor and method of manufacturing the same
KR20060020395A (en) Fabricating method of cmos image sensor
KR100672720B1 (en) Method for manufacturing cmos image sensor
CN100466303C (en) Photoelectric diode structure and method for making the same
JP2008060581A (en) Cmos image sensor and method for manufacturing same
KR100718774B1 (en) Method for fabricating cmos image sensor
KR20060127498A (en) Method of fabricating cmos image sensor to reduce the dark current
KR100965220B1 (en) Method of manufacturing a semiconductor device
KR20050114752A (en) Method for manufacturing cmos image sensor reducible damage of photo diode
KR100683397B1 (en) Method for fabricating cmos image sensor
KR100943488B1 (en) Method for fabricating of CMOS Image sensor
KR100593156B1 (en) Method for fabricating cmos image sensor
KR100728644B1 (en) Method for manufacturing the cmos image sensor
KR20040058746A (en) Method for fabricating silicide region in cmos image sensor
KR20060077080A (en) Cmos image sensor and method for fabricating the same
KR20100032166A (en) Method for fabricating of cmos image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee