KR100666695B1 - 지연시간을 감소시킨 통신시스템 - Google Patents

지연시간을 감소시킨 통신시스템 Download PDF

Info

Publication number
KR100666695B1
KR100666695B1 KR1020050114960A KR20050114960A KR100666695B1 KR 100666695 B1 KR100666695 B1 KR 100666695B1 KR 1020050114960 A KR1020050114960 A KR 1020050114960A KR 20050114960 A KR20050114960 A KR 20050114960A KR 100666695 B1 KR100666695 B1 KR 100666695B1
Authority
KR
South Korea
Prior art keywords
signal
data
delay unit
multiplier
symbol period
Prior art date
Application number
KR1020050114960A
Other languages
English (en)
Inventor
김재현
김영환
이성수
김현국
박현철
손재승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050114960A priority Critical patent/KR100666695B1/ko
Priority to US11/486,179 priority patent/US7822144B2/en
Application granted granted Critical
Publication of KR100666695B1 publication Critical patent/KR100666695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/001—Modulated-carrier systems using chaotic signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은, 데이터의 전송을 위한 신호를 발생시키는 신호 발생기, 신호 발생기로부터의 신호를 하나의 심볼 주기내에서 미리 설정된 소정의 지연시간만큼 복수회 반복하여 지연시켜 지연된 신호를 생성하는 송신지연부, 신호발생기로부터의 신호와 송신지연부로부터의 지연된 신호 중 하나를 안테나로 제공하는 선택기를 갖는 송신기와, 송신기로부터 신호를 수신받으며, 송신지연부의 지연시간만큼 신호를 지연시키는 수신지연부, 수신지연부로부터 지연된 신호와 송신기로부터의 신호를 비교하여 신호의 데이터 비트를 판별하는 데이터 판단블럭을 갖는 수신기를 포함한다. 이에 의해, 지연선을 짧게 형성하여도 지연시간을 정확히 맞출 수 있을 뿐만 아니라, 수신측에서 통신신호의 데이터 비트를 정확하게 판단할 수 있다.
혼돈신호, 통신시스템, DCSK, 지연부, 지연루프, 심볼 주기

Description

지연시간을 감소시킨 통신시스템{COMMUNICATION SYSTEM DECRESED DELAY-PERIOD}
도 1은 종래의 DCSK 방식의 통신시스템의 구성 블럭도,
도 2의 (a)와 (b)는 종래의 DCSK 방식에 따라 송신기에서 생성된 통신신호의 파형도,
도 3은 본 발명에 따른 DCSK 방식 통신시스템의 구성블럭도,
도 4의 (a) 내지 (c)는 각각 지연시간이 1/4T, 1/6T, 1/8T인 경우에 송신기에서 생성되는 통신신호의 파형도,
도 5는 본 발명에 따른 DCSK 방식 통신시스템의 성능을 시뮬레이션한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 송신기 111 : 혼돈신호 발생기
112 : 제1곱셈기 113 : 제2곱셈기
115 : 송신지연부 116 : 제1스위치
117 : 제2스위치 118 : 지연루프
120 : 수신기 123 : 곱셈기
125 : 수신지연부 127 : 파형생성기
128 : 비트판단부 129 : 데이터판단부
본 발명은 지연시간을 감소시킨 통신시스템에 관한 것으로서, 보다 상세하게는, 짧은 지연선을 이용하여 통신신호의 지연시간을 정확히 구현할 수 있을 뿐만 아니라, 수신기에서 통신신호의 데이터 비트를 정확히 판단할 수 있도록 하는 지연시간을 감소시킨 통신시스템에 관한 것이다.
일반적으로 확산대역통신이란 전송하려는 신호의 대역폭보다 훨씬 넓은 대역폭으로 신호를 확산시켜 전송하는 방식으로, 최근에는 IEEE 802.15.4a 표준의 제안에 따라, 혼돈신호(Chaotic)를 이용하여 정보를 전송하는 방식이 제안되어 있다.
혼돈신호 변조방식은 하드웨어상 간단한 RF구조로 설계가 가능하며, 기존 RF제품에서 요구되는 VCO, PLL, Mixer등의 회로가 불필요하다. 이에 따라, 혼돈신호 변조방식을 사용할 경우, 전력 소모량을 종래의 소모전력의 1/3 수준인 5mW로 줄일 수 있다.
이러한 혼돈신호 변조방식에서 대표적으로 사용되는 변조방식으로 DCSK(Differential Chaos Shift Keying) 방식이 있다.
DCSK 방식은, 혼돈신호 변조방식에서 가장 좋은 BER(Bit Error Rate) 특성을 갖는다. DCSK 방식은 레퍼런스(Reference) 신호를 사용하는 방식으로서, 각 심볼 주기동안 하나의 데이터 비트에 대응되는 두개의 혼돈 샘플 파트가 전송된다. 첫 번째 샘플 파트는 레퍼런스 신호로 사용되며, 두번째 샘플 파트는 전송될 데이터 신호로 사용된다. 두번째 샘플 파트는 전송되는 바이너리 심볼이 '0'인지 '1'인지에 따라 레퍼런스 신호를 그대로 전송하거나, 레퍼런스 신호를 반전시켜 전송하여 생성한다. 이 때, 바이너리 심볼이 '0'인 경우에는 레퍼런스 신호를 반전시켜 두번째 샘플 파트, 즉 데이터 신호를 생성하고, 바이너리 심볼이 '1'인 경우에는 레퍼런스 신호를 그대로 전송하여 데이터 신호를 생성한다. 수신기 측에서는 수신된 두 샘플 파트간의 상호관계 처리과정을 통해 데이터 비트를 추출한다.
도 1은 종래의 DCSK 방식의 통신시스템의 구성 블럭도이다. 도시된 바와 같이, 통신시스템은 송신기(10)와 수신기(20)를 포함한다.
송신기(10)는, 혼돈신호 발생기(11), 곱셈기(13), 지연부(15), 스위치(17)를 포함하며, 혼돈신호에 데이터를 실어 수신기(20)로 송신한다.
혼돈신호 발생기(11)는, 데이터 전송을 위한 주파수 밴드에서 직접 혼돈신호를 발생시킨다.
곱셈기(13)는 데이터를 생성하기 위한 데이터 비트인 '0' 또는 '1'을 제공받고, 혼돈신호 발생기(11)로부터 생성된 혼돈신호와 데이터 비트를 곱하여 지연부(15)로 제공한다. 이 때, 데이터 비트가 '0'인 경우에는 혼돈신호가 반전되고, 데이터 비트가 '1'인 경우에는 혼돈신호가 그대로 유지된다.
지연부(15)는, 곱셈기(13)에서 생성된 신호를 심볼 주기의 반 주기 만큼 지연시킴으로써, 심볼 주기의 후반기에 포함되어 전송되는 데이터 신호를 생성한다.
스위치(17)는, 혼돈신호 발생기(11)와 연결된 제1접점, 지연부(15)와 연결된 제2접점을 포함하며, 혼돈신호 발생기(11), 지연부(15) 중 하나가 출력되도록 선택하여 수신기(20)로 송신될 신호를 생성하게 된다. 스위치(17)는 도시않은 제어부로부터의 제어에 따라, 제1접점, 제2접점을 교번적으로 스위칭을 하며, 각 접점에 접촉하는 시간은 심볼 주기(Ts)의 1/2이 된다.
예를 들어, 스위치(17)가 1/2Ts 동안 제1접점에 접촉하면, 혼돈신호 발생기(11)로부터의 레퍼런스 신호가 출력된다. 그런 다음, 스위치(17)가 제2접점에 접촉하면, 지연부(15)로부터의 데이터 신호가 스위치(17)를 통과하여 데이터 신호가 출력된다.
이러한 스위치(17)에 의해 도 2(a) 및 (b)에 도시된 바와 같은 통신신호가 발생하며, 도 2(a)는 레퍼런스 신호와 데이터 신호가 동일한 경우, 즉 데이터 비트가 '1'인 경우의 통신신호를 나타내고, 도 2(b)는 레퍼런스 신호와 데이터 신호가 반전된 경우, 즉 데이터 비트가 '0'인 경우의 통신신호를 나타내고 있다.
한편, 수신기(20)는, 지연부(25), 곱셈기(23), 파형생성기(27), 데이터판단부(29)를 포함한다.
지연부(25)는 안테나를 통해 입력된 통신신호를 송신기(10)의 지연부(25)에서 지연시킨 만큼, 즉, 1/2Ts 만큼 지연시킨다. 이는 레퍼런스 신호와 데이터 신호를 비교하여 데이터 비트를 판단할 수 있도록 하기 위한 것이다.
곱셈기(23)는 지연부(25)에서 지연된 신호와, 안테나를 통해 입력된 통신신호를 더하여 파형생성기(27)로 제공한다. 이 때, 레퍼런스 신호와 데이터 신호가 동일한 경우, 즉, 데이터 비트가 '1'이었던 경우에는 2배의 에너지를 갖는 통신신 호가 출력되고, 데이터신호와 레퍼런스 신호가 서로 상반된 경우, 즉 데이터 비트가 '0'이었던 경우에는 2배의 음의 에너지를 갖는 통신신호가 출력된다.
파형생성기(27)는, 곱셈기(23)로부터 출력된 통신신호를 일정 구간, 예를 들면, 심볼 주기별로 더하여 혼돈신호를 해체하고 파형을 형성한다.
데이터 판단부(29)는, 파형생성기(27)로부터 발생된 파형을 입력받아 데이터 비트를 추출한다. 데이터 판단부(29)는 미리 설정된 임계값을 이용하여, 파형이 임계값 이상인지 이하인지에 따라 데이터 비트를 판단하며, 임계값은 에너지의 값이 '0'인 경우로 한다. 이 때, 데이터 판단부(29)는 파형이 임계값 이상인 경우에는 데이터 비트를 '1'로 판단하고, 파형이 임계값 이하인 경우에는 데이터 비트를 '0'으로 판단한다.
그런데, 이러한 종래의 DCSK 방식의 통신시스템에서 데이터 신호를 생성하기 위해 1/2Ts 만큼 지연시키기 위해서는, 지연선을 길게 형성해야 하며, 1/2Ts만큼 정확하게 지연시키기도 쉽지 않다. 또한, 수신기(20) 측의 지연부(25)에서 통신신호를 1/2Ts만큼 지연시킨 다음, 지연된 신호와 수신된 신호를 비교할 경우, 하나의 심볼 주기에 하나의 레퍼런스 신호와 데이터 신호가 존재하기 때문에 하나의 심볼 주기당 한번의 비교만이 가능하다. 따라서, 노이즈나 통신신호의 다중 경로 수신이 발생할 경우, 송신기(10)에서 출력된 신호가 '1'임에도 불구하고 파형생성기(27)로부터 출력된 파형이 임계값 이하의 크기를 가져 데이터 비트가 '0'으로 판단될 수 있다. 반대로, 송신기(10)에서 출력된 신호가 '0'임에도 불구하고 파형생성기(27)로부터 출력된 파형이 임계값 이상의 크기를 가져 데이터 비트가 '1'로 판단 될 수 있다.
이에 따라, 지연부(15)에 의한 통신신호의 지연시간을 정확히 구현할 수 있을 뿐만 아니라, 지연선을 짧게 형성할 수 있는 방법을 모색하여야 할 것이다. 이와 더불어, 수신기(20)측에서 각 심볼 주기의 데이터 비트를 보다 정확히 판단할 수 있는 방법을 모색하여야 할 것이다.
따라서, 본 발명의 목적은, 짧은 지연선을 이용하여 통신신호의 지연시간을 정확히 구현할 수 있을 뿐만 아니라, 수신기에서 통신신호의 데이터 비트를 정확히 판단할 수 있도록 하는 지연시간을 감소시킨 통신시스템을 제공하는 것이다.
이러한 목적을 달성하기 위한 본 발명의 구성은, 데이터의 전송을 위한 신호를 발생시키는 신호 발생기; 상기 신호 발생기로부터의 신호를 하나의 심볼 주기내에서 미리 설정된 소정의 지연시간만큼 복수회 반복하여 지연시켜 지연된 신호를 생성하는 송신지연부; 상기 신호발생기로부터의 신호와, 상기 송신지연부로부터의 지연된 신호 중 하나를 안테나로 제공하는 선택기;를 갖는 송신기를 포함하는 것을 특징으로 한다.
상기 신호 발생기는, 혼돈신호를 발생시키는 혼돈신호 발생기일 수 있다.
상기 선택기는, 상기 신호 발생기 측에 연결된 제1접점과, 상기 송신지연부 측에 연결된 제2접점을 갖는 제1스위치일 수 있다.
상기 신호 발생기로부터 발생된 신호와, 상기 데이터의 바이너리 심볼인 데 이터 비트를 곱하여 데이터 신호를 생성하는 제1곱셈기를 더 포함할 수 있다.
상기 송신지연부에서 지연된 신호를 상기 송신지연부로 재 입력시키기 위한 지연루프와, 상기 지연루프 상에 설치되어 상기 제1곱셈기와 동일한 데이터 비트를 신호에 곱하는 제2곱셈기를 더 포함할 수 있다.
상기 제1곱셈기에 연결되는 제1접점과, 제2곱셈기에 연결되는 제2접점을 가지고 상기 송신지연부와 상기 제1 및 제2곱셈기 사이에 설치되며, 상기 제1곱셈기 또는 제2곱셈기로부터의 신호를 선택적으로 상기 송신지연부에 제공하는 제2스위치를 더 포함할 수 있다.
상기 송신지연부는, 상기 신호를 심볼 주기의 1/2n만큼 지연시키는 것이 바람직하다.
상기 송신지연부는, 상기 신호를 하나의 심볼 주기내에서 2n-1 회 지연시키는 것이 바람직하다.
상기 제1스위치와 상기 제2스위치는, 상기 심볼 주기내의 처음 1/2n에 해당하는 지연시간 동안은 각각 제1접점에 접속되며, 상기 심볼 주기내의 나머지 시간동안은 각각 제2접점에 접속되는 것이 바람직하다.
상기 신호발생기는, 임펄스를 발생시키는 임펄스 발생기일 수 있다.
상기 송신기로부터 상기 신호를 수신받으며, 상기 송신지연부의 지연시간만큼 상기 신호를 지연시키는 수신지연부; 상기 수신지연부로부터 지연된 신호와, 상기 송신기로부터의 신호를 비교하여 상기 신호의 데이터 비트를 판별하는 데이터 판단블럭;을 갖는 수신기를 포함하는 것이 바람직하다.
상기 데이터 판단블럭은, 상기 수신지연부로부터 지연된 신호와, 상기 송신기로부터의 신호를 곱하여 상기 하나의 심볼 주기에 대해 복수의 신호값을 형성하는 곱셈기; 상기 곱셈기에서 출력된 상기 각 신호값에 대해 파형을 형성하는 파형생성기; 상기 파형생성기에서 생성된 각 신호값의 파형에 따라 상기 각 심볼 주기에 대한 데이터 비트를 판단하는 데이터판단부를 포함할 수 있다.
상기 곱셈기에서 출력되는 신호값의 수는, 하나의 심볼 주기에 대해 2n-1개일 수 있다.
상기 파형생성기에서 생성된 상기 각 신호값의 파형이 미리 설정된 임계값을 초과하는지 여부에 따라 상기 각 신호값의 데이터 비트를 판단하여 상기 데이터판단부로 제공하는 비트판단부;를 더 포함하는 것이 바람직하다.
상기 데이터판단부는, 상기 비트판단부에서 판단된 하나의 심볼 주기에 포함되는 각 신호값에 대한 데이터 비트의 수에 따라, 상기 심볼 주기의 데이터 비트를 판단할 수 있다.
상기 데이터판단부는, 하나의 심볼 주기에 포함되는 각 신호값을 더한 합이 소정의 임계값을 초과하는지 여부에 따라 데이터 비트를 판단할 수 있다.
한편, 상기 목적은, 본 발명의 다른 분야에 따르면, 데이터의 전송을 위한 신호를 발생시키는 신호 발생기, 상기 신호 발생기로부터의 신호를 하나의 심볼 주기내에서 미리 설정된 소정의 지연시간만큼 복수회 반복하여 지연시켜 지연된 신호를 생성하는 송신지연부, 상기 신호발생기로부터의 신호와 상기 송신지연부로부터의 지연된 신호 중 하나를 안테나로 제공하는 선택기를 갖는 송신기와; 상기 송신 기로부터 상기 신호를 수신받으며, 상기 송신지연부의 지연시간만큼 상기 신호를 지연시키는 수신지연부, 상기 수신지연부로부터 지연된 신호와 상기 송신기로부터의 신호를 비교하여 상기 신호의 데이터 비트를 판별하는 데이터 판단블럭을 갖는 수신기;를 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템에 의해서도 달성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 따른 DCSK 방식 통신시스템의 구성블럭도이다. 도시된 바와 같이, 통신시스템은 송신기(110)와 수신기(120)를 갖는다.
송신기(110)는, 혼돈신호 발생기(111), 제1곱셈기(112), 송신지연부(115), 지연루프(118), 제2곱셈기(113), 제1스위치(116), 제2스위치(117)를 포함하며, 혼돈신호에 데이터를 실어 수신기(120)로 송신한다.
혼돈신호 발생기(111)는, 데이터를 전송하기 위해 일정한 특성을 갖는 혼돈신호를 발생시키며, 일반적으로 혼돈 동적시스템을 이용한다. 이러한 혼돈신호 발생기(111)는, 데이터 전송을 위한 주파수 밴드에서 직접 혼돈신호를 발생시키며, 미리 설정된 RF, 마이크로 웨이브, 적외선, 가시광선, 적외선으로부터 혼돈신호를 발생시킨다.
제1곱셈기(112)는 데이터를 생성하기 위한 데이터 비트인 '0' 또는 '1'을 제공받고, 혼돈신호 발생기(111)로부터 생성된 혼돈신호와 데이터 비트를 곱하여 송신지연부(115)로 제공한다. 이 때, 데이터 비트가 '0'인 경우에는 혼돈신호가 반전되고, 데이터 비트가 '1'인 경우에는 혼돈신호가 그대로 유지된다.
제2곱셈기(113)는 송신지연부(115)에서 지연된 신호에 제1곱셈기(112)와 동일한 데이터 비트를 제공한다.
지연루프(118)는 송신지연부(115)에서 지연된 신호에 제2곱셈기(113)로부터 제공된 데이터 비트를 부가하여 송신지연부(115)로 다시 제공한다.
송신지연부(115)는, 제1곱셈기(112)에서 생성된 신호를 심볼 주기(T)의 1/2n 만큼의 지연시간으로 지연시켜 데이터 신호를 생성한다. 여기서, n이 2이상인 경우, 즉, 1/4T, 1/6T, 1/8T‥‥ 이면, 송신지연부(115)는 지연루프(118)를 통과한 신호를 1/2n 주기만큼 지연시켜 데이터 신호, 레퍼런스 신호, 데이터 신호를 교번적으로 생성한다.
예를 들어, 지연시간이 1/4T인 경우, 도 3의 ①로 표시된 과정에 의해 레퍼런스 신호가 안테나를 통해 전송된 다음, 송신지연부(115)는, 도 3의 ②로 표시된 과정에 의해 제1곱셈기(112)에서 데이터 비트에 따라 처리된 레퍼런스 신호를 1/4T 동안 지연시켜 데이터 신호를 생성한다. 이 때, 데이터 비트가 '1'인 경우, 송신지연부(115)에서 생성된 데이터 신호는 레퍼런스 신호와 동일하다. 생성된 데이터 신호는 제1스위치(116)로 제공되는 동시에, 도 3의 ③으로 표시된 과정에 의해, 지연루프(118)를 통해 제2곱셈기(113)에서 데이터 비트에 따라 처리되어 송신지연부(115)로 다시 제공되며, 이 때, 제2곱셈기(113)에서 제공하는 데이터 비트는 제1곱셈기(112)에서 제공하는 데이터 비트와 동일하다. 송신지연부(115)에서는 입력된 데이터 신호를 1/4T 동안 지연시켜 레퍼런스 신호를 생성한다. 생성된 레퍼런스 신호는 제1스위치(116)로 제공되는 동시에, 도 3의 ④로 표시된 과정에 의해, 지연 루프(118)를 통해 제2곱셈기(113)에서 처리되어 송신지연부(115)로 제공된다. 송신지연부(115)에서는 레퍼런스 신호를 다시 1/4T만큼 지연시켜 데이터 신호를 생성한다.
이에 따라, 지연시간이 1/4T인 경우, 송신지연부(115)에 제공된 레퍼런스 신호는 데이터 신호로 변환되고, 지연루프(118)를 통해 2번의 지연과정을 더 거쳐 레퍼런스 신호와 데이터 신호를 한 쌍 더 생성하게 된다. 즉, 도 4(a)에 도시된 바와 같이, 하나의 심볼 주기내에 두 쌍의 데이터 신호와 레퍼런스 신호가 실리게 되며, 각 신호에 표시된 번호는 상술한 도 3의 ①②③④ 각 과정을 통해 생성된 신호를 표시한다.
마찬가지로, 지연시간이 1/6T인 경우에는, 도 4(b)에 도시된 바와 같이, 하나의 심볼 주기내에 세 쌍의 데이터 신호와 레퍼런스 신호가 실리게 되고, 지연시간이 1/8T인 경우에는, 도 4(c)에 도시된 바와 같이, 하나의 심볼 주기내에 네 쌍의 데이터 신호와 레퍼런스 신호가 실리게 된다.
제1스위치(116)는, 혼돈신호 발생기(111)와 송신지연부(115) 사이에 설치되어 혼돈신호 발생기(111)로부터의 신호와 송신지연부(115)로부터의 신호 중 하나가 출력되도록 선택하여 안테나로 제공한다. 제1스위치(116)는, 혼돈신호 발생기(111)와 연결된 제1접점, 송신지연부(115)와 연결된 제2접점을 포함한다. 제1스위치(116)는 도시않은 제어부로부터의 제어에 따라, 제1접점, 제2접점 간을 교번적으로 스위칭을 하며, 각 접점에 접촉하는 시간은 지연시간에 따라 결정된다. 만약 지연시간이 1/4T인 경우, 심볼 주기의 첫 1/4T동안은 제1스위치(116)는 제1접점에 접촉하도록 스위칭되고, 나머지 심볼 주기동안은 제2접점에 접촉하도록 스위칭된다. 그리고, 지연시간이 1/6T인 경우, 제1스위치(116)는 심볼 주기의 첫 1/6T동안은 제1접점에 접촉하고, 나머지 심볼 주기동안은 제2접점에 접촉하도록 스위칭된다. 즉, 제1스위치(116)는 심볼 주기 중 지연시간만큼만 제1접점에 접촉하고, 나머지 시간은 제2접점에 접촉한다.
제2스위치(117)는 제1곱셈기(112)와 제2곱셈기(113) 사이에 설치되어 제1곱셈기(112) 또는 제2곱셈기(113)로부터의 신호를 송신지연부(115)로 선택적으로 제공하며, 제1곱셈기(112)측에 연결된 제1접점과, 제2곱셈기(113)측에 연결된 제2접점을 갖는다. 제1스위치(116)와 마찬가지로, 제2스위치(117)도 지연시간에 따라 제1접점과 제2접점 간을 스위칭하며, 심볼 주기 중 지연시간만큼만 제1접점에 접촉하고 나머지 시간은 제2접점에 접촉한다. 즉, 심볼 주기 중 지연시간 동안에는 제1접점에 접촉하여 혼돈신호 발생기(111)로부터의 신호를 송신지연부(115)로 제공하고, 나머지 시간 동안은 제2접점에 접촉하여 송신지연부(115)에서 지연된 신호를 다시 송신지연부(115)로 제공하는 역할을 한다.
한편, 수신기(120)는, 수신지연부(125), 곱셈기(123), 파형생성기(127), 비트판단부(128), 데이터판단부(129)를 포함한다.
수신지연부(125)는 안테나를 통해 입력된 통신신호를 송신기(110)의 수신지연부(125)에서 지연시킨 지연시간만큼, 즉, 1/2n T만큼 지연시킨다. 그러면, 수신지연부(125)를 통과하여 지연된 신호는 안테나를 통해 입력된 신호보다 1/2n T만큼 지연된다.
곱셈기(123)는 수신지연부(125)에서 지연된 통신신호와, 안테나로부터의 통신신호를 곱하여 파형생성기(127)로 제공한다. 이 때, 곱셈기(123)에서는 안테나로부터의 통신신호의 n번째 레퍼런스 신호 또는 데이터 신호와, 수신지연부(125)로부터의 통신신호의 n-1번째 데이터 신호 또는 레퍼런스 신호를 곱한다. 즉, 곱셈기(123)에서는 2n-1개 만큼의 신호쌍을 곱한다.
예를 들어, 지연시간이 1/4T인 경우, 곱셈기(123)는, 안테나로부터의 통신신호의 첫번째 데이터 신호와, 수신지연부(125)에서 지연된 통신신호의 첫번째 레퍼런스 신호를 곱하고, 안테나로부터의 통신신호의 두번째 레퍼런스 신호와, 수신지연부(125)로부터의 통신신호의 첫번째 데이터 신호를 곱한다. 그리고, 안테나로부터의 통신신호의 두번째 데이터 신호와, 수신지연부(125)로부터의 통신신호의 두번째 레퍼런스 신호를 곱한다. 따라서, 3개의 신호쌍이 곱해진다. 마찬가지로, 지연시간이 1/6T인 경우에는 5개의 신호쌍이 곱해지고, 지연시간이 1/8T인 경우에는 7개의 신호쌍이 곱해진다.
이렇게 레퍼런스 신호와 데이터 신호가 곱해지면, 레퍼런스 신호와 데이터 신호가 동일한 경우, 즉, 데이터 비트가 '1'이었던 경우에는 2배의 에너지를 갖는 통신신호가 출력되고, 데이터 신호가 레퍼런스 신호에 대해 반전되었던 경우, 즉, 데이터 비트가 '0'이었던 경우에는 2배의 음의 에너지를 갖는 통신신호가 출력된다.
파형생성기(127)는, 곱셈기(123)로부터 출력된 통신신호를 일정 구간, 예를 들면, 심볼 주기내에서 신호쌍의 곱마다 평균을 산출함으로써, 혼돈신호를 해체하 고 파형을 형성한다.
비트판단부(128)는, 파형생성기(127)에서 생성된 파형을 입력받아 각 신호쌍에 대해 데이터 비트를 추출하며, 이 때, 미리 설정된 임계값을 이용하여 파형이 임계값 이상인지 이하인지에 따라 데이터 비트를 판단한다. 비트판단부(128)는, 파형이 임계값인 '0' 이상인 경우에는 데이터 비트를 '1'로 판단하고, 파형이 임계값 이하인 경우에는 데이터 비트를 '0'으로 판단한다. 이러한 데이터 비트는 각 신호쌍마다 형성되므로, 심볼 주기마다 복수개의 데이터 비트가 추출된다. 예를 들어, 1/4T의 지연시간을 갖는 통신신호의 경우, 3개의 신호쌍이 형성되므로, 3개의 데이터 비트가 추출되며, 1/6T의 지연시간을 갖는 통신신호의 경우에는 5개의 데이터 비트가 추출되고, 1/8T의 지연시간을 갖는 통신신호의 경우에는 7개의 데이터 비트가 추출된다.
데이터판단부(129)는, 비트판단부(128)에서 판단된 각 신호쌍의 데이터 비트에 기초하여 각 심볼 주기의 데이터 비트를 판단하며, 이 때, 한 심볼 주기에 포함된 데이터 비트 중 '0'과 '1' 중 다수를 차지하는 데이터 비트를 각 심볼 주기의 데이터 비트로 판단한다. 예를 들어, 1/4T의 지연시간을 갖는 통신신호의 경우, 한 심볼 주기내의 3개의 신호쌍의 데이터 비트가 모두 '1'이라면, 데이터판단부(129)는, 해당 심볼 주기의 데이터 비트를 '1'로 판단한다. 그리고, 3개의 신호쌍 중 '1'인 데이터 비트가 2개이고, '0'인 데이터 비트가 1개이면, 데이터판단부(129)는 해당 심볼 주기의 데이터 비트를 '1'로 판단한다. 그러나, 3개의 신호쌍 중 '1'인 데이터 비트가 1개이고 '0'인 데이터 비트가 2개이거나, 데이터 비트 모 두가 '0'인 경우에는, 해당 심볼 주기의 데이터 비트를 '0'으로 판단한다.
이러한 구성에 의한 통신시스템에서의 혼돈신호 송수신 과정을 지연시간이 1/4T인 경우를 예로 들어 살펴보면 다음과 같다.
송신기(110)의 혼돈신호 발생기(111)에서 발생된 혼돈신호는, 제1스위치(116)의 제1접점과, 제1곱셈기(112)로 각각 제공된다. 제1스위치(116)는 1/4T 동안 제1접점에 접속되며, 제1스위치(116)를 통과한 혼돈신호는 레퍼런스 신호로서 안테나를 통해 수신기(120)로 전송된다. 1/4T의 지연시간이 지나면, 제1스위치(116)는 해당 심볼 주기의 나머지 시간동안 제2접점에 접속된다.
제1곱셈기(112)로 제공된 혼돈신호는 데이터 비트, 예를 들면 '1'과 곱해져 송신지연부(115)로 제공되며, 송신지연부(115)는 미리 설정된 지연시간인 1/4T만큼 혼돈신호를 지연시킨다. 지연된 혼돈신호는, 제1스위치(116)와 지연루프(118)로 각각 제공되고, 제1스위치(116)로 제공된 혼돈신호는 데이터 신호로서 안테나를 통해 수신기(120)로 전송된다.
지연루프(118)로 제공된 혼돈신호는 제2곱셈기(113)에서 제1곱셈기(112)와 동일한 데이터 비트 '1'과 곱해진 다음, 송신지연부(115)로 제공되어 1/4T만큼 지연된다. 이렇게 생성된 혼돈신호는 혼돈신호 발생기(111)에서 발생된 혼돈신호에 비해 2/4T만큼 지연된 신호이며, 제1스위치(116)와 지연루프(118)로 각각 제공된다. 이 때, 제1스위치(116)로 제공된 혼돈신호는 레퍼런스 신호로서 안테나를 통해 수신기(120)로 제공된다.
지연루프(118)로 제공된 혼돈신호는 제2곱셈기(113)에서 데이터 비트 '1'과 곱해진 다음, 송신지연부(115)로 제공되어 1/4T만큼 지연되어 제1스위치(116)로 제공된다. 이 때, 제1스위치(116)로 제공된 혼돈신호는 혼돈신호 발생기(111)로부터의 혼돈신호에 비해 3/4T만큼 지연된 신호이며, 데이터 신호로서 안테나를 통해 수신기(120)로 제공된다.
이렇게 하나의 심볼내에 4개의 혼돈신호, 즉, 한 쌍의 레퍼런스 신호와 한 쌍의 데이터 신호가 실리게 되면, 제1스위치(116)는 다시 제1접점에 접속되고, 제2스위치(117)도 제1접점에 접속된다.
한편, 수신기(120)에 통신신호가 수신되면, 수신지연부(125)에서는 입력된 통신신호를 1/4T만큼 지연시키고, 곱셈기(123)에서는 수신지연부(125)에서 지연된 통신신호와, 안테나를 통해 입력된 통신신호를 곱한다. 이 때, 하나의 심볼 주기에 대해 지연된 통신신호와 지연되지 아니한 통신신호를 곱하여 3개의 신호쌍이 형성된다. 파형생성기(127)에서는 각 신호쌍을 평균하여 파형을 생성하고, 비트판단부(128)에서는 각 신호쌍에 대한 데이터 비트를 판단한다. 그런 다음, 데이터판단부(129)에서는 각 신호쌍의 데이터 비트의 갯수를 이용하여 해당 심볼 주기의 데이터 비트를 판단한다.
도 5는 본 발명에 따른 DCSK 방식 통신시스템의 성능을 시뮬레이션한 그래프이다. 시뮬레이션 조건은, AWGN 채널, 2.5Mbps, 샘플링 주파수는 16GHz이다. 도시된 바와 같이, 본 DCSK 방식을 적용할 경우, BER 10-3을 기준으로 종래의 DCSK 방식과 비교하여 볼 때, 성능이 거의 동일함을 알 수 있다.
이와 같이, 본 통신시스템에서는, 지연루프(118)를 마련하여 하나의 심볼 주기 동안 송신지연부(115)에서 여러 번의 신호 지연과정을 통해 하나의 심볼 주기에 복수 쌍의 레퍼런스 신호와 데이터 신호가 실리도록 한다. 따라서, 물리적으로 지연선을 길게 만들지 아니하여도 정확하게 지연시간을 조절할 수 있을 뿐만 아니라, 수신기(120) 측에서는 하나의 심볼 주기에 대해 데이터 비트의 판단이 복수회 이루어지므로, 정확한 데이터 비트를 얻을 수 있다.
한편, 상술한 실시예에서는, 비트판단부(128)에서 각 각 신호쌍에 대한 데이터 비트를 판단한 다음, 데이터판단부(129)에서는 각 신호쌍의 데이터 비트의 갯수를 이용하여 해당 심볼 주기의 데이터 비트를 판단하도록 하고 있다. 그러나, 비트판단부(128)를 설치하지 아니하고, 파형생성기(127)로부터 각 신호쌍을 평균한 파형을 데이터판단부(129)로 바로 제공하여 데이터 비트를 판단하도록 하는 Soft decision 방법을 사용할 수도 있다. 이 방법은, 데이터판단부(129)에서 각 신호쌍의 파형을 더하여 파형값이 소정의 임계값인 '0'보다 크면 데이터 비트를 '1'로 판단하고, 파형값이 '0'보다 작으면 데이터 비트를 '0'으로 판단하도록 한다.
한편, 상술한 실시예에서는, 혼돈신호를 이용하는 DCSK 방식을 예로 들어 설명하고 있으나, 펄스를 이용하여 통신신호를 전송하는 임펄스 방식에도 적용하여 동일한 효과를 얻을 수 있은 물론이다. 임펄스 방식에 적용할 경우, 상술한 DCSK 방식의 구성과 동일하게 마련하고, 혼돈신호 발생기(111) 대신 임펄스 발생기(Impulse Radio Generator)를 사용하면 된다. 다만, 임벌스 방식의 경우, 임펄스의 폭이 송신지연부(115)의 지연시간보다 작아야 한다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 지연선을 짧게 형성하여도 지연시간을 정확히 맞출 수 있을 뿐만 아니라, 수신측에서 통신신호의 데이터 비트를 정확하게 판단할 수 있다.
또한, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 이는 예시적인 것으로 받아들여져야 하며, 본 발명의 기술적 사상에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 형태에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (17)

  1. 데이터의 전송을 위한 신호를 발생시키는 신호 발생기;
    상기 신호 발생기로부터의 신호를 하나의 심볼 주기내에서 미리 설정된 소정의 지연시간만큼 복수회 반복하여 지연시켜 지연된 신호를 생성하는 송신지연부;
    상기 신호발생기로부터의 신호와, 상기 송신지연부로부터의 지연된 신호 중 하나를 안테나로 제공하는 선택기;를 갖는 송신기를 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  2. 제 1 항에 있어서,
    상기 신호 발생기는, 혼돈신호를 발생시키는 혼돈신호 발생기인 것을 특징으 로 하는 지연시간을 감소시킨 통신시스템.
  3. 제 1 항에 있어서,
    상기 선택기는, 상기 신호 발생기 측에 연결된 제1접점과, 상기 송신지연부 측에 연결된 제2접점을 갖는 제1스위치인 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  4. 제 3 항에 있어서,
    상기 신호 발생기로부터 발생된 신호와, 상기 데이터의 바이너리 심볼인 데이터 비트를 곱하여 데이터 신호를 생성하는 제1곱셈기를 더 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  5. 제 4 항에 있어서,
    상기 송신지연부에서 지연된 신호를 상기 송신지연부로 재 입력시키기 위한 지연루프와, 상기 지연루프 상에 설치되어 상기 제1곱셈기와 동일한 데이터 비트를 신호에 곱하는 제2곱셈기를 더 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  6. 제 5 항에 있어서,
    상기 제1곱셈기에 연결되는 제1접점과, 제2곱셈기에 연결되는 제2접점을 가 지고 상기 송신지연부와 상기 제1 및 제2곱셈기 사이에 설치되며, 상기 제1곱셈기 또는 제2곱셈기로부터의 신호를 선택적으로 상기 송신지연부에 제공하는 제2스위치를 더 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  7. 제 6 항에 있어서,
    상기 송신지연부는, 상기 신호를 심볼 주기의 1/2n만큼 지연시키는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  8. 제 7 항에 있어서,
    상기 송신지연부는, 상기 신호를 하나의 심볼 주기내에서 2n-1 회 지연시키는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  9. 제 7 항에 있어서,
    상기 제1스위치와 상기 제2스위치는, 상기 심볼 주기내의 처음 1/2n에 해당하는 지연시간 동안은 각각 제1접점에 접속되며, 상기 심볼 주기내의 나머지 시간동안은 각각 제2접점에 접속되는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  10. 제 1 항에 있어서,
    상기 신호발생기는, 임펄스를 발생시키는 임펄스 발생기인 것을 특징으로 하 는 지연시간을 감소시킨 통신시스템.
  11. 제 1 항에 있어서,
    상기 송신기로부터 상기 신호를 수신받으며,
    상기 송신지연부의 지연시간만큼 상기 신호를 지연시키는 수신지연부;
    상기 수신지연부로부터 지연된 신호와, 상기 송신기로부터의 신호를 비교하여 상기 신호의 데이터 비트를 판별하는 데이터 판단블럭;을 갖는 수신기를 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  12. 제 11 항에 있어서,
    상기 데이터 판단블럭은,
    상기 수신지연부로부터 지연된 신호와, 상기 송신기로부터의 신호를 곱하여 상기 하나의 심볼 주기에 대해 복수의 신호값을 형성하는 곱셈기;
    상기 곱셈기에서 출력된 상기 각 신호값에 대해 파형을 형성하는 파형생성기;
    상기 파형생성기에서 생성된 각 신호값의 파형에 따라 상기 각 심볼 주기에 대한 데이터 비트를 판단하는 데이터판단부를 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  13. 제 12 항에 있어서,
    상기 곱셈기에서 출력되는 신호값의 수는, 하나의 심볼 주기에 대해 2n-1개인 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  14. 제 12 항에 있어서,
    상기 파형생성기에서 생성된 상기 각 신호값의 파형이 미리 설정된 임계값을 초과하는지 여부에 따라 상기 각 신호값의 데이터 비트를 판단하여 상기 데이터판단부로 제공하는 비트판단부;를 더 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  15. 제 14 항에 있어서,
    상기 데이터판단부는, 상기 비트판단부에서 판단된 하나의 심볼 주기에 포함되는 각 신호값에 대한 데이터 비트의 수에 따라, 상기 심볼 주기의 데이터 비트를 판단하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  16. 제 12 항에 있어서,
    상기 데이터판단부는, 하나의 심볼 주기에 포함되는 각 신호값을 더한 합이 소정의 임계값을 초과하는지 여부에 따라 데이터 비트를 판단하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
  17. 데이터의 전송을 위한 신호를 발생시키는 신호 발생기, 상기 신호 발생기로 부터의 신호를 하나의 심볼 주기내에서 미리 설정된 소정의 지연시간만큼 복수회 반복하여 지연시켜 지연된 신호를 생성하는 송신지연부, 상기 신호발생기로부터의 신호와 상기 송신지연부로부터의 지연된 신호 중 하나를 안테나로 제공하는 선택기를 갖는 송신기와;
    상기 송신기로부터 상기 신호를 수신받으며, 상기 송신지연부의 지연시간만큼 상기 신호를 지연시키는 수신지연부, 상기 수신지연부로부터 지연된 신호와 상기 송신기로부터의 신호를 비교하여 상기 신호의 데이터 비트를 판별하는 데이터 판단블럭을 갖는 수신기;를 포함하는 것을 특징으로 하는 지연시간을 감소시킨 통신시스템.
KR1020050114960A 2005-11-29 2005-11-29 지연시간을 감소시킨 통신시스템 KR100666695B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050114960A KR100666695B1 (ko) 2005-11-29 2005-11-29 지연시간을 감소시킨 통신시스템
US11/486,179 US7822144B2 (en) 2005-11-29 2006-07-14 Communication system having reduced delay time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114960A KR100666695B1 (ko) 2005-11-29 2005-11-29 지연시간을 감소시킨 통신시스템

Publications (1)

Publication Number Publication Date
KR100666695B1 true KR100666695B1 (ko) 2007-01-11

Family

ID=37867465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114960A KR100666695B1 (ko) 2005-11-29 2005-11-29 지연시간을 감소시킨 통신시스템

Country Status (2)

Country Link
US (1) US7822144B2 (ko)
KR (1) KR100666695B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758271B1 (ko) * 2005-12-08 2007-09-12 한국전자통신연구원 카오스 초광대역 무선 통신 방식을 이용한 거리 측정 장치및 그 방법
US8446893B2 (en) * 2006-12-21 2013-05-21 Samsung Electronics Co., Ltd. Enhanced coexistence beacon protocol (ECBP) for precise intercell synchronization of overlapping wireless base stations
US20120170618A1 (en) * 2011-01-04 2012-07-05 ABG Tag & Traq, LLC Ultra wideband time-delayed correlator
CN103684741B (zh) * 2013-12-02 2016-08-17 哈尔滨理工大学 用于通信加密的多混沌吸引子分时切换方法及切换装置
CN109347619A (zh) * 2018-10-25 2019-02-15 重庆邮电大学 一种无信号间干扰的cd-dcsk混沌通信方案
CN115567081A (zh) * 2022-09-24 2023-01-03 福州大学 面向短距离通信的联合ppm的混沌扩频调制多用户接入系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105519A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 Ｔｄｓ-ｏｆｄｍ 시스템에서 반복 ｐｎ시퀀스를 이용한반송파주파수복원장치 및 그 방법
WO2005002101A1 (ja) 2003-06-19 2005-01-06 Sony Corporation マルチキャリヤ伝送を行なう無線通信システム、受信装置及び受信方法、送信装置及び送信方法、並びに遅延時間算出装置及び遅延時間算出方法
KR20060038137A (ko) * 2004-10-29 2006-05-03 삼성전자주식회사 통신 시스템에서 주파수 오프셋 추정 장치 및 방법
KR20060102627A (ko) * 2005-03-24 2006-09-28 삼성전자주식회사 길이 분할 다중 접속 방식을 이용한 신호 전송 방법 및장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253206B1 (en) * 1999-08-20 2001-06-26 Inroads Technology, Inc. Method and apparatus for a commercial network system designed to facilitate, manage and support the implementation and integration of technology systems
WO2001037591A1 (de) * 1999-11-16 2001-05-25 Swisscom Mobile Ag Produktebestellungsverfahren und system
US6810259B1 (en) * 1999-12-16 2004-10-26 Utstarcom Inc. Location update protocol
US7653815B2 (en) * 2001-06-12 2010-01-26 Research In Motion Limited System and method for processing encoded messages for exchange with a mobile data communication device
US7480189B2 (en) * 2002-09-20 2009-01-20 Intel Corporation Cross-coupled write circuit
US7593531B2 (en) * 2004-05-07 2009-09-22 The Hong Kong Polytechnic University Methods and systems for transceiving chaotic signals
US8479003B2 (en) * 2006-08-21 2013-07-02 The Boeing Company Electronic signature validation systems and methods for asynchronous environments

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105519A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 Ｔｄｓ-ｏｆｄｍ 시스템에서 반복 ｐｎ시퀀스를 이용한반송파주파수복원장치 및 그 방법
WO2005002101A1 (ja) 2003-06-19 2005-01-06 Sony Corporation マルチキャリヤ伝送を行なう無線通信システム、受信装置及び受信方法、送信装置及び送信方法、並びに遅延時間算出装置及び遅延時間算出方法
KR20060038137A (ko) * 2004-10-29 2006-05-03 삼성전자주식회사 통신 시스템에서 주파수 오프셋 추정 장치 및 방법
KR20060102627A (ko) * 2005-03-24 2006-09-28 삼성전자주식회사 길이 분할 다중 접속 방식을 이용한 신호 전송 방법 및장치

Also Published As

Publication number Publication date
US20070124593A1 (en) 2007-05-31
US7822144B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
Durisi et al. Performance evaluation of TH-PPM UWB systems in the presence of multiuser interference
Telatar et al. Capacity and mutual information of wideband multipath fading channels
KR100666695B1 (ko) 지연시간을 감소시킨 통신시스템
KR20070038552A (ko) Ｏｆｄｍａ을 위한 전용 파일럿 톤들에 대한 반복적 채널및 간섭 추정
JP2012105351A (ja) Ｉｇｉの挿入された通信信号を送受信する送信機と受信機を含む通信システム
JPWO2014030183A1 (ja) 無線機、無線機のアンテナ選択方法
Porrat et al. Channel uncertainty in ultra-wideband communication systems
US7016400B2 (en) Digital matched filter despreading received signal and mobile wireless terminal using digital matched filter
KR100766091B1 (ko) Ｐｐｂ―ｃｍ 방식의 통신시스템 및 그 방법
Siriwongpairat et al. Performance analysis and comparison of time-hopping and direct-sequence UWB-MIMO systems
US7352793B2 (en) System and method for ultra wideband communications using multiple code words
KR100781277B1 (ko) 무선 채널 환경의 성능 측정 방법
JP2004072589A (ja) 超広帯域（ｕｗｂ）送信装置及び超広帯域（ｕｗｂ）受信装置
KR100716722B1 (ko) 초광대역 통신 장치 및 방법
JP2004312145A (ja) 適応等化器
Zheng et al. Mobile speed estimation for broadband wireless communications
Jayaprakash et al. Design and analysis of differential code shifted reference encoder and decoder for UWB transceiver
Meissner et al. Analysis of a noncoherent UWB receiver for multichannel signals
JP5413962B2 (ja) 無線通信システム
Zou et al. A digital back-end of energy detection UWB impulse radio receiver
JP2006074276A (ja) タイミング検出方法および装置
Nguyen et al. Double chip waveforms for asynchronous DS-CDMA systems with random signature sequences
Chandra Monte carlo simulation of ber for slow flat rayleigh fading channels
JP2007534186A5 (ko)
Shaterian et al. Direct Sequence and Time Hopping ultra wideband over IEEE. 802.15. 3a channel model

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 14