KR100666355B1 - Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same - Google Patents

Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same Download PDF

Info

Publication number
KR100666355B1
KR100666355B1 KR1020050059226A KR20050059226A KR100666355B1 KR 100666355 B1 KR100666355 B1 KR 100666355B1 KR 1020050059226 A KR1020050059226 A KR 1020050059226A KR 20050059226 A KR20050059226 A KR 20050059226A KR 100666355 B1 KR100666355 B1 KR 100666355B1
Authority
KR
South Korea
Prior art keywords
local
wafer
facility
semiconductor manufacturing
processing
Prior art date
Application number
KR1020050059226A
Other languages
Korean (ko)
Other versions
KR20070003328A (en
Inventor
남기선
김병언
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020050059226A priority Critical patent/KR100666355B1/en
Publication of KR20070003328A publication Critical patent/KR20070003328A/en
Application granted granted Critical
Publication of KR100666355B1 publication Critical patent/KR100666355B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Abstract

본 발명은 다수의 처리 유닛들을 구비하는 복층 구조의 반도체 제조 설비 및 그의 처리 방법에 관한 것이다. 반도체 제조 설비는 상층 및 하층이 동일한 구조의 처리 유닛들을 구비한다. 따라서 하나의 플로우 레서피에서 스케쥴링을 실시간으로 최적화하여 하나의 로트의 웨이퍼들을 상층 및/또는 하층으로 동시에/개별적으로 투입하여 공정 진행을 가능하게 함으로써, 설비 효율 및 생산성을 향상시킨다.The present invention relates to a semiconductor manufacturing facility of a multilayer structure having a plurality of processing units and a processing method thereof. The semiconductor manufacturing facility includes processing units having the same structure as the upper and lower layers. Therefore, in one flow recipe, the scheduling is optimized in real time to simultaneously process the wafers of one lot into the upper layer and / or the lower layer, and separately, thereby improving the process efficiency and productivity.

반도체 제조 설비, 다층 구조, 처리 유닛, 플로우 레서피, 포트 Semiconductor manufacturing equipment, multilayer structures, processing units, flow recipes, ports

Description

복층 구조의 반도체 제조 설비 및 그의 처리 방법{SEMICONDUCTOR MANUFACTURING EQUIPMENT OF MULTI-LAYER STRUCTURE AND METHOD FOR PROCESSING OF THE SAME}Semiconductor manufacturing equipment of multi-layer structure and its processing method {SEMICONDUCTOR MANUFACTURING EQUIPMENT OF MULTI-LAYER STRUCTURE AND METHOD FOR PROCESSING OF THE SAME}

도 1은 일반적인 복층 구조의 반도체 제조 설비의 개략적인 구성을 도시한 사시도;1 is a perspective view showing a schematic configuration of a semiconductor manufacturing equipment having a general multilayer structure;

도 2a 및 도 2b는 도 1에 도시된 반도체 제조 설비의 하나의 플로우 레서피에 의한 상층 및 하층 중 하나의 층으로 투입하여 처리하는 모습을 나타내는 도면들;2A and 2B are views showing the process of inputting and processing into one of the upper and lower layers by one flow recipe of the semiconductor manufacturing facility shown in FIG. 1;

도 3은 본 발명에 따른 다수 처리 유닛들이 동일하게 구성된 복층 구조의 반도체 제조 설비에서의 처리 상태를 나타내는 도면; 그리고3 is a view showing a processing state in a semiconductor manufacturing facility having a multilayer structure in which a plurality of processing units according to the present invention are identically configured; And

도 4는 본 발명에 따른 복층 구조의 반도체 제조 설비의 처리 수순을 나타내는 흐름도이다.4 is a flowchart showing a processing procedure of a semiconductor manufacturing equipment having a multilayer structure according to the present invention.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 제조 설비100: semiconductor manufacturing equipment

102 : 제어부(또는 스케쥴러)102: control unit (or scheduler)

104 : 인덱서104: indexer

106, 108 : 코터/디벨로퍼 모듈106, 108: Coater / Developer Module

110 : 이송 통로110: transfer passage

본 발명은 반도체 제조 설비에 관한 것으로, 좀 더 구체적으로는 다수의 처리 유닛들을 구비하는 복층 구조의 반도체 제조 설비 및 그의 처리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing equipment, and more particularly, to a semiconductor manufacturing equipment having a multilayer structure having a plurality of processing units and a processing method thereof.

먼저, 다수의 처리 유닛들이 복층으로 구성된 복층 구조의 반도체 제조 설비는 본 출원인에 의해 특허 등록된 기술로서, 예를 들어, 특허 등록번호 제10-0348939호(등록일 2002년 8월 2일)의 '포토리소그라피 공정을 위한 반도체 제조 장치', 동 등록번호 제10-387418호(등록일 2003년 6월 2일)의 '반도체 제조 공정에서 사용되는 스피너 시스템' 등이 있다. 따라서 본 발명의 반도체 제조 설비는 복층 구조의 효율성을 향상시키기 위하여 상술한 등록 특허들의 개량 발명에 관한 것이다.First, a semiconductor manufacturing facility having a multilayer structure in which a plurality of processing units are composed of multiple layers is a technology patented by the applicant, for example, Patent Registration No. 10-0348939 (Registration Date August 2, 2002). Semiconductor manufacturing apparatus for photolithography process, and "spinner system used in semiconductor manufacturing process" of No. 10-387418 (Registration date June 2, 2003). Accordingly, the semiconductor manufacturing equipment of the present invention relates to an improved invention of the above-described registered patents in order to improve the efficiency of the multilayer structure.

도 1을 참조하면, 반도체 제조 설비(2)는 이동 통로(12)를 중심으로 좌우측에 다수의 처리 유닛들을 구비하는 로컬 설비(6, 8)들이 상층(6a, 8a) 및 하층(6b, 8b)으로 각각 구비된다. 그리고 복수개의 포트(미도시됨)를 구비하는 인덱서(4)로부터 웨이퍼를 투입하여 공정을 처리한다. 또한, 좌우측 로컬 설비(6, 8)들 및 인라인 설비(미도시됨)와 연계하여 하나의 플로우가 처리되도록 웨이퍼를 상호 전달하는 인터페이스부(10)를 포함한다.Referring to FIG. 1, the semiconductor manufacturing facility 2 includes a local facility 6, 8 having a plurality of processing units on the left and right sides of the moving passage 12, including the upper layers 6a, 8a and the lower layers 6b, 8b. Are respectively provided. Then, the wafer is input from the indexer 4 having a plurality of ports (not shown) to process the process. It also includes an interface 10 for interfacing the wafers so that one flow is processed in conjunction with the left and right local installations 6 and 8 and inline installations (not shown).

이러한 반도체 제조 설비(2) 예를 들어, 스피너(spinner) 시스템은 하나의 로트(lot) 또는 작업(job)에 대한 플로우 제어 방식을 하나의 플로우 레서피(flow recipe) 만으로 제공하여 공정을 처리한다. 이는 반도체 제조 설비(2)가 복층 구조 즉, 상층 및 하층이 각각 다수의 처리 유닛들이 동일 구조로 구성되더라도, 도 2a 및 도 2b에 도시된 바와 같이, 인덱서(4)로부터 하나의 로트 또는 작업에 대한 웨이퍼들을 각 층별로 투입 및 배출하지 못하고 하나의 층(즉, 상층 또는 하층)에만 투입하고 있는 실정이다. 따라서 복층 구조의 반도체 제조 설비임에도 불구하고 기존의 동일한 구성의 단층 설비와 동일하게 처리하여 설비 효율성이 저하된다.For example, a spinner system of such a semiconductor manufacturing facility 2 provides a flow control method for one lot or a job with only one flow recipe to process the process. This means that even if the semiconductor manufacturing facility 2 has a multi-layer structure, i.e., the upper and lower layers, respectively, a plurality of processing units are configured in the same structure, as shown in Figs. For example, the wafers are not injected and discharged for each layer, but only one layer (ie, an upper layer or a lower layer) is injected. Therefore, despite the semiconductor manufacturing equipment having a multilayer structure, the treatment efficiency is reduced by the same treatment as the conventional single-layer equipment.

이는 반도체 제조 설비의 기구적인 문제가 아닌 공정 플로우를 처리하기 위한 제어적인 문제이다. 따라서 복층 구조의 반도체 제조 설비가 상층 및 하층 각각에 동일한 구조로 구성되는 경우, 각 층별로 작업 투입 및 배출이 동시에 이루어져야 하나 제어 상의 문제로 구현되지 못하고 있는 실정이다.This is not a mechanical problem of semiconductor manufacturing equipment but a control problem for processing a process flow. Therefore, when a semiconductor manufacturing facility having a multi-layer structure has the same structure in each of the upper and lower layers, work input and discharge must be performed at the same time for each layer, but it is not implemented as a control problem.

또한, 하나의 레서피로 상하층을 별도로 운영하는 반도체 제조 시스템에서 로컬 설비를 한 방향의 단일 모듈로만 운영하고자 할 경우, 단일 모듈에 대한 새로운 플로우 레서피를 작성하고, 이를 통해 로컬 설비를 운영해야 하는 번거로움이 따른다.In addition, if you want to operate local equipment as a single module in a single direction in a semiconductor manufacturing system that operates the upper and lower layers separately with one recipe, create a new flow recipe for a single module and use it to operate the local equipment. Follows.

그리고 상층 또는 하층으로 분리되는 단일 모듈로 작성된 작업(또는 로트) 형태로 운영시, 작업 우선 순위가 설정된 플로우 레서피의 등록 순서에 따라 진행함으로써, 우선 순위에 밀려있는 하나 이상의 작업들에 대해서 선행 작업의 플로우에 관계없이 다음 모듈로의 진행이 가능하더라도 진행할 수 없어 대기 시간이 발생 하게 된다. 예를 들어, 동일한 플로우 레서피를 상층 및 하층에서 처리 가능한 경우에도, 상층(또는 하층)이 공정을 처리하고 하층(또는 상층)이 대기 상태에 있더라도 각 층으로 웨이퍼를 동시에 투입하지 않아서 대기 시간 발생 및 설비 효율이 저하되는 문제점이 있다.And when operating in the form of a task (or lot) written in a single module divided into upper or lower layers, it proceeds according to the registration order of the flow recipe in which the task priority is set, so that one or more tasks that fall behind the priority can be processed. Regardless of the flow, even if it is possible to proceed to the next module, it cannot proceed, resulting in waiting time. For example, even if the same flow recipe can be processed in the upper and lower layers, even if the upper layer (or lower layer) processes the process and the lower layer (or upper layer) is in the standby state, the wafer is not simultaneously introduced into each layer to generate the waiting time and There is a problem that the facility efficiency is lowered.

상술한 바와 같이, 종래 기술에 따른 복층 구조의 반도체 제조 설비는 플로우의 운영 결정을 설정된 플로우 레서피에 따라 결정된다. 또한 결정된 플로우 레서피의 작업 진행 우선 순위는 작업 등록 순서에 따라 결정된다.As described above, the semiconductor manufacturing equipment of the multilayer structure according to the prior art is determined according to the set flow recipe to determine the operation of the flow. In addition, the work progress priority of the determined flow recipe is determined according to the work registration order.

그러나 상하층 동시에 진행하게 하는 반도체 제조 설비에서는 상층, 하층 또는 상하층 각각 독립적인 모듈로 진행하기 위해서 각각에 대응하는 플로우 레서피를 재작성해야 하고, 또한 작업 등록 순으로 작업의 우선 순위가 결정되어 있기 때문에 선행 작업들의 우선 순위에 밀려서 현재 진행 가능한 모듈로 작업 진행을 삽입하지 못하여 대기 시간이 발생할 수 있는 문제점을 가지고 있다.However, in the semiconductor manufacturing equipment that allows the upper and lower layers to proceed simultaneously, the flow recipe corresponding to each of the upper, lower, and upper layers must be rewritten, and the priorities of the tasks are determined in order of job registration. Because of this, there is a problem that waiting time may occur because a task progress cannot be inserted into a currently progressable module due to the priorities of prior tasks.

예를 들어, 하나의 플로우 레서피가 포트(인덱서) -> 제 1 상층 -> 포트 -> 제 1 하층이고, 다른 하나의 플로우 레서피가 포트 -> 제 2 상층 -> 포트 -> 제 2 하층으로 처리하는 경우, 제 1 상층과 제 2 하층을 순차적으로 처리하려면, 새로운 플로우 레서피(예를 들어, 포트 -> 제 1 상층 -> 포트 -> 제 2 하층 또는 포트 -> 제 1 상층 -> 포트, 포트 -> 제 2 하층 -> 포트 등)를 작성하여 처리해야만 한다.For example, one flow recipe is a port (indexer)-> first upper layer-> port-> first lower layer, and another flow recipe is treated as port-> second upper layer-> port-> second lower layer. If you want to process the first upper layer and the second lower layer sequentially, a new flow recipe (for example, port-> first upper layer-> port-> second lower layer or port-> first upper layer-> port, port) -> Second layer-> port, etc.)

본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 하나의 플로우 레서피를 이용하여 복층 구조의 처리 유닛들을 제어하기 위한 반도체 제조 설비 및 그 처리 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problem, and to provide a semiconductor manufacturing facility and a processing method thereof for controlling processing units having a multilayer structure using one flow recipe.

본 발명의 다른 목적은 상술한 문제점을 해결하기 위한 것으로, 동일한 처리 유닛들을 구비하는 복층 구조의 반도체 제조 설비 및 그 처리 방법을 제공하는데 있다.Another object of the present invention is to solve the above-described problem, and to provide a semiconductor manufacturing facility having a multilayer structure having the same processing units and a processing method thereof.

본 발명의 또 다른 목적은 상술한 문제점을 해결하기 위한 것으로, 설비 효율성 및 생산성 향상을 위한 복층 구조의 반도체 제조 설비 및 그 처리 방법을 제공하는데 있다.Another object of the present invention is to solve the above-described problems, to provide a semiconductor manufacturing equipment having a multi-layer structure for improving the efficiency and productivity of the equipment and its processing method.

상술한 목적을 달성하기 위한 본 발명의 반도체 제조 설비는, 동일한 구성의 다수의 처리 유닛들을 갖는 로컬 설비들에 대한 플로우 레서피의 우선 순위를 최적화하는데 그 한 특징이 있다. 이러한 특징에 의하면, 최적화된 플로우 레서피의 우선 순위에 대응하여 웨이퍼를 투입함으로써, 설비의 효율성 향상 및 생산성이 향상된다.The semiconductor manufacturing equipment of the present invention for achieving the above object is characterized by optimizing the priority of the flow recipe for local equipment having a plurality of processing units of the same configuration. According to this feature, the wafer is introduced in response to the priority of the optimized flow recipe, thereby improving the efficiency and productivity of the facility.

본 발명의 반도체 제조 설비는, 로트 단위의 웨이퍼를 구비하는 다수의 포트들을 갖는 인덱서와; 공정을 처리하는 다수의 처리 유닛들이 동일하게 구성되고, 상기 인덱서로부터 웨이퍼를 받아서 상기 처리 유닛들로 공정을 처리하는 적어도 하나의 복층 구조의 로컬 설비 및; 상기 각 층의 로컬 설비가 각각 동일한 플로우 레서피에 대응하여 공정을 처리하면, 상기 인덱서로부터 상기 로컬 설비의 각 층으로 웨이퍼를 동시에 투입하도록 상기 인덱서를 제어하는 제어부를 포함한다.A semiconductor manufacturing apparatus of the present invention includes: an indexer having a plurality of ports including a wafer in a lot unit; At least one multi-layer local facility having a plurality of processing units for processing a process, the same being configured to receive a wafer from the indexer and process the process with the processing units; And a control unit for controlling the indexer to simultaneously input wafers from the indexer to each layer of the local facility when the local facility of each layer processes the process corresponding to the same flow recipe.

한 실시예에 있어서, 상기 제어부는 상기 플로우 레서피의 작업 우선 순위를 제어하며, 특히 상기 플로우 레서피에 의해 상기 로컬 설비들 중 하나의 로컬 설비로 웨이퍼를 투입할 때, 상기 로컬 설비들 중 비어있는 로컬 설비가 있는지를 판별하고, 상기 비어있는 로컬 설비가 있으면, 상기 하나의 로컬 설비와 상기 비어있는 로컬 설비로 동시에 웨이퍼를 투입하도록 상기 플로우 레서피의 우선 순위를 최적화한다.In one embodiment, the control part controls the work priority of the flow recipe, in particular when the wafer is introduced into the one of the local facilities by the flow recipe, an empty local one of the local facilities. It is determined whether there is a facility and if there is an empty local facility, the priority of the flow recipe is optimized to simultaneously feed wafers into the one local facility and the empty local facility.

다른 실시예에 있어서, 상기 하나의 로컬 설비는 상층/하층의 로컬 설비이고, 상기 비어있는 로컬 설비는 하층/상층의 로컬 설비이다.In another embodiment, the one local facility is an upper / lower floor local facility and the empty local facility is a lower / top floor local facility.

본 발명의 다른 특징은 다수의 처리 유닛들을 동일하게 구성되는 다수의 로컬 설비들을 복층으로 구비하는 반도체 제조 설비의 처리 방법을 제공하는데 있다. 이 방법에 의하면, 하나의 플로우 레서피를 이용하여 하나의 로컬 설비로 웨이퍼를 투입한다. 이 때, 상기 로컬 설비들 중 비어 있는 로컬 설비가 있는지를 판별한다. 상기 로컬 설비들 중 비어 있는 로컬 설비가 있으면, 상기 플로우 레서피의 우선 순위를 최적화한다. 이어서 상기 최적화된 플로우 레서피를 이용하여 상기 하나의 로컬 설비와 상기 비어 있는 로컬 설비로 동시에 웨이퍼를 투입한다.It is another feature of the present invention to provide a processing method of a semiconductor manufacturing facility having a plurality of local facilities having a plurality of local units configured in the same manner in multiple layers. According to this method, a wafer is introduced into one local facility using one flow recipe. At this time, it is determined whether there is an empty local facility among the local facilities. If there is an empty local one among the local ones, the priority of the flow recipe is optimized. The optimized flow recipe is then used to simultaneously feed wafers into the one local facility and the empty local facility.

한 실시예에 있어서, 상기 처리 방법은; 상기 웨이퍼가 투입되면, 웨이퍼가 투입된 상기 로컬 설비들이 동일한 공정 레서피로 웨이퍼를 처리하거나, 또는 상기 웨이퍼가 투입되면, 웨이퍼가 투입된 상기 로컬 설비들이 서로 다른 공정 레서피로 웨이퍼를 처리한다.In one embodiment, the treatment method; When the wafer is loaded, the local facilities into which the wafer is loaded process the wafer with the same process recipe, or when the wafer is loaded, the local facilities into which the wafer is loaded treats the wafer with different process recipes.

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 복층 구조의 반도체 제조 설비의 개략적인 구성을 도 시한 도면이다.3 is a view showing a schematic configuration of a semiconductor manufacturing equipment having a multilayer structure according to the present invention.

도 3을 참조하면, 반도체 제조 설비(100)는 웨이퍼가 로딩, 언로딩되는 다수의 포트(미도시됨)들을 구비하는 인덱서(104)와, 다수의 처리 유닛(미도시됨)들이 동일한 구성으로 이루어진 적어도 하나의 복층 구조를 갖는 로컬 설비(106, 108)들과, 다수의 웨이퍼 이송 장치(미도시됨)들이 구비되는 이송 통로(110) 및 공정에 따른 다수의 플로우 레서피가 설정되고, 설정된 플로우 레서피에 대응하여 로컬 설비(106, 108)들의 각 층간 플로우를 제어하는 제어부(또는 스케쥴러)(102)를 포함한다.Referring to FIG. 3, the semiconductor manufacturing facility 100 includes an indexer 104 having a plurality of ports (not shown) into which a wafer is loaded and unloaded, and a plurality of processing units (not shown) in the same configuration. Local facilities 106 and 108 having at least one multilayer structure, a transfer passage 110 including a plurality of wafer transfer devices (not shown), and a plurality of flow recipes according to a process are set, and a set flow A control unit (or scheduler) 102 controls the inter-floor flow of the local facilities 106 and 108 in response to the recipe.

예컨대, 반도체 제조 설비(100)는 코터/디벨로퍼 모듈(106, 108)들이 상층 및 하층으로 각각 동일하게 구비되어 독립적인 제어가 가능한 스피너 시스템으로, 제어부(102)에 의해 각 층간들의 플로우를 스케쥴링하여 공정 처리시, 포트, 웨이퍼 이송 장치 등의 동작에 상호 간섭을 방지하여 처리한다. 또한 반도체 제조 설비(100)는 포토리소그라피 공정 설비로서 300 mm 웨이퍼를 처리하며, 또한 포토레지스터 도포, 노광 및 현상 등 일련의 공정들을 자동 반송 및 제어하여 웨이퍼에 회로 패턴을 형성한다.For example, the semiconductor manufacturing facility 100 is a spinner system in which the coater / developer modules 106 and 108 are identically provided as upper and lower layers, respectively, to enable independent control. The flow of each layer is scheduled by the controller 102. In the process, the operation of the port, the wafer transfer device, and the like is prevented and processed to prevent mutual interference. In addition, the semiconductor manufacturing facility 100 processes a 300 mm wafer as a photolithography processing facility, and also forms a circuit pattern on the wafer by automatically transferring and controlling a series of processes such as photoresist coating, exposure, and development.

구체적으로, 로컬 설비(106, 108) 각각은 다수의 처리 유닛(미도시됨)들을 3 C(Coater)/3 D(Developper) 구조의 핫플레트(HP) 및 쿨플레이트(CP)들로 구성하고, 루프(loop)식 웨이퍼 반송으로 정확한 공정 시간 및 웨이퍼 정체를 방지한다.Specifically, each of the local installations 106, 108 consists of a plurality of processing units (not shown) consisting of hot plates (HP) and cool plates (CP) of 3 C (Coater) / 3 D (Developper) structure. And, loop wafer transfer prevents accurate process time and wafer congestion.

그리고 제어부(102)는 로컬 설비(106, 108)들의 작업 우선 순위를 설정 등록하여 인덱서(104) 및 로컬 설비들(106, 108)의 공정을 제어한다. 즉, 플로우 레서 피의 작업 우선 순위를 제어하며, 각 층의 로컬 설비(106, 108)가 각각 동일한 플로우 레서피에 대응하여 공정을 처리하면, 인덱서(104)로부터 로컬 설비(106, 108)들의 각 층으로 웨이퍼를 동시에 투입하도록 인덱서(104)를 제어한다. 또한, 제어부(102)는 하나의 플로우 레서피에 의해 로컬 설비(106, 108)들 중 하나의 로컬 설비로 웨이퍼를 투입할 때, 로컬 설비(106, 108)들 중 비어있는 로컬 설비가 있는지를 판별하고, 비어있는 로컬 설비가 있으면, 하나의 로컬 설비와 비어있는 로컬 설비로 동시에 웨이퍼를 투입하도록 플로우 레서피의 우선 순위를 최적화하고, 최적화된 플로우 레서피를 이용하여 인덱서(104)를 제어한다.In addition, the control unit 102 controls the process of the indexer 104 and the local facilities 106 and 108 by setting and registering the job priority of the local facilities 106 and 108. That is, control the work priority of the flow recipe, and if the local facilities 106 and 108 of each floor process the process corresponding to the same flow recipe, respectively, from the indexer 104 to each floor of the local facilities 106 and 108. The indexer 104 is controlled to simultaneously input the wafer. In addition, the control unit 102 determines whether there is an empty local facility among the local facilities 106 and 108 when the wafer is injected into one of the local facilities 106 and 108 by one flow recipe. If there is an empty local facility, the flow recipe is optimized to inject wafers into one local facility and an empty local facility at the same time, and the indexer 104 is controlled using the optimized flow recipe.

예를 들어, 인덱서에 4 개의 포트들을 구비하는 복층 구조의 반도체 제조 설비에서, 아래의 표 1를 참조하면, 종래 기술에서는 플로우 레서피의 작업 생성 순서대로 제 1 및 제 2 포트 진행 후, 제 3 포트를 진행한다. 즉, 제 1 및 제 2 포트 진행 후 제 3 포트를 진행하면 각 포트가 플로우 레서피에 등록된 시점은 비슷하더라도 제 3 포트가 대기하여 반도체 제조 설비의 전체 대기 시간이 증가된다. 이는 대기 시간 발생시, 대기 중인 포트가 비어있는 모듈 즉, 상층 또는 하층으로 진행하지 못함으로써 발생된다.For example, in a multi-layer semiconductor manufacturing facility having four ports in an indexer, referring to Table 1 below, in the prior art, the third port after the first and second port proceeds in the order of generating the work of the flow recipe. Proceed. That is, when the third port proceeds after the first and second port progress, the third port waits to increase the total waiting time of the semiconductor manufacturing equipment even though the time points at which each port is registered in the flow recipe are similar. This occurs when the waiting time does not proceed to the empty module, that is, the upper or lower layer.

포트port 진행 모듈Progress module 작업(로트)생성순서 및 진행순서Work (lot) creation order and progress order 우선순위최적화후진행순서Order of optimization after priority optimization 제 1 포트First port 상층Upper layer 1One 1One 제 2 포트Second port 상층Upper layer 22 22 제 3 포트Third port 하층substratum 33 1One 제 4 포트4th port 하층substratum 44 22

그러나 본 발명에 의해 작업의 우선 순위를 최적화한 후에는 웨이퍼 투입을 제 1 포트 진행시 제 3 포트가 동시에 진행된다. 그러므로 본 발명의 처리 방식은 제 1 및 제 3 포트가 동시에 진행함으로써, 약 2 배의 생산량과, 상층 및 하층이 각각 운영되어 거의 2 대의 설비 효과를 얻을 수 있다.However, after optimizing the priority of the work according to the present invention, the third port proceeds simultaneously when the wafer is inserted into the first port. Therefore, in the treatment method of the present invention, since the first and the third port proceed simultaneously, approximately twice as much production amount and the upper and lower layers are operated respectively, and almost two equipment effects can be obtained.

예컨대, 복층 구조의 반도체 제조 설비에서 작업(또는 로트) 진행시, 플로우 레서피에 설정 등록된 작업 수순으로 진행하는게 일반적이다. 따라서 포트 모드(port mode)는 상층, 하층 및 상하층 운영을 위한 설정 정보를 가지고 운영하는데, 이러한 설정 정보를 이용하여 포트들을 운영하는 것을 의미한다.For example, when a work (or lot) is performed in a semiconductor manufacturing facility having a multilayer structure, it is common to proceed with a work procedure set and registered in a flow recipe. Therefore, the port mode (port mode) operates with the configuration information for operating the upper, lower and upper and lower layers, it means to operate the ports using this configuration information.

그러나 포트 모드는 하나의 플로우 레서피에 상층, 하층 모두 각각의 플로우를 갖고 있다. 따라서 플로우 레서피로 상층만 또는 하층만 진행하고자 할 때, 이에 대한 제어가 필요하므로 각각의 단일 플로우에 해당되는 플로우 레서피를 새로이 작성하고, 작성된 플로우 레서피를 이용하여 운영해야 한다. 또한 여러 개의 플로우 레서피를 새로 작성하여 운영하는 것보다는 기존의 플로우 레서피들을 조합해서 사용하는 것이 더욱 효율적이다.However, the port mode has each flow in the upper and lower layers in one flow recipe. Therefore, when only the upper layer or the lower layer is to be processed as a flow recipe, control is required for this. Therefore, a new flow recipe corresponding to each single flow must be newly created and operated using the created flow recipe. It is also more efficient to combine existing flow recipes than to create and operate several flow recipes.

따라서 본 발명의 복층 구조의 반도체 제조 설비(100)는 동일한 플로우 레서피가 처리될 때, 작업 우선 순위를 실시간으로 최적화하여 상층, 하층 또는 상하층으로 웨이퍼를 투입, 운영한다.Therefore, when the same flow recipe is processed, the semiconductor manufacturing equipment 100 of the multilayer structure of the present invention optimizes work priorities in real time to inject and operate wafers into upper, lower or upper layers.

이는 하나의 플로우 레서피로 상하층 운영하는 설비 시스템에서 특정 모듈 즉, 단일 플로우로만 운영하도록 하기 위해서 포트 모드에 플로우를 결정(예를 들어, 상층, 하층 또는 상하층 진행)할 수 있도록 하고, 단일 플로우 진행으로 인하여 발생할 수 있는 대기 시간을 최소화하기 위하여 작업 등록시 선행 작업들의 진행 상태 및 플로우 레서피 구조를 파악한 후, 작업 우선 순위를 재작성 즉 최적화한다. 물론 기존 플로우 레서피의 유지가 가능하며 단일 플로우의 작업 진행 순서를 최적화한다.This allows a flow to be determined (e.g., up, down, or up and down) in a port mode in order to allow a single flow recipe to operate only in a particular module, i.e., a single flow, in a facility system operating up and down, and a single flow. In order to minimize the waiting time due to progress, the progress of the preceding tasks and the flow recipe structure of the prior tasks are identified, and the task priority is rewritten or optimized. Of course, existing flow recipes can be maintained and the work flow sequence of a single flow can be optimized.

계속해서 도 4는 본 발명에 따른 복층 구조의 반도체 제조 설비의 처리 수순을 도시한 흐름도이다. 이 수순은 제어부(102)가 처리하는 프로그램으로, 이 프로그램은 제어부(102)의 메모리 장치(미도시됨)에 저장된다.4 is a flowchart showing the processing procedure of the semiconductor manufacturing equipment of the multilayer structure according to the present invention. This procedure is a program processed by the controller 102, which is stored in a memory device (not shown) of the controller 102.

도 4를 참조하면, 단계 S120에서 하나의 플로우 레서피의 작업 우선 순위에 따라 로트 단위의 웨이퍼를 하나(상층 또는 하층)의 로컬 설비로 투입한다.Referring to FIG. 4, in step S120, wafers in a unit of lot are introduced into one (upper or lower) local facility according to the work priority of one flow recipe.

단계 S122에서 하나의 플로우 레서피로 웨이퍼 투입시, 로컬 설비들(106, 108) 중 비어있는 로컬 설비가 있는지를 판별한다.When the wafer is loaded into one flow recipe in step S122, it is determined whether there is an empty local facility among the local facilities 106 and 108.

판별 결과, 비어있는 로컬 설비가 있으면, 이 수순은 단계 S124로 진행하여 하나의 플로우 레서피의 우선 순위를 재작성하여 최적화하고, 단계 S126에서 최적화된 플로우 레서피를 이용하여 하나의 로컬 설비와 비어있는 로컬 설비로 동시에 웨이퍼를 투입한다.As a result of the determination, if there is an empty local facility, the procedure proceeds to step S124 to rewrite and optimize the priority of one flow recipe, and to use one local facility and an empty local area by using the optimized flow recipe in step S126. Simultaneously feed wafers into the facility.

이어서 단계 S128에서 동일한 조건 또는 서로 다른 조건의 공정 레서피에 대응하여 웨이퍼가 투입된 로컬 설비들의 처리 유닛들에서 공정을 처리한다. 이러한 플로우 레서피는 상층 및 하층 각각에 대한 플로우가 서로 다를 수 있으며, 또한 각 처리 유닛들의 공정 레서피 즉, 작업 환경(예를 들어, 온도, 약액의 종류, 프로세스 진행 방식, 공정 조건 등)이 서로 다를 수 있다.Subsequently, in step S128, the process is processed in the processing units of the local facilities in which the wafer has been loaded in response to the process recipe of the same or different conditions. These flow recipes may have different flows for each of the upper and lower layers, and also have different process recipes, that is, working environments (eg, temperature, type of chemical, process progress, process conditions, etc.) of each processing unit. Can be.

또한, 상기 단계 S122에서 비어있는 로컬 설비가 없으면, 단계 S128로 진행하여 공정을 처리한다. 즉, 현재의 플로우 레서피의 우선 순위에 대응하여 웨이퍼를 투입하여 공정을 처리한다.If there is no empty local facility in step S122, the process proceeds to step S128 to process the process. That is, the wafer is processed in accordance with the priority of the current flow recipe to process the process.

상술한 바와 같이, 본 발명의 반도체 제조 설비는 다층 구조의 처리 유닛들을 구비하고, 이들을 각 층 단위로 독립적으로 처리 가능하도록 제어함으로써, 설비 운영에 효율적이다.As described above, the semiconductor manufacturing equipment of the present invention is equipped with processing units having a multi-layered structure, and is controlled to be capable of processing independently in units of each layer, thereby efficiently operating the equipment.

예컨대, 상층과 하층을 동일한 구조의 처리 유닛들로 구성하여 각 층을 하나의 로컬 설비 즉, 모듈 개념으로 하나의 플로우 레서피로 작업 우선 순위를 스케쥴링하여 6 C(Coating) 6 D(Developing)의 단독 설비 구현이 가능하다.For example, the upper and lower layers are composed of processing units having the same structure, and each floor is scheduled with one flow recipe in one local facility, that is, a module concept, so that the priority of work can be scheduled by using only 6 C (Coating) 6 D (Developing). Facility implementation is possible.

그러므로 본 발명의 반도체 제조 설비는 하나의 로트의 웨이퍼들을 상하층으로 동시 투입하여 진행함으로써, 이론적으로 하나의 로트에 소요되는 시간이 반으로 줄어들어 설비 효율이 약 200 % 향상된다. 즉, 트랙 설비 중 복수의 로컬 설비들을 갖는 반도체 제조 설비는 단독 설비 1 대로 상하층에서 동시에 진행 가능하므로 설비 2 대의 효과를 얻을 수 있다.Therefore, the semiconductor manufacturing equipment of the present invention proceeds by simultaneously inserting wafers of one lot into the upper and lower layers, thereby theoretically reducing the time required for one lot in half, thereby improving the facility efficiency by about 200%. That is, since the semiconductor manufacturing equipment having a plurality of local equipments among the track equipments can proceed simultaneously in the upper and lower layers as one single equipment, the effects of two equipments can be obtained.

따라서 본 발명의 다수의 처리 유닛들을 포함하는 로컬 설비들을 복층 구조로 구비하는 반도체 제조 설비는 하나의 플로우 레서피로 상하층 동시 운영시 포트 상에 플로우를 결정할 수 있도록 함으로써, 기존 플로우 레서피를 유지한 상태에서 상층, 하층 및/또는 상하층으로 웨이퍼를 동시에 투입 가능하게 하고, 작업 진행시 작업 등록 순서에 의해 운영될 때 발생되는 대기 시간을 최소화하기 위하여 작업 등록시 작업 우선 순위를 재결성하여 최적화함으로써, 생산량을 약 2 배로 늘릴 수 있고, 1 대의 설비로 2 대의 설비 효과를 볼 수 있다.Therefore, a semiconductor manufacturing facility having a multi-layered structure having local facilities including a plurality of processing units of the present invention allows the flow to be determined on a port when operating the upper and lower layers simultaneously with one flow recipe, thereby maintaining the existing flow recipe. Production can be optimized by allowing wafers to be simultaneously loaded into the top, bottom and / or top and bottom layers and re-establishing job priorities during job registration to minimize the waiting time incurred when operating by the job registration sequence. It can be doubled, and the effect of two units can be seen in one unit.

상술한 바와 같이, 본 발명의 반도체 제조 설비는 다수의 처리 유닛들을 동일한 구성으로 구비하는 복층 구조의 로컬 설비들로 플로우 레서피를 최적화하여 웨이퍼를 투입, 반송 처리함으로써, 작업 대기 시간을 최소화할 수 있다.As described above, the semiconductor manufacturing equipment of the present invention can minimize the work waiting time by inserting and conveying wafers by optimizing the flow recipe to local equipment having a multilayer structure having a plurality of processing units in the same configuration. .

또한, 복층 구조의 로컬 설비들을 최적화된 플로우 레서피를 이용하여 스케률링을 제어함으로써, 설비의 효율성이 증가된다.In addition, the efficiency of the facility is increased by controlling the scaling of multi-storey local installations using optimized flow recipes.

삭제delete

Claims (7)

반도체 제조 설비에 있어서:In semiconductor manufacturing equipment: 로트 단위의 웨이퍼를 구비하는 다수의 포트들을 갖는 인덱서와;An indexer having a plurality of ports having a wafer in a lot unit; 공정을 처리하는 다수의 처리 유닛들이 상층 및 하층에 동일하게 구성되고, 상기 인덱서로부터 웨이퍼를 받아서 상기 처리 유닛들로 공정을 처리하는 적어도 하나의 복층 구조의 로컬 설비 및;At least one multi-layer local facility having a plurality of processing units for processing a process identically configured in an upper layer and a lower layer, receiving a wafer from the indexer and processing the process in the processing units; 상기 상층 및 상기 하층의 로컬 설비가 각각 동일한 플로우 레서피에 대응하여 공정을 처리하면, 상기 상층 및 상기 하층의 로컬 설비로 웨이퍼를 동시에 투입하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 제조 설비.And a control unit for controlling the wafer to be simultaneously introduced into the upper and lower local facilities when the upper and lower layers each process a process corresponding to the same flow recipe. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 상기 플로우 레서피의 작업 우선 순위를 제어하는 것을 특징으로 하는 반도체 제조 설비.The control unit is a semiconductor manufacturing equipment, characterized in that for controlling the work priority of the flow recipe. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제어부는;The control unit; 상기 플로우 레서피에 의해 상기 로컬 설비들 중 하나의 로컬 설비로 웨이퍼를 투입할 때, 상기 로컬 설비들 중 비어있는 로컬 설비가 있는지를 판별하고, 상 기 비어있는 로컬 설비가 있으면, 상기 하나의 로컬 설비와 상기 비어있는 로컬 설비로 동시에 웨이퍼를 투입하도록 상기 플로우 레서피의 우선 순위를 최적화하는 것을 특징으로 하는 반도체 제조 설비.When the wafer is introduced into one of the local facilities by the flow recipe, it is determined whether there is an empty local facility among the local facilities, and if there is an empty local facility, the one local facility And optimizing the priority of the flow recipe to simultaneously feed wafers into the empty local facility. 제 3 항에 있어서,The method of claim 3, wherein 상기 하나의 로컬 설비는 상층/하층의 로컬 설비이고, 상기 비어있는 로컬 설비는 하층/상층의 로컬 설비인 것을 특징으로 하는 반도체 제조 설비.And wherein said one local facility is a local facility of an upper / lower layer, and said empty local facility is a local facility of a lower or higher layer. 다수의 처리 유닛들을 동일하게 구성되는 다수의 로컬 설비들을 복층으로 구비하는 반도체 제조 설비의 처리 방법에 있어서:In the method of processing a semiconductor manufacturing facility having a plurality of local facilities in a plurality of layers having the same configuration as a plurality of processing units: 하나의 플로우 레서피를 이용하여 하나의 로컬 설비로 웨이퍼를 투입하는 단계와;Injecting the wafer into one local facility using one flow recipe; 상기 로컬 설비들 중 비어 있는 로컬 설비가 있는지를 판별하는 단계와;Determining whether there is an empty local facility among the local facilities; 상기 로컬 설비들 중 비어 있는 로컬 설비가 있으면, 상기 플로우 레서피의 우선 순위를 최적화하는 단계 및;If there is an empty local one of the local facilities, optimizing the priority of the flow recipe; 상기 최적화된 플로우 레서피를 이용하여 상기 하나의 로컬 설비와 상기 비어 있는 로컬 설비로 동시에 웨이퍼를 투입하는 단계를 포함하는 것을 특징으로 하는 복층 구조의 반도체 제조 설비의 처리 방법.And injecting a wafer into the one local facility and the empty local facility simultaneously using the optimized flow recipe. 제 5 항에 있어서,The method of claim 5, 상기 처리 방법은;The processing method is; 상기 웨이퍼가 투입되면, 웨이퍼가 투입된 상기 로컬 설비들이 동일한 공정 레서피로 웨이퍼를 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 제조 설비의 처리 방법.And processing the wafer with the same process recipe when the wafer is loaded, the local facilities loaded with the wafer. 제 5 항에 있어서,The method of claim 5, 상기 처리 방법은;The processing method is; 상기 웨이퍼가 투입되면, 웨이퍼가 투입된 상기 로컬 설비들이 서로 다른 공정 레서피로 웨이퍼를 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 제조 설비의 처리 방법.And processing the wafer with different process recipes when the wafer is loaded and the local facilities into which the wafer is loaded.
KR1020050059226A 2005-07-01 2005-07-01 Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same KR100666355B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059226A KR100666355B1 (en) 2005-07-01 2005-07-01 Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059226A KR100666355B1 (en) 2005-07-01 2005-07-01 Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same

Publications (2)

Publication Number Publication Date
KR20070003328A KR20070003328A (en) 2007-01-05
KR100666355B1 true KR100666355B1 (en) 2007-01-11

Family

ID=37870195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059226A KR100666355B1 (en) 2005-07-01 2005-07-01 Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same

Country Status (1)

Country Link
KR (1) KR100666355B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006122B2 (en) 2007-06-29 2012-08-22 株式会社Sokudo Substrate processing equipment
JP5318403B2 (en) 2007-11-30 2013-10-16 株式会社Sokudo Substrate processing equipment
JP5128918B2 (en) 2007-11-30 2013-01-23 株式会社Sokudo Substrate processing equipment
JP5179170B2 (en) * 2007-12-28 2013-04-10 株式会社Sokudo Substrate processing equipment
JP5001828B2 (en) 2007-12-28 2012-08-15 株式会社Sokudo Substrate processing equipment

Also Published As

Publication number Publication date
KR20070003328A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
JP4356936B2 (en) Coating and developing apparatus and method thereof
US7645713B2 (en) Substrate processing system and substrate processing method
TWI492003B (en) Substrate processing apparatus and substrate processing method
JP5408059B2 (en) Coating, developing device, coating, developing method and storage medium
US8888387B2 (en) Coating and developing apparatus and method
KR101114787B1 (en) Substrate processing system and substrate transfer method
KR100666355B1 (en) Semiconductor manufacturing equipment of multi-layer structure and method for processing of the same
US8419299B2 (en) Coating and developing apparatus and method, and storage medium
JPH1092733A (en) Treatment system
JP6313671B2 (en) Method for creating schedule for substrate processing apparatus and substrate processing apparatus
KR20100129211A (en) Substrate processing apparatus, substrate processing method, and storage medium
JP2006313788A (en) Method and device for coating process and computer program
JP2008258209A (en) Coating and developing system, method therefor and storage medium
KR101087463B1 (en) Substrate processing system, substrate conveyance method, and computer readable storage medium
JP3866143B2 (en) Manufacturing method of semiconductor device
JP2001102427A (en) Process treating method, device thereof, semicoductor manufacturing line and transfer method of substrate to be treated in semiconductor manufacturing line
KR100348939B1 (en) Semiconductor manufacturing apparatus for photolithography process
KR102243966B1 (en) Coating and developing apparatus, operating method of coating and developing apparatus, and storage medium
JP6079510B2 (en) Substrate processing system, substrate processing method, and storage medium
KR20060133888A (en) Substrate processing system and substrate processing method
JP7347658B2 (en) Substrate processing equipment and substrate processing method
JP6573693B2 (en) Method for creating schedule for substrate processing apparatus and substrate processing apparatus
JP5590201B2 (en) Coating, developing device, coating, developing method and storage medium
JP2013236110A (en) Coating and developing device, coating and developing method, and storing medium
KR20020096528A (en) Equipment for processing semiconductor having a side interface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 14