KR100664861B1 - Circuit for Protecting Electrostatic Discharge and Method for Manufacturing the Circuit - Google Patents
Circuit for Protecting Electrostatic Discharge and Method for Manufacturing the Circuit Download PDFInfo
- Publication number
- KR100664861B1 KR100664861B1 KR1020040114483A KR20040114483A KR100664861B1 KR 100664861 B1 KR100664861 B1 KR 100664861B1 KR 1020040114483 A KR1020040114483 A KR 1020040114483A KR 20040114483 A KR20040114483 A KR 20040114483A KR 100664861 B1 KR100664861 B1 KR 100664861B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- source region
- type
- drain region
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000000903 blocking effect Effects 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 101000998494 Homo sapiens INO80 complex subunit B Proteins 0.000 description 1
- 102100033278 INO80 complex subunit B Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 ESD 보호 회로는 정전기 신호가 인가되는 노드로부터 접지 단자로 빠지는 전류 경로가 빨리 형성되도록, MOS 다이오드의 N+ 소스 영역 중앙에 P+ 픽업 영역을 형성한다. P+ 픽업 영역을 N+ 소스 영역 내부에 형성하면, N+ 드레인 영역을 통해 P형 기판으로 유입된 전류는 N+ 드레인 영역과 매우 가까운 위치에 있는 P+ 픽업 영역을 통해 접지 단자로 매우 빨리 빠져나간다. 이처럼 P형 기판과 P+ 픽업 영역 사이의 전류 경로가 빨리 생성되면, N+ 드레인 영역과 P형 기판 및 N+ 소스 영역으로 구성되는 NPN 바이폴라 트랜지스터의 턴온 시점도 빨라지고, 따라서 게이트 산화막이 파괴되기 전에 ESD 보호 회로가 빨리 작동하도록 할 수 있다. 본 발명의 ESD 보호 회로는 P형 기판에 N+ 드레인 영역과 N+ 소스 영역을 형성할 때 N+ 소스 영역 중앙 부분을 차단하는 패턴을 갖는 마스크를 이용하여 이온주입하는 단계와, N+ 소스 영역 중앙 부분만을 개방하는 패턴을 갖는 마스크를 이용하여 이온주입하여 N+ 소스 영역 중앙에 P+ 픽업 영역을 형성하는 단계를 통해 만들 수 있다. ESD 보호 회로에서 P+ 픽업 영역은 하나의 NMOS 다이오드의 N+ 소스 영역 중앙에만 형성되는 선 모양으로 할 수도 있고, 인접하는 다른 NMOS 다이오드의 P+ 픽업 영역과 서로 연결되도록 사각환 모양으로 할 수도 있다.The ESD protection circuit according to the present invention forms a P + pickup region in the center of the N + source region of the MOS diode so that a current path from the node to which the electrostatic signal is applied to the ground terminal is quickly formed. When the P + pick-up region is formed inside the N + source region, the current flowing into the P-type substrate through the N + drain region very quickly exits to the ground terminal through the P + pick-up region which is very close to the N + drain region. The rapid generation of a current path between the P-type substrate and the P + pick-up region also speeds up the turn-on of the NPN bipolar transistor, which consists of the N + drain region, the P-type substrate, and the N + source region, and thus the ESD protection circuit before the gate oxide film is destroyed. Can make it work faster. In the ESD protection circuit of the present invention, ion implantation is performed using a mask having a pattern for blocking the center portion of the N + source region when forming the N + drain region and the N + source region on the P-type substrate, and only the center portion of the N + source region is opened. Ion implantation using a mask having a pattern to form a P + pickup region in the center of the N + source region. In an ESD protection circuit, the P + pick-up region may be a line formed only at the center of the N + source region of one NMOS diode, or may be a quadrangular ring shape to be connected to each other with the P + pick-up region of another adjacent NMOS diode.
정전기 방전, ESD 보호 회로, 픽업(pick-up)Electrostatic discharge, ESD protection circuit, pick-up
Description
도 1은 정전기 방전 회로의 구성을 나타내는 회로도.1 is a circuit diagram showing a configuration of an electrostatic discharge circuit.
도 2a는 정전기 방전 회로의 종래 기술에 따른 NMOS 다이오드의 배치설계도이고, 도 2b는 도 2a의 선 2B-2B`를 따라 절단한 단면도.FIG. 2A is a layout design diagram of an NMOS diode according to the prior art of an electrostatic discharge circuit, and FIG. 2B is a cross-sectional view taken along the
도 3a는 정전기 방전 회로의 본 발명에 따른 NMOS 다이오드의 배치설계도이고, 도 3b는 도 3a의 선 3B-3B`를 따라 절단한 단면도.3A is a layout diagram of an NMOS diode according to the present invention of an electrostatic discharge circuit, and FIG. 3B is a cross-sectional view taken along
도 4는 본 발명의 다른 실시예에 따른 NMOS 다이오드의 배치설계도.4 is a layout design diagram of an NMOS diode according to another embodiment of the present invention.
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
30, 60: P+ 픽업(pick-up) 영역 32: N+ 소스 영역30, 60: P + pick-up area 32: N + source area
34: 게이트 36: N+ 드레인 영역34: gate 36: N + drain region
42: 소스 전극 44: 게이트 전극42: source electrode 44: gate electrode
45: 층간 절연막 46: 드레인 전극45: interlayer insulating film 46: drain electrode
본 발명은 집적회로 소자를 정전기 방전으로부터 보호하는 기술에 관한 것으 로서, 좀 더 구체적으로는 정전기 신호가 입력되는 드레인으로부터 전류 흐름 경로가 단축되어 빠른 시간안에 동작을 할 수 있도록 한 MOS 다이오드를 포함하는 정전기 방전 보호 회로 및 그 제조 방법에 관한 것이다.The present invention relates to a technique for protecting an integrated circuit device from electrostatic discharge. More specifically, the present invention includes a MOS diode which can shorten a current flow path from a drain into which an electrostatic signal is input so that an operation can be performed quickly. An electrostatic discharge protection circuit and a method of manufacturing the same.
정전기 방전(EDS: Electro-Static Discharge)은 사람의 몸에서 생기기도 하며 접지가 제대로 되지 않은 자동화 장비나 검사 장비에 의해 생길 수도 있는데, 패키지된 집적회로 소자를 사람이 들고 운반할 때 생길 수 있는 정전기의 순간적인 전압은 15,000 볼트에서 2만 볼트에 달한다. 이처럼 높은 전압의 정전기가 집적회로 소자 내부로 흘러 들면 집적회로의 내부 회로들이 파괴되기 때문에, 정전기 방전으로부터 집적회로를 차단하는 ESD 보호 회로는 일찍부터 개발되어 널리 사용되고 있다. Electro-Static Discharge (EDS) can be caused by a person's body or by automated or inspection equipment that is not properly grounded, which can be caused by people carrying and carrying packaged integrated circuit devices. Instantaneous voltage ranges from 15,000 volts to 20,000 volts. Since high-voltage static electricity flows into an integrated circuit device, the internal circuits of the integrated circuit are destroyed, and thus, an ESD protection circuit that blocks the integrated circuit from electrostatic discharge has been developed and widely used early.
도 1은 전형적인 ESD 보호 회로의 구성을 나타내는 회로도이다. 도 1의 ESD 보호 회로는 입력 패드 P와 역방향으로 연결된 2개의 MOS 다이오드(12, 14)로 구성되어 있다. 입력 패드 P는 예컨대, 반도체 소자의 제어 신호, 어드레스 신호, 데이터 신호의 입력 또는 입출력을 위한 전극 패드이다. 입력 패드 P에 정상적인 전압이 인가된 경우에는 노드 N1과 VDD 사이에 역방향으로 연결되어 있는 PMOS 다이오드(12)와 노드 N1과 VSS 사이에 역방향으로 연결되어 있는 NMOS 다이오드(14)로는 전류가 흐르지 못하고 내부 회로쪽으로 전류 I1이 흘러, 입력 패드 P에 입력된 정상적인 신호가 집적회로 소자의 내부 회로에 의해 처리된다. 한편, 입력 패드 P에 정전기로 인한 전압이 걸리고, 정전기 전압이 접지에 대해 양(positive)의 값이며 이것이 NMOS 다이오드(14)의 항복 전압(break-down voltage)을 넘어서면, NMOS 다이오드(14)를 통해 정전기 전류 IES1이 노드 N1에서 접지(VSS) 쪽으로 흐른다. 한편 입력 패드 P에 인가된 정전기로 인한 전압이 접지에 대해 음(negative)의 값이고 이것이 PMOS 다이오드(12)의 항복 전압을 넘어서면 정전기 전류 IES2가 PMOS 다이오드(12)를 통해 VDD에서 노드 N1쪽으로 흐른다. 따라서 정전기 전압은 내부 회로에는 영향을 주지 못하게 되므로, 정전기로부터 집적회로 소자의 내부 회로를 보호할 수 있게 된다.1 is a circuit diagram showing the configuration of a typical ESD protection circuit. The ESD protection circuit of FIG. 1 consists of two
이러한 ESD 보호 회로의 문제점에 대해 도 2를 참조로 설명한다. 도 2a는 도 1의 ESD 회로를 구성하는 NMOS 다이오드(14)의 배치설계도(layout)이고, 도 2b는 도 2a를 선 2B-2B`를 따라 절단한 단면도이다.This problem of the ESD protection circuit will be described with reference to FIG. FIG. 2A is a layout diagram of an
도 2a와 도 2b를 참조하면, NMOS 다이오드(14)는 예컨대 5개의 NMOS 트랜지스터가 병렬로 연결된 구조로 되어 있고, 하나의 NMOS 트랜지스터는 P형 기판 또는 웹(well)(25)에 N+ 소스 영역(22), 게이트(24), N+ 드레인 영역(26)으로 구성되어 있고, NMOS 트랜지스터가 형성되는 활성 영역(active region) 둘레에는 P+ 픽업(pick-up) 영역(20)이 형성되어 있다. N+ 드레인 영역(26)은 노드 N1과 연결된 반면, P+ 픽업 영역(20)과 N+ 소스 영역(22) 및 게이트(24)는 모두 접지(VSS)에 연결되어 있다. N+ 소스 영역(22)과 게이트(24)가 모두 접지에 연결되어 있으므로, 이 NMOS 트랜지스터는 다이오드로 동작한다. N+ 드레인 영역(26)과 P형 기판(25)으로 된 PN 접합의 항복 전압 이상의 정전기 전압이 노드 N1에 인가되면, N+ 드레인 영역(26)을 통해 N1의 정전기 전류(즉, 도 1의 IES1)가 P형 기판(25)으로 흐르게 된다. 기판(25)으로 흐른 전류는 이것과 동일한 유형의 P+ 픽업 영역(20)을 통해 접지 단자로 흐르게 될 뿐만 아니라, N+ 드레인 영역(26), N+ 소스 영역(22) 및 P형 기판(25)으로 구성되는 NPN 트랜지스터 동작에 의해 N+ 소스 영역(22)을 통해서도 접지 단자로 흐르게 된다.2A and 2B, the
반도체 소자의 집적도가 높아지면서 각 소자를 구성하는 회로 소자들이 매우 작아지고 이에 따라 ESD 보호 회로를 구성하는 데에도 제약이 생긴다. 이러한 제약 중 가장 큰 제약 중 하나가 MOS 다이오드(12, 14)의 항복 전압값이다. 항복 전압은 게이트 산화막의 두께에 반비례하는데 최근 게이트 산화막의 두께는 과거에는 상상도 할 수 없을 만큼 얇아져 20~30Å 정도까지 줄어들어 항복 전압이 매우 낮아졌다. 이렇게 MOS 다이오드(12, 14)의 항복 전압이 낮아지면, ESD 보호회로서 동작을 하기 전에 게이트(24)의 산화막이 정전기의 스트레스로 인해 파괴될 수 있다. 이러한 점을 보완하기 위하여 N+ 소스/드레인 영역의 도핑 농도를 높이는 등의 방법을 통해 게이트 산화막이 파괴되기 전에 ESD 보호 회로가 빨리 동작하도록 할 필요가 있는데, 도 2를 참조로 설명한 것처럼 종래 구조의 MOS 다이오드에서는 활성 영역 둘레에 형성되어 있는 P+ 픽업 영역(20)을 통해 접지 단자로 정전기를 방전하는 데에는 많은 시간이 걸리는 등의 한계가 있다.As the degree of integration of semiconductor devices increases, the circuit elements constituting each device become very small, which places limitations on configuring an ESD protection circuit. One of the biggest constraints among these constraints is the breakdown voltage of the
본 발명의 목적은 게이트 산화막이 파괴되기 전에 좀 더 빨리 동작할 수 있 는 ESD 보호 회로 및 그 제조 방법을 제공하는 것이다.It is an object of the present invention to provide an ESD protection circuit and a method of manufacturing the same, which can operate faster before the gate oxide film is destroyed.
본 발명의 다른 목적은 반도체 집적회로 소자의 고집적화, 초소형화에 효과적으로 대응할 수 있는 ESD 보호 회로 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide an ESD protection circuit capable of effectively coping with high integration and miniaturization of semiconductor integrated circuit devices and a method of manufacturing the same.
본 발명의 또 다른 목적은 정전기로 인한 집적회로 소자의 피해를 좀 더 효과적이고 신속하고 보호하는 것이다.It is still another object of the present invention to more effectively, quickly and protect the damage of integrated circuit devices due to static electricity.
본 발명에 따른 ESD 보호 회로는 정전기 신호가 인가되는 노드로부터 접지 단자로 빠지는 전류 경로가 빨리 형성되도록, MOS 다이오드의 N+ 소스 영역 중앙에 P+ 픽업 영역을 형성한다. 즉, 본 발명의 ESD 보호 회로를 구성하는 NMOS 다이오드에서는 P+ 픽업 영역이 활성 영역에서 거리를 두고 떨어진 곳에 형성되는 것이 아니라, N+ 소스 영역 내부에 형성되기 때문에, N+ 드레인 영역을 통해 P형 기판으로 유입된 전류는 N+ 드레인 영역과 매우 가까운 위치에 있는 P+ 픽업 영역을 통해 접지 단자로 매우 빨리 빠져나간다. 이처럼 P형 기판과 P+ 픽업 영역 사이의 전류 경로가 빨리 생성되면, N+ 드레인 영역과 P형 기판 및 N+ 소스 영역으로 구성되는 NPN 바이폴라 트랜지스터의 턴온 시점도 빨라지고, 따라서 게이트 산화막이 파괴되기 전에 ESD 보호 회로가 빨리 작동하도록 할 수 있다.The ESD protection circuit according to the present invention forms a P + pickup region in the center of the N + source region of the MOS diode so that a current path from the node to which the electrostatic signal is applied to the ground terminal is quickly formed. That is, in the NMOS diode constituting the ESD protection circuit of the present invention, the P + pickup region is not formed at a distance from the active region but is formed inside the N + source region, and thus flows into the P-type substrate through the N + drain region. The current draws very quickly into the ground terminal through the P + pickup region, which is very close to the N + drain region. The rapid generation of a current path between the P-type substrate and the P + pick-up region also speeds up the turn-on of the NPN bipolar transistor, which consists of the N + drain region, the P-type substrate, and the N + source region, and thus the ESD protection circuit before the gate oxide film is destroyed. Can make it work faster.
본 발명의 ESD 보호 회로는 P형 기판에 N+ 드레인 영역과 N+ 소스 영역을 형성할 때 N+ 소스 영역 중앙 부분을 차단하는 패턴을 갖는 마스크를 이용하여 이온주입하는 단계와, N+ 소스 영역 중앙 부분만을 개방하는 패턴을 갖는 마스크를 이용하여 이온주입하여 N+ 소스 영역 중앙에 P+ 픽업 영역을 형성하는 단계를 통해 만들 수 있다.In the ESD protection circuit of the present invention, ion implantation is performed using a mask having a pattern for blocking the center portion of the N + source region when forming the N + drain region and the N + source region on the P-type substrate, and only the center portion of the N + source region is opened. Ion implantation using a mask having a pattern to form a P + pickup region in the center of the N + source region.
본 발명의 ESD 보호 회로에서 P+ 픽업 영역은 하나의 NMOS 다이오드의 N+ 소스 영역 중앙에만 형성되는 선 모양으로 할 수도 있고, 인접하는 다른 NMOS 다이오드의 P+ 픽업 영역과 서로 연결되도록 사각환 모양으로 할 수도 있다.In the ESD protection circuit of the present invention, the P + pickup region may be a line shape formed only in the center of the N + source region of one NMOS diode, or may be a square ring shape so as to be connected to each other with the P + pickup region of another adjacent NMOS diode. .
구현예Embodiment
이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.Hereinafter, specific embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명은 MOS 트랜지스터를 이용한 다양한 구조의 ESD 보호 회로에 적용할 수 있는데, 편의상 도 1의 구조로 된 ESD 보호 회로를 중심으로 설명한다. 도 3a는 본 발명에 따른 정전기 보호 회로의 NMOS 다이오드의 배치설계도이고, 도 3b는 도 3a를 선 3B-3B`를 따라 절단한 단면도이다.The present invention can be applied to an ESD protection circuit having various structures using a MOS transistor, and for convenience, the present invention will be described with reference to the ESD protection circuit having the structure of FIG. 1. 3A is a layout design diagram of an NMOS diode of an electrostatic protection circuit according to the present invention, and FIG. 3B is a cross-sectional view taken along
도 3a에서 보는 것처럼 본 발명의 NMOS 다이오드는 5개의 다이오드가 병렬로 배치되어 있다. 다이오드의 개수는 보통 10개 또는 그 이상으로 구성하는데, 도면을 간단히 하기 위하여 다이오드 5개가 병렬 연결된 구조를 나타내었다. 도 1a의 NMOS 다이오드에서 N+ 소스 영역(32), 게이트(34), N+ 드레인 영역(36)은 순서대로 반복되는 구조로 되어 있으며, N+ 소스 영역(32)에는 그 중앙에 P+ 픽업 영역(30)이 배치되어 있다. P+ 픽업 영역(30)과 N+ 소스 영역(32) 및 게이트(34)는 VSS에 연결되고, N+ 드레인 영역(36)은 입력 패드 P와 연결된 노드 N1에 연결되어 있다. N+ 소스 영역(32)과 게이트(34)가 VSS에 공통으로 접속되어 있으므로, 이 NMOS 트랜지스터는 다이오드로 동작한다.As shown in FIG. 3A, in the NMOS diode of the present invention, five diodes are arranged in parallel. The number of diodes is usually 10 or more. For the sake of simplicity, five diodes are connected in parallel. In the NMOS diode of FIG. 1A, the N +
각각의 NMOS 다이오드는 도 3b에서 보는 것처럼, P형 기판 또는 웰(35)에 게이트 산화막(33)과 게이트(34)를 패턴 형성한 다음, N+ 소스 영역(32a, 32b)과 N+ 드레인 영역(36)을 형성하고 P+ 픽업 영역(30)을 형성함으로써 구성된다. N+ 소스 영역(32), N+ 드레인 영역(36) 및 P+ 픽업 영역(30)을 형성한 다음에는 층간 절연막(45)을 패턴 형성하여 콘택 영역을 만들고 여기에 금속막을 패턴 형성하여 소스 전극(42), 게이트 전극(44), 드레인 전극(46)을 각각 형성한다. 앞에서 도 1을 참조로 설명한 것처럼, 드레인 전극(46)은 입력 패드 P와 연결된 노드 N1과 연결되고, 게이트 전극(44) 및 소스 전극(42)은 접지(VSS)에 연결되어 있다. Each NMOS diode is patterned with a
본 발명에 따른 NMOS 다이오드는 N+ 소스 영역(32a, 32b)과 P+ 픽업 영역(30)은 하나의 소스 전극(42)을 공통으로 하여 접지에 연결되며, P+ 픽업 영역(30)이 종래와 같이 활성 영역에서 일정한 거리만큼 떨어진 테두리에 형성되는 것이 아니라, N+ 소스 영역(32) 내에 형성되어 있다. 이러한 구조의 P+ 픽업 영역(30)은 다음과 같은 공정을 통해 형성할 수 있다.In the NMOS diode according to the present invention, the N +
P형 기판(35)에 예컨대, 실리콘 국부산화(LOCOS: Local Oxidation of Silicon)이나 트렌치 분리(trench isolation) 공정으로 활성 영역을 정의하고, 화학기상증착법(CVD: Chemical Vapor Deposition) 등으로 게이트 산화막(33)을 기판(35) 표면에 형성한다. 산화막(33) 위에 폴리실리콘 등으로 된 게이트(34)를 패턴 형성하고, N+ 소스 영역(32)과 N+ 드레인 영역(36)을 이온주입 공정으로 P형 기판(35)에 형성한다. N+ 소스/드레인 영역(32, 36)의 형성에는 기판(35) 표면에서 N+ 소스/드레인 영역(32, 36)만 개방하고 나머지 영역은 차단하는 패턴을 갖는 마스크를 이용하는데, 이 때 패턴은 소스 영역(32)을 모두 개방하지 않고 P+ 픽업 영역(30)이 형성될 영역은 차단되도록 한다. N+ 소스/드레인 영역(32)이 형성되면 P+ 픽업 영역(30)만 개방된 패턴을 갖는 마스크를 이용하여 이온주입 공정을 진행하여 도 3a와 같은 P+ 픽업 영역(30)을 형성한다. 따라서 종래와 비교할 때 본 발명의 NMOS 다이오드를 형성하는 데에는 마스크가 추가되는 등의 문제는 없다.For example, an active region is defined on a P-
N+ 드레인 영역(36)과 P+ 픽업 영역(30)은 P형 기판(35)을 사이에 두고 역방향으로 접합된 PN 접합 구조로 볼 수 있는데, 이것은 도 3b의 역방향 다이오드 D1과 저항 R으로 표현할 수 있다. 여기서 저항 R은 도핑 농도가 상대적으로 낮은 기판의 전기적 정항을 표현한 것이다. 한편, N+ 드레인 영역(36)과 P형 기판(35) 및 N+ 소스 영역(32a, 32b)는 도 3b에 나타낸 것처럼 NPN 트랜지스터 T1를 구성한다.The N +
도 1의 입력 패드 P에 정전기 전압이 인가되면 노드 N1의 전위가 급격히 상승한다. 그러면 본 발명에 따른 ESD 보호 회로가 동작하여 정전기 전압이 집적회로 소자 내부에 영향을 주지 못하도록 방전 경로를 형성한다. 역방향 다이오드 D1의 항복 전압 이상의 정전기 전압이 인가되면 역방향 전류가 N+ 드레인 영역(36)에서 P형 기판(35), P+ 픽업 영역(30)을 통해 접지로 흐른다. 역방향 다이오드 D1을 통해 기판(35)에 역방향 전류가 흐르면 P형 기판(35)과 N+ 소스 영역(32) 사이에(즉, NPN 바이폴라 트랜지스터 T1의 베이스와 에미터 사이에) 순방향 전압이 형성되고, NPN 바이폴라 트랜지스터 T1의 베이스 전위를 높이게 되어 NPN 바이폴라 트랜지스터 T1의 턴온 되도록 만든다. NPN 트랜지스터 T1이 턴온되면 이 트랜지스터 T1의 콜렉터에 연결된 N+ 드레인 영역(36)과 트랜지스터 T1의 에미터에 연결된 N+ 소스 영역(32a, 32b) 사이에 전류 흐름 경로가 형성되고, 노드 N1의 정전기는 이 경로를 통해 접지 쪽으로 빠져 나가게 된다.When an electrostatic voltage is applied to the input pad P of FIG. 1, the potential of the node N 1 rapidly rises. The ESD protection circuit according to the present invention then operates to form a discharge path such that the electrostatic voltage does not affect the interior of the integrated circuit device. When an electrostatic voltage equal to or greater than the breakdown voltage of the reverse diode D1 is applied, a reverse current flows from the N +
도 2를 참조로 앞에서 설명했던 것처럼, 종래에는 저항이 큰 P형 기판(25)에 유입된 전류는 활성 영역과 어느 정도 거리를 두고 떨어져 있는 P+ 픽업 영역(20)을 통해 접지로 빠져 나가기 때문에 기판(25)과 P+ 픽업 영역(20) 사이에 전류 경로가 형성되려면 많은 시간이 걸린다. 따라서, N+ 드레인 영역(26), P형 기판(25), N+ 소스 영역(22)으로 구성되는 NPN 트랜지스터가 턴온되기 위해서는 많은 시간이 필요하고, 노드 N1에 큰 전압이 걸려야 한다. 그러나 본 발명에서는 P+ 픽업 영역(30)이 활성 영역에서 거리를 두고 떨어져 있는 곳에 형성되는 것이 아니라, N+ 소스 영역(32) 내부에 형성되기 때문에, N+ 드레인 영역(36)을 통해 P형 기판(35)으로 유입된 전류는 N+ 드레인 영역(36)과 매우 가까운 위치에 있는 P+ 픽업 영역(30)을 통해 접지 단자로 매우 빨리 빠져나간다. 이러한 현상은 P형 기판(35)과 P+ 픽업 영역(30) 사이의 저항 R이 작아지기 때문인 것으로도 설명할 수 있다. 이처럼 P형 기판과 P+ 픽업 영역 사이의 전류 경로가 빨리 생성되면 NPN 바이폴라 트랜지스터 T1의 턴온 시점도 빨라지고, 따라서 게이트 산화막(33)이 파괴되기 전에 ESD 보호 회로가 빨리 작동하도록 할 수 있다. 종래 구조에서는 활성 영역의 바깥 경계에서 P+ 픽업 영역(20)까지의 거리가 4~5μm나 되지만(0.18μm급 소자에서도 3μm 이상), 본 발명에서는 N+ 소스 영역(32) 내부에 P+ 픽업 영역(30)이 형성되어 있으므로 N+ 드레인 영역(36)에서 P+ 픽업 영역(30)까지의 거리는 종래 구조에 비해 수십배 더 짧으므로 전류 경로의 형성이나 NPN 바이폴라 트랜지스터의 턴온 시점을 크게 단축할 수 있다.As described above with reference to FIG. 2, in the related art, the current flowing into the P-
도 4는 본 발명의 다른 실시예에 따른 NMOS 다이오드의 구조를 설명하기 위한 배치설계도이다.4 is a layout diagram illustrating a structure of an NMOS diode according to another embodiment of the present invention.
도 4를 참조하면 NMOS 다이오드가 여러 개의 다이오드가 병렬 연결된 점은 도 3의 실시예와 동일하지만, P+ 픽업 영역(60)은 도 3의 실시예(30)와 달리 N+ 소스 영역(32) 내에 선 형태로 배치되어 있지 아니하고, 이웃 다이오드의 P+ 픽업 영역(60)과 연결되는 사각환 모양으로 되어 있다. 앞에서 설명했던 것처럼, N+ 드레인 영역(36)을 통해 유입된 정전기 전류는 P형 기판(35) 및 P+ 픽업 영역(60)을 통해 접지 단자로 흘러 가는데, 도 4의 실시예에서는 P+ 픽업 영역(60)을 사각환 모양으로 형성하기 때문에, N+ 드레인 영역(36) 입장에서는 전류 경로를 형성할 통로가 더 많아지고 따라서 P 기판의 저항 R이 더 줄어든다.Referring to FIG. 4, the NMOS diode is connected to several diodes in parallel with the embodiment of FIG. 3, but the P +
도 4의 실시예를 도 3의 실시예에 그대로 적용하는 것도 가능하며, NMOS 다이오드의 개수가 많지 않은 경우에 도 4의 실시예를 적용하면 더 효과적이다.It is also possible to apply the embodiment of FIG. 4 to the embodiment of FIG. 3 as it is, and when the number of NMOS diodes is not large, applying the embodiment of FIG. 4 is more effective.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다. Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.
예컨대, 앞의 구현예는 N+ 소스/드레인 영역(32, 36), P형 기판 또는 웰(35), P+ 픽업 영역(30)으로 된 NMOS 다이오드 구조를 중심으로 설명하였으나, 이와 반대의 유형으로 된 PMOS 다이오드 구조에는 물론 CMOS 구조에도 본 발명을 적용할 수 있다. 또한, 도 1의 구조로 된 ESD 보호 회로 이외에도 입력 패드 P와 노드 N1 사이에 저항이 연결된 구조 또는 NMOS 다이오드(14)와 접지 사이에 클램프(clamp) 소자가 결합된 구조 등 다양한 구조의 EDS 보호 회로에 본 발명을 적용할 수 있다.For example, the foregoing embodiments have been described centering around an NMOS diode structure of N + source /
본 발명에 따르면 드레인 영역을 통해 접지 단자로 흐르는 역방향 전류 경로를 매우 빨리 형성할 수 있으므로, 게이트 산화막이 파괴되기 전에 ESD 보호 회로가 재빨리 동작하도록 할 수 있다. According to the present invention, the reverse current path flowing through the drain region to the ground terminal can be formed very quickly, so that the ESD protection circuit can be quickly operated before the gate oxide film is destroyed.
또한, 아주 높은 정전기 전압이 인가되기 전이라도 ESD 보호 회로를 동작시킬 수 있으므로 정전기 방전으로 인한 집적회로 소자의 파괴나 피해를 막을 수 있고, 게이트 산화막의 두께가 얇아져 정전기의 스트레스로 인해 파괴되기 전에 ESD 보호 회로의 신속한 동작을 보장함으로써, 집적회로 소자의 고집적화, 초소형화에 좀 더 효과적으로 대응할 수 있다.In addition, the ESD protection circuit can be operated even before a very high static voltage is applied, thereby preventing damage or damage to the integrated circuit device due to electrostatic discharge. By ensuring the fast operation of the protection circuit, it is possible to respond more effectively to the high integration and miniaturization of the integrated circuit device.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040114483A KR100664861B1 (en) | 2004-12-28 | 2004-12-28 | Circuit for Protecting Electrostatic Discharge and Method for Manufacturing the Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040114483A KR100664861B1 (en) | 2004-12-28 | 2004-12-28 | Circuit for Protecting Electrostatic Discharge and Method for Manufacturing the Circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060075661A KR20060075661A (en) | 2006-07-04 |
KR100664861B1 true KR100664861B1 (en) | 2007-01-03 |
Family
ID=37168172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040114483A KR100664861B1 (en) | 2004-12-28 | 2004-12-28 | Circuit for Protecting Electrostatic Discharge and Method for Manufacturing the Circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100664861B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102391348B1 (en) * | 2014-12-29 | 2022-04-28 | 삼성디스플레이 주식회사 | Thin film transistor array substrate and organic light-emitting display including the same |
-
2004
- 2004-12-28 KR KR1020040114483A patent/KR100664861B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060075661A (en) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0139648B1 (en) | Scr protection structure and circuit with reduced trigger voltage | |
KR100341379B1 (en) | Semiconductor device having a protective circuit | |
US7825473B2 (en) | Initial-on SCR device for on-chip ESD protection | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US7253480B2 (en) | Structure and fabrication method of electrostatic discharge protection circuit | |
US8350329B2 (en) | Low trigger voltage electrostatic discharge NFET in triple well CMOS technology | |
US7763908B2 (en) | Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices | |
JPH08288404A (en) | Cmos on-chip esd protective circuit protected perfectly in which there is not latch-up | |
US7195958B1 (en) | Methods of fabricating ESD protection structures | |
US5986307A (en) | Silicon-controlled rectifier integral with output buffer | |
US7092227B2 (en) | Electrostatic discharge protection circuit with active device | |
JP2002305254A (en) | Semiconductor device and its manufacturing method | |
US10163888B2 (en) | Self-biased bidirectional ESD protection circuit | |
US20050224882A1 (en) | Low trigger voltage esd nmosfet triple-well cmos devices | |
KR100387189B1 (en) | Semiconductor device on insulator and its protection circuit | |
US5998245A (en) | Method for making seal-ring structure with ESD protection device | |
US6236073B1 (en) | Electrostatic discharge device | |
US8952457B2 (en) | Electrostatic discharge protection circuit | |
JPH11233641A (en) | Semiconductor device and its manufacture | |
KR100664861B1 (en) | Circuit for Protecting Electrostatic Discharge and Method for Manufacturing the Circuit | |
KR100347397B1 (en) | An input/output protection device for a semiconductor integrated circuit | |
JP2009187987A (en) | Semiconductor device | |
KR100770451B1 (en) | Structure for electrostatic discharge in micro chip | |
KR100694394B1 (en) | A method for forming a protection device of electro-static discharge | |
KR100329073B1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |