KR100663015B1 - Metal line and method for forming the same - Google Patents
Metal line and method for forming the same Download PDFInfo
- Publication number
- KR100663015B1 KR100663015B1 KR1020050061816A KR20050061816A KR100663015B1 KR 100663015 B1 KR100663015 B1 KR 100663015B1 KR 1020050061816 A KR1020050061816 A KR 1020050061816A KR 20050061816 A KR20050061816 A KR 20050061816A KR 100663015 B1 KR100663015 B1 KR 100663015B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- titanium nitride
- metal
- titanium
- nitride film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 65
- 239000002184 metal Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 45
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 239000010936 titanium Substances 0.000 claims abstract description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 13
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1 내지 도 4는 종래기술에 따른 금속배선의 형성방법을 나타내는 단면도들이다.1 to 4 are cross-sectional views showing a method of forming a metal wire according to the prior art.
도 5 및 도 6는 본 발명의 제1 실시예에 따른 금속배선의 형성방법을 나타내는 단면도들이다.5 and 6 are cross-sectional views illustrating a method of forming a metal wiring according to a first embodiment of the present invention.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 금속배선의 형성방법을 나타내는 단면도들이다.7 and 8 are cross-sectional views illustrating a method of forming a metal wiring according to a second embodiment of the present invention.
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
13, 113: 금속막 11, 111a, 111b: 티타늄질화막13, 113:
본 발명은 금속배선 및 그 형성방법에 관한 것으로서, 좀 더 구체적으로는 풋팅(footing) 현상이 제거 및 완화된 감광막을 사용한 금속배선 및 그 형성방법에 관한 것이다.BACKGROUND OF THE
반도체 제조공정에서 실리콘 기판에는 트랜지스터, 캐패시터, 저항 등의 다양한 소자가 형성되어 있으며, 이러한 소자들은 배선과 층간절연막으로 절연되어 있다.In a semiconductor manufacturing process, various devices such as transistors, capacitors, and resistors are formed on a silicon substrate, and these devices are insulated with wiring and an interlayer insulating film.
도 1 내지 도 4는 종래기술에 따른 금속배선의 형성방법을 나타내는 단면도들이다.1 to 4 are cross-sectional views showing a method of forming a metal wire according to the prior art.
도 1을 참조하면, 기판의 층간절연막(1) 상에 일련의 금속막(13)을 적층한다. 금속막(13)은 스퍼터링법을 사용하여 티타늄막(3), 티타늄질화막(5), 알루미늄막(7), 티타늄막(9), 티타늄질화막(11)을 차례대로 적층한 구조로 되어 있다. 알루미늄 배선은 실리콘과 접착력이 우수하고, 전기 비저항 값이 타 금속에 비하여 낮다는 장점으로 인하여 금속배선 재료로 널리 사용되고 있는 재료이다. 그런데, 알루미늄 배선은 알루미늄 증착전에는 장벽금속층을 형성하고, 증착 후에는 반사방지막으로 사용되는 다른 금속과 함께 증착된다.Referring to FIG. 1, a series of
여기서, 상부층인 티타늄 질화막(11)은 금속막을 패터닝하기 위한 반사방지막으로 사용되며 스퍼터 증착방법으로 형성한다. 스퍼터(sputter) 증착방법은 외부에서 가해진 전압에 의해 저압의 아르곤(Ar) 기체를 이온화(플라즈마화)시켜서 기체 이온을 형성시키며, 이 기체 이온은 가속되어 음극 타겟(cathode target)을 때린다. 이때 기체 이온의 충돌에 의해 타겟의 원자가 튀어나와 모재(substrate)까지 기상 이동하여 모재 표면에서 응축 성장하게 되는데 이 과정이 스퍼터 증착 과정이다. 이러한 스퍼터 증착법은 화학증착방법에 비해 저온 공정이며, 공정방법이 단순하다는 장점으로 인하여 현재 소자의 금속막 증착법으로 가장 널리 이용되고 있다.Here, the
티타늄 질화막(11)의 스퍼터 증착방법은 티타늄(Ti)의 금속 타겟과 질소(N2) 가스를 이용해서 티타늄(Ti)과 질소(N)의 결합을 유도하여 기판에서 증착되게 한다. 통상적으로 티타늄질화막의 스퍼터링 증착시에는 질소를 넣어주는 압력에 변화를 주지 않으며, 따라서 티타늄(Ti)과 질소(N)의 성분비가 일정하게 유지된다.In the sputter deposition method of the
상술한 티타늄 질화막(11)을 반사방지막으로 사용하면, 이후의 사진공정에서 하부반사방지막(BARC, bottom anti-reflective coating)을 별도로 형성하지 않아도 되는 장점이 있다. 하부반사방지막을 사용하는 경우에는 하부반사방지막이 열경화성 물질로 사진공정에서 이미 경화가 이루어져서, 식각공정에서 하부반사방지막이 잔유물(residue)로 남아 결함(defect)을 유발하여 수율을 저하시키게 된다.If the above-mentioned
도 2를 참조하면, 금속막 상에 감광막(15)을 도포하고 패턴이 형성된 레티클(미도시)을 통하여 감광막에 노광공정을 진행하면, 노광된 감광막(15a)에 광화학반응이 일으나게 된다. 노광 에너지에 의하여 PAG(Photo Active Generator)이 강산(H+) 이온을 발생시키는 단계와 PEG(Post Exposure Bake) 공정시 열에너지에 의하여 이미 발생된 강산 이온이 촉매역할을 하여 연쇄반응을 일으킴으로써, 폴리머(polymer)의 결합을 분해하여 저분자화시켜 현상공정시 용해작용을 촉진하게 된다. 그런데, 티타늄 질화막(11)의 표면부근에서 티타늄질화막의 질소(N) 성분이 수소이온(H+)과 반응하여 노광된 감광막(15a)의 하부에는 수소이온의 농도가 상대적으로 적어지는 현상이 발생한다.Referring to FIG. 2, when the
도 3을 참조하면, 현상공정을 진행하여 노광된 감광막(15a)을 제거하여 감광막 패턴(15b)을 형성한다. 이 때 감광막 패턴(15b)의 하부에는 감광막 풋팅(footing, 17)이 형성된다. 감광막 풋팅(17)은 티타늄 질화막(11)의 표면부근에서 상대적으로 낮은 수소이온(H+)에 기인하여 감광막이 잔류하여 발생한다.Referring to FIG. 3, the developing process is performed to remove the exposed
도 4를 참조하면, 감광막 패턴(15b)을 식각마스크로 사용하여 금속막(13)을 패터닝하여 금속배선(13a)을 형성한다. 그런데, 감광막 패턴의 하부에 형성된 감광막 풋팅으로 인하여 금속배선의 폭은 공정규격(specification)에 비하여 커지게 된다.Referring to FIG. 4, the
이와 같이, 감광막 풋팅은 감광막의 상부의 한계치수(CD, Critical Dimension)와 하부의 한계치수 사이에 차이를 유발하여 공정규격을 제어하는데 문제를 야기시키므로, 식각공정에서 예상한 한계치수와 다르게 되는 문제점이 있다.As such, the photoresist film footing causes a difference between the critical dimension (CD) at the upper portion of the photoresist film and the lower limit dimension at the bottom, thereby causing a problem in controlling the process standard, which is different from the expected limit dimension in the etching process. There is this.
본 발명의 목적은 감광막 패턴의 풋팅 현상을 완화 또는 제거하여 한계치수의 손실이 없는 금속배선 및 그 형성방법을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a metal wiring and a method of forming the same, by reducing or eliminating the putting phenomenon of the photoresist pattern.
본 발명에 따른 금속배선 형성방법은 기판 상에 티타늄질화막이 상부에 형성된 금속막을 형성하고, 금속막 상에 감광막을 도포한다. 감광막을 노광 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 식각마스크로 사용하여 상기 금속막을 패터닝하며, 티타늄질화막을 형성하는 방법은 반응챔버에 넣어주는 질소(N2)와 아르곤(Ar)의 비율을 다르게 함으로써, 티티늄질화막의 하부의 질소 성분의 농도는 높이고, 상부의 질소 성분의 농도는 감소시키는 스퍼터 증착방법을 사용한다.In the method for forming metal wirings according to the present invention, a metal film having a titanium nitride film formed thereon is formed on a substrate, and a photosensitive film is coated on the metal film. The photoresist is exposed to light to form a photoresist pattern, the metal film is patterned using the photoresist pattern as an etching mask, and a method of forming a titanium nitride film is based on a ratio of nitrogen (N 2 ) and argon (Ar) to the reaction chamber. By making it different, the sputter deposition method which raises the density | concentration of the nitrogen component of the lower part of a titanium nitride film, and reduces the density | concentration of the nitrogen component of an upper part is used.
본 발명에 있어서, 금속막은 티타늄막, 티타늄질화막, 알루미늄막, 티타늄 막, 티타늄질화막을 차례대로 적층하여 형성할 수 있다.In the present invention, the metal film may be formed by sequentially stacking a titanium film, a titanium nitride film, an aluminum film, a titanium film, and a titanium nitride film.
또한, 본 발명에 따른 또 다른 금속배선의 형성방법은 기판 상에 티타늄질화막이 상부에 형성된 금속막을 형성하고, 티타늄질화막 상에 아르곤(Ar) 가스와 산소(O2) 가스를 일정한 비율로 챔버에 투입하여 티타늄산화막(TiO2)을 형성한다. 티타늄산화막의 상부에 감광막을 도포하고, 감광막을 노광 및 현상하여 감광막 패턴을 형성한 후에 감광막 패턴을 식각마스크로 사용하여 상기 금속막을 패터닝한다.In addition, another method for forming a metal wiring according to the present invention forms a metal film formed on top of a titanium nitride film on the substrate, argon (Ar) gas and oxygen (O 2 ) gas on the titanium nitride film in a constant ratio in the chamber. Injected to form a titanium oxide film (TiO 2 ). After the photoresist is coated on the titanium oxide film, the photoresist is exposed and developed to form a photoresist pattern, and the metal film is patterned using the photoresist pattern as an etching mask.
본 발명에 있어서, 금속막은 티타늄막, 티타늄질화막, 알루미늄막, 티타늄막, 티타늄질화막을 차례대로 적층하여 형성할 수 있으며, 티타늄산화막의 두께는 10nm 미만으로 형성하는 것이 바람직하다.In the present invention, the metal film may be formed by sequentially stacking a titanium film, a titanium nitride film, an aluminum film, a titanium film, and a titanium nitride film, and the thickness of the titanium oxide film is preferably less than 10 nm.
구현예Embodiment
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.Embodiments of the present invention will be described below with reference to the drawings.
(실시예1)Example 1
제1 실시예에서는 반사방지막으로 사용되는 티타늄 질화막을 증착할 때 증착되는 두께에 따라서 질소(N) 성분의 농도를 다르게 하는 방법이다.In the first embodiment, when the titanium nitride film used as the antireflection film is deposited, the concentration of the nitrogen (N) component is varied according to the thickness deposited.
도 5 및 도 6는 본 발명의 제1 실시예에 따른 금속배선의 형성방법을 나타내는 단면도들이다.5 and 6 are cross-sectional views illustrating a method of forming a metal wiring according to a first embodiment of the present invention.
도 5를 참조하면, 기판의 층간절연막(101) 상에 일련의 금속막(113)을 적층한다. 금속막(113)은 스퍼터링법을 사용하여 티타늄막(103), 티타늄질화막(105), 알루미늄막(107), 티타늄막(109), 티타늄질화막(111a)을 차례대로 적층한 구조로 형성된다. 반사방지막으로 사용되는 티타늄질화막(111a)의 스퍼터링에서는 티타늄(Ti)의 금속 타겟과 질소(N2) 가스를 이용해서 티타늄(Ti)과 질소(N)의 결합을 유도하여 기판에서 증착되게 한다. Referring to FIG. 5, a series of metal films 113 are stacked on the
이 때, 티타늄질화막(TiN, 111a)의 스퍼터링 증착방법은 반응챔버에 넣어주는 질소(N2)와 아르곤(Ar)의 비율을 다르게 함으로써, 티타늄질화막의 조성비를 두께에 따라 다르게 형성한다. 즉, 하부의 티타늄막(109)과 접촉하는 부분은 질소 성분의 농도를 높이고, 감광막과 접촉하는 부분은 질소 성분의 농도를 감소시킨다.At this time, the sputtering deposition method of the titanium nitride film (TiN, 111a) by varying the ratio of nitrogen (N 2 ) and argon (Ar) to the reaction chamber, thereby forming a composition ratio of the titanium nitride film according to the thickness. That is, the portion in contact with the
도 6을 참조하면, 표면의 질소성분이 상대적으로 낮게 증착된 티타늄질화막(111a)의 상부에 감광막(115)을 도포하고 통상의 방법으로 사진식각공정을 진행하여 금속배선(113a)을 형성한다. 감광막 풋팅현상이 발생하지 않으므로 금속배선의 한계치수를 제어할 수 있다.Referring to FIG. 6, the
(실시예2)Example 2
제2 실시예는 반사방지막으로 사용되는 티타늄 질화막의 증착 후에 티타늄 질화막의 표면에 티타늄산화막을 증착하는 방법이다.The second embodiment is a method of depositing a titanium oxide film on the surface of the titanium nitride film after deposition of the titanium nitride film used as the antireflection film.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 금속배선의 형성방법을 나타내는 단면도들이다.7 and 8 are cross-sectional views illustrating a method of forming a metal wiring according to a second embodiment of the present invention.
도 7을 참조하면, 기판의 층간절연막(101) 상에 일련의 금속막(113)을 적층한다. 금속막(113)은 스퍼터링법을 사용하여 티타늄막(103), 티타늄질화막(105), 알루미늄막(107), 티타늄막(109), 티타늄질화막(111b)을 차례대로 적층한 구조로 형성한다. 티타늄질화막(111b)을 형성한 후에는 아르곤(Ar) 가스와 산소(O2) 가스를 일정한 비율로 챔버에 투입하여 티타늄질화막의 표면에 티타늄산화막(TiO2, 114)을 형성한다. 즉, 타타늄질화막의 질소 성분이 감광막과 접촉하는 것을 사전에 티타늄산화막으로 차단한다. 이때,티타늄산화막의 두께는 10nm 미만으로 형성하여 티타늄산화막에 의한 반사도의 증가를 감소시키는 것이 바람직하다.Referring to FIG. 7, a series of metal films 113 are stacked on the
도 8을 참조하면, 티타늄산화막(114)의 상부에 감광막(115)을 도포하고 통상의 방법으로 사진식각공정을 진행하여 금속배선(113b)을 형성한다. 감광막 풋팅현상이 발생하지 않으므로 금속배선의 한계치수를 제어할 수 있다.Referring to FIG. 8, the
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.
본 발명에 따른 금속배선 형성방법은 반사방지막으로 사용되는 티타늄질화막의 증착에서 두께에 따라서 질소(N) 성분의 농도를 다르게 하여, 이후의 사진공정에서 감광막 풋팅현상이 발생하지 않도록하여 금속배선의 한계치수를 제어할 수 있다.In the method of forming the metal wiring according to the present invention, the concentration of the nitrogen (N) component is changed according to the thickness in the deposition of the titanium nitride film used as the anti-reflection film, so that the photoresist film putting phenomenon does not occur in the subsequent photographing process, thereby limiting the metal wiring. You can control the dimensions.
또한, 본 발명에 따른 금속배선의 형성방법은 티타늄 질화막의 증착 후에 티타늄 질화막의 표면에 티타늄산화막을 증착하여, 이후의 사진공정에서 감광막 풋팅현상이 발생하지 않도록하여 금속배선의 한계치수를 제어할 수 있다.In addition, the method for forming a metal wiring according to the present invention can control the limit dimension of the metal wiring by depositing a titanium oxide film on the surface of the titanium nitride film after the deposition of the titanium nitride film, so as not to cause the photosensitive film putting phenomenon in the subsequent photographic process. have.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050061816A KR100663015B1 (en) | 2005-07-08 | 2005-07-08 | Metal line and method for forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050061816A KR100663015B1 (en) | 2005-07-08 | 2005-07-08 | Metal line and method for forming the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100663015B1 true KR100663015B1 (en) | 2006-12-28 |
Family
ID=37815916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050061816A KR100663015B1 (en) | 2005-07-08 | 2005-07-08 | Metal line and method for forming the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100663015B1 (en) |
-
2005
- 2005-07-08 KR KR1020050061816A patent/KR100663015B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5710067A (en) | Silicon oxime film | |
KR102108627B1 (en) | Pattern forming method | |
KR20060064650A (en) | Techniques for patterning features in semiconductor devices | |
JP3003657B2 (en) | Method for manufacturing semiconductor device | |
US20020119612A1 (en) | Manufacturing method of semiconductor device using mask pattern having high etching resistance | |
US5369061A (en) | Method of producing semiconductor device using a hydrogen-enriched layer | |
JP2010093264A (en) | Method for forming fine pattern of semiconductor element | |
JP3504247B2 (en) | Manufacturing method of semiconductor device | |
US6258725B1 (en) | Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer | |
KR100293975B1 (en) | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process | |
US5665641A (en) | Method to prevent formation of defects during multilayer interconnect processing | |
JPH0786244A (en) | Dry etching method | |
US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
US6806021B2 (en) | Method for forming a pattern and method of manufacturing semiconductor device | |
US20030114012A1 (en) | Method for forming pattern using argon fluoride photolithography | |
US6057240A (en) | Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers | |
KR100663015B1 (en) | Metal line and method for forming the same | |
JP3279016B2 (en) | Dry etching method | |
JPH03174724A (en) | Method of forming pattern | |
JPH0794467A (en) | Dry etching method | |
US6162586A (en) | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers | |
JP3185871B2 (en) | Method for manufacturing semiconductor device | |
JPH11194499A (en) | Production of semiconductor device | |
US20040121580A1 (en) | Method for fabricating metal line of semiconductor device | |
US20050272232A1 (en) | Method for forming gate electrode of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |