KR100663000B1 - Method for Forming Trench Isolation Layer of Semiconductor Device - Google Patents

Method for Forming Trench Isolation Layer of Semiconductor Device Download PDF

Info

Publication number
KR100663000B1
KR100663000B1 KR1020050048781A KR20050048781A KR100663000B1 KR 100663000 B1 KR100663000 B1 KR 100663000B1 KR 1020050048781 A KR1020050048781 A KR 1020050048781A KR 20050048781 A KR20050048781 A KR 20050048781A KR 100663000 B1 KR100663000 B1 KR 100663000B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
pad
forming
silicon substrate
Prior art date
Application number
KR1020050048781A
Other languages
Korean (ko)
Other versions
KR20060127593A (en
Inventor
박지환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050048781A priority Critical patent/KR100663000B1/en
Publication of KR20060127593A publication Critical patent/KR20060127593A/en
Application granted granted Critical
Publication of KR100663000B1 publication Critical patent/KR100663000B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 소자 분리막 형성 방법에 관한 것으로, 트렌치 모서리의 라운딩 공정과 트렌치 표면 산화막 형성 공정을 동시에 진행하여 공정 단순화를 실현하기 위한 것이다. 본 발명에 따르면, 실리콘 기판 위에 패드 산화막과 패드 질화막을 형성한 후, 실리콘 기판의 소자 분리 영역에 트렌치를 형성한다. 트렌치의 상부 모서리를 노출시키기 위하여 트렌치에 인접한 패드 산화막과 패드 질화막을 부분적으로 식각하여 제거한 후, 산소 분위기에서 레이저 어닐을 진행하여 트렌치 모서리 라운딩과 트렌치 표면 산화막 형성 공정을 동시에 구현한다. 이어서, 트렌치 매립 산화막을 증착하고 연마하여 트렌치 소자 분리막을 완성한다. 레이저 어닐 단계는 레이저 빔 스캔 방식을 이용하며 수직 방향에서 한번, 네 방향으로 소정의 각도만큼 기울여서 각각 한번씩 수행하는 것이 바람직하다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a trench isolation layer of a semiconductor device, and to simplify the process by simultaneously performing a rounding process of a corner of a trench and a trench surface oxide film formation process. According to the present invention, after forming the pad oxide film and the pad nitride film on the silicon substrate, a trench is formed in the device isolation region of the silicon substrate. In order to expose the upper edge of the trench, the pad oxide layer and the pad nitride layer adjacent to the trench are partially etched and removed, followed by laser annealing in an oxygen atmosphere to simultaneously implement the trench corner rounding and the trench surface oxide layer formation process. Next, a trench buried oxide film is deposited and polished to complete the trench device isolation film. The laser annealing step uses a laser beam scanning method and is preferably performed once in a vertical direction and inclined by a predetermined angle in four directions.

트렌치 소자 분리막, STI(shallow trench isolation), 트렌치 모서리 라운딩,트렌치 표면 산화막, 레이저 어닐 Trench isolation, shallow trench isolation, trench edge rounding, trench surface oxide, laser annealing

Description

반도체 소자의 트렌치 소자 분리막 형성 방법{Method for Forming Trench Isolation Layer of Semiconductor Device}Method for forming trench isolation layer of semiconductor device {Method for Forming Trench Isolation Layer of Semiconductor Device}

도 1 내지 도 4는 본 발명의 실시예에 따른 트렌치 소자 분리막 형성 방법을 나타내는 도면들로서,1 to 4 are diagrams illustrating a method of forming a trench device isolation layer according to an embodiment of the present invention.

도 1은 트렌치 식각 공정을 나타내는 단면도이고,1 is a cross-sectional view showing a trench etching process,

도 2는 패드 산화막과 패드 질화막의 식각 공정을 나타내는 단면도이고,2 is a cross-sectional view illustrating an etching process of a pad oxide film and a pad nitride film.

도 3은 산소 분위기에서의 레이저 어닐 공정을 나타내는 단면도이고,3 is a cross-sectional view showing a laser annealing process in an oxygen atmosphere;

도 4는 트렌치 매립 산화막 형성 공정을 나타내는 단면도이다.4 is a cross-sectional view illustrating a process of forming a trench buried oxide film.

<도면에 사용된 참조 번호의 설명><Description of Reference Number Used in Drawing>

10: 트렌치 소자 분리막 11: 실리콘 기판10: trench element separator 11: silicon substrate

12: 패드 산화막 13: 패드 질화막12: pad oxide film 13: pad nitride film

14: 트렌치 14a, 14b: 트렌치 모서리14: trench 14a, 14b: trench corners

15: 트렌치 표면 산화막 16: 트렌치 매립 산화막15: trench surface oxide film 16: trench buried oxide film

본 발명은 반도체 소자의 트렌치 소자 분리막 형성 방법에 관한 것으로서, 보다 구체적으로는 트렌치 모서리의 라운딩 공정과 트렌치 표면 산화막 형성 공정을 동시에 진행하여 공정 단순화를 실현한 트렌치 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a trench isolation layer of a semiconductor device, and more particularly, to a method of forming a trench isolation layer by simplifying a trench corner rounding process and a trench surface oxide film formation process simultaneously.

반도체 소자의 소자 분리 기술로서 트렌치를 이용한 소자 분리(STI; shallow trench isolation) 기술이 널리 이용되고 있다. 트렌치 소자 분리막은 소자 분리 특성이 우수하고 점유 면적도 작기 때문에 트렌치 소자 분리 기술은 반도체 소자의 고집적화에 적합한 기술이다.As a device isolation technology for semiconductor devices, a shallow trench isolation (STI) technology using trenches is widely used. Since the trench isolation layer has excellent device isolation characteristics and a small occupied area, the trench isolation device is suitable for high integration of semiconductor devices.

트렌치 소자 분리막의 일반적인 형성 방법은 다음과 같다. 우선, 실리콘 기판 위에 패드 산화막과 패드 질화막을 형성한 후, 실리콘 기판의 소자 분리 영역을 노출시키는 마스크 패턴을 형성한다. 이어서, 실리콘 기판의 노출 영역을 식각하여 트렌치를 형성하고, 패드 산화막과 패드 질화막을 일부 식각하여 트렌치의 상부 모서리를 노출시킨다. 계속해서, 건식 식각 공정을 진행하여 트렌치의 모서리를 라운딩한 후, 열산화 공정을 진행하여 트렌치의 표면에 산화막을 형성한다. 그리고 나서, 트렌치 내부를 매립하도록 산화막을 두껍게 증착한 후 화학적 기계적 연마 공정을 진행하여 트렌치 소자 분리막을 완성한다.A general method of forming a trench isolation layer is as follows. First, after forming a pad oxide film and a pad nitride film on a silicon substrate, the mask pattern which exposes the element isolation region of a silicon substrate is formed. Subsequently, the exposed region of the silicon substrate is etched to form a trench, and the pad oxide layer and the pad nitride layer are partially etched to expose the upper edge of the trench. Subsequently, a dry etching process is performed to round the corners of the trench, followed by a thermal oxidation process to form an oxide film on the surface of the trench. Then, a thick oxide film is deposited to fill the inside of the trench, followed by a chemical mechanical polishing process to complete the trench isolation layer.

이상과 같은 트렌치 소자 분리막의 형성 방법에서는 반도체 소자의 작동시 비이상적으로 인가되는 전계와 누설 전류, 절연 파괴 등을 제거하기 위하여 트렌치의 모서리들을 둥글게 만드는 모서리 라운딩(corner rounding) 공정을 수행한다. 이후, 트렌치 매립 산화막을 증착하기 전에 트렌치 표면에 양질의 산화막을 형성하는 공정을 진행한다. 그런데 트렌치 모서리 라운딩 공정은 건식 식각 방식을 이용 하여 진행하고, 트렌치 표면 산화막 형성 공정은 별도의 열산화 방식을 이용하여 진행하는 복잡한 과정을 거치고 있다.In the method of forming a trench isolation layer as described above, a corner rounding process is performed to round corners of a trench in order to remove an abnormally applied electric field, leakage current, and dielectric breakdown during operation of the semiconductor device. Thereafter, before the trench buried oxide film is deposited, a process of forming a high quality oxide film on the trench surface is performed. However, the trench corner rounding process is performed using a dry etching method, and the trench surface oxide film forming process is undergoing a complicated process of using a separate thermal oxidation method.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 소자의 트렌치 소자 분리막 형성 방법에서 트렌치 모서리의 라운딩 공정과 트렌치 표면 산화막 형성 공정을 동시에 진행하여 공정 단순화를 실현하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to realize a process simplification by simultaneously performing a rounding process of a corner of a trench and forming a trench surface oxide film in a method of forming a trench isolation layer of a semiconductor device. will be.

이러한 목적을 달성하기 위하여, 본 발명은 다음의 구성을 가지는 반도체 소자의 트렌치 소자 분리막 형성 방법을 제공한다.In order to achieve this object, the present invention provides a trench element isolation film forming method of a semiconductor device having the following configuration.

본 발명에 따른 반도체 소자의 트렌치 소자 분리막 형성 방법은, 실리콘 기판 위에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계와, 패드 질화막과 패드 산화막과 실리콘 기판을 순차적으로 식각하여 실리콘 기판의 소자 분리 영역에 소정의 깊이로 트렌치를 형성하는 단계와, 트렌치의 상부 모서리를 노출시키기 위하여 트렌치에 인접한 패드 산화막과 패드 질화막을 부분적으로 식각하여 제거하는 단계와, 트렌치의 모서리를 둥글게 만들고 트렌치의 표면에 표면 산화막을 형성하기 위하여 산소 분위기에서 레이저 어닐을 진행하는 단계와, 트렌치 내부를 매립하도록 매립 산화막을 증착하는 단계, 및 매립 산화막을 패드 질화막까지 연마하는 단계를 포함한다.In the method of forming a trench device isolation layer of a semiconductor device according to the present invention, the method may include sequentially forming a pad oxide film and a pad nitride film on a silicon substrate, sequentially etching the pad nitride film, the pad oxide film, and the silicon substrate to a device isolation region of the silicon substrate. Forming a trench to a predetermined depth, partially etching and removing the pad oxide film and the pad nitride film adjacent to the trench to expose the upper edge of the trench, rounding the corners of the trench and forming a surface oxide film on the surface of the trench. Performing laser annealing in an oxygen atmosphere to form, depositing a buried oxide film to bury the inside of the trench, and polishing the buried oxide film to a pad nitride film.

본 발명에 따른 반도체 소자의 트렌치 소자 분리막 형성 방법에 있어서, 레 이저 어닐 단계는 레이저 빔 스캔 방식을 이용하여 웨이퍼 전체에 대하여 일괄적으로 이루어지는 것이 바람직하다. 또한, 레이저 빔 스캔은 웨이퍼와 수직 방향에서 한번 이루어지고 네 방향으로 소정의 각도만큼 기울여서 각각 한번씩 이루어지는 것이 바람직하다. 이 때, 레이저 빔 스캔의 기울임 각도는 4~7도인 것이 바람직하다.In the trench device isolation film forming method of the semiconductor device according to the present invention, it is preferable that the laser annealing step is performed on the entire wafer using a laser beam scanning method. In addition, it is preferable that the laser beam scan is performed once in the vertical direction with respect to the wafer and inclined by a predetermined angle in four directions. At this time, the tilt angle of the laser beam scan is preferably 4 to 7 degrees.

또한, 본 발명에 따른 반도체 소자의 트렌치 소자 분리막 형성 방법에 있어서, 레이저 어닐 단계는 1기압의 산소 분위기에서 이루어지는 것이 바람직하다. 이 때, 표면 산화막은 30~50Å의 두께로 형성될 수 있다.Further, in the trench element isolation film forming method of the semiconductor device according to the present invention, the laser annealing step is preferably performed in an oxygen atmosphere of 1 atmosphere. At this time, the surface oxide film may be formed to a thickness of 30 ~ 50Å.

한편, 본 발명에 따른 반도체 소자의 트렌치 소자 분리막 형성 방법에 있어서, 트렌치는 3500~4500Å의 깊이로 형성될 수 있고, 트렌치를 형성하는 단계는 반응성 이온 식각에 의하여 이루어질 수 있다.Meanwhile, in the trench isolation layer formation method of the semiconductor device according to the present invention, the trench may be formed to a depth of 3500 ~ 4500k, and the trench may be formed by reactive ion etching.

실시예Example

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 다소 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.In describing the embodiments, descriptions of technical contents which are well known in the technical field to which the present invention belongs and are not directly related to the present invention will be omitted. This is to more clearly communicate without obscure the subject matter of the present invention by omitting unnecessary description. For the same reason, some components in the accompanying drawings are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size.

도 1 내지 도 4는 본 발명의 실시예에 따른 트렌치 소자 분리막 형성 방법을 나타내는 도면들이다.1 to 4 are diagrams illustrating a method of forming a trench isolation layer in accordance with an embodiment of the present invention.

도 1을 참조하면, 먼저 실리콘 기판(11) 위에 패드 산화막(12)과 패드 질화막(13)을 순차적으로 형성한다. 패드 산화막(12)은 예컨대 열산화 공정을 진행하여 100~150Å의 두께로 형성하고, 패드 질화막(13)은 증착 공정을 진행하여 100~1500Å의 두께로 형성한다. 패드 질화막(13)은 이후 진행될 트렌치 매립 산화막의 연마 공정에서 식각 정지막의 역할을 수행한다.Referring to FIG. 1, first, a pad oxide film 12 and a pad nitride film 13 are sequentially formed on a silicon substrate 11. The pad oxide film 12 is, for example, thermally oxidized to form a thickness of 100 to 150 kPa, and the pad nitride film 13 is formed to a thickness of 100 to 1500 kPa by the deposition process. The pad nitride layer 13 functions as an etch stop layer in a subsequent polishing process of the trench buried oxide layer.

이어서, 실리콘 기판(11)의 소자 분리 영역을 한정하는 마스크 패턴(도시되지 않음)을 형성하고, 마스크 패턴을 식각 마스크로 이용하여 패드 질화막(13)과 패드 산화막(12)과 실리콘 기판(11)을 순차적으로 식각함으로써 실리콘 기판(11)의 소자 분리 영역에 소정 깊이의 트렌치(14)를 형성한다. 이 때의 식각 공정은 예컨대 반응성 이온 식각(RIE)을 이용하며, 트렌치(14)는 3500~4500Å의 깊이로 형성한다.Subsequently, a mask pattern (not shown) defining an isolation region of the silicon substrate 11 is formed, and the pad nitride film 13, the pad oxide film 12, and the silicon substrate 11 are formed using the mask pattern as an etching mask. Is sequentially etched to form trenches 14 of a predetermined depth in the isolation region of the silicon substrate 11. At this time, the etching process uses, for example, reactive ion etching (RIE), and the trenches 14 are formed to a depth of 3500 to 4500 Pa.

계속해서, 도 2에 도시된 바와 같이, 트렌치(14)에 인접한 패드 산화막(12)과 패드 질화막(13)을 부분적으로 식각하여 제거한다. 이 때의 식각 공정은 트렌치(14)의 상부 모서리(14a)를 노출시키기 위한 것으로, 예컨대 습식 식각을 이용하여 진행한다.Subsequently, as shown in FIG. 2, the pad oxide film 12 and the pad nitride film 13 adjacent to the trench 14 are partially etched and removed. The etching process at this time is for exposing the upper edge 14a of the trench 14, for example, by using wet etching.

이어서, 도 3에 도시된 바와 같이, 산소 분위기에서 레이저 어닐(laser anneal) 공정을 진행한다. 이 단계는 본 발명의 특징으로서, 트렌치(14)의 상부 모서리(14a)와 하부 모서리(14b)를 둥글게 만드는 모서리 라운딩 공정과 트렌치(14) 의 전체 표면에 얇은 표면 산화막(15)을 형성하는 공정을 동시에 구현한다. 레이저 어닐은 트렌치(14)의 표면을 일정 두께로 녹여 짧은 시간에 재결정화한다. 이 때, 각이 있는 모서리(14a, 14b) 부분은 표면장력을 줄이기 위해 둥글게 형성되며, 산소 분위기에서 레이저 어닐이 이루어지므로 트렌치 표면 산화막(15)이 동시에 형성된다.Subsequently, as shown in FIG. 3, a laser anneal process is performed in an oxygen atmosphere. This step is a feature of the present invention, the corner rounding process of rounding the upper and lower edges 14a and 14b of the trench 14 and the process of forming a thin surface oxide film 15 on the entire surface of the trench 14. Implement simultaneously. Laser annealing melts the surface of the trench 14 to a certain thickness to recrystallize it in a short time. At this time, the angled corner portions 14a and 14b are rounded to reduce the surface tension, and the trench surface oxide film 15 is simultaneously formed because laser annealing is performed in an oxygen atmosphere.

레이저 어닐 공정은 파장이 185nm 또는 254nm인 일반적인 레이저를 이용하며 레이저 빔 스캔(laser beam scan) 방식으로 웨이퍼 전체에 대하여 일괄적으로 이루어진다. 특히, 레이저 빔 스캔은 웨이퍼와 수직 방향에서 한번, 네 방향으로 소정의 각도만큼 기울여서 각각 한번씩, 모두 다섯번 수행하는 것이 바람직하다. 이렇게 함으로써 모서리 라운딩이 고르게 이루어질 수 있다. 레이저 빔의 기울임 각도는 레이저 빔이 트렌치 하부 모서리(14b)에 도달할 수 있는 각도로 설정되며, 예를 들어 4~7도가 바람직하다. 한편, 트렌치 표면 산화막(15)은 1기압의 산소 분위기에서 30~50Å의 두께로 형성된다.The laser annealing process uses a general laser having a wavelength of 185 nm or 254 nm and is collectively performed on the entire wafer by a laser beam scan method. In particular, it is preferable that the laser beam scan is performed five times, one at a time and at one angle in four directions, in the vertical direction with respect to the wafer. In this way the corner rounding can be made even. The tilt angle of the laser beam is set to an angle at which the laser beam can reach the trench lower edge 14b, for example, 4 to 7 degrees is preferable. On the other hand, the trench surface oxide film 15 is formed to a thickness of 30 to 50 kPa in an oxygen atmosphere of 1 atmosphere.

이와 같이 트렌치 모서리 라운딩과 트렌치 표면 산화막 형성 공정을 동시에 진행한 후, 도 4에 도시된 바와 같이 트렌치 매립 산화막(16)을 형성한다. 트렌치 매립 산화막(16)은 예컨대 TEOS이며, 트렌치(14) 내부를 완전히 매립하도록 두껍게 증착한 후, 패드 질화막(13)까지 화학적 기계적 연마(CMP) 공정을 진행하여 트렌치 소자 분리막(10)을 완성한다.As described above, after the trench corner rounding and the trench surface oxide film forming process are performed at the same time, the trench buried oxide film 16 is formed as shown in FIG. 4. The trench buried oxide film 16 is, for example, TEOS, and is thickly deposited so as to completely fill the trench 14, and then a chemical mechanical polishing (CMP) process is performed to the pad nitride film 13 to complete the trench device isolation film 10. .

지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 반도체 소자의 트렌치 소자 분리막 형성 방법은 산소 분위기에서 레이저 어닐 공정을 진행함으로써 트렌치 모서리 라운딩 공정과 트렌치 표면 산화막 형성 공정을 동시에 구현한다. 따라서 별도의 복잡한 공정을 거쳐 진행되던 종래 기술에 비하여 본 발명의 트렌치 소자 분리막 형성 방법은 공정이 매우 단순해지는 이점이 있다.As described through the embodiments up to now, the trench device isolation film forming method of the semiconductor device according to the present invention implements a trench edge rounding process and a trench surface oxide film forming process by performing a laser annealing process in an oxygen atmosphere. Therefore, the trench device isolation layer forming method of the present invention has the advantage of a very simple process compared to the prior art that has been carried out through a separate complex process.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (8)

실리콘 기판 위에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on the silicon substrate; 상기 패드 질화막과 상기 패드 산화막과 상기 실리콘 기판을 순차적으로 식각하여 상기 실리콘 기판의 소자 분리 영역에 소정의 깊이로 트렌치를 형성하는 단계;Sequentially etching the pad nitride film, the pad oxide film, and the silicon substrate to form a trench at a predetermined depth in an isolation region of the silicon substrate; 상기 트렌치의 상부 모서리를 노출시키기 위하여 상기 트렌치에 인접한 상기 패드 산화막과 상기 패드 질화막을 부분적으로 식각하여 제거하는 단계;Partially etching the pad oxide layer and the pad nitride layer adjacent to the trench to expose the upper edge of the trench; 상기 트렌치의 모서리를 둥글게 만들고 상기 트렌치의 표면에 표면 산화막을 형성하기 위하여 산소 분위기에서 레이저 어닐을 진행하는 단계;Laser annealing in an oxygen atmosphere to round the corners of the trench and form a surface oxide film on the surface of the trench; 상기 트렌치 내부를 매립하도록 매립 산화막을 증착하는 단계; 및Depositing a buried oxide film to bury the inside of the trench; And 상기 매립 산화막을 상기 패드 질화막까지 연마하는 단계를 포함하는 반도체 소자의 트렌치 소자 분리막 형성 방법.And depositing the buried oxide layer to the pad nitride layer. 제1항에 있어서, 상기 레이저 어닐 단계는 레이저 빔 스캔 방식을 이용하여 웨이퍼 전체에 대하여 일괄적으로 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.The method of claim 1, wherein the laser annealing step is performed on the entire wafer using a laser beam scanning method. 제2항에 있어서, 상기 레이저 빔 스캔은 상기 웨이퍼와 수직 방향에서 한번 이루어지고 네 방향으로 소정의 각도만큼 기울여서 각각 한번씩 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.3. The method of claim 2, wherein the laser beam scan is performed once in a vertical direction with respect to the wafer and inclined by a predetermined angle in four directions. 제3항에 있어서, 상기 레이저 빔 스캔의 기울임 각도는 4~7도인 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.The method of claim 3, wherein the inclination angle of the laser beam scan is 4 to 7 degrees. 제1항에 있어서, 상기 레이저 어닐 단계는 1기압의 산소 분위기에서 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.The method of claim 1, wherein the laser annealing step is performed in an oxygen atmosphere of 1 atmosphere. 제5항에 있어서, 상기 표면 산화막은 30~50Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.The method of claim 5, wherein the surface oxide film is formed to a thickness of 30 to 50 GPa. 제1항 내지 제6항 중의 어느 한 항에 있어서, 상기 트렌치는 3500~4500Å의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.The method of claim 1, wherein the trench is formed to a depth of 3500 to 4500 Å. 제7항에 있어서, 상기 트렌치를 형성하는 단계는 반응성 이온 식각에 의하여 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리막 형성 방법.The method of claim 7, wherein the forming of the trench is performed by reactive ion etching.
KR1020050048781A 2005-06-08 2005-06-08 Method for Forming Trench Isolation Layer of Semiconductor Device KR100663000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050048781A KR100663000B1 (en) 2005-06-08 2005-06-08 Method for Forming Trench Isolation Layer of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048781A KR100663000B1 (en) 2005-06-08 2005-06-08 Method for Forming Trench Isolation Layer of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20060127593A KR20060127593A (en) 2006-12-13
KR100663000B1 true KR100663000B1 (en) 2006-12-28

Family

ID=37730630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048781A KR100663000B1 (en) 2005-06-08 2005-06-08 Method for Forming Trench Isolation Layer of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100663000B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868643B1 (en) * 2007-07-20 2008-11-12 주식회사 동부하이텍 Image sensor and method for manufacturing thereof
KR100897958B1 (en) * 2007-10-15 2009-05-18 주식회사 동부하이텍 Device isolation film of semiconductor device and fabricating method thereof
CN115458400B (en) * 2022-09-28 2023-09-12 上海积塔半导体有限公司 Method for manufacturing trench in semiconductor substrate and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016132A (en) 2000-06-28 2002-01-18 Semiconductor Leading Edge Technologies Inc Manufacturing method of semiconductor device
KR20050004678A (en) * 2003-07-03 2005-01-12 매그나칩 반도체 유한회사 Method of forming an isolation layer in a semiconductor device
KR20050044851A (en) * 2002-09-19 2005-05-13 도쿄 엘렉트론 가부시키가이샤 Method for processing semiconductor substrate
KR20050115404A (en) * 2004-06-03 2005-12-07 매그나칩 반도체 유한회사 Method of manufacturing an isolation in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016132A (en) 2000-06-28 2002-01-18 Semiconductor Leading Edge Technologies Inc Manufacturing method of semiconductor device
KR20050044851A (en) * 2002-09-19 2005-05-13 도쿄 엘렉트론 가부시키가이샤 Method for processing semiconductor substrate
KR20050004678A (en) * 2003-07-03 2005-01-12 매그나칩 반도체 유한회사 Method of forming an isolation layer in a semiconductor device
KR20050115404A (en) * 2004-06-03 2005-12-07 매그나칩 반도체 유한회사 Method of manufacturing an isolation in semiconductor device

Also Published As

Publication number Publication date
KR20060127593A (en) 2006-12-13

Similar Documents

Publication Publication Date Title
KR100280107B1 (en) How to form trench isolation
US7807532B2 (en) Method and structure for self aligned formation of a gate polysilicon layer
CN100362627C (en) Semiconductor device with self-aligning section contact hole and its producing method
JP2008503872A (en) STI formation in semiconductor devices including SOI and bulk silicon regions
KR100741876B1 (en) Manufacturing method of semiconductor device having trench isolation prevented from divot
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
KR100663000B1 (en) Method for Forming Trench Isolation Layer of Semiconductor Device
KR20010008579A (en) Method for forming sti-type field oxide layer of a semiconductor device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100403316B1 (en) Forming method for field oxide of semiconductor device
KR100475025B1 (en) Forming method for field oxide of semiconductor device
KR20000044885A (en) Method for forming isolation film of semiconductor device
KR100842483B1 (en) Method for fabricating a semiconductor device
KR100481909B1 (en) Method for forming an isolation layer in semiconductor device
KR0142984B1 (en) Method of forming the elements isolation film on the semiconductor device
KR20030045216A (en) Method of manufacturing a trench in semiconductor device
KR100525916B1 (en) Method of forming a device separation layer in the semiconductor device
KR20040103718A (en) Method for forming isolation in semiconductor device
KR20060057162A (en) Method for manufacturing semiconductor device
KR20050009491A (en) Method of forming an isolation layer in a semiconductor device
KR20040105980A (en) The method for forming shallow trench isolation in semiconductor device
KR20030057886A (en) Method of forming a isolation layer in semiconductor device
KR20040004876A (en) Method for forming trench type isolation layer in semiconductor device
KR20040050554A (en) Method of forming an isolation layer in a semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee