KR100659093B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100659093B1
KR100659093B1 KR1020050079229A KR20050079229A KR100659093B1 KR 100659093 B1 KR100659093 B1 KR 100659093B1 KR 1020050079229 A KR1020050079229 A KR 1020050079229A KR 20050079229 A KR20050079229 A KR 20050079229A KR 100659093 B1 KR100659093 B1 KR 100659093B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
discharge
electrode
address
Prior art date
Application number
KR1020050079229A
Other languages
English (en)
Inventor
김기영
장상훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050079229A priority Critical patent/KR100659093B1/ko
Application granted granted Critical
Publication of KR100659093B1 publication Critical patent/KR100659093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 방전공간으로 전자를 방출하는 전자방출수단을 구비한 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여 본 발명은, 소정의 간격을 두고 이격되며 서로 마주보는 제1기판 및 제2기판과, 상기 제1기판 및 상기 제2기판의 사이에 위치하며 상기 제1기판 및 상기 제2기판과 함께 방전셀을 한정하는 격벽과, 상기 제1기판에 형성되는 유지전극쌍들과, 상기 제2기판에 형성되는 어드레스전극들과, 상기 유지전극쌍들을 덮어 매립하는 제1유전체층과, 상기 어드레스전극들을 덮어 매립하는 제2유전체층과, 상기 제2유전체층에 배치되는 베이스전극과 상기 베이스전극에 배치되는 전자가속층과 상기 전자가속층에 배치되는 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 3은 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널을 도시하는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200: 플라즈마 디스플레이 패널
111, 211: 제1기판 112, 212: 제2기판
120, 220: 격벽 130: 유지전극쌍
131, 231: 공통전극 132: 주사전극
140, 240: 어드레스전극 151, 251: 제1유전체층
152, 252: 제2유전체층 160, 260: 전자방출수단
161: 베이스전극 162, 262: 전자가속층
163, 263: 방출전극 170, 270: 형광체층
180, 280: 보호층 190, 290: 방전셀
본 발명은 플라즈마 디스플레이 패널에 관한 것이며, 더욱 상세하게는 전자방출수단을 구비한 플라즈마 디스플레이 패널에 관한 것이다.
종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치인데, 방전 형식에 따라 크게 교류(AC)형과 직류(DC)형으로 분류된다.
통상적으로 교류형 플라즈마 디스플레이 패널은 여러 가지의 이유로 유지방전이 일어날 방전셀을 선택하는 어드레스방전 단계와 유지방전 단계를 분리하여 수행하여 왔다.
그 중 어드레스방전 단계는 일반적으로 어드레스전극과 유지전극 중 주사전극 사이에 방전이 일어나게 되는데, 그러한 어드레스방전 단계에서도 어드레스 전극들 사이에 발생되는 누설전류 및 방전셀 사이의 전기적 광학적 크로스토크(cross-talk)가 종종 발생하여, 방전효율이 떨어지고 오방전이 발생하는 문제점이 있었다.
특히, 최근 들어 고화질을 구현하기 위해 플라즈마 디스플레이 패널의 고정세화가 진행될수록, 화소를 이루는 방전셀 사이의 피치가 작아지게 되므로, 상기의 문제점이 더욱 심각해지게 되었다.
그와 같은 문제점을 해결하기 위해서는 어드레스방전 단계에서 가급적 낮은 어드레스구동전압을 사용하여 어드레스방전을 수행함으로써, 어드레스전극들 사이의 누설전류를 줄이고 오방전의 횟수를 줄이는 것이 필요하나, 상기의 문제점을 해결할 정도로 어드레스구동전압을 낮춘다면 오히려 어드레스방전이 잘 일어나지 않아 어드레싱(addressing) 작용이 불량하다는 문제점이 있었다.
따라서, 종래의 플라즈마 디스플레이 패널의 구조로는 상기와 같은 문제점을 해결하기 어려우므로, 신구조의 플라즈마 디스플레이 패널을 개발할 필요성이 대두되었다.
본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 주된 목적은, 방전공간으로 전자를 방출하는 전자방출수단을 구비한 플라즈마 디스플레이 패널을 제공하는 것이다.
위와 같은 목적을 포함하여 그 밖에 다른 목적을 달성하기 위하여, 본 발명은, 소정의 간격을 두고 이격되며 서로 마주보는 제1기판 및 제2기판과, 상기 제1기판 및 상기 제2기판의 사이에 위치하며 상기 제1기판 및 상기 제2기판과 함께 방전셀을 한정하는 격벽과, 상기 제1기판에 형성되는 유지전극쌍들과, 상기 제2기판에 형성되는 어드레스전극들과, 상기 유지전극쌍들을 덮어 매립하는 제1유전체층과, 상기 어드레스전극들을 덮어 매립하는 제2유전체층과, 상기 제2유전체층에 배치되는 베이스전극과 상기 베이스전극에 배치되는 전자가속층과 상기 전자가속층에 배치되는 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널을 제공한다.
여기서, 상기 제1유전체층의 표면 중 적어도 일부는 보호층에 의하여 덮인 것이 바람직하다.
여기서, 상기 전자가속층은 산화된 다공성 실리콘(oxidized porous silicon)층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘(oxidized porous poly silicon)층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘(oxidized porous amorphous silicon)층일 수 있다.
여기서, 상기 전자방출수단은 상기 어드레스전극을 통과하며 상기 제2기판에 수직한 가상선 중 적어도 일부가 통과되는 위치에 배치되는 것이 바람직하다.
또한, 상기와 같은 본 발명의 목적은, 소정의 간격을 두고 이격되며 서로 마주보는 제1기판 및 제2기판과, 상기 제1기판 및 상기 제2기판의 사이에 위치하며 상기 제1기판 및 상기 제2기판과 함께 방전셀을 한정하는 격벽과, 상기 제1기판에 형성되는 유지전극쌍들과, 상기 제2기판에 형성되는 어드레스전극들과, 상기 유지전극쌍들을 덮어 매립하는 제1유전체층과, 상기 어드레스전극에 배치되는 전자가속층과 상기 전자가속층에 배치되는 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈 마 디스플레이 패널을 제공함으로써 달성된다.
여기서, 상기 제1유전체층의 표면 중 적어도 일부는 보호층에 의하여 덮인 것이 바람직하다.
여기서, 상기 어드레스전극의 적어도 일부를 매립하는 제2유전체층을 더 구비할 수 있다.
여기서, 상기 제2유전체층은 상기 전자가속층의 적어도 일부를 매립할 수 있다.
여기서, 상기 전자가속층은 산화된 다공성 실리콘층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층일 수 있다.
이하, 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널(100)은 교류형 플라즈마 디스플레이 패널로써, 제1기판(111), 제2기판(112), 격벽(120), 유지전극쌍(130), 어드레스전극(140), 제1유전체층(151), 제2유전체층(152), 전자방출수단(160) 및 형광체층(170)을 포함한다.
제1기판(111) 및 제2기판(112)은 소정의 간격을 두고 이격되어 있으며, 서로 마주보도록 배치된다. 그 중 제1기판(111)은 투명한 유리로 이루어져 있어, 가시광선이 투과될 수 있도록 되어 있다.
본 실시예에서는 제1기판(111)이 투명하므로, 방전에 의해 발생되는 가시광선이 제1기판(111)을 투과하여 나가지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1기판이 불투명하면서 제2기판이 투명하게 구성될 수 있고, 제1기판 및 제2기판이 동시에 투명하게 구성될 수도 있다. 또한, 본 발명의 제1기판 및 제2기판은 반투명의 재질로 구성될 수 있으며, 그 표면 또는 내부에 색상 필터를 내장하여 구성될 수도 있다.
한편, 제1기판(111)의 안쪽 면에는 공통전극(131)과 주사전극(132)이 쌍을 이루는 유지전극쌍(130)들이 배치된다.
공통전극(131)은 투명전극(131a)과 버스전극(131b)을 포함하여 이루어지고, 주사전극(132)도 투명전극(132a)과 버스전극(132b)을 포함하여 이루어져 있다.
투명전극(131a)(132a)과 버스전극(131b)(132b)은 서로 접합되며, 투명전극(131a)(132a)의 재료로서는 ITO(indium tin oxide)가 사용되고, 버스전극(131b)(132b)의 재료로서는 은(Ag), 알루미늄(Al), 구리(Cu) 등이 사용될 수 있다.
제1기판(110)의 안쪽 면에는 제1유전체층(151)이 유지전극쌍(130)들을 매립하면서 적층되는데, 제1유전체층(151)은 방전시 인접한 공통전극(131) 및 주사전극(132)이 직접 통전되는 것을 방지하고, 하전 입자가 유지전극쌍(130)에 직접 충돌하여 손상시키는 것을 방지한다. 또한, 제1유전체층(151)은 하전 입자를 유도하여 벽전하를 축적할 수 있는 기능을 가지는데, 제1유전체층(151)의 유전체로서는 PbO, B2O3, SiO2 등이 사용된다.
제1유전체층(151)의 하면에는 보호층(180)이 형성되는데, 보호층(180)은 산화마그네슘(MgO)으로 이루어져 있다. 보호층(180)은 플라즈마 입자의 스퍼터링(sputtering)에 의해 유지전극쌍(130)들이 손상되는 것을 방지하고, 2차 전자를 방출하여 방전전압을 낮추어 주는 역할을 한다.
한편, 제2기판(112)도 유리로 이루어져 있으며, 제2기판(112)의 상면에는 어드레스전극(140)이 스트라이프(stripe) 형상으로 형성된다.
어드레스전극(140)은 유지전극쌍(130)들과 교차되도록 연장되어, 어드레싱 작용이 가능하도록 구성되어 있다.
제2유전체층(152)은 어드레스전극(140)을 매립하면서 제2기판(112) 위에 형성되는데, 제2유전체층(152)은 제1유전체층(151)과 같이 전극들을 보호하는 기능을 한다.
제2유전체층(152)의 전면에는 방전거리를 유지하고, 전기적 광학적 크로스토크를 방지하는 격벽(120)이 형성되는데, 격벽(120)은 유전체로 이루어져 있으며, 방전이 일어나는 공간인 방전셀(190)을 구획한다.
격벽(120)은 방전셀(190)들 중 색이 다른 형광체층(170)이 도포되는 방전셀(190)들의 사이를 나누어 구획하는 세로격벽(121)과, 색이 동일한 형광체층(170)이 도포되는 방전셀(190)들의 사이를 나누어 구획하는 가로격벽(122)으로 이루어진다.
본 발명의 실시예에서는 방전셀(190)의 횡단면의 형상이 직사각형으로 한정 되어 있으나, 본 발명은 이에 한정되는 것은 아니고, 방전셀(190)의 횡단면의 형상은 사각형, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등의 형상으로 될 수 있고, 또한, 격벽(120)은 줄무늬형 패턴(stripe pattern)으로 형성되어 개방형의 형상으로도 될 수 있다.
한편, 도 2에 도시된 바와 같이, 전자방출수단(160)은 베이스전극(161)과, 전자가속층(162)과, 방출전극(163)을 포함하여 구성된다.
베이스전극(161)은 제2유전체층(152) 위에 배치되는데, Ag, Al 또는 Cu 등의 도전성이 우수하고 저항이 낮은 금속 재료로 형성할 수 있으며, ITO 소재의 투명전극도 사용될 수 있다.
전자가속층(162)은 베이스전극(161) 위에 밀착하여 배치되는데, 전자를 가속시키는 기능을 가지고 있다.
전자가속층(162)은 전자를 유입받아 가속시킬 수 있는 기능을 가지고 있으면 그 소재에 제한이 없는데, 본 실시예에서는 산화된 다공성 실리콘층이 사용된다. 본 실시예의 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘 또는 산화된 다공성 비정질 실리콘으로 이루어질 수 있다.
본 실시예의 전자가속층인 산화된 다공성 실리콘층은 다음과 같은 공정으로 형성된다.
즉, 먼저 실리콘층을 형성한 후, 적절한 전류밀도를 인가시키고 불화수소(HF)와 에탄올을 혼합한 용액을 사용하여 실리콘층을 양극산화(anodization)함으로써, 다공성의 실리콘층으로 변화시킨다. 그리고 나서, 상기 다공성의 실리콘층을 전기화학적 산화(electrochemical oxidation)법에 의해 산화시킴으로써, 산화된 다공성 실리콘층을 형성할 수 있다.
방출전극(163)은 전자가속층(162)위에 배치되는데, 베이스전극(161)과 동일한 재료로 형성되며, 전자가속층(162)에 의해 가속된 전자가 방출되기 용이하도록 메쉬(mesh) 구조로 형성된다.
본 실시예의 방출전극(163)은 베이스전극(161)과 동일한 재료로 형성되며, 메쉬 구조로 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 방출전극은 전자를 방출할 수 있기만 하면, 베이스전극(161)과 상이한 재료로 형성될 수 있으며 그 구조도 메쉬 형태가 아닌 다른 형태로 형성하여도 된다.
본 실시예에 따르면, 전자방출수단(160)은, 어드레스전극(140)을 통과하며 제2기판(112)에 수직한 가상선(S) 중 적어도 일부가 통과되는 위치에 배치된다. 즉, 전자방출수단(160)은 어드레스전극(140)의 직(直)상방에 위치되도록 배치되는데, 이는 어드레스방전에 의해 생성되는 전계(electric field)에 의해 전자를 더 많이 방출하기 위한 구성이다.
본 실시예에 따르면, 전자방출수단(160)은 어드레스전극(140)의 위쪽 방향으로 배치되는데, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 전자방출수단은 방전셀 내에 배치된다면, 그 배치위치에 제한은 없다. 그러나, 전술한 바와 같이, 어드레스방전 시 전자방출수단으로부터 전자를 최대로 배출하기 위해서는 어드레스전극의 직상방에 배치되는 것이 바람직하다.
한편, 방전셀(190)의 하면을 형성하는 제2유전층(152)의 상면과 격벽(120)의 양 측면에는 방전셀(190)별로 적색, 녹색, 청색의 형광체가 도포되어, 형광체층(170)을 형성한다.
본 실시예에 따르면, 도 1 및 도 2에 도시된 바와 같이, 방전셀(190)의 하면을 형성하는 제2유전층(152)의 상면에 배치되는 형광체층(170)은 전자방출수단(160)이 위치하지 않는 부분에만 형성되는데, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 형광체층은 전자방출수단을 덮도록 형성할 수도 있다. 그러나, 형광체층의 열화 방지와 방전셀로의 전자의 원활한 공급을 위하여, 가급적 전자방출수단이 위치한 곳에는 형광체층을 형성하지 않는 편이 바람직하다.
형광체층(170)은 자외선을 받아 가시광을 발생하는 성분을 가지는데, 적색의 가시광을 발광하는 적색 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색의 가시광을 발광하는 녹색 형광체층은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색의 가시광을 발광하는 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.
제1기판(111) 및 제2기판(112)의 내부 구성을 모두 형성한 다음에는, 제1기판(111) 및 제2기판(112)을 프리트(frit)로 봉착하게 된다.
제1기판(111)과 제2기판(112)을 봉착한 후에는, 조립된 플라즈마 디스플레이 패널(100) 내부의 공간이 공기로 가득 차 있으므로, 상기 조립된 플라즈마 디스플레이 패널(100)내의 공기를 완전히 배기하여, 방전의 효율을 높일 수 있는 적정의 방전 가스로 공기를 대체한다. 방전가스로는 흔히 Ne-Xe, He-Xe, He-Ne-Xe 등의 혼합가스가 사용된다.
다음으로, 본 실시예의 플라즈마 디스플레이 패널(100)의 작용을 살펴본다.
플라즈마 디스플레이 패널(100)의 조립 및 방전가스의 주입이 끝난 뒤, 외부의 전원으로부터 어드레스전극(140)과 주사전극(132)의 사이에 소정의 어드레스전압이 인가되면, 어드레스방전이 일어나고, 이 어드레스방전의 결과로 유지방전이 일어날 방전셀(190)이 선택된다.
이 때, 어드레스전극(140)과 주사전극(132) 사이에 전계가 형성되는데, 이러한 전계의 생성으로 인하여 전자방출수단(160)의 베이스전극(161)으로부터 전자가속층(162)으로 전자들이 유입되고, 유입된 전자들은 전자가속층(162)을 통과하면서 가속된 후, 방출전극(163)을 경유하여 방전셀(190) 내부로 방출된다.
방전셀(190) 내부로 전자들이 유입되면, 어드레스방전을 수월하게 일으킬 수 있게 되므로, 어드레스구동전압을 낮출 수 있으면서 어드레스방전을 충분히 수행할 수 있게 된다.
이 후, 상기 선택된 방전셀(190)의 공통전극(131)과 주사전극(132)의 사이에 방전유지전압이 인가되면, 공통전극(131)과 주사전극(132)에 쌓여 있던 벽전하들의 이동으로 면 방전 형식의 유지방전을 일으키게 된다.
유지방전이 일어나게 되면, 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출되고, 이 자외선이 방전셀(190) 내에 도포된 형광체층(170)을 여기시키게 된다. 그 후, 여기된 형광체층(170)의 에너지준위가 낮아지면서 가시광이 방출되어 제1기판(111)을 투사하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.
이와 같이, 본 발명의 실시예의 플라즈마 디스플레이 패널(100)은 어드레스전극(140)의 직상방으로 전자방출수단(160)을 구비함으로써, 어드레스방전 시 방전셀(190) 내부로 전자 방출 특성이 향상되어, 어드레스방전 시 인가해야 하는 어드레스구동전압을 낮출 수 있게 된다. 그렇게 되면, 어드레스방전 시 어드레스전극들 사이의 누설전류를 줄이고, 방전셀 간의 크로스토크도 방지하여 오방전의 횟수도 줄일 수 있게 된다.
또한, 본 실시예의 경우, 유지방전 시에 공통전극(131)과 주사전극(132) 사이에도 전계가 형성되는데, 이러한 전계의 생성으로 인하여 전자방출수단(160)의 베이스전극(161)으로부터 전자가속층(162)으로 전자들이 유입되고, 유입된 전자들은 전자가속층(162)을 통과하면서 가속된 후, 방출전극(163)을 경유하여 방전셀(190) 내부로 방출된다. 그렇게 되면, 어드레스방전 시 뿐만 아니라, 유지방전 시에도 전자들이 전자방출수단(160)으로부터 방전셀(190)의 내부로 충분히 방출되게 되므로, 유지방전 시 인가해야 하는 방전유지전압이 낮아져도 유지방전이 수행될 수 있게 되므로, 방전효율을 향상시킬 수 있는 장점도 있다.
이하에서는 도 3을 참조하여, 본 발명의 실시예의 일 변형예에 관하여 설명하되, 상기 본 발명의 실시예와 상이한 사항을 중심으로 설명한다.
도 3은 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널을 도시하는 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)은 교류형 플라즈마 디스플레이 패널로써, 제1기판(211) 및 제2기판(212), 격벽(220), 공통전극(231) 및 주사전극(미도시)으로 이루어진 유지전극쌍, 어드레스전극(240), 제1유전체층(251), 제2유전체층(252), 전자방출수단(260) 및 형광체층(270)을 포함한다.
제1기판(211) 및 제2기판(212)은 소정의 간격을 두고 이격되어 있으며, 서로 마주보도록 배치되는데, 모두 합성수지의 소재로 이루어져 있다.
격벽(220)은 유전체로 이루어져 있으며, 제1기판(211)과 제2기판(212) 사이에 배치된다.
공통전극(231) 및 주사전극(미도시)으로 이루어진 유지전극쌍들은 제1기판(211)의 안쪽 면에 배치되는데, 공통전극(231)은 ITO 소재로 이루어진 투명전극(231a)과 은(Ag) 소재로 이루어진 버스전극(231b)을 포함하여 이루어지고, 주사전극(미도시)도 ITO 소재로 이루어진 투명전극(미도시)과 은(Ag) 소재로 이루어진 버스전극(미도시)을 포함하여 이루어져 있다.
제1기판(211)의 하면에는 제1유전체층(251)이 유지전극쌍을 매립하면서 적층되고, 제1유전체층(251)의 하면에는 보호층(280)이 형성된다.
한편, 제2기판(212)의 상면에는 어드레스전극(240)이 형성되는데, 어드레스전극(240) 위에는 전자방출수단(260)이 배치된다.
전자방출수단(260)은 전자가속층(262)과 방출전극(263)을 포함한다.
전자가속층(262)은 산화된 다공성 실리콘층이 사용된다. 상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘 또는 산화된 다공성 비정질 실리콘으로 이루어질 수 있다.
본 발명의 실시예의 일 변형예에 따르면, 전자가속층(262)은 어드레스전극(240)의 상면에 접촉하여 형성되어 있으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 전자가속층은 어드레스전극의 측면에 접촉하여 배치될 수도 있고, 어드레스전극을 매립하여 배치될 수도 있다. 즉, 본 발명의 전자가속층은 어드레스전극에 접촉하여 전자를 유입받을 수 있는 구조로 되어 있다면, 그 배치되는 형상에 특별한 제한은 없다.
방출전극(263)은 전자가속층(262)위에 배치되는데, 전자가속층(262)에 의해 가속된 전자가 방출되기 용이하도록 메쉬(mesh) 구조로 형성될 수 있다.
한편, 제2유전체층(252)은 전자가속층(262)이 위치하는 부분을 제외한 어드레스전극(240)의 나머지 부분들을 덮도록 구성하되, 전자가속층(262)의 측면부분도 매립하도록 구성한다.
본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)은 제2유전체층(252)을 구비하고 있으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널은 제2유전체층을 구비하지 않아도 된다. 그러나, 방전으로부터 어드레스전극과 전자가속층을 보호하기 위해서는 제2유전체층을 배치하는 것이 바람직하다.
상기와 같이 설명한 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)의 작용을 살펴보면 다음과 같다.
플라즈마 디스플레이 패널(200)의 조립 및 방전가스의 주입이 끝난 뒤, 외부의 전원으로부터 어드레스전극(240)과 주사전극(미도시)의 사이에 소정의 어드레스 전압이 인가되면, 어드레스방전이 일어나고, 이 어드레스방전의 결과로 유지방전이 일어날 방전셀이 선택된다.
이 때, 어드레스전극(240)으로부터 전자가속층(262)으로 전자가 유입되고, 전자가 가속되는데, 가속된 전자는 방출전극(263)을 경유하여 방전셀(290) 내부로 방출되게 된다. 이 경우에도, 어드레스전극(240)과 주사전극(미도시) 사이에 전계가 형성되는데, 이러한 전계의 생성으로 의해 어드레스전극(240)으로부터 전자가속층(262)으로 전자들이 더욱 용이하게 유입되고 가속되어 방전셀(290) 내부로 방출되게 된다.
방전셀(290) 내부로 전자들이 유입되면, 어드레스방전을 수월하게 일으킬 수 있게 되므로, 어드레스구동전압을 낮출 수 있으면서 어드레스방전을 충분히 수행할 수 있게 된다.
이 후, 상기 선택된 방전셀(290)의 공통전극(231)과 주사전극(미도시)의 사이에 방전유지전압이 인가되면, 공통전극(231)과 주사전극(미도시)에 쌓여 있던 벽전하들의 이동으로 면 방전 형식의 유지방전을 일으키게 된다.
유지방전 시에도 공통전극(231)과 주사전극(미도시) 사이에 전계가 형성되는데, 이러한 전계가 생성되면 어드레스전극(240)으로부터 전자가속층(262)으로 전자들이 유입되고, 유입된 전자들은 전자가속층(262)을 통과하면서 가속된 후, 방출전극(263)을 경유하여 방전셀(290) 내부로 방출되게 된다. 그렇게 되면, 방전유지전압을 낮추어도 유지방전을 충분히 수행할 수 있게 되므로, 방전효율이 높아지게 되는 장점이 있다. 그런데, 이와 같은 경우는 유지방전 시 어드레스전극(240)에 직접 전압을 가하지 않은 경우에 해당되지만, 유지방전 시에 어드레스방전 시의 전압보다 낮은 전압을 어드레스전극(240)에 인가하면, 전자가 더욱 활발히 방전셀(290)로 유입되어 방전효율을 더욱 높일 수도 있다.
한편, 유지방전이 일어나게 되면, 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출되고, 이 자외선이 방전셀(290) 내에 도포된 형광체층(270)을 여기시키게 된다. 그 후, 여기된 형광체층(270)의 에너지준위가 낮아지면서 가시광이 방출되어 제1기판(211)을 투사하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.
이와 같이, 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)은 어드레스전극(240)의 일면에 직접 전자방출수단(260)을 배치함으로써, 방전셀(290) 내부로의 전자 방출 특성이 더욱 향상되어, 어드레스방전 시 인가해야 하는 어드레스구동전압을 더욱 낮출 수 있게 되므로, 어드레스 방전시 발생하는 전류의 누설을 줄이고 크로스토크도 방지할 수 있다.
또한, 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)은 유지방전 시에도 전자들이 전자방출수단(260)으로부터 방전셀(290)의 내부로 충분히 방출될 수 있으므로, 방전효율이 향상되게 된다.
이상과 같이 살펴본 구성, 작용 및 효과 이외의 본 발명의 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널의 구성, 작용 및 효과는 상기 본 발명의 실시예에 따른 플라즈마 디스플레이 패널(100)의 구성, 작용 및 효과와 동일하므로, 본 설명에서는 생략하기로 한다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 방전셀 내부로 전자를 방출할 수 있는 전자방출수단을 구비함으로써, 어드레스방전 시에 인가되어야 하는 어드레스구동전압을 낮출 수 있게 되므로, 어드레스방전 시의 어드레스전극들 사이의 누설전류 및 방전셀 사이의 전기적 광학적 크로스토크를 줄일 수 있는 효과가 있다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널은 유지방전 시에도 전자가 방전셀 내부로 충분히 방출되므로, 방전유지전압을 낮추어 방전효율을 향상시킬 수 있는 효과가 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (13)

  1. 소정의 간격을 두고 이격되며, 서로 마주보는 제1기판 및 제2기판;
    상기 제1기판 및 상기 제2기판의 사이에 위치하며, 상기 제1기판 및 상기 제2기판과 함께 방전셀을 한정하는 격벽;
    상기 제1기판에 형성되는 유지전극쌍들;
    상기 제2기판에 형성되는 어드레스전극들;
    상기 유지전극쌍들을 덮어 매립하는 제1유전체층;
    상기 어드레스전극들을 덮어 매립하는 제2유전체층;
    상기 제2유전체층에 배치되는 베이스전극과, 상기 베이스전극에 배치되는 전자가속층과, 상기 전자가속층에 배치되는 방출전극을 구비하는 전자방출수단;
    상기 방전셀 내에 배치되는 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제1유전체층의 표면 중 적어도 일부는 보호층에 의하여 덮인 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    상기 전자가속층은 산화된 다공성 실리콘층인 플라즈마 디스플레이 패널.
  4. 제3항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층인 플라즈마 디스플레이 패널.
  5. 제3항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층인 플라즈마 디스플레이 패널.
  6. 제1항에 있어서,
    상기 전자방출수단은 상기 어드레스전극을 통과하며 상기 제2기판에 수직한 가상선 중 적어도 일부가 통과되는 위치에 배치되는 플라즈마 디스플레이 패널.
  7. 소정의 간격을 두고 이격되며, 서로 마주보는 제1기판 및 제2기판;
    상기 제1기판 및 상기 제2기판의 사이에 위치하며, 상기 제1기판 및 상기 제2기판과 함께 방전셀을 한정하는 격벽;
    상기 제1기판에 형성되는 유지전극쌍들;
    상기 제2기판에 형성되는 어드레스전극들;
    상기 유지전극쌍들을 덮어 매립하는 제1유전체층;
    상기 어드레스전극에 배치되는 전자가속층과, 상기 전자가속층에 배치되는 방출전극을 구비하는 전자방출수단;
    상기 방전셀 내에 배치되는 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널.
  8. 제7항에 있어서,
    상기 제1유전체층의 표면 중 적어도 일부는 보호층에 의하여 덮인 플라즈마 디스플레이 패널.
  9. 제7항에 있어서,
    상기 어드레스전극의 적어도 일부를 매립하는 제2유전체층을 더 구비한 플라즈마 디스플레이 패널.
  10. 제9항에 있어서,
    상기 제2유전체층은 상기 전자가속층의 적어도 일부를 매립하는 플라즈마 디스플레이 패널.
  11. 제7항에 있어서,
    상기 전자가속층은 산화된 다공성 실리콘층인 플라즈마 디스플레이 패널.
  12. 제11항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층인 플라즈마 디스플레이 패널.
  13. 제11항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층인 플라즈마 디스플레이 패널.
KR1020050079229A 2005-08-29 2005-08-29 플라즈마 디스플레이 패널 KR100659093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050079229A KR100659093B1 (ko) 2005-08-29 2005-08-29 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050079229A KR100659093B1 (ko) 2005-08-29 2005-08-29 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR100659093B1 true KR100659093B1 (ko) 2006-12-19

Family

ID=37814773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050079229A KR100659093B1 (ko) 2005-08-29 2005-08-29 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100659093B1 (ko)

Similar Documents

Publication Publication Date Title
US7564187B2 (en) Plasma display panel (PDP)
KR100659064B1 (ko) 플라즈마 디스플레이 패널
KR100659093B1 (ko) 플라즈마 디스플레이 패널
KR100670269B1 (ko) 플라즈마 디스플레이 패널
US7605539B2 (en) Plasma display panel with reduced electrode defect rate
KR100686055B1 (ko) 플라즈마 디스플레이 패널
KR100615241B1 (ko) 방전 전극의 구조가 개선된 플라즈마 디스플레이 패널
KR100637244B1 (ko) 플라즈마 디스플레이 패널
KR100869105B1 (ko) 플라즈마 디스플레이 패널
KR100592319B1 (ko) 플라즈마 디스플레이 패널
KR100795807B1 (ko) 플라즈마 디스플레이 패널
KR100615337B1 (ko) 플라즈마 디스플레이 패널
KR100647642B1 (ko) 플라즈마 디스플레이 패널
KR100647638B1 (ko) 플라즈마 디스플레이 패널
KR20050114068A (ko) 플라즈마 디스플레이 패널
KR100751372B1 (ko) 디스플레이 패널
KR100626026B1 (ko) 플라즈마 디스플레이 패널
KR100581955B1 (ko) 플라즈마 디스플레이 패널
KR100683782B1 (ko) 플라즈마 디스플레이 패널
KR100751349B1 (ko) 플라즈마 디스플레이 패널
KR100696534B1 (ko) 플라즈마 디스플레이 패널
KR100768207B1 (ko) 플라즈마 디스플레이 패널
KR100581924B1 (ko) 플라즈마 디스플레이 패널
KR20050114069A (ko) 플라즈마 디스플레이 패널
KR20050114090A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee