KR100637244B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100637244B1
KR100637244B1 KR1020050079227A KR20050079227A KR100637244B1 KR 100637244 B1 KR100637244 B1 KR 100637244B1 KR 1020050079227 A KR1020050079227 A KR 1020050079227A KR 20050079227 A KR20050079227 A KR 20050079227A KR 100637244 B1 KR100637244 B1 KR 100637244B1
Authority
KR
South Korea
Prior art keywords
disposed
discharge
oxidized porous
substrates
pair
Prior art date
Application number
KR1020050079227A
Other languages
English (en)
Inventor
김기영
박형빈
장상훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050079227A priority Critical patent/KR100637244B1/ko
Application granted granted Critical
Publication of KR100637244B1 publication Critical patent/KR100637244B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 방전공간으로 전자를 방출하여 방전효율을 높일 수 있는 전자방출수단을 구비한 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여 본 발명은, 소정의 간격을 두고 이격되며 서로 마주보는 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 배치되고 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽과, 상기 격벽 내에 배치되는 유지전극들과, 상기 한 쌍의 기판 중 어느 하나의 기판에 형성되는 어드레스전극들과, 상기 어드레스전극들을 덮어 매립하는 유전체층과, 상기 유전체층 위에 배치되는 베이스전극과 상기 베이스전극 위에 위치하는 산화된 다공성 실리콘층과 상기 산화된 다공성 실리콘층위에 배치된 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 3은 본 발명의 제1 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이다.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 자른 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이다.
도 6은 도 5의 Ⅵ-Ⅵ선을 따라 자른 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200, 300: 플라즈마 디스플레이 패널
110, 210, 310: 한 쌍의 기판 111, 211, 311: 제1기판
112, 212, 312: 제2기판 120, 220, 320: 격벽
130, 230: 유지전극들 131, 231: 공통전극
132, 232: 주사전극 140, 240: 어드레스전극
150: 유전체층 160, 260, 360: 전자방출수단
161, 361: 베이스전극
162, 261, 362: 산화된 다공성 실리콘층 163, 262, 363: 방출전극
170, 270, 370: 형광체층 180, 280, 380: 방전셀
330: 캐소드전극들 340: 애노드전극들
본 발명은 플라즈마 디스플레이 패널에 관한 것이며, 더욱 상세하게는 전자방출수단을 구비한 플라즈마 디스플레이 패널에 관한 것이다.
최근 들어, 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치인데, 방전 형식에 따라 크게 교류(AC)형과 직류(DC)형으로 분류된다.
통상적으로 교류형 플라즈마 디스플레이 패널의 방전전극은 유전체층에 의해 싸여 있으므로, 방전은 벽전하에 의해 수행되게 된다. 즉, 교류형 플라즈마 디스플레이 패널은 방전전극을 경유하여 전하가 직접적으로 이동하지 않는 구조로 되어 있다.
반면에, 직류형 플라즈마 디스플레이 패널의 방전전극은 통상적으로 직접 방전공간에 노출이 되어 있으므로, 전자의 이동을 직접적으로 수행하는 구조로 되어 있다.
한편, 플라즈마 디스플레이 패널의 방전 효율은, 방전을 위해 인가되어야 하는 구동전압이 낮을수록 높은 효율을 가지는데, 일반적으로, 방전이 일어나는 방전공간에 충분한 전자방출이 이루어지면, 방전을 수월하게 일으킬 수 있으므로, 구동전압을 낮출 수 있게 된다.
그런데, 종래의 교류형 플라즈마 디스플레이 패널의 경우에는 기판에 보호층을 구비하여 방전공간에 2차 전자를 방출하였지만, 구동전압을 충분히 낮추어줄 정도로 전자가 방출되지 못하였다. 또한, 종래의 직류형 플라즈마 디스플레이 패널의 경우에는 방전전극과는 별도로 방전공간으로 전자를 방출하는 구조를 가지고 있지 않아 구동전압을 충분히 낮추어줄 정도의 전자유입이 이루어지지 않았다.
따라서, 종래의 플라즈마 디스플레이 패널의 구조로는 인가되어야 하는 구동전압을 충분히 낮출 수 없으므로, 방전효율이 충분히 개선되지 않은 문제점이 있었다.
본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 주된 목적은, 방전공간으로 전자를 방출하여 방전효율을 높일 수 있는 전자방출수단을 구비한 플라즈마 디스플레이 패널을 제공하는 것이다.
위와 같은 목적을 포함하여 그 밖에 다른 목적을 달성하기 위하여, 본 발명은, 소정의 간격을 두고 이격되며 서로 마주보는 한 쌍의 기판과, 상기 한 쌍의 기 판 사이에 배치되고 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽과, 상기 격벽 내에 배치되는 유지전극들과, 상기 한 쌍의 기판 중 어느 하나의 기판에 형성되는 어드레스전극들과, 상기 어드레스전극들을 덮어 매립하는 유전체층과, 상기 유전체층 위에 배치되는 베이스전극과 상기 베이스전극 위에 위치하는 산화된 다공성 실리콘층과 상기 산화된 다공성 실리콘층 위에 배치된 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널을 제공한다.
여기서, 상기 격벽의 측면의 적어도 일부는 보호층에 의하여 덮인 것이 바람직하다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층일 수 있다.
여기서, 상기 전자방출수단은 상기 어드레스전극의 위쪽 방향으로 배치되는 것이 바람직하다.
여기서, 상기 형광체층은 상기 한 쌍의 기판 중 상기 어드레스전극이 형성되지 않은 기판을 식각하고, 그 식각된 부위에 형광체를 도포하여 형성될 수 있다.
또한, 상기와 같은 본 발명의 목적은, 소정의 간격을 두고 이격되며 서로 마주보는 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 배치되고 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽과, 상기 격벽 내에 배치되는 유지전극들과, 상기 한 쌍의 기판 중 어느 하나의 기판에 형성되는 어드레스전극들과, 상기 어드레스전극들을 덮어 매립하는 산화된 다공성 실리콘층과 상기 산화된 다공성 실리콘층 위에 배치된 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널을 제공함으로써 달성된다.
여기서, 상기 격벽의 측면의 적어도 일부는 보호층에 의하여 덮인 것이 바람직하다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층일 수 있다.
여기서, 상기 형광체층은 상기 한 쌍의 기판 중 상기 어드레스전극이 형성되지 않은 기판을 식각하고, 그 식각된 부위에 형광체를 도포하여 형성될 수 있다.
또한, 상기와 같은 본 발명의 목적은, 소정의 간격을 두고 이격되며 서로 마주보는 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 배치되고 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽과, 상기 격벽의 표면에 배치되는 캐소드(cathode)전극들과, 상기 격벽의 표면에 배치되되 상기 캐소드전극들과 교차하여 배치되는 애노드(anode)전극들과, 상기 한 쌍의 기판 중 어느 하나의 기판에 배치되는 베이스전극과 상기 베이스전극 위에 위치하는 산화된 다공성 실리콘층과 상기 산화된 다공성 실리콘층 위에 배치된 방출전극을 구비하는 전자방출수단과, 상기 방전셀 내 에 배치되는 형광체층과, 상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널을 제공함으로써 달성된다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층일 수 있다.
여기서, 상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층일 수 있다.
여기서, 상기 형광체층은 상기 한 쌍의 기판 중 상기 전자방출수단이 형성되지 않은 기판을 식각하고, 그 식각된 부위에 형광체를 도포하여 형성될 수 있다.
이하, 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널(100)은 교류형 플라즈마 디스플레이 패널로써, 한 쌍의 기판(110), 격벽(120), 유지전극들(130), 어드레스전극(140), 유전체층(150), 전자방출수단(160) 및 형광체층(170)을 포함한다.
한 쌍의 기판(110)은 제1기판(111) 및 제2기판(112)으로 이루어지는데, 제1기판(111) 및 제2기판(112)은 소정의 간격을 두고 이격되어 있으며, 서로 마주보도록 배치된다. 그 중 제1기판(111)은 투명한 유리로 이루어져 있어, 가시광선이 투과될 수 있도록 되어 있다.
본 제1 실시예에서는 제1기판(111)이 투명하므로, 방전에 의해 발생되는 가 시광선이 제1기판(111)을 투과하여 나가지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 제1기판이 불투명하면서 제2기판이 투명하게 구성될 수 있고, 제1기판 및 제2기판이 동시에 투명하게 구성될 수도 있다. 또한, 본 발명의 제1기판 및 제2기판은 반투명의 재질로 구성될 수 있으며, 그 표면 또는 내부에 색상 필터를 내장하여 구성될 수도 있다.
격벽(120)은 한 쌍의 기판(110)의 사이에 배치되며, 한 쌍의 기판(110)과 함께 방전이 일어나는 공간인 방전셀(180)을 한정한다.
본 제1 실시예에서는 격벽(120)에 의하여 구획되는 방전셀(180)의 횡단면이 사각형인 것으로 도시되었으나, 본 발명은 이에 한정되는 것은 아니고, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로도 형성될 수 있다.
격벽(120)은 제1기판(111)과 제2기판(112) 사이에 배치되는데, 격벽(120)은 유전체로 이루어져 있고, 격벽(120)의 내부에는 유지전극들(130)이 배치되어 있다.
격벽(120)을 이루는 유전체는 하전 입자가 유지전극들(130)들에 직접 충돌하여 손상시키는 것을 방지하며, 하전 입자를 유도하여 벽전하를 축적할 수 있는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 사용된다.
격벽(120)의 측면은 보호층(121)에 의해 덮여 있는데, 보호층(121)은 산화마그네슘(MgO)으로 이루어져 플라즈마 입자의 스퍼터링(sputtering)에 의해 유전체로 형성된 격벽(120)과 유지전극들(130)이 손상되는 것을 방지하고, 2차 전자를 방출하여 구동전압을 낮추어 주는 역할을 한다.
격벽(120)의 내부에 배치된 유지전극들(130)은 방전전극으로서, 공통전극(131)과 주사전극(132)으로 이루어져 있으며, 플라즈마 디스플레이 패널(100)의 구동시 유지방전을 수행한다.
공통전극(131)과 주사전극(132)은 각각 스트라이프(stripe)의 형상으로 쌍을 이루며 격벽(120)의 내부에 배치된다.
본 제1 실시예에 따른 유지전극들(130)은 격벽(120) 내에 배치되므로, 유지전극쌍(130)을 구성하는 공통전극(131) 및 주사전극(132)이 투명전극일 필요가 없으며, Ag, Al 또는 Cu 등의 도전성이 우수하고 저항이 낮은 금속 재료로 형성할 수 있다. 그렇게 되면, 방전에 따른 응답속도가 빠르고, 신호가 왜곡되지 않으며 유지방전에 필요한 소비전력을 줄일 수 있게 되는 등 여러 가지 장점이 있다.
또한, 본 발명의 제1 실시예에서는 공통전극(131) 및 주사전극(132)의 형상이 일직선의 형상으로 구성되지만, 본 발명은 이에 한정되는 것은 아니고, 방전셀(180)을 둘러싸도록 공통전극(131) 및 주사전극(132)을 사다리 형상, 링형상 또는 사각형의 고리 형상 등의 다양한 형상으로 구성할 수 있다. 그 경우에는, 유지방전이 방전셀(180)을 한정하는 모든 측면에서 수직방향으로 일어나므로, 방전면적이 상대적으로 넓어지고, 상대적으로 저전압구동이 가능하여 발광효율이 높아지는 등의 장점이 있다.
한편, 제2기판(112)에는 공통전극(131) 및 주사전극(132)의 연장 방향과 교차하도록 어드레스전극(140)이 배치되어 형성된다. 어드레스전극(140)은 주사전극(132)과 함께 어드레스 방전을 수행하여 방전이 일어날 방전셀을 선택한다.
유전체층(150)은 어드레스전극(140)을 덮어 매립하도록 배치되는데, 유전체층(150)은 방전시에 양이온 또는 전자가 어드레스전극(140)에 충돌하여 어드레스전극(140)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 PbO, B2O3, SiO2 등의 유전체로 형성된다.
전자방출수단(160)은 베이스전극(161)과, 산화된 다공성 실리콘층(162)과, 방출전극(163)을 포함하여 구성된다.
베이스전극(161)은 유전체층(150) 위에 배치되는데, Ag, Al 또는 Cu 등의 도전성이 우수하고 저항이 낮은 금속 재료로 형성할 수 있으며, ITO(Indium Tin Oxide)와 같은 투명전극도 사용될 수 있다.
산화된 다공성 실리콘(oxidized porous silicon)층(162)은 베이스전극(161) 위에 밀착하여 배치되는데, 전자를 가속시키는 기능을 가지고 있으며, 산화된 다공성 폴리실리콘(oxidized porous poly silicon) 또는 산화된 다공성 비정질 실리콘(oxidized porous amorphous silicon)으로 이루어질 수 있다.
방출전극(163)은 산화된 다공성 실리콘층(162) 위에 배치되는데, 베이스전극(161)과 동일한 재료로 형성되며, 산화된 다공성 실리콘층(162)에 의해 가속된 전자가 방출되기 용이하도록 메쉬(mesh) 구조로 형성된다.
본 제1 실시예의 방출전극(163)은 베이스전극(161)과 동일한 재료로 형성되며, 메쉬 구조로 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 방출전극은 전자를 방출할 수 있기만 하면, 베이스전극(161)과 상이한 재료로 형성될 수 있으며 그 구조도 메쉬 형태가 아닌 다른 형태로 형성하여도 된다.
본 제1 실시예에 따르면, 전자방출수단(160)은 어드레스전극(140)의 위쪽 방향으로 배치되는데, 이는 어드레스 방전에 의해 생성되는 전계(electric field)에 의해 전자를 더 많이 방출하기 위한 구성이다.
한편, 형광체층(170)은 적색, 녹색 및 청색의 방전셀에 맞추어 제1기판(111)에 형성된 식각부(111a)에 도포되어 형성된다.
식각부(111a)는 제1기판(111) 중 방전셀(180)이 위치하는 부분에 샌드 브래스트(sand blast), 에칭(etching) 등의 방법으로 형성한다.
형광체층(170)들은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색의 가시광을 발광하는 적색 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색의 가시광을 발광하는 녹색 형광체층은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색의 가시광을 발광하는 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.
본 제1 실시예의 형광체층(170)은 제1기판(111)에 식각부(111a)를 형성하고, 그 식각부(111a)에 형광체를 도포하여 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 형광체층은 방전공간의 내부에 위치하여 플라즈마 방전에 의해 발생한 자외선에 의해 가시광선을 방출할 수 있다면, 격벽(120)의 측면 등 방전셀(170)내의 다양한 위치에 배치될 수 있다.
한 쌍의 기판(110)이 봉착된 뒤에는 Ne, Xe 등 및 이들의 혼합기체와 같은 방전가스가 봉입된다.
다음으로, 본 제1 실시예의 플라즈마 디스플레이 패널(100)의 작용을 살펴본다.
플라즈마 디스플레이 패널(100)의 조립 및 방전가스의 주입이 끝난 뒤, 외부의 전원으로부터 어드레스전극(140)과 주사전극(132)의 사이에 소정의 어드레스전압이 인가되면, 어드레스방전이 일어나고, 이 어드레스방전의 결과로 유지방전이 일어날 방전셀(180)이 선택된다.
이 때, 어드레스전극(140)과 주사전극(132) 사이에 전계가 형성되는데, 이러한 전계의 생성으로 인하여 전자방출수단(160)의 베이스전극(161)으로부터 산화된 다공성 실리콘층(162)으로 전자들이 유입되고, 유입된 전자들은 산화된 다공성 실리콘층(162)을 통과하면서 가속된 후, 방출전극(163)을 경유하여 방전셀(180) 내부로 방출된다.
이 후, 상기 선택된 방전셀(180)의 공통전극(131)과 주사전극(132)의 사이에 방전유지전압이 인가되면, 공통전극(131)과 주사전극(132)에 쌓여 있던 벽전하들의 이동으로 방전셀(180)을 가로지르는 대향 방전 형식의 유지방전을 일으키게 된다.
이 경우, 공통전극(131)과 주사전극(132) 사이에도 전계가 형성되는데, 이러한 전계의 생성으로 인하여 전자방출수단(160)의 베이스전극(161)으로부터 산화된 다공성 실리콘층(162)으로 전자들이 유입되고, 유입된 전자들은 산화된 다공성 실리콘층(162)을 통과하면서 가속된 후, 방출전극(163)을 경유하여 방전셀(180) 내부로 방출된다.
이와 같이, 어드레스전극(140) 및 주사전극(132)에 의한 전계와, 공통전극(131) 및 주사전극(132)에 의한 전계의 발생으로, 전자들이 전자방출수단(160)으로부터 방전셀(180)의 내부로 충분히 방출되게 되므로, 인가되는 방전개시전압 및 방전유지전압이 낮아져도 방전이 수행될 수 있게 되고, 그렇게 되면, 방전효율이 높아지게 된다.
한편, 유지방전이 일어나게 되면, 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출되고, 이 자외선이 방전셀(180) 내에 도포된 형광체층(170)을 여기시키게 된다. 그 후, 여기된 형광체층(170)의 에너지준위가 낮아지면서 가시광이 방출되어 제1기판(111)을 투사하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.
이와 같이, 본 발명의 제1 실시예의 플라즈마 디스플레이 패널(100)은 어드레스전극(140)의 위쪽으로 전자방출수단(160)을 구비함으로써, 방전셀(180) 내부로 전자 방출 특성이 향상되어, 방전효율이 향상되는 장점이 있다.
또한, 본 제1 실시예에서는 유지전극들(130)이 격벽(120)내에 배치되므로, 개구율 및 투과율이 향상되어 발광휘도가 높게 되는 장점이 있다.
이하에서는 도 3 및 도 4를 참조하여, 본 발명의 제1 실시예의 일 변형예에 관하여 설명하되, 상기 제1 실시예와 상이한 사항을 중심으로 설명한다.
도 3은 본 발명의 제1 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이고, 도 4는 도 3의 Ⅳ-Ⅳ선을 따라 자른 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 제1 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)은 교류형 플라즈마 디스플레이 패널로써, 제1기판(211) 및 제2기판(212)으로 이루어진 한 쌍의 기판(210), 격벽(220), 공통전극(231) 및 주사전극(232)으로 이루어진 유지전극들(230), 어드레스전극(240), 전자방출수단(260) 및 형광체층(270)을 포함한다.
제1기판(211) 및 제2기판(212)은 소정의 간격을 두고 이격되어 있으며, 서로 마주보도록 배치된다.
제1기판(211) 중 방전셀(280)이 위치하는 부분에는 식각부(211a)가 형성되어, 형광체층(270)이 도포된다.
격벽(220)은 제1기판(211)과 제2기판(212) 사이에 배치되는데, 격벽(220)은 유전체로 이루어져 있고, 격벽(220)의 내부에는 유지전극들(230)이 배치되어 있다.
격벽(220)의 측면은 보호층(221)에 의해 덮여 있는데, 보호층(221)은 산화마그네슘(MgO)으로 이루어져 격벽(220)과 유지전극들(230)이 손상되는 것을 방지하고, 2차 전자를 방출하여 구동전압을 낮추어 주는 역할을 한다.
어드레스전극(240)은 제2기판(212)에 배치되고, 어드레스전극(240) 위에는 전자방출수단(260)이 배치된다.
전자방출수단(260)은 산화된 다공성 실리콘층(261)과 방출전극(262)을 포함하고 있다.
산화된 다공성 실리콘층(261)은 어드레스전극(240)을 덮어 매립하여 형성되는데, 전자를 가속시키는 기능을 가지고 있으며, 산화된 다공성 폴리실리콘 또는 산화된 다공성 비정질 실리콘으로 이루어질 수 있다.
산화된 다공성 실리콘층(261)은 어드레스전극(240)이 방전공간에 노출되지 않도록 어드레스전극(240)을 매립하여 형성되어 있으므로, 방전셀(280) 내에서 어드레스전극(240)을 따라 스트라이프 형성으로 형성되게 된다. 따라서, 산화된 다공성 실리콘층(261)은, 어드레스전극을 보호하는 본 발명의 제1 실시예의 유전체층(150)의 기능도 구비하게 된다.
방출전극(262)은 산화된 다공성 실리콘층(261)위에 배치되는데, 산화된 다공성 실리콘층(262)에 의해 가속된 전자가 방출되기 용이하도록 메쉬(mesh) 구조로 형성될 수 있다.
상기와 같이 설명한 본 발명의 제1 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)의 작용을 살펴보면 다음과 같다.
플라즈마 디스플레이 패널(200)의 조립 및 방전가스의 주입이 끝난 뒤, 외부의 전원으로부터 상기 어드레스전극(240)과 주사전극(232)의 사이에 소정의 어드레스전압이 인가되면, 어드레스방전이 일어나고, 이 어드레스방전의 결과로 유지방전이 일어날 방전셀이 선택된다.
이 때, 어드레스전극(240)으로부터 산화된 다공성 실리콘층(261)으로 전자가 유입되고, 전자가 가속되는데, 가속된 전자는 방출전극(262)을 경유하여 방전셀(280) 내부로 방출되게 된다. 이 경우에도, 어드레스전극(240)과 주사전극(232) 사이에 전계가 형성되는데, 이러한 전계의 생성으로 의해 어드레스전극(240)으로부터 산화된 다공성 실리콘층(261)으로 전자들이 더욱 용이하게 유입되고 가속되어 방전 셀(280) 내부로 방출되게 된다.
또한, 상기 선택된 방전셀(280)의 공통전극(231)과 주사전극(232)의 사이에 방전유지전압이 인가되면, 공통전극(231)과 주사전극(232)에 쌓여 있던 벽전하들의 이동으로 방전셀(280)을 가로지르는 대향 방전 형식의 유지방전을 일으키게 된다.
이 경우, 공통전극(231)과 주사전극(232) 사이에도 전계가 형성되는데, 이러한 전계의 생성으로 인하여 어드레스전극(240)으로부터 산화된 다공성 실리콘층(261)으로 전자들이 유입되고, 유입된 전자들은 산화된 다공성 실리콘층(261)을 통과하면서 가속된 후, 방출전극(262)을 경유하여 방전셀(280) 내부로 방출된다.
이와 같이, 어드레스전극(240)으로부터 전자를 직접 공급 받고, 어드레스전극(240) 및 주사전극(232)에 의한 전계와, 공통전극(231) 및 주사전극(232)에 의한 전계의 발생으로 인하여, 전자들이 전자방출수단(260)으로부터 방전셀(280)의 내부로 충분히 방출되게 된다. 그렇게 되면, 인가되는 방전개시전압 및 방전유지전압이 낮아져도 방전이 수행될 수 있게 되므로, 방전효율이 높아지게 된다.
이와 같이 이루어진 본 제1 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널(200)은 산화된 다공성 실리콘층(261)이 어드레스전극(240)을 덮어 매립하는 구조를 구비함으로써, 전자를 직접 어드레스전극(240)으로부터 유입하여 가속시켜 방전셀 내부로 방출시킬 수 있다. 그렇게 되면, 방전셀 내부의 전자 방출 특성이 향상되어 방전시 방전효율이 향상되게 된다.
이상과 같이 살펴본 구성, 작용 및 효과 이외의 본 발명의 제1 실시예의 일 변형예에 따른 플라즈마 디스플레이 패널의 구성, 작용 및 효과는 상기 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널(100)의 구성, 작용 및 효과와 동일하므로, 본 설명에서는 생략하기로 한다.
이하에서는 도 5 및 도 6을 참조하여, 본 발명의 제2 실시예에 관하여 설명한다.
도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분 절개 사시도이고, 도 6은 도 5의 Ⅵ-Ⅵ선을 따라 자른 단면도이다.
도 5 및 도 6에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널(300)은 직류형 플라즈마 디스플레이 패널로써, 한 쌍의 기판(310), 격벽(320), 캐소드전극들(330), 애노드전극들(340), 전자방출수단(360) 및 형광체층(370)을 포함한다.
한 쌍의 기판(310)은 제1기판(311) 및 제2기판(312)으로 이루어지는데, 제1기판(311) 및 제2기판(312)은 소정의 간격을 두고 이격되어 있으며, 서로 마주보도록 배치된다. 그 중 제1기판(311)은 투명한 유리로 이루어져 있어, 가시광선이 투과될 수 있도록 되어 있다.
유전체로 이루어진 격벽(320)은 한 쌍의 기판(310)의 사이에 배치되며, 한 쌍의 기판(310)과 함께 방전이 일어나는 공간인 방전셀(380)을 한정한다.
캐소드전극들(330)은 격벽(320)의 표면에 배치되는데, 방전셀(380) 당 한 쌍씩 마주보며 배치된다.
캐소드전극들(330)은 방전셀(380) 당 한 쌍씩 마주보며 배치되지만, 플라즈마 디스플레이 패널(300)의 가장자리의 단자부에 이르러서는 방전셀(380) 당 형성 된 한 쌍의 캐소드전극들(330)은 서로 전기적으로 연결되는 구조를 가진다.
애노드전극들(340)도 격벽(320)의 표면에 배치되나, 캐소드전극들(330)과 비교하여 격벽(320)에 배치되는 높이를 달리하고, 캐소드전극들(330)이 연장되는 방향과 교차되도록 배치되며, 방전셀(380) 당 한 쌍씩 마주보며 배치된다.
애노드전극들(340)도 방전셀(380) 당 한 쌍씩 마주보며 배치되지만, 플라즈마 디스플레이 패널(300)의 가장자리의 단자부에 이르러서는 방전셀(380) 당 형성된 한 쌍의 애노드전극들(340)도 서로 전기적으로 연결되는 구조를 가진다.
캐소드전극들(330)은 전자를 방출하는 기능을 수행하고, 애노드전극들(340)은 캐소드전극들(330)로부터 나온 전자를 수용하는 기능을 수행한다.
제2기판(312)에는 전자방출수단(360)이 위치하게 되는데, 전자방출수단(360)은 베이스전극(361)과, 산화된 다공성 실리콘층(362)과, 방출전극(363)을 포함하여 구성된다.
베이스전극(361)은 Ag, Al 또는 Cu 등의 도전성이 우수하고 저항이 낮은 금속 재료로 형성할 수 있으며, ITO(Indium Tin Oxide)와 같은 투명전극도 사용될 수 있다.
산화된 다공성 실리콘층(362)은 베이스전극(361) 위에 밀착하여 배치되는데, 전자를 가속시키는 기능을 가지고 있으며, 산화된 다공성 폴리실리콘 또는 산화된 다공성 비정질 실리콘으로 이루어질 수 있다.
방출전극(363)은 산화된 다공성 실리콘층(362)위에 배치되는데, 베이스전극(361)과 동일한 재료로 형성되며, 산화된 다공성 실리콘층(362)에 의해 가속된 전 자가 방출되기 용이하도록 메쉬(mesh) 구조로 형성된다.
본 제2 실시예에서는 전자방출수단(360)이 제2기판(312) 위에 형성되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 전자방출수단은 제1기판(311)에도 형성될 수 있으며, 격벽 중 캐소드전극과 애노드전극이 형성되지 않은 격벽의 측면에 형성될 수도 있다. 이 때, 전자방출수단이 제1기판에 형성되는 경우에는, 베이스전극 및 방출전극을 투명전극인 ITO로 형성하여 가시광의 투과율을 높이는 것이 바람직하다.
한편, 형광체층(370)은 적색, 녹색 및 청색의 방전셀에 맞추어 제1기판(311)에 형성된 식각부(311a)에 도포되어 형성된다.
식각부(311a)는 제1기판(311) 중 방전셀(380)이 위치하는 부분에 샌드 브래스트, 에칭 등의 방법으로 형성한다.
형광체층(370)들은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 그 형광체층(370)을 구성하는 구체적인 형광체의 구성은 전술한 제1 실시예의 형광체와 동일하므로 여기서 설명은 생략한다.
본 제2 실시예의 형광체층(370)은 제1기판(311)에 식각부(311a)를 형성하고, 그 식각부(311a)에 형광체를 도포하여 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 형광체층은 방전공간의 내부에 위치하여 플라즈마 방전에 의해 발생한 자외선에 의해 가시광선을 방출할 수 있다면, 격벽(320)의 측면 등 방전셀(380)내의 다양한 위치에 배치될 수 있다.
한 쌍의 기판(310)이 봉착된 뒤에는 Ne, Xe 등 및 이들의 혼합기체와 같은 방전가스가 봉입된다.
다음으로, 본 제2 실시예의 플라즈마 디스플레이 패널(300)의 작용을 살펴본다.
플라즈마 디스플레이 패널(300)의 조립 및 방전가스의 주입이 끝난 뒤, 어드레싱을 위한 단순 Scan형, Self-Scan형TM, 펄스 기억 구동 방식(Pulse Memory Drive)등의 방법을 사용함으로써, 방전셀을 선택하여 방전을 일으키게 된다.
즉, 방전이 일어날 방전셀(380)이 선택되고 외부의 전원으로부터 캐소드전극들(330)과 애노드전극(340)의 사이에 방전전압이 인가되면, 캐소드전극들(330)로부터 전자들이 방출되게 되고, 방출된 전자들은 그 주위에 형성된 전계에 의해 가속되게 된다. 가속된 전자들은 방전가스에 충돌하여 방전을 일으키면서 방전가스를 여기시키는데, 여기된 방전가스의 에너지 준위가 낮아지며 자외선을 방출하게 된다.
이 때, 캐소드전극들(330) 및 애노드전극들(340)에 인가된 구동전압에 의해 형성된 전계에 의해, 전자방출수단(360)의 베이스전극(361)으로부터 산화된 다공성 실리콘층(362)으로 전자들이 유입되고, 유입된 전자들은 산화된 다공성 실리콘층(362)을 통과하면서 가속된 후, 방출전극(363)을 경유하여 방전셀(380) 내부로 방출되게 된다. 그렇게 되면, 방전을 보다 용이하게 일으킬 수 있게 되어 방전가스의 여기작용을 돕게 됨으로써, 인가되는 구동전압을 낮추고 방전효율을 높일 수 있게 된다.
한편, 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출되면, 이 자외선이 방전셀(380) 내에 도포된 형광체층(370)을 여기시키게 된다. 그 후, 여기된 형광체층(370)의 에너지준위가 낮아지면서 가시광이 방출되어 제1기판(311)을 투사하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.
상기와 같이 이루어진 본 제2 실시예에 따르면, 직류형 플라즈마 디스플레이 패널(300)의 방전셀(380) 내부에 전자방출수단(360)을 구비함으로써, 방전셀(380) 내부로 전자 방출 특성이 향상되어 방전효율이 향상되는 장점이 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 방전공간으로 전자를 방출하여 방전효율을 높일 수 있는 전자방출수단을 구비함으로써, 방전을 위해 인가되어야 하는 구동전압을 낮출 수 있게 되므로, 방전효율을 향상할 수 있는 효과가 있다.
또한, 본 발명의 방전전극들은 격벽의 내부 또는 격벽의 표면에 방전전극을 위치시키고, 가시광선이 통과하는 제1기판의 부분에는 기판 이외의 다른 요소가 존재하지 않으므로, 개구율 및 투과율을 향상시킬 수 있는 효과가 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (15)

  1. 소정의 간격을 두고 이격되며, 서로 마주보는 한 쌍의 기판;
    상기 한 쌍의 기판 사이에 배치되고, 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽;
    상기 격벽 내에 배치되는 유지전극들;
    상기 한 쌍의 기판 중 어느 하나의 기판에 형성되는 어드레스전극들;
    상기 어드레스전극들을 덮어 매립하는 유전체층;
    상기 유전체층 위에 배치되는 베이스전극과, 상기 베이스전극 위에 위치하는 산화된 다공성 실리콘층과, 상기 산화된 다공성 실리콘층 위에 배치된 방출전극을 구비하는 전자방출수단;
    상기 방전셀 내에 배치되는 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 격벽의 측면의 적어도 일부는 보호층에 의하여 덮인 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층인 플라즈마 디 스플레이 패널.
  4. 제1항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층인 플라즈마 디스플레이 패널.
  5. 제1항에 있어서,
    상기 전자방출수단은 상기 어드레스전극의 위쪽 방향으로 배치되는 플라즈마 디스플레이 패널.
  6. 제1항에 있어서,
    상기 형광체층은 상기 한 쌍의 기판 중 상기 어드레스전극이 형성되지 않은 기판을 식각하고, 그 식각된 부위에 형광체를 도포하여 형성되는 플라즈마 디스플레이 패널.
  7. 소정의 간격을 두고 이격되며, 서로 마주보는 한 쌍의 기판;
    상기 한 쌍의 기판 사이에 배치되고, 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽;
    상기 격벽 내에 배치되는 유지전극들;
    상기 한 쌍의 기판 중 어느 하나의 기판에 형성되는 어드레스전극들;
    상기 어드레스전극들을 덮어 매립하는 산화된 다공성 실리콘층과, 상기 산화된 다공성 실리콘층 위에 배치된 방출전극을 구비하는 전자방출수단;
    상기 방전셀 내에 배치되는 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널.
  8. 제7항에 있어서,
    상기 격벽의 측면의 적어도 일부는 보호층에 의하여 덮인 플라즈마 디스플레이 패널.
  9. 제7항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층인 플라즈마 디스플레이 패널.
  10. 제7항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층인 플라즈마 디스플레이 패널.
  11. 제7항에 있어서,
    상기 형광체층은 상기 한 쌍의 기판 중 상기 어드레스전극이 형성되지 않은 기판을 식각하고, 그 식각된 부위에 형광체를 도포하여 형성되는 플라즈마 디스플 레이 패널.
  12. 소정의 간격을 두고 이격되며, 서로 마주보는 한 쌍의 기판;
    상기 한 쌍의 기판 사이에 배치되고, 상기 한 쌍의 기판과 함께 방전셀을 한정하는 격벽;
    상기 격벽의 표면에 배치되는 캐소드전극들;
    상기 격벽의 표면에 배치되되, 상기 캐소드전극들과 교차하여 배치되는 애노드전극들;
    상기 한 쌍의 기판 중 어느 하나의 기판에 배치되는 베이스전극과, 상기 베이스전극 위에 위치하는 산화된 다공성 실리콘층과, 상기 산화된 다공성 실리콘층 위에 배치된 방출전극을 구비하는 전자방출수단;
    상기 방전셀 내에 배치되는 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하는 플라즈마 디스플레이 패널.
  13. 제12항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 폴리실리콘층인 플라즈마 디스플레이 패널.
  14. 제12항에 있어서,
    상기 산화된 다공성 실리콘층은 산화된 다공성 비정질 실리콘층인 플라즈마 디스플레이 패널.
  15. 제12항에 있어서,
    상기 형광체층은 상기 한 쌍의 기판 중 상기 전자방출수단이 형성되지 않은 기판을 식각하고, 그 식각된 부위에 형광체를 도포하여 형성되는 플라즈마 디스플레이 패널.
KR1020050079227A 2005-08-29 2005-08-29 플라즈마 디스플레이 패널 KR100637244B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050079227A KR100637244B1 (ko) 2005-08-29 2005-08-29 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050079227A KR100637244B1 (ko) 2005-08-29 2005-08-29 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR100637244B1 true KR100637244B1 (ko) 2006-10-23

Family

ID=37621648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050079227A KR100637244B1 (ko) 2005-08-29 2005-08-29 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100637244B1 (ko)

Similar Documents

Publication Publication Date Title
KR100670347B1 (ko) 플라즈마 디스플레이 패널의 전극 단자부 연결 구조 및이를 구비한 플라즈마 디스플레이 패널
KR100730170B1 (ko) 플라즈마 디스플레이 패널
KR100670281B1 (ko) 플라즈마 디스플레이 패널
KR100719541B1 (ko) 플라즈마 디스플레이 패널
KR100573159B1 (ko) 플라즈마 디스플레이 패널과 이의 제조 방법
KR100637244B1 (ko) 플라즈마 디스플레이 패널
KR100683796B1 (ko) 플라즈마 디스플레이 패널
KR100659093B1 (ko) 플라즈마 디스플레이 패널
KR100670310B1 (ko) 플라즈마 디스플레이 패널
KR100751372B1 (ko) 디스플레이 패널
KR100838072B1 (ko) 플라즈마 디스플레이 패널
KR100592319B1 (ko) 플라즈마 디스플레이 패널
KR100659073B1 (ko) 플라즈마 디스플레이 패널
KR100730199B1 (ko) 플라즈마 디스플레이 패널
KR100719544B1 (ko) 플라즈마 디스플레이 패널
KR100795807B1 (ko) 플라즈마 디스플레이 패널
KR100768219B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조 방법
KR100696534B1 (ko) 플라즈마 디스플레이 패널
KR100625998B1 (ko) 플라즈마 디스플레이 패널
KR100615310B1 (ko) 플라즈마 디스플레이 패널
KR100768207B1 (ko) 플라즈마 디스플레이 패널
KR100787424B1 (ko) 플라즈마 디스플레이 패널
KR100615321B1 (ko) 플라즈마 디스플레이 패널
KR100647642B1 (ko) 플라즈마 디스플레이 패널
KR100708661B1 (ko) 휘도가 개선된 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee