KR100658929B1 - 시스템 인 패키지 방식을 적용한 씨모스 이미지센서 - Google Patents

시스템 인 패키지 방식을 적용한 씨모스 이미지센서 Download PDF

Info

Publication number
KR100658929B1
KR100658929B1 KR1020040115969A KR20040115969A KR100658929B1 KR 100658929 B1 KR100658929 B1 KR 100658929B1 KR 1020040115969 A KR1020040115969 A KR 1020040115969A KR 20040115969 A KR20040115969 A KR 20040115969A KR 100658929 B1 KR100658929 B1 KR 100658929B1
Authority
KR
South Korea
Prior art keywords
chip
image sensor
sensor chip
logic array
photodiode
Prior art date
Application number
KR1020040115969A
Other languages
English (en)
Other versions
KR20060077170A (ko
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115969A priority Critical patent/KR100658929B1/ko
Publication of KR20060077170A publication Critical patent/KR20060077170A/ko
Application granted granted Critical
Publication of KR100658929B1 publication Critical patent/KR100658929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 SIP(System In Package)를 이용한 CMOS 이미지센서에 관한 것으로서, 종래의 CMOS 이미지센서에 비하여 광경로를 획기적으로 감소시켜 광감도(Sensitivity)를 증가시키며 픽셀 어레이(Pixel array)를 최대화시키고, 픽셀 사이즈와 디자인룰의 축소 요구를 완화시킬 수 있으며, 픽셀 효율(Pixel efficiency)를 증가시키고, 스캐터링 효과(Scattering effect)를 최소화시켜 색감 향상이 가능하여 차세대 CMOS 이미지센서의 유일한 솔루션(Solution)으로서 무선통신기기용 사이즈의 획기적인 감소가 가능하게 한다.
즉, 기존의 경우 포토다이오드 형성 후 금속배선과 절연막 및 금속배선의 적층 구조를 M1 ∼ M4의 금속배선이 될 때까지 형성하고 절연막을 평탄화시켰다. 따라서, 렌즈 및 칼라필터 어레이(Color Filter Array)로부터 포토다이오드 까지의 사이에 복수의 물질층이 존재하고, 그 두께가 매우 커 광감도를 증가시키고 디펙트(Defect) 성분을 증가시켜 다크 픽셀(Dark pixel) 발생 확률을 증가시켰다.
본 발명은 두 개의 칩을 이용한다. 하나의 칩은 포토다이오드와 칼라필터 어레이 사이의 거리를 최소화시킨 센서 칩이며, 다른 하나의 칩은 이미지센서 칩을 구동하는 드라이버 IC와 기타 부가 기능을 부여할 수 있는 로직 어레이(Logic array)로 구성되는 칩이다. 센서 칩과 로직 어레이칩은 센서 칩이 상부에 위치하도록 적층 구조로 배치하고, 두 칩은 패드와 와이어링을 통해 연결시킨다.
SIP(System In Package), 이미지센서, 이미지센서 칩, 로직 어레이칩.

Description

시스템 인 패키지 방식을 적용한 씨모스 이미지센서{CMOS IMAGE SENSOR ADAPTED SYSTEM IN PACKAGE}
도 1은 종래의 이미지센서를 개략적으로 도시한 도면.
도 2는 종래 기술에 따른 CMOS 이미지센서의 모듈 패키지를 도시한 단면도.
도 3은 본 발명의 일실시예에 따른 SIP 방식의 CMOS 이미지센서를 도시한 단면도.
도 4는 본 발명의 일실시예에 따른 CMOS 이미지센서를 개략적으로 도시한 도면.
도 5는 본 발명에 따른 CMOS 이미지센서의 모듈 패키지를 도시한 단면도.
도 6은 도 5의 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 센서 칩 301 : 로직 어레이 칩
302 : 보드 303 : 와이어
304 : 하우징 305 : 외부 렌즈
본 발명은 이미지센서에 관한 것으로 특히, SIP(System In Package) 방식을 적용한 이미지센서에 관한 것이다.
CMOS 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMO 이미지센서는 기존에 이미지센서로 사용되던 CCD(Charge Coupled Device)에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다.
또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다.
도 1은 종래의 이미지센서를 개략적으로 도시한 도면이다.
도 1의 (a)는 이미지센서 칩의 평면도를 나타내며, 도 1의 (b)는 이미지센서 단위 픽셀의 단면도를 나타낸다.
도 1의 (b)에 도시된 바와 같이, 하부에 포토다이오드(PD)를 포함하는 수광부가 위치하고 있고, 포토다이오드(PD)와 오버랩되는 최상부에는 마이크로렌즈(ML)와 칼라필터 어레이(CFA)가 배치되어 있다.
도시된 바와 같이, 포토다이오드(PD)와 칼라필터 어레이(CFA) 사이에는 M1 ∼ M4의 금속배선과 그 사이의 절연막을 포함하고 있다.
상기의 구조를 갖는 CMOS 이미지센서의 제조 공정 특히, BEOL(Back End Of Line) 즉, 금속배선 공정은 반도체 소자의 제조 공정과 유사하다. 이 때, PMD(Pre-Metal Dielectric)과 IMD(Inter-Metal Dielectric) 및 보호막(Passivation layer) 등을 형성하기 위해 서로 상이한 절연 물질이 사용되어야 하며, 이로 인해 각 물질간 계면(Interface)에서 빛의 난반사 현상이 발생하여 광감도를 떨어뜨린다.
또한, 상이한 절연막으로 인해 서로 다른 굴절률을 가지기 때문에 빛의 굴절에 의해 광감도가 떨어진다.
종래의 CMOS 이미지센서를 형성함에 있어서, 포토다이오드 형성 후 M1 ∼ M4 및 복수의 절연막 형성 및 평탄화 공정을 실시하여야 하므로 공정에 따른 불량도 야기된다.
도 2는 종래 기술에 따른 CMOS 이미지센서의 모듈 패키지를 도시한 단면도이다.
도 2를 참조하면, CMOS 이미지센서 칩(201)이 하부의 보드(200) 상에 장착되어 있으며, CMOS 이미지센서 칩(201)은 와이어(202)를 통해 보드(200) 및 외부와 연결되어 있다. 보드(200)는 하우징(205)에 의해 둘러 쌓여 있으며, CMOS 이미지센서 칩(201)의 전면 상부에는 외부 렌즈(203)가 배치되어 있으며, 외부 렌즈(203)는 하우징(205)에 의해 그 측면이 지지된다. 도 2에서는 빛(204)이 외부 렌즈(203)를 통해 CMOS 이미지센서 칩(201)으로 입사되는 것을 나타내고 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, CMOS 이미지센서의 다층 금속배선 및 그 사이의 절연막을 포함하는 구조적인 문제로 인한 광감도 저하와 불량 픽셀 발생을 줄일 수 있는 SIP 방식의 이미지센서를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 포토다이오드와 상기 포토다이오드와 오버랩되는 상부에 칼라필터 어레이 및 마이크로 렌즈 어레이를 포함하며, 상기 포토다이오드와 상기 칼라필터 어레이 사이에 하부 및 상부에 PMD(Pre-Metal Dielectric) 및 보호막(Passivation layer)이 형성되고, 상기 PMD 및 보호막 사이에 구동회로를 구성하는 복수의 금속배선을 제외한 광 차폐용 및 단위 픽셀의 트랜지스터용 복수의 금속배선과 상기 복수의 금속배선을 절연시키는 층간절연막(Inter-Metal Dielectric)만이 형성되어 입사되는 빛을 센싱하기 위한 센서 칩; 및 상기 센서 칩을 실장하여 적층 구조를 이루며 상기 센서 칩을 구동하기 위한 구동회로가 형성된 로직 어레이 칩을 구비하며, 상기 센서 칩과 상기 로직 어레이 칩은 각각의 칩에 배치된 패드간 더블 와이어 본딩을 통해 상호 연결된 것을 특징으로 하는 CMOS 이미지센서를 제공한다.
본 발명은 두 개의 칩을 이용하여 SIP 방식으로 이미지센서를 구성한다. 하나의 칩 즉, 센서용 칩은 포토다이오드 상부에 복수의 금속배선이 없이(단위 픽셀의 트랜지스터 부위에 광 입사 방지를 위한 광 차폐용 금속 배선과 단위 픽셀 내의 트랜지스터용 금속 배선은 제외함) 바로 칼라필터 어레이와 마이크로렌즈를 배치한다. 다른 하나의 칩 즉, 로직 어레이 칩은 센서 칩을 구동하기 위한 드라이버 IC 및 기타 부가 기능을 위한 단위 소자를 갖도록 한다. 두 칩 간의 연결은 SIP 방식을 적용하는 바, 각 칩에 형성된 패드와 이 패드들간의 와이어링을 통해 이루어진 다.
이를 통해, 종래의 금속 배선과 절연막의 적층 구조로 인해 발생되던 문제점을 해결할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3은 본 발명의 일실시예에 따른 SIP 방식의 CMOS 이미지센서를 도시한 단면도이다.
도 3을 참조하면, 본 발명의 CMOS 이미지센서는 입사되는 빛을 센싱하기 위한 센서 칩(300)과, 센서 칩(300)의 하부에 적층 구조를 이루며 센서 칩(300)을 구동하기 위한 구동 IC를 포함하는 로직 어레이 칩(301)을 구비하며, 센서 칩(300)과 로직 어레이 칩(301)은 각각의 칩에 배치된 패드간의 와이어링을 통해 상호 연결되어 있다.
로직 어레이 칩(301) 하부에는 보드(302)가 배치되어 있으며, 로직 어레이 칩(301)은 자신의 패드에서 센서 칩(300)으로 연결되는 와이어링(303)과 보드(302)로 연결되는 패키지용 와이어링(303)을 통해 센서 칩(300) 및 보드(302)와 상호 연결되어 있다. 센서 칩(300)의 전면 상부에는 외부 렌즈(305)가 배치되어 있으며, 센서 칩(300) 및 로직 어레이 칩(301)을 둘러싸며 외부 렌즈(305)의 측면을 지지하는 하우징(304)이 배치되어 있다. 센서 칩(300)과 로직 어레이 칩(301)은 더블 와 이어 본딩으로 연결되어 있다.
도 4는 본 발명의 일실시예에 따른 CMOS 이미지센서를 개략적으로 도시한 도면이다.
도 4의 (a)는 이미지센서 단위 픽셀의 단면도를 나타내며, 도 1의 (b)는 이미지센서 칩의 평면도를 나타낸다.
도 4의 ( a)에 도시된 바와 같이, 하부의 로직 어레이 칩(301)과 그 상부의 센서 칩(300)이 적층 구조를 이루고 있다.
센서 칩(300)은, 하부에 포토다이오드(PD)를 포함하는 수광부가 위치하고 있고, 포토다이오드(PD)와 오버랩되는 최상부에는 마이크로렌즈(ML)와 칼라필터 어레이(CFA)가 배치되어 있다.
도시된 바와 같이, 포토다이오드(PD)와 칼라필터 어레이(CFA) 사이에서 로직 어레이 칩(301)에 사용되는 금속배선이 생략되어 있다. 이는 로직 어레이 부분의 동작을 위해 필요하던 복수의 금속배선 공정이 로직 어레이 칩(301)의 분리를 통해 필요 없게 되었음을 나타낸다.
따라서, 센서 칩(300)은, 포토다이오드(PD)와 칼라필터 어레이(CFA) 사이에서 광 차폐용 및 단위 픽셀의 트랜지스터용 금속배선인 M1과 M2만이 배치되어 있다.
도 5는 본 발명에 따른 CMOS 이미지센서의 모듈 패키지를 도시한 단면도이다.
도 5를 참조하면, 로직 어레이 칩(501)이 하부의 보드(502) 상에 장착되어 있으며, 로직 어레이 칩(501) 상에는 센서 칩(500)이 배치되어 있다.
센서 칩(500)과 로직 어레이 칩(501) 및 보드(502)는 와이어(504)를 통해 상호 연결되어 있다. 보드(502)는 하우징(505)에 의해 둘러 쌓여 있으며, 센서 칩(500)의 전면 상부에는 외부 렌즈(503)가 배치되어 있으며, 외부 렌즈(503)는 하우징(504)에 의해 그 측면이 지지된다. 도면부호 '506'은 빛이 외부 렌즈(503)를 통해 센서 칩(500)으로 입사되는 것을 나타내고 있다.
도 6은 도 5의 평면도를 나타내며, 최 하부로부터 보드(502)와 로직 어레이 칩(501) 및 센서 칩(500)이 적층 구조를 이루고 있으며, 각각은 와이어(504)를 통해 상호 연결되어 있는 것을 확인할 수 있다.
도 3 내지 도 6에 도시된 바와 같은 구조를 갖는 본 발명은, CMOS 이미지센서를 두 개의 칩으로 분리하였다. 하나는 포토다이오드와 마이크로렌즈를 포함하는 센서 칩으로, 로직 어레이 부분이 분리됨으로써 자연스럽게 로직 어레이 부분의 동작을 위해 사용되던 복수의 금속배선이 생략된다. 다른 하나는 드라이버용 IC와 기타 부가 기능을 부여할 수 있는 로직 어레이 칩이다. 이들 칩과 보드는 더블 와이어 본딩을 통해 상호 연결되는 SIP 방식을 채택한다.
이렇듯, 본 발명은 센서 칩에서 종래의 MIM(금속배선과 절연막 및 금속배선) 형성 및 평탄화 공정을 포토다이오드 상부에서 생략함으로써, 매우 민감한 결함 밀도(Defect density)를 획기적으로 제거하여 배드 펙셀을 줄일 수 있는 장점이 있다.
또한, 포토다이오드 위에서 칼라필터 어레이 및 마이크로렌즈 사이의 복수의 금속배선을 없앰으로써, 다층의 절연막을 가시광선을 통과할 때 발생하는 손실을 없애 광감도를 최대로 할 수 있다.
또한, 6층 배선 이상의 로직 소자도 큰 문제없이 형성 가능하여 SOC도 가능하며 130nm 및 90nm 이하의 코아 로직(Core logic) 기술을 그대로 탑재할 수 있는 장점이 있다.
또한, 마이크로렌즈로부터 포토다이오드 까지의 다층의 절연막으로 인한 사이한 막 간에 야기되는 난반사(Diffuse reflectance) 현상을 줄일 수 있고, 또한 층 간의 상이한 굴절율로 인하 빛의 굴절 현상을 최소화하여 포토다이오드로 입사되는 빛의 양을 극대화할 수 있어 광감도를 증대시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 포토다이오드로 입사되는 광경로를 획기적으로 감소시켜 광감도를 증가시키며, 픽셀 어레이를 최대화 및 픽셀 사이즈/디자인 룰 축소 요구를 완화시킬 수 있으며, 픽셀의 효율을 증가시키며, 스캐터링 효과를 줄여 색감을 증가시킬 수 있으며, 차세대 무선통신기기용으로 그 사이즈를 대폭 줄일 수 있어, 집적도 및 성능 측면에서 탁월한 효과가 있다.

Claims (7)

  1. 포토다이오드와 상기 포토다이오드와 오버랩되는 상부에 칼라필터 어레이 및 마이크로 렌즈 어레이를 포함하며, 상기 포토다이오드와 상기 칼라필터 어레이 사이에 하부 및 상부에 PMD(Pre-Metal Dielectric) 및 보호막(Passivation layer)이 형성되고, 상기 PMD 및 보호막 사이에 구동회로를 구성하는 복수의 금속배선을 제외한 광 차폐용 및 단위 픽셀의 트랜지스터용 복수의 금속배선과 상기 복수의 금속배선을 절연시키는 층간절연막(Inter-Metal Dielectric)만이 형성되어 입사되는 빛을 센싱하기 위한 센서 칩; 및
    상기 센서 칩을 실장하여 적층 구조를 이루며 상기 센서 칩을 구동하기 위한 구동회로가 형성된 로직 어레이 칩을 구비하며,
    상기 센서 칩과 상기 로직 어레이 칩은 각각의 칩에 배치된 패드간 더블 와이어 본딩을 통해 상호 연결된 것을 특징으로 하는 CMOS 이미지센서.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 센서 칩의 전면 상부에 배치된 외부 렌즈와 상기 외부 렌즈의 측면을 지지하며 상기 센서 칩 및 상기 로직 어레이 칩을 둘러싸는 하우징을 더 포함하는 것을 특징으로 하는 CMOS 이미지센서.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 로직 어레이 칩 하부에 배치된 보드를 더 포함하며, 상기 로직 어레이 칩은 자신의 패드에서 센서 칩으로 연결되는 와이어링과 상기 보드로 연결되는 패키지용 와이어링을 통해 상기 센서 칩 및 상기 보드와 상호 연결된 것을 특징으로 하는 CMOS 이미지센서.
KR1020040115969A 2004-12-30 2004-12-30 시스템 인 패키지 방식을 적용한 씨모스 이미지센서 KR100658929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115969A KR100658929B1 (ko) 2004-12-30 2004-12-30 시스템 인 패키지 방식을 적용한 씨모스 이미지센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115969A KR100658929B1 (ko) 2004-12-30 2004-12-30 시스템 인 패키지 방식을 적용한 씨모스 이미지센서

Publications (2)

Publication Number Publication Date
KR20060077170A KR20060077170A (ko) 2006-07-05
KR100658929B1 true KR100658929B1 (ko) 2006-12-15

Family

ID=37169284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115969A KR100658929B1 (ko) 2004-12-30 2004-12-30 시스템 인 패키지 방식을 적용한 씨모스 이미지센서

Country Status (1)

Country Link
KR (1) KR100658929B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835892B1 (ko) * 2007-03-26 2008-06-09 (주)실리콘화일 칩 적층 이미지센서
CN103323916A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 高频传输模组及光纤连接器
KR101962236B1 (ko) * 2017-09-19 2019-07-17 (주)파트론 광학센서 패키지

Also Published As

Publication number Publication date
KR20060077170A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
JP5247185B2 (ja) 背面照明構造のイメージセンサー及びそのイメージセンサーの製造方法
CN104272720B (zh) 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
US7964926B2 (en) Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US7572676B2 (en) Packaging structure and method of an image sensor module
KR20220054387A (ko) 통합 광학 센서 및 그 제조 방법
KR20180005588A (ko) 디스플레이 패널의 광원들을 이용한 지문 센서, 지문 센서 패키지 및 지문 센싱 시스템
JP6140965B2 (ja) 半導体装置およびその製造方法
US20130292786A1 (en) Integrated optical sensor module
TWI585959B (zh) 晶片封裝體及其製造方法
KR20050031303A (ko) 이미지센서 및 그 제조 방법
CN109411492A (zh) 一种堆叠式图像传感器像素结构与制备方法
KR20210021172A (ko) 이미지 센서 칩을 포함하는 반도체 패키지
KR20210012302A (ko) 이미지 센서 칩을 포함하는 반도체 패키지 및 이의 제조 방법
KR100658929B1 (ko) 시스템 인 패키지 방식을 적용한 씨모스 이미지센서
US20050253176A1 (en) Chip scale image sensor and method for fabricating the same
KR100644020B1 (ko) 광 경로가 단축된 씨모스 이미지센서 및 그 제조 방법
KR100732846B1 (ko) 시모스 이미지센서
KR20060077132A (ko) ３차원 집적 구조의 씨모스 이미지센서 및 그 제조 방법
KR100694469B1 (ko) 적외선 필터가 탑재된 이미지센서
CN101236978B (zh) 感光式芯片封装构造及其制造方法
CN109360834A (zh) 一种堆叠式图像传感器像素结构与制备方法
KR20060114448A (ko) 시모스 이미지센서 및 그 제조방법
US20220231063A1 (en) Image sensor
US20220231064A1 (en) Image sensor with multiple color filters
US20220367553A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee