KR100656491B1 - TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same - Google Patents

TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same Download PDF

Info

Publication number
KR100656491B1
KR100656491B1 KR1020040023898A KR20040023898A KR100656491B1 KR 100656491 B1 KR100656491 B1 KR 100656491B1 KR 1020040023898 A KR1020040023898 A KR 1020040023898A KR 20040023898 A KR20040023898 A KR 20040023898A KR 100656491 B1 KR100656491 B1 KR 100656491B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
region
driving thin
active layer
Prior art date
Application number
KR1020040023898A
Other languages
Korean (ko)
Other versions
KR20050099025A (en
Inventor
박병건
이기용
서진욱
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040023898A priority Critical patent/KR100656491B1/en
Publication of KR20050099025A publication Critical patent/KR20050099025A/en
Application granted granted Critical
Publication of KR100656491B1 publication Critical patent/KR100656491B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01GHORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/14Greenhouses
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01GHORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/24Devices or systems for heating, ventilating, regulating temperature, illuminating, or watering, in greenhouses, forcing-frames, or the like
    • A01G9/26Electric devices
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04HBUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H9/00Buildings, groups of buildings or shelters adapted to withstand or provide protection against abnormal external influences, e.g. war-like action, earthquake or extreme climate
    • E04H9/16Buildings, groups of buildings or shelters adapted to withstand or provide protection against abnormal external influences, e.g. war-like action, earthquake or extreme climate against adverse conditions, e.g. extreme climate, pests
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01GHORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/14Greenhouses
    • A01G2009/1492Cleaning apparatus

Abstract

본 발명은 금속 유도 결정화 방법(MIC, Metal Induced Crystallization)을 이용하여 형성된 박막 트랜지스터를 구비하는 유기 전계 발광 표시 장치용 TFT 패널 및 그를 사용하는 유기 전계 발광 표시 장치에 관한 것으로, 구동 박막 트랜지스터 영역과 스위칭 박막 트랜지스터 영역을 구비한 절연 기판; 상기 절연 기판 각각의 영역 상에 위치하며, 소오스/드레인 영역 및 채널 영역을 구비하는 MIC 다결정 실리콘으로 이루어진 활성층; 상기 활성층 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 직접 접촉하는 소오스/드레인 전극을 구비하는 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 포함하며, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 중 적어도 어느 하나의 활성층은 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공하는 것을 특징으로 한다. The present invention relates to a TFT panel for an organic light emitting display device having a thin film transistor formed using a metal induced crystallization method (MIC), and an organic light emitting display device using the same. An insulated substrate having a thin film transistor region; An active layer made of MIC polycrystalline silicon positioned on each of the insulating substrates and having a source / drain region and a channel region; A gate insulating layer on the active layer; A gate electrode on the gate insulating layer; An interlayer insulating layer on the gate electrode; A driving thin film transistor and a switching thin film transistor disposed on the interlayer insulating layer and having a source / drain electrode in direct contact with the source / drain region, wherein at least one active layer of the driving thin film transistor and the switching thin film transistor includes: A thin film transistor comprising a multichannel region is provided.

MIC, TFT, 다중 게이트, 유기 전계 발광 표시 장치 MIC, TFT, multi-gate, organic electroluminescent display

Description

유기 전계 발광 표시 장치용 박막 트랜지스터 및 이의 제조방법, 그를 사용하는 유기 전계 발광 표시 장치{TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same}TFT of Organic Electroluminescent Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same

도 1a 내지 도 1d는 종래의 금속 유도 결정화 방법을 이용하여 형성된 유기 전계 발광 표시 장치용 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도. 1A to 1D are cross-sectional views illustrating a method of manufacturing a thin film transistor for an organic light emitting display device formed using a conventional metal induction crystallization method.

도 2는 종래의 MILC 결정화 방법에 의하여 형성된 박막 트랜지스터의 콘택 홀의 얼라인 불량을 설명하기 위한 도면. 2 is a view for explaining alignment defects of contact holes of a thin film transistor formed by a conventional MILC crystallization method.

도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 유기 전계 발광 표시 장치용 박막 트랜지스터 및 그를 사용하는 유기 전계 발광 표시 장치를 설명하기 위한 공정 단면도. 3A to 3E are cross-sectional views illustrating a thin film transistor for an organic light emitting display device and an organic light emitting display device using the same according to a preferred embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 콘택 홀의 얼라인 불량을 방지하는 것을 설명하기 위한 도면. FIG. 4 is a diagram for explaining prevention of misalignment of contact holes of a thin film transistor according to an exemplary embodiment of the present invention; FIG.

(도면의 주요 부위에 대한 부호의 설명)(Explanation of symbols for main parts of drawing)

300; 절연 기판 310; 버퍼층300; Insulating substrate 310; Buffer layer

325A, 325B; 활성층 330; 결정화 유도 금속325A, 325B; Active layer 330; Crystallization induction metal

340; 게이트 절연막 350A, 350B; 게이트 전극340; Gate insulating films 350A and 350B; Gate electrode

361A, 361B, 365A, 365B; 콘택 홀 361A, 361B, 365A, 365B; Contact hall

371A, 371B, 375A, 375B; 소오스/드레인 전극371A, 371B, 375A, 375B; Source / drain electrodes

380; 보호막 390; 유기 발광 소자380; Protective film 390; Organic light emitting device

본 발명은 유기 전계 발광 표시 장치용 박막 트랜지스터 및 이의 제조방법, 그를 사용하는 유기 전계 발광 표시 장치에 관한 것으로, 더욱 상세하게는 금속 유도 결정화 방법(MIC, Metal Induced Crystallization)을 이용하여 형성된 박막 트랜지스터를 구비하는 유기 전계 발광 표시 장치용 박막 트랜지스터 및 그를 사용하는 유기 전계 발광 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor for an organic light emitting display device, a method for manufacturing the same, and an organic light emitting display device using the same. More particularly, a thin film transistor formed using a metal induced crystallization method (MIC) is described. The present invention relates to a thin film transistor for an organic light emitting display device provided and an organic light emitting display device using the same.

일반적으로 유기 전계 발광 표시 장치에서 유기 발광체에 전압을 인가하기 위한 수단으로 TFT LCD와 마찬가지로 유리등의 투명 기판 위에 박막 트랜지스터를 형성한 TFT 패널을 사용한다. LCD 패널의 화소 영역에 형성되는 박막 트랜지스터는 통상 비정질 실리콘을 활성층으로 사용하는 박막 트랜지스터가 사용되고 최근에 결정질 박막트랜지스터의 사용이 증가하고 있는 추세에 있음에 반하여, 유기 전계 발광 표시 장치의 화소 영역에 형성되는 박막 트랜지스터는 대부분 결정질 박막 트랜지스터가 사용된다. 이는, 유기 전계 발광 표시 장치 패널의 화소 영역에는 스위칭 박막 트랜지스터와 함께 구동 박막 트랜지스터가 형성되어야 하는데 구동 박막 트랜지스터에 요구되는 동작 특성을 만족시키기 위해서는 결정질 박막 트랜지스터를 사용하는 것이 요구되기 때문이다. 따라서 유기 전계 발광 표시 장치에 사용되는 TFT 패널을 제작하는 공정에는 통상 비정질 실리콘 박막을 결정화시키는 공정이 포함된다. In general, a TFT panel in which a thin film transistor is formed on a transparent substrate such as glass is used as a means for applying a voltage to an organic light emitting device in an organic light emitting display device. Thin film transistors formed in the pixel region of the LCD panel are generally formed in the pixel region of the organic light emitting display device, whereas thin film transistors using amorphous silicon as the active layer have been used and the use of crystalline thin film transistors has recently increased. Most of the thin film transistors used are crystalline thin film transistors. This is because a driving thin film transistor should be formed together with a switching thin film transistor in the pixel region of the organic light emitting display panel because it is required to use a crystalline thin film transistor to satisfy an operating characteristic required for the driving thin film transistor. Therefore, a process of manufacturing a TFT panel used in an organic light emitting display device usually includes a process of crystallizing an amorphous silicon thin film.

상기 유기 전계 발광 표시 장치용 TFT 패널은 결정질 실리콘 박막 트랜지스터를 사용하기 때문에 유기 전계 발광 표시 장치의 픽셀 트랜지스터와 구동 회로를 하나의 TFT 패널에 동시에 형성할 수 있다. 이는 결정질 실리콘 TFT의 활성층을 구성하는 결정질 실리콘이 양호한 전자 이동도를 가지기 때문에 유기 전계 발광 표시 장치의 스위칭 소자 등의 구동 회로로 사용될 수 있어, 픽셀 트랜지스터와 구동회로 트랜지스터를 동시에 TFT 패널에 형성할 수 있기 때문이다. 또한, 결정질 실리콘 박막 트랜지스터는 자기 정렬 구조로서 레벨 시프트 전압이 비정질 실리콘 박막 트랜지스터에 비하여 낮고, 결정질 실리콘은 n 채널과 p 채널을 만들 수 있어 CMOS 회로 구성이 가능하고 제조 공정이 실리콘 웨이퍼의 CMOS 표준 공정과 유사하여 반도체 생산라인을 활용할 수 있는 장점이 있다. Since the TFT panel for the organic light emitting display uses a crystalline silicon thin film transistor, the pixel transistor and the driving circuit of the organic light emitting display can be simultaneously formed in one TFT panel. Since the crystalline silicon constituting the active layer of the crystalline silicon TFT has good electron mobility, it can be used as a driving circuit such as a switching element of an organic light emitting display device, so that a pixel transistor and a driving circuit transistor can be simultaneously formed on a TFT panel. Because there is. In addition, the crystalline silicon thin film transistor has a self-aligned structure, and the level shift voltage is lower than that of the amorphous silicon thin film transistor, and the crystalline silicon can make n-channel and p-channel so that the CMOS circuit can be constructed and the manufacturing process is a silicon standard CMOS process. Similar to this, there is an advantage to utilize the semiconductor production line.

이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다. Hereinafter, a conventional technology will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 종래의 금속 유도 결정화 방법을 이용하여 형성된 유기 전계 발광 표시 장치용 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도이다. 1A to 1D are cross-sectional views illustrating a method of manufacturing a thin film transistor for an organic light emitting display device formed using a conventional metal induction crystallization method.

도 1a를 참조하면, 버퍼층(110)을 구비하는 절연 기판(100) 상에 비정질 실리콘막(120)을 형성하고, 상기 비정질 실리콘막(120) 상에 금속 유도 결정화 방법을 수행하기 위한 결정화 유도 금속막(130)을 형성한다. Referring to FIG. 1A, a crystallization induction metal for forming an amorphous silicon film 120 on an insulating substrate 100 having a buffer layer 110 and performing a metal induced crystallization method on the amorphous silicon film 120 is described. The film 130 is formed.

도 1b를 참조하면, 상기 결정화 유도 금속막(130)이 형성된 상기 절연 기판(100)을 로(furnace)에서 열처리하여 상기 비정질 실리콘막(120)을 다결정 실리콘막(123)으로 결정화한다. Referring to FIG. 1B, the insulating substrate 100 on which the crystallization induction metal layer 130 is formed is heat-treated in a furnace to crystallize the amorphous silicon film 120 into a polycrystalline silicon film 123.

도 1c를 참조하면, 상기 결정화 유도 금속막(130)을 제거한 후, 상기 다결정 실리콘막(123)을 패터닝하여 다결정 실리콘으로 이루어지는 활성층(125)을 형성한다. Referring to FIG. 1C, after the crystallization inducing metal layer 130 is removed, the polycrystalline silicon layer 123 is patterned to form an active layer 125 made of polycrystalline silicon.

도 1d를 참조하면, 상기 활성층(125)을 형성한 후, 상기 절연 기판(100) 상에 게이트 절연막(140)과 게이트 전극 물질을 순차 형성하고, 상기 게이트 전극 물질을 패터닝하여 게이트 전극(150)을 형성한다. Referring to FIG. 1D, after forming the active layer 125, a gate insulating layer 140 and a gate electrode material are sequentially formed on the insulating substrate 100, and the gate electrode material is patterned to form the gate electrode 150. To form.

상기 게이트 전극(150)을 형성한 후, 상기 게이트 전극(150)을 마스크로 하여 소정의 불순물을 주입하여 상기 활성층(125)에 소오스/드레인 영역(125S, 125D)을 형성한다. 이때, 상기 소오스/드레인 영역(125S, 125D) 사이의 영역은 채널 영역(125C)으로 작용한다. After the gate electrode 150 is formed, source / drain regions 125S and 125D are formed in the active layer 125 by implanting predetermined impurities using the gate electrode 150 as a mask. In this case, a region between the source / drain regions 125S and 125D serves as a channel region 125C.

상기 소오스/드레인 영역(125S, 125D)을 형성한 후, 상기 게이트 전극(150)을 구비하는 상기 절연 기판(100) 전면에 상기 소오스/드레인 영역(125S, 125D)의 일부를 노출시키는 콘택 홀(161, 165)을 구비하는 층간 절연막(160)을 형성한다. After forming the source / drain regions 125S and 125D, a contact hole exposing a portion of the source / drain regions 125S and 125D on the entire surface of the insulating substrate 100 including the gate electrode 150 ( An interlayer insulating layer 160 having 161 and 165 is formed.

상기 층간 절연막(160)을 형성한 후, 상기 콘택 홀(161, 165)을 통하여 상기 소오스/드레인 영역(125S, 125D)과 전기적으로 연결되는 소오스/드레인 전극(171, 175)을 형성하여 유기 전계 발광 표시 장치용 박막 트랜지스터를 형성한다. After forming the interlayer insulating layer 160, source / drain electrodes 171 and 175 electrically connected to the source / drain regions 125S and 125D are formed through the contact holes 161 and 165 to form an organic electric field. A thin film transistor for a light emitting display device is formed.

그러나, 상기한 바와 같은 공정을 통하여 형성된 유기 전계 발광 표시 장치 용 박막 트랜지스터는 오프 전류가 큰 문제점이 있다. 특히, 상기 유기 전계 발광 표시 장치의 스위칭 박막 트랜지스터의 경우 약 5e-12A/㎛이하의 오프 전류(Ioff) 특성이 요구되지만, 상기한 바와 같이 MIC 결정화를 통하여 형성된 박막 트랜지스터는 온 전류(Ion) 특성은 양호한 반면, 오프 전류 특성이 상대적으로 높아 유기 전계 발광 표시 장치에서 요구되는 박막 트랜지스터의 특성을 만족시키지 못하는 문제점이 있다. However, a thin film transistor for an organic light emitting display device formed through the above process has a large off current. In particular, in the switching thin film transistor of the organic light emitting display device, an off current (Ioff) characteristic of about 5e-12A / µm or less is required, but as described above, the thin film transistor formed through MIC crystallization has an on current (Ion) characteristic. In contrast to the above, the off current characteristic is relatively high, which may not satisfy the characteristics of the thin film transistor required in the organic light emitting display device.

한편, 국내 공개 특허 2003-0037876에서는 비정질 실리콘으로 이루어지는 활성층 상에 형성된 층간 절연막의 콘택 홀을 형성한 후에, 결정화 유도 금속을 증착하여 결정화 공정을 수행하는 MILC 결정화 방법을 통하여 형성되는 박막 트랜지스터를 개시하고 있다. On the other hand, Korean Patent Laid-Open Publication No. 2003-0037876 discloses a thin film transistor formed through a MILC crystallization method of forming a contact hole of an interlayer insulating film formed on an active layer made of amorphous silicon and depositing a crystallization inducing metal to perform a crystallization process. have.

그러나, 상기 특허에서와 같이 MILC 결정화를 이용하여 형성된 박막 트랜지스터는 도 2에 도시된 바와 같이, 콘택 홀의 얼라인 불량이 발생하는 문제점이 있다. 이는 상기 결정화 유도 금속의 제거 시에 결정화 유도 금속과 층간 절연막의 불균일 식각 및 결정화시의 열로 인한 기판의 변형으로 인하여 발생하는 것이다. However, the thin film transistor formed using MILC crystallization as in the above patent has a problem in that alignment defects of contact holes occur as shown in FIG. 2. This is caused by the non-uniform etching of the crystallization-inducing metal and the interlayer insulating film upon removal of the crystallization-inducing metal and deformation of the substrate due to heat during crystallization.

상기한 바와 같은 문제점은 기판의 크기가 대형화되는 현재의 추세에 있어서 상기한 콘택 홀의 얼라인 불량은 더욱 큰 문제점으로 부각되고 있다. As described above, in the current trend of increasing the size of the substrate, the above-described poor alignment of the contact hole is becoming a bigger problem.

본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 금속 유도 결정화 방법을 이용하여 유기 전계 발광 표시 장치에서 요구되는 전기적 특성을 만족하는 유기 전계 발광 표시 장치용 박막 트랜지스터 및 이의 제조방법, 그를 사용하는 유기 전계 발광 표시 장치를 제공하는 데에 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and the present invention provides a thin film transistor for an organic light emitting display device and an organic light emitting display device satisfying electrical characteristics required by an organic light emitting display device using a metal induction crystallization method. It is an object of the present invention to provide a manufacturing method and an organic electroluminescent display device using the same.

상기한 목적을 달성하기 위한 본 발명은 구동 박막 트랜지스터 영역과 스위칭 박막 트랜지스터 영역을 구비한 절연 기판; 상기 절연 기판 각각의 영역 상에 위치하며, 소오스/드레인 영역 및 채널 영역을 구비하는 MIC 다결정 실리콘으로 이루어진 활성층; 상기 활성층 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 직접 접촉하는 소오스/드레인 전극을 구비하는 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 포함하며, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 중 적어도 어느 하나의 활성층은 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공하는 것을 특징으로 한다. The present invention for achieving the above object is an insulating substrate having a driving thin film transistor region and a switching thin film transistor region; An active layer made of MIC polycrystalline silicon positioned on each of the insulating substrates and having a source / drain region and a channel region; A gate insulating layer on the active layer; A gate electrode on the gate insulating layer; An interlayer insulating layer on the gate electrode; A driving thin film transistor and a switching thin film transistor disposed on the interlayer insulating layer and having a source / drain electrode in direct contact with the source / drain region, wherein at least one active layer of the driving thin film transistor and the switching thin film transistor includes: A thin film transistor comprising a multichannel region is provided.

상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 P-MOS 박막 트랜지스터 또는 N-MOS 박막 트랜지스터인 것이 바람직하다. The driving thin film transistor and the switching thin film transistor are preferably P-MOS thin film transistors or N-MOS thin film transistors.

또한, 본 발명은 구동 박막 트랜지스터 영역과 스위칭 박막 트랜지스터 영역을 구비한 절연 기판 상에 비정질 실리콘막을 형성하는 단계와; 상기 비정질 실리콘막 상에 결정화 유도 금속막을 형성하는 단계와; 상기 결정화 유도 금속막을 이용하여 상기 비정질 실리콘막을 다결정 실리콘막으로 MIC 결정화하는 단계와; 상기 다결정 실리콘막을 패터닝하여 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터의 활성층을 각각 형성하는 단계와; 게이트 절연막 상에 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터의 활성층에 소정의 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하며, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 영역 중 적어도 어느 하나의 영역의 활성층은 다중 채널 영역을 구비하는 박막 트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다. The present invention also provides a method of forming an amorphous silicon film on an insulating substrate including a driving thin film transistor region and a switching thin film transistor region; Forming a crystallization inducing metal film on the amorphous silicon film; MIC crystallizing the amorphous silicon film into a polycrystalline silicon film by using the crystallization inducing metal film; Patterning the polycrystalline silicon film to form active layers of a driving thin film transistor and a switching thin film transistor, respectively; Forming a gate electrode of the driving thin film transistor and the switching thin film transistor on the gate insulating film; Forming a source / drain region by implanting predetermined impurities into the active layers of the driving thin film transistor and the switching thin film transistor, wherein an active layer of at least one of the driving thin film transistor and the switching thin film transistor region is a multi-channel region It is characterized by providing a method for manufacturing a thin film transistor having a.

상기 불순물은 P-타입 불순물 또는 N-타입 불순물인 것이 바람직하다. Preferably, the impurities are P-type impurities or N-type impurities.

상기 결정화 유도 금속막은 NI, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, Pt, 및 이들의 합금 중 어느 하나로 이루어지는 것이 바람직하다. The crystallization induction metal film is preferably made of any one of NI, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, Pt, and alloys thereof.

또한, 본 발명은 상기한 TFT 패널의 구동 박막 트랜지스터와 전기적으로 연결되는 화소 전극과; 상기 화소 전극 상에 형성된 유기 발광층과; 상기 유기 발광층 상에 형성된 상부 전극을 포함하는 유기 전계 발광 표시 장치를 제공하는 것을 특징으로 한다. In addition, the present invention includes a pixel electrode electrically connected to the driving thin film transistor of the TFT panel; An organic emission layer formed on the pixel electrode; An organic light emitting display device including an upper electrode formed on the organic light emitting layer is provided.

이하 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다. 본 발명의 바람직한 실시예에서는 액티브 매트릭스 유기 전계 발광 표시 장치(Active Matrix Organic Electro Luminescence Display)의 단위 화소 영역에 스위칭 박막 트랜지스터(Switching TFT) 및 구동 박막 트랜지스터(Driving TFT)를 구비하는 TFT 패널을 이용하여 설명한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. According to an exemplary embodiment of the present invention, a TFT panel including a switching TFT and a driving TFT in a unit pixel area of an active matrix organic electroluminescent display is used. Explain.

도 3a 및 도 3e는 본 발명의 바람직한 실시예에 따른 유기 전계 발광 표시 장치용 TFT 패널 및 그를 사용하는 유기 전계 발광 표시 장치를 설명하기 위한 공정 단면도이다. 3A and 3E are cross-sectional views illustrating a TFT panel for an organic light emitting display device and an organic light emitting display device using the same according to a preferred embodiment of the present invention.

도 3a를 참조하면, 구동 박막 트랜지스터 영역(A) 및 스위칭 박막 트랜지스터 영역(B)을 구비하는 절연 기판(300) 상에 상기 절연 기판(300)으로부터 금속 이온 등의 불순물이 확산되어 박막 트랜지스터의 활성층에 침투되는 것을 방지하기 위한 버퍼층(310, buffer layer; diffusion barrier)을 형성한다. Referring to FIG. 3A, impurities such as metal ions are diffused from the insulating substrate 300 on the insulating substrate 300 including the driving thin film transistor region A and the switching thin film transistor region B, thereby forming an active layer of the thin film transistor. A buffer layer 310 may be formed to prevent penetration into the buffer layer 310.

그런 다음, 상기 버퍼층(310) 상에 비정질 실리콘막(320)을 증착한다. Thereafter, an amorphous silicon film 320 is deposited on the buffer layer 310.

도 3b를 참조하면, 상기 비정질 실리콘막(320) 상에 결정화 유도 금속막(330)을 형성한다. Referring to FIG. 3B, a crystallization induction metal film 330 is formed on the amorphous silicon film 320.

이때, 상기 결정화 유도 금속막(330)은 NI, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, Pt, 및 이들의 합금 중 어느 하나로 이루어지는 것이 바람직하다. At this time, the crystallization induction metal film 330 is made of any one of NI, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, Pt, and alloys thereof desirable.

상기 비정질 실리콘막(320)을 형성한 후, 상기 비정질 실리콘막(320)이 형성된 절연 기판을 로(furnace)에서 열처리하여 상기 비정질 실리콘막(320)을 상기 결정화 유도 금속막(330)에 의하여 결정화하는 MIC(Metal Induced Crystallization) 결정화 공정을 수행하여 다결정 실리콘막(323)을 형성한다. After the amorphous silicon film 320 is formed, the insulating substrate on which the amorphous silicon film 320 is formed is heat-treated in a furnace to crystallize the amorphous silicon film 320 by the crystallization induction metal film 330. The polycrystalline silicon film 323 is formed by performing a metal induced crystallization (MIC) crystallization process.

도 3c를 참조하면, 상기 결정화 유도 금속막(330)을 제거하고, 상기 다결정 실리콘막(323)을 패터닝하여 다결정 실리콘으로 이루어지는 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터의 활성층(325A, 325B)을 형성한다. Referring to FIG. 3C, the crystallization induction metal film 330 is removed and the polycrystalline silicon film 323 is patterned to form active layers 325A and 325B of the switching thin film transistor and the driving thin film transistor made of polycrystalline silicon.

도 3d를 참조하면, 상기 다결정 실리콘의 활성층(325A, 325B)을 구비하는 절연 기판(300) 전면에 게이트 절연막(340)과 게이트 전극 물질을 순차적으로 형성하고, 상기 게이트 전극 물질을 패터닝하여 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터의 게이트 전극(350A, 350B)을 형성한다. Referring to FIG. 3D, a gate insulating film 340 and a gate electrode material are sequentially formed on an entire surface of the insulating substrate 300 including the active layers 325A and 325B of polycrystalline silicon, and the gate electrode material is patterned to form a switching thin film. Gate electrodes 350A and 350B of the transistor and the driving thin film transistor are formed.

이때, 상기 구동 박막 트랜지스터(B) 영역 및 스위칭 박막 트랜지스터(A) 영역 중 적어도 어느 하나의 영역의 게이트 전극은 다중 게이트 전극의 형태로 형성 하는 것이 바람직하다. 이는 MIC 결정화 방법을 이용하여 형성되는 박막 트랜지스터의 활성층에 다중 채널 영역을 형성하여 박막 트랜지스터의 오프 전류(Ioff)가 증가하는 문제점을 해결하기 위한 것이다. In this case, the gate electrode of at least one of the driving thin film transistor (B) region and the switching thin film transistor (A) region is preferably formed in the form of a multi-gate electrode. This is to solve the problem of increasing the off current (Ioff) of the thin film transistor by forming a multi-channel region in the active layer of the thin film transistor formed by the MIC crystallization method.

상기 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터의 게이트 전극(350A, 350B)을 형성한 후, 소정의 불순물을 주입하여 상기 활성층(325A, 325B)에 주입하여, 상기 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터의 활성층(325A, 325B)에 소오스/드레인 영역(325A-S, 325A-D, 325B-S, 325B-D)을 형성한다. 이때, 상기 게이트 전극(350A, 350B) 하부의 불순물이 주입되지 않는 영역은 상기 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터의 채널 영역(325A-C, 325B-C)으로 작용한다. After the gate electrodes 350A and 350B of the switching thin film transistor and the driving thin film transistor are formed, predetermined impurities are injected into the active layers 325A and 325B, and the active layer 325A of the switching thin film transistor and the driving thin film transistor is formed. Source / drain regions 325A-S, 325A-D, 325B-S, and 325B-D. In this case, a region where impurities are not implanted under the gate electrodes 350A and 350B serves as channel regions 325A-C and 325B-C of the switching thin film transistor and the driving thin film transistor.

이때, 상기 불순물의 종류에 따라서, P-MOS 또는 N-MOS 박막 트랜지스터를 형성할 수 있다. 예를 들면, B2H6, B, BH3 등의 P-타입의 불순물을 도핑하는 경우에는 P-MOS 박막 트랜지스터를 형성할 수 있으며, PH3, P, As 등의 N-타입의 불순물을 도핑하는 경우에는 N-MOS 박막 트랜지스터를 형성할 수 있다. In this case, a P-MOS or N-MOS thin film transistor may be formed according to the type of the impurity. For example, when doping P-type impurities such as B2H6, B, BH3, a P-MOS thin film transistor can be formed, and when doping N-type impurities such as PH3, P, As, etc., N -MOS thin film transistors can be formed.

상기 소오스/드레인 영역(325A-S, 325A-D, 325B-S, 325B-D)을 형성한 후, 상기 게이트 전극(350A, 350B)을 구비하는 절연 기판(300) 상에 층간 절연막(360)을 증착하고 패터닝하여, 상기 소오스/드레인 영역(325A-S, 325A-D, 325B-S, 325B-D)의 일부분을 노출시키는 콘택 홀(361A, 365A, 361B, 365B)을 형성한다. After forming the source / drain regions 325A-S, 325A-D, 325B-S, and 325B-D, the interlayer insulating layer 360 is formed on the insulating substrate 300 including the gate electrodes 350A and 350B. Deposition and patterning to form contact holes 361A, 365A, 361B and 365B exposing portions of the source / drain regions 325A-S, 325A-D, 325B-S and 325B-D.

그런 다음, 상기 절연 기판(300) 전면에 소정의 도전 물질을 증착하고 패터닝하여 소오스/드레인 전극(371A, 375A, 371B, 375B)을 형성하여 유기 전계 발광 표시 장치의 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 구비하는 유기 전 계 발광 표시 장치용 TFT 패널을 형성한다. Then, a predetermined conductive material is deposited and patterned on the entire surface of the insulating substrate 300 to form source / drain electrodes 371A, 375A, 371B, and 375B to form driving thin film transistors and switching thin film transistors of the organic light emitting display device. The TFT panel for organic electroluminescent display provided is formed.

상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 형성한 후, 상기 절연 기판(300) 전면에 보호막(380)을 형성한다. 이때, 상기 보호막(380)은 수소를 함유한 무기 절연 물질로 이루어지는 무기 보호막을 구비하는 것이 바람직하다. After forming the driving thin film transistor and the switching thin film transistor, a protective film 380 is formed on the entire surface of the insulating substrate 300. At this time, the protective film 380 is preferably provided with an inorganic protective film made of an inorganic insulating material containing hydrogen.

상기 보호막(380)을 형성한 후, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 구비하는 절연 기판(300)을 로(furnace)에서 열처리하여 박막 트랜지스터의 제조 공정에서 발생할 수 있는 하부 구조의 손상을 완화시키며, 상기 보호막(380)에 함유된 수소를 확산시켜 박막 트랜지스터의 전기적 특성을 향상시킨다. After forming the passivation layer 380, the insulating substrate 300 including the driving thin film transistor and the switching thin film transistor is heat treated in a furnace to mitigate damage to the underlying structure that may occur in the manufacturing process of the thin film transistor. In addition, the hydrogen contained in the passivation layer 380 may be diffused to improve electrical characteristics of the thin film transistor.

도 3e를 참조하면, 상기 열처리 공정 이후에, 상기 보호막(380)을 패터닝하여 상기 구동 박막 트랜지스터의 소오스/드레인 전극(371A, 375A) 중 어느 하나, 예를 들면, 드레인 전극(375A)의 일부분을 노출시키는 비아 홀(385)을 형성한다. Referring to FIG. 3E, after the heat treatment process, one of the source / drain electrodes 371A and 375A of the driving thin film transistor may be patterned to pattern a portion of the drain electrode 375A. A via hole 385 is formed to expose.

상기 비아 홀(385)을 형성한 후, 상기 비아 홀(385)을 통하여 상기 드레인 전극(375A)과 전기적으로 연결되는 유기 발광 소자(390)를 형성하여, 액티브 매트릭스 유기 전계 발광 표시 장치를 형성한다. After the via hole 385 is formed, an organic light emitting element 390 electrically connected to the drain electrode 375A is formed through the via hole 385 to form an active matrix organic light emitting display device. .

이때, 상기 유기 발광 소자(390)는 상기 비아 홀(385)을 통하여 상기 드레인 전극(375A)과 전기적으로 연결되는 하부 전극(391), 상기 하부 전극(391)의 일부분을 노출시키는 개구부가 형성된 화소 정의막(392), 상기 화소 정의막(392)의 개구부 상에 형성된 유기 발광층(393), 상기 절연 기판(300) 전면에 형성된 상부 전극(394)으로 이루어진다. In this case, the organic light emitting element 390 includes a lower electrode 391 electrically connected to the drain electrode 375A through the via hole 385 and an opening through which a portion of the lower electrode 391 is exposed. The organic light emitting layer 393 includes an organic emission layer 393 formed on an opening of the pixel defining layer 392, and an upper electrode 394 formed on the entire surface of the insulating substrate 300.

이때, 상기 유기 발광층(393)은 그 기능에 따라 여러 층으로 구성될 수 있으 며, 일반적으로 발광층(Emitting layer)을 포함하여 정공 주입층(HIL), 정공 전달층(HTL), 정공 저지층(HBL), 전자 수송층(ETL), 전자 주입층(EIL) 중 적어도 하나 이상의 층을 포함하는 다층구조로 이루어진다. In this case, the organic light emitting layer 393 may be composed of several layers according to its function, and generally includes an emission layer, a hole injection layer (HIL), a hole transport layer (HTL), and a hole blocking layer ( HBL), an electron transport layer (ETL), and an electron injection layer (EIL) have a multilayer structure including at least one layer.

상기한 바와 같은 유기 전계 발광 표시 장치용 박막 트랜지스터는 MIC 결정화 방법을 이용하여 2개의 채널 영역을 구비하는 활성층을 구비하도록 형성되어 MIC 결정화 방법을 이용하여 형성되는 박막 트랜지스터의 오프 전류 특성을 개선할 수 있다. 특히, 유기 전계 발광 표시 장치에서 요구하는 5e-12A/㎛ 이하의 오프 전류 특성을 충족시킬 수 있다. As described above, the thin film transistor for an organic light emitting display device may be formed to have an active layer having two channel regions using a MIC crystallization method, thereby improving off current characteristics of the thin film transistor formed using a MIC crystallization method. have. In particular, it is possible to satisfy the off current characteristic of 5e-12A / µm or less required by the organic light emitting display device.

또한, 상기한 바와 같은 유기 전계 발광 표시 장치용 박막 트랜지스터는 비정질 실리콘막(320)을 증착하고, 상기 비정질 실리콘막(320) 상에 결정화 유도 금속막(330)을 증착한 후, 비정질 실리콘을 결정화하고 상기 결정화 유도 금속막(330)을 제거하는 MIC 결정화 공정을 이용함으로써, 도 4에서와 같이, 콘택 홀을 통하여 결정화 유도 금속을 증착하고 결정화한 후 결정화 유도 금속을 제거하는 공정에서 결정화 유도 금속과 층간 절연막의 불균일 식각 및 기판의 변형으로 인하여 발생할 수 있는 콘택 홀의 얼라인 불량을 방지할 수 있다. In addition, the thin film transistor for an organic light emitting display device as described above deposits an amorphous silicon film 320, deposits a crystallization induction metal film 330 on the amorphous silicon film 320, and then crystallizes amorphous silicon. And by using the MIC crystallization process to remove the crystallization induction metal film 330, as shown in Figure 4, the crystallization induction metal in the process of depositing and crystallizing the crystallization induction metal through the contact hole and removing the crystallization induction metal and Alignment defects of contact holes, which may occur due to uneven etching of the interlayer insulating layer and deformation of the substrate, may be prevented.

상기한 바와 같이 본 발명에 따르면, 본 발명은 MIC 결정화 방법을 이용하여 2개 이상의 채널 영역을 구비하는 활성층으로 이루어진 박막 트랜지스터를 형성함으로써, 오프 전류 특성이 향상된 유기 전계 발광 표시 장치용 TFT 패널 및 그를 이용하는 유기 전계 발광 표시 장치를 제공할 수 있다. As described above, according to the present invention, a TFT panel for an organic light emitting display device having improved off current characteristics by forming a thin film transistor including an active layer having two or more channel regions by using a MIC crystallization method and the same An organic electroluminescent display device to be used can be provided.                     

또한, MIC 결정화 방법을 이용하여 박막 트랜지스터를 형성함으로써, MILC 결정화 방법을 이용하여 박막 트랜지스터를 형성하는 공정에서 발생할 수 있는 콘택 홀의 얼라인 불량을 방지하는 유기 전계 발광 표시 장치용 TFT 패널 및 그를 이용하는 유기 전계 발광 표시 장치를 제공할 수 있다. In addition, by forming a thin film transistor using a MIC crystallization method, a TFT panel for an organic light emitting display device which prevents misalignment of contact holes that may occur in a process of forming a thin film transistor using a MILC crystallization method and an organic material using the same An electroluminescent display can be provided.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (13)

구동 박막 트랜지스터 영역과 스위칭 박막 트랜지스터 영역을 구비한 절연 기판; An insulating substrate having a driving thin film transistor region and a switching thin film transistor region; 상기 절연 기판 각각의 영역 상에 위치하며, 소오스/드레인 영역 및 채널 영역을 구비하는 MIC 다결정 실리콘으로 이루어진 활성층;An active layer made of MIC polycrystalline silicon positioned on each of the insulating substrates and having a source / drain region and a channel region; 상기 활성층 상에 위치하는 게이트 절연막;A gate insulating layer on the active layer; 상기 게이트 절연막 상에 위치하는 게이트 전극;A gate electrode on the gate insulating layer; 상기 게이트 전극 상에 위치하는 층간 절연막;An interlayer insulating layer on the gate electrode; 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 직접 접촉하는 소오스/드레인 전극을 구비하는 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 포함하며,A driving thin film transistor and a switching thin film transistor on the interlayer insulating layer, the driving thin film transistor having a source / drain electrode in direct contact with the source / drain region; 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 중 적어도 어느 하나의 활성층은 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터. And at least one active layer of the driving thin film transistor and the switching thin film transistor has a multi-channel region. 제 1항에 있어서, The method of claim 1, 상기 구동 박막 트랜지스터의 활성층이 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터. And the active layer of the driving thin film transistor has a multi-channel region. 제 1항에 있어서, The method of claim 1, 상기 스위칭 박막 트랜지스터의 활성층이 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터. And the active layer of the switching thin film transistor has a multi-channel region. 제 1항에 있어서, The method of claim 1, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 P-MOS 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터. And the driving thin film transistor and the switching thin film transistor are P-MOS thin film transistors. 제 1항에 있어서, The method of claim 1, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 N-MOS 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터. And the driving thin film transistor and the switching thin film transistor are N-MOS thin film transistors. 구동 박막 트랜지스터 영역과 스위칭 박막 트랜지스터 영역을 구비한 절연 기판 상에 비정질 실리콘막을 형성하는 단계와; Forming an amorphous silicon film on an insulating substrate having a driving thin film transistor region and a switching thin film transistor region; 상기 비정질 실리콘막 상에 결정화 유도 금속막을 형성하는 단계와; Forming a crystallization inducing metal film on the amorphous silicon film; 상기 결정화 유도 금속막을 이용하여 상기 비정질 실리콘막을 다결정 실리콘막으로 MIC 결정화하는 단계와; MIC crystallizing the amorphous silicon film into a polycrystalline silicon film by using the crystallization inducing metal film; 상기 다결정 실리콘막을 패터닝하여 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터의 활성층을 각각 형성하는 단계와; Patterning the polycrystalline silicon film to form active layers of a driving thin film transistor and a switching thin film transistor, respectively; 게이트 절연막 상에 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터의 게이트 전극을 형성하는 단계와; Forming a gate electrode of the driving thin film transistor and the switching thin film transistor on the gate insulating film; 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터의 활성층에 소정의 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하며, Implanting a predetermined impurity into an active layer of the driving thin film transistor and the switching thin film transistor to form a source / drain region, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터 영역 중 적어도 어느 하나의 영역의 활성층은 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜 지스터의 제조 방법. And an active layer of at least one of the driving thin film transistor and the switching thin film transistor region comprises a multi-channel region. 제 6항에 있어서, The method of claim 6, 상기 구동 박막 트랜지스터 영역의 활성층이 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. And the active layer of the driving thin film transistor region comprises a multi-channel region. 제 6항에 있어서, The method of claim 6, 상기 스위칭 박막 트랜지스터의 활성층이 다중 채널 영역을 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. And the active layer of the switching thin film transistor has a multi-channel region. 제 6항에 있어서, The method of claim 6, 상기 불순물은 P-타입 불순물인 것을 특징으로 하는 박막 트랜지스터의 제조 방법. And the impurity is a P-type impurity. 제 6항에 있어서, The method of claim 6, 상기 불순물은 N-타입 불순물인 것을 특징으로 하는 박막 트랜지스터의 제조 방법. And the impurity is an N-type impurity. 제 6항에 있어서, The method of claim 6, 상기 결정화 유도 금속막은 NI, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, Pt, 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. The crystallization induction metal film is made of any one of NI, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, Pt, and alloys thereof. Manufacturing method. 제 1항 내지 제 5항 중 어느 한 항의 구동 박막 트랜지스터와 전기적으로 연결되는 화소 전극과; A pixel electrode electrically connected to the driving thin film transistor of any one of claims 1 to 5; 상기 화소 전극 상에 형성된 유기 발광층과; An organic emission layer formed on the pixel electrode; 상기 유기 발광층 상에 형성된 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치. And an upper electrode formed on the organic light emitting layer. 제 6항 내지 제 11항 중 어느 한 항의 방법에 의해 제조된 구동 박막 트랜지스터와 전기적으로 연결되는 화소 전극과; A pixel electrode electrically connected to the driving thin film transistor manufactured by the method of any one of claims 6 to 11; 상기 화소 전극 상에 형성된 유기 발광층과; An organic emission layer formed on the pixel electrode; 상기 유기 발광층 상에 형성된 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.And an upper electrode formed on the organic light emitting layer.
KR1020040023898A 2004-04-07 2004-04-07 TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same KR100656491B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040023898A KR100656491B1 (en) 2004-04-07 2004-04-07 TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040023898A KR100656491B1 (en) 2004-04-07 2004-04-07 TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same

Publications (2)

Publication Number Publication Date
KR20050099025A KR20050099025A (en) 2005-10-13
KR100656491B1 true KR100656491B1 (en) 2006-12-11

Family

ID=37278239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023898A KR100656491B1 (en) 2004-04-07 2004-04-07 TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same

Country Status (1)

Country Link
KR (1) KR100656491B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138869B1 (en) * 2006-12-22 2012-05-14 삼성전자주식회사 Method of manufacturing driving-device for unit pixel of organic light emitting display

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101225347B1 (en) * 2005-12-30 2013-01-23 엘지디스플레이 주식회사 Fabrication method of poly-silicon layer and fabrication method of Thin Film Transistor and organic electroluminescence display device using it
KR100795810B1 (en) * 2006-10-16 2008-01-21 삼성에스디아이 주식회사 Switching element with reduced leakage current, organic light emitting display device comprising the switching element, and pixel circuit thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037876A (en) * 2001-11-06 2003-05-16 피티플러스(주) A Crystalline Silicon Thin Film Transistor Panel for OELD and a Fabrication Method Thereof
KR20030038835A (en) * 2001-11-06 2003-05-17 피티플러스(주) A Crystalline Silicon Thin Film Transistor Panel for LCD and Fabrication Method Thereof
KR20040000542A (en) * 2002-06-21 2004-01-07 삼성에스디아이 주식회사 Method for fabricating flat panel display using MILC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037876A (en) * 2001-11-06 2003-05-16 피티플러스(주) A Crystalline Silicon Thin Film Transistor Panel for OELD and a Fabrication Method Thereof
KR20030038835A (en) * 2001-11-06 2003-05-17 피티플러스(주) A Crystalline Silicon Thin Film Transistor Panel for LCD and Fabrication Method Thereof
KR20040000542A (en) * 2002-06-21 2004-01-07 삼성에스디아이 주식회사 Method for fabricating flat panel display using MILC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138869B1 (en) * 2006-12-22 2012-05-14 삼성전자주식회사 Method of manufacturing driving-device for unit pixel of organic light emitting display

Also Published As

Publication number Publication date
KR20050099025A (en) 2005-10-13

Similar Documents

Publication Publication Date Title
US10147774B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method
US7709840B2 (en) Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
US8253141B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US8815663B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
JP6503459B2 (en) Semiconductor device and method of manufacturing the same
US8318523B2 (en) Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
US20070252207A1 (en) Thin film transistor and method of fabricating the same
US8796122B2 (en) Method of fabricating display device having a pixel region and a circuit region over the same substrate
KR100307457B1 (en) Method for manufacturing Thin Film Transistor
JP3748827B2 (en) Organic EL display device manufacturing method
KR100776362B1 (en) Method for Crystallizing Amorphous Silicon Film and Method for Manufacturing Polycrystalline Silicon Thin Film Transistor Using the Same
KR100656491B1 (en) TFT of Organic Electro Luminescence Display and Method For Fabricating Of The Same, Organic Electro Luminescence Display using the same
US7189995B2 (en) Organic electroluminescence display device and method for fabricating the same
KR100965980B1 (en) Polycrystalline silicon thin film transistor using milc and method for fabricating the same
CN100388507C (en) Thin film transistor, method of fabricating the same, and flat panel display using thin film transistor
KR100934328B1 (en) Polycrystalline silicon thin film transistor having a lower gate and manufacturing method thereof
KR20100008210A (en) Poly-si thin film transistor and method of manufacturing the same
JP2004056025A (en) Thin-film transistor, and manufacturing method thereof
KR100700008B1 (en) Thin film transistor and method for fabricating the same
KR100700496B1 (en) Thin Film Transistor And Organic Electroluminescence Display Device Using The Same
KR100590250B1 (en) TFT and method of fabricating the same and flat panel display using said TFT

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9