KR100653476B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100653476B1 KR100653476B1 KR1020050002062A KR20050002062A KR100653476B1 KR 100653476 B1 KR100653476 B1 KR 100653476B1 KR 1020050002062 A KR1020050002062 A KR 1020050002062A KR 20050002062 A KR20050002062 A KR 20050002062A KR 100653476 B1 KR100653476 B1 KR 100653476B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- pixel
- display area
- width
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 15
- 230000009467 reduction Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Abstract
본 발명은 최외각 화소 라인에서 빛샘 발생이 방지되도록 한 액정표시장치를 개시한다. 개시된 본 발명의 액정표시장치는, 표시영역과 상기 표시영역 외각의 비표시영역으로 구분되고, 상기 표시영역에는 교차 배열된 다수개의 게이트라인과 데이터라인에 의해 정의되는 각 화소에 게이트전극 및 소오스/드레인전극을 포함하는 박막트랜지스터가 구비되면서 각 화소 라인에 대응해서 적색, 녹색 및 청색의 컬러필터가 순차로 반복 배열되어 색 화소 라인을 구성한 액정표시장치에 있어서, 상기 표시영역의 좌측 최외각에 배치된 적색 화소 라인과 우측 최외각에 배치된 청색 화소 라인이 내측의 다른 화소 라인들 보다 색 시인성이 낮아지도록 상기 좌우측 최외각 화소 라인에 구비되는 박막트랜지스터는 그의 폭/길이(W/L)의 값이 내측 화소 라인에 구비되는 박막트랜지스터의 폭/길이(W/L)의 값 보다 감소되도록 설계된 것을 특징으로 한다. The present invention discloses a liquid crystal display device in which light leakage is prevented in the outermost pixel line. The disclosed liquid crystal display device is divided into a display area and a non-display area outside of the display area, wherein the display area includes a gate electrode and a source / source for each pixel defined by a plurality of gate lines and data lines intersected with each other. In a liquid crystal display device having a thin film transistor including a drain electrode and having red, green, and blue color filters sequentially arranged in correspondence with each pixel line to form a color pixel line, the liquid crystal display device is disposed at an outermost left side of the display area. The thin film transistor provided in the left and right outermost pixel lines has a width / length (W / L) value such that the red pixel line and the blue pixel line disposed at the right outermost portion have lower color visibility than the other inner pixel lines. It is characterized in that it is designed to reduce than the value of the width / length (W / L) of the thin film transistor provided in the inner pixel line.
Description
도 1은 종래의 액정표시장치를 설명하기 위한 도면.1 is a view for explaining a conventional liquid crystal display device.
도 2는 종래 액정표시장치에서의 최외각 화소 라인에서의 빛샘 불량을 설명하기 위한 도면. 2 is a view for explaining a light leakage defect in an outermost pixel line in a conventional liquid crystal display device.
도 3a 및 도 3b는 종래 최외각 화소 라인에서의 빛샘 불량 방지 구조를 설명하기 위한 도면. 3A and 3B are diagrams for explaining a light leakage failure prevention structure in a conventional outermost pixel line.
도 4a 및 도 4b는 본 발명에 따른 액정표시장치의 표시영역 내측 화소 라인 및 최외각 화소 라인에서의 박막트랜지스터를 설명하기 위한 도시한 도면.4A and 4B illustrate thin film transistors in a pixel line and an outermost pixel line in a display area of a liquid crystal display according to the present invention.
도 5a 내지 도 5d는 본 발명에 따른 액정표시장치의 최외각 화소 라인에서의 박막트랜지스터 구성방법을 설명하기 위한 도면. 5A to 5D are views for explaining a method of forming a thin film transistor in an outermost pixel line of a liquid crystal display according to the present invention.
도 6은 도 4a 및 도 4b의 박막트랜지스터로 동작할 때 출력되는 온-전류를 도시한 그래프.6 is a graph showing on-current output when operating with the thin film transistors of FIGS. 4A and 4B.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
42 : 게이트 라인 43 : 데이터 라인42: gate line 43: data line
44a,44b : 소오스전극 45a,45b : 드레인전극44a, 44b:
46 : 화소전극 60a : 보통 박막트랜지스터46:
60b ; 최외각 박막트랜지스터 60b; Outermost thin film transistor
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 표시영역 좌우측 최외각 화소 라인에서의 빛샘 발생이 방지되도록 한 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which light leakage is prevented in the left and right outermost pixel lines of the display area.
액정표시장치(Liquid Crystal Display)는 화상표시기구의 하나로, 대표적 화상표시기구인 CRT(Cathode Ray Tube)에 비해 경량, 박형 및 저소비전력을 실현할 수 있는 장점이 있다. Liquid crystal display (Liquid Crystal Display) is one of the image display mechanism, there is an advantage that can realize a lightweight, thin and low power consumption compared to the typical image display mechanism CRT (Cathode Ray Tube).
특히, 각 화소가 박막트랜지스터에 의해 개별 구동되는 박막트랜지스터 액정표시장치에 대한 많은 연구/개발이 이루어져 표시성능의 현저한 향상이 이루어졌음이 주지의 사실이며, 그래서, 이러한 박막트랜지스터 액정표시장치는 현재 노트북 PC 및 모니터 시장에서 크게 각광 받고 있고, 향후 TV 시장도 잠식할 것으로 예상되고 있다.In particular, it is well known that a lot of research / development has been made on the thin film transistor liquid crystal display device in which each pixel is individually driven by the thin film transistor, and thus the display performance has been remarkably improved. The PC and monitor market is in the spotlight, and the TV market is expected to erode in the future.
도 1은 종래의 액정표시장치를 설명하기 위한 평면도로서, 액정표시장치(10)는 화상을 표시하는 표시영역(A)과 상기 표시영역(A) 외각의 비표시영역(B)으로 구분되며, 상기 표시영역(A)에는 게이트라인(2), 데이터라인(3), 박막트랜지스터(도시안됨), 화소전극를 포함한 화소 어레이가 설계됨과 아울러 적색, 녹색 및 청색의 컬러필터가 설계된다. 1 is a plan view illustrating a conventional liquid crystal display device. The liquid
도 1에서, 도면부호 3a는 더미 데이터 라인, 5는 적색 화소 라인, 6은 녹색 화소 라인, 7은 청색 화소 라인, 그리고, 8은 더미 화소 라인을 각각 나타낸다. In Fig. 1, reference numeral 3a denotes a dummy data line, 5 denotes a red pixel line, 6 denotes a green pixel line, 7 denotes a blue pixel line, and 8 denotes a dummy pixel line.
그런데, 전술한 종래의 액정표시장치는, 도 2에 도시된 바와 같이, 표시영역(A)의 좌우측 최외각의 적색 화소 라인(5a) 및 청색 화소 라인(7a)이 표시영역 내측의 다른 색 화소 라인들 보다 더 밝게 보이는 빛샘 불량이 발생된다. However, in the above-described conventional liquid crystal display device, as illustrated in FIG. 2, the left and right outermost
도 2에서, 미설명된 도면부호 11은 블랙매트릭스를 나타낸다. In FIG. 2,
이와같이 최외각 화소 라인에서 빛샘이 발생되는 이유로는 다음의 두 가지 이론이 있다. 첫째 이론은 액정표시장치의 표시영역이 적색 화소 라인으로 시작하여 청색 화소 라인으로 끝나는 것과 관련해서 좌우측 최외각 화소 라인들의 시인성이 두드러 진다는 것이다. 둘째 이론은, 청색 화소 라인의 빛샘에 대한 것으로, 횡전계 모드에서 더미 화소 라인의 데이터 라인의 영향에 의해 전하의 충방전에 영향이 미쳐 상기 최외각 청색 화소 라인이 표시영역내의 다른 화소 라인들 보다 더 밝게 보이는 빛샘이 발생한다는 것이다. There are two theories as to why light leakage occurs in the outermost pixel line. The first theory is that the visibility of the left and right outermost pixel lines is prominent in relation to the display area of the liquid crystal display device starting with a red pixel line and ending with a blue pixel line. The second theory is about the light leakage of the blue pixel line. In the transverse electric field mode, the charge and discharge of the charge is influenced by the influence of the data line of the dummy pixel line, so that the outermost blue pixel line is larger than other pixel lines in the display area. The light leaks appear brighter.
한편, 이러한 표시영역 최외각 화소 라인에서의 빛샘 발생을 억제시키기 위해, 종래에는 표시영역 외각의 블랙매트릭스를 확장시켜 주는 방법이 제안되었다. 도 3a 및 도 3b에서와 같이 최외각 화소 라인에서의 화소영역들 각각에서 개구부를 감소시켜 시인성을 감소시키는 방법이 대한민국 특허출원 10-2002-0062783호로 출원되었으며, 또한, 도시하지는 않았으나 표시영역의 n-1 데이터 라인과 더미 데이터 라인을 쇼팅시켜 원치않는 이온의 누적 충전을 방지하는 방법이 대한민국 특허출원 10-2002-0087872호로 출원되었다. On the other hand, in order to suppress the generation of light leakage in the outermost pixel line of the display area, a method of extending the black matrix outside the display area has been conventionally proposed. As shown in FIGS. 3A and 3B, a method of reducing visibility by reducing openings in each of the pixel regions in the outermost pixel line has been filed with Korean Patent Application No. 10-2002-0062783, and although not shown, n A method for preventing cumulative charging of unwanted ions by shorting a -1 data line and a dummy data line has been filed in Korean Patent Application No. 10-2002-0087872.
도 3a 및 도 3b에서, 도면부호 11은 블랙매트릭스, 15a는 Y축 방향으로 개구부를 줄인 최외각 적색 화소 도트, 15b는 X축 방향으로 개구부를 줄인 최외각 적색 화소 도트, 17a는 Y축 방향으로 개구부를 줄인 최외각 청색 화소 도트, 그리고, 17b는 X측 방향으로 개구부를 줄인 최외각 청색 화소 도트를 각각 나타낸다. 3A and 3B,
그러나, 상기한 방법들 모두는 최외각 화소 라인에서의 빛샘은 억제시킬 수 있을지 몰라도, 도 3a 및 도 3b에 도시된 방법은 표시영역 외각부의 개구부가 감소된다는 문제가 있고, 데이터 라인 쇼팅법은 데이터 신호 전류의 분산에 따라 회로 구동시에 또 다른 불량이 유발할 수 있다는 문제가 있다. However, all of the above methods may suppress light leakage in the outermost pixel line, but the method shown in FIGS. 3A and 3B has a problem in that the opening of the outer portion of the display area is reduced, and the data line shorting method uses data. There is a problem that another failure may occur when driving a circuit according to the dispersion of the signal current.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 외각부의 개구부 감소 및 구동시의 불량 발생없이 최외각 라인에서의 빛샘이 방지되도록 한 액정표시장치를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device which prevents light leakage in the outermost line without reducing the opening of the outer portion and generating a defect in driving. .
상기한 목적을 달성하기 위하여, 본 발명은, 표시영역과 상기 표시영역 외각의 비표시영역으로 구분되고, 상기 표시영역에는 교차 배열된 다수개의 게이트라인과 데이터라인에 의해 정의되는 각 화소에 게이트전극 및 소오스/드레인전극을 포함하는 박막트랜지스터가 구비되면서 각 화소 라인에 대응해서 적색, 녹색 및 청색의 컬러필터가 순차로 반복 배열되어 색 화소 라인을 구성한 액정표시장치에 있어서, 상기 표시영역의 좌측 최외각에 배치된 적색 화소 라인과 우측 최외각에 배치된 청색 화소 라인이 내측의 다른 화소 라인들 보다 색 시인성이 낮아지도록 상기 좌우측 최외각 화소 라인에 구비되는 박막트랜지스터는 그의 폭/길이(W/L)의 값이 내측 화소 라인에 구비되는 박막트랜지스터의 폭/길이(W/L)의 값 보다 감소되도록 설계된 것을 특징으로 하는 액정표시장치를 제공한다. In order to achieve the above object, the present invention is divided into a display area and a non-display area outside the display area, wherein the display area includes a gate electrode at each pixel defined by a plurality of gate lines and data lines intersected with each other. And a thin film transistor including a source / drain electrode and a plurality of red, green, and blue color filters sequentially arranged in sequence to correspond to each pixel line to form a color pixel line. The thin film transistors disposed on the left and right outermost pixel lines have a width / length (W / L) such that the red pixel lines disposed on the outer shell and the blue pixel lines disposed on the right outermost are lower in color visibility than the other inner pixel lines. ) Is designed to reduce the value of the width / length (W / L) of the thin film transistor provided in the inner pixel line. A liquid crystal display device is provided.
여기서, 상기 박막트랜지스터 폭은 소오스/드레인전극의 폭에 대응하는 폭이고, 상기 박막트랜지스터의 길이는 소오스전극과 드레인전극간 채널 길이에 대응하는 길이이다. The thin film transistor width is a width corresponding to the width of the source / drain electrodes, and the length of the thin film transistor is a length corresponding to the channel length between the source electrode and the drain electrode.
그리고, 상기 폭/길이(W/L) 값의 감소는 박막트랜지스터의 폭을 줄이는 방법, 박막트랜지스터의 길이를 증가시키는 방법, 또는, 박막트랜지스터의 폭을 줄임과 아울러 길이를 증가시키는 방법 중에서 어느 하나를 적용해서 감소시킨다. In addition, the reduction of the width / length (W / L) value may be any one of a method of reducing the width of a thin film transistor, a method of increasing the length of a thin film transistor, or a method of reducing the width of a thin film transistor and increasing its length. Reduce by applying
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 첫번째 데이터 라인과 마지막 번째 데이터 라인을 포함한 최외각 화소 라인에서 박막트랜지스터의 폭(W)과 길이(L)의 W/L 값을 표시영역 내측의 다른 화소 라인들에서의 W/L 값과 상이하도록 설계하며, 이를 통해, 개구부의 감소 및 데이터 신호의 불량 발생없이 최외각 화소 라인에서의 빛샘을 방지한다. 즉, 본 발명은 최외각 화소 라인에서의 박막트랜지스터의 폭/길이(W/L)의 값을 변경하여 박막트랜지스터 동작시의 온-전류(On-curent)를 조절함으로써 상기 최외각 화소 라인에서의 빛샘 발생을 억제시킨다. First, the technical principle of the present invention will be described. According to the present invention, the W / L values of the width W and the length L of the thin film transistor in the outermost pixel line including the first data line and the last data line are displayed inside the display area. It is designed to be different from the W / L value in other pixel lines of, thereby preventing light leakage in the outermost pixel line without reducing the aperture and generating a bad data signal. That is, the present invention changes the width / length (W / L) of the thin film transistor in the outermost pixel line and adjusts the on-current during the thin film transistor operation to adjust the on-current in the outermost pixel line. Suppresses light leakage.
자세하게, 도 4a 및 도 4b는 발명에 따른 액정표시장치의 표시영역 내측 화소 라인 및 최외각 화소 라인에서의 박막트랜지스터를 도시한 도면으로서, 이를 설명하면 다음과 같다. In detail, FIGS. 4A and 4B illustrate thin film transistors in an inner pixel line and an outermost pixel line of a display area of a liquid crystal display according to the present invention.
최외각 화소 라인에서의 빛샘은 데이터 1 및 n번째에 해당하는 화소에서 발생하는데, 본 발명은 데이터 1 및 n번째의 박막트랜지스터를 표시영역 내부의 다른 박막트랜지스터와 W/L 값이 서로 다르게, 보다 정확하게는, 감소된 값을 갖도록 설계한다. The light leakage in the outermost pixel line is generated in the pixels corresponding to the first and nth data, and the present invention provides the thin film transistors of the first and nth data with different W / L values from the other thin film transistors in the display area. To be precise, it is designed to have a reduced value.
보다 구체적으로, 표시영역내에 배치되는 보통의 박막트랜지스터를 도 4a에 도시된 바와 같은 형태로 구성한다면, 최외각 화소 라인에서의 박막트랜지스터는, 도 4b에 도시된 바와 같이, 폭(W)은 줄이고 길이(L)는 증가시킨 형태로 구성한다. 다시말해, 보통 박막트랜지스터의 소오스전극(44a) 및 드레인전극(45a)과 비교해서 최외각 화소 라인에 배치되는 박막트랜지스터에서의 소오스전극(44b)과 드레인전극(45b)은 그 폭(W)을 줄이고, 소오스전극(44b)과 드레인전극(45b)간 거리(L), 즉, 채널 길이는 증가시켜 W/L의 값이 감소되도록 만든다. More specifically, if the ordinary thin film transistor disposed in the display area is configured as shown in Fig. 4A, the thin film transistor in the outermost pixel line is reduced in width W as shown in Fig. 4B. The length L is configured in an increased form. In other words, the
도 4a 및 도 4b에서, 미설명된 도면부호 46은 화소전극을 나타낸다. 4A and 4B,
이때, 도 5a에 도시된 바와 같은 보통 박막트랜지스터에서의 폭/길이(W/L) 값을 낮추기 위해, 도 5b에 도시된 바와 같이 전극 폭(W)은 그대로 유지하면서 채널 길이(L)를 증가시키는 방법, 도 5c에 도시된 바와 같이 채널 길이(L)는 그대로 유지하면서 전극 폭(W)을 감소시키는 방법, 그리고, 도 5d에 도시된 바와 같이, 전극 폭(W)을 줄임과 아울러 채널 길이(L)를 증가시키는 방법 중에서 어느 하나를 적용할 수 있다.At this time, in order to lower the width / length (W / L) value of the ordinary thin film transistor as shown in FIG. 5A, as shown in FIG. 5B, the channel length L is increased while maintaining the electrode width W as it is. A method of reducing the electrode width W while maintaining the channel length L as shown in FIG. 5C, and a channel length while reducing the electrode width W, as shown in FIG. 5D. Any of the methods for increasing (L) may be applied.
도 5a 내지 도 5d에서 도면부호 44a 및 44b는 소오스전극을, 그리고, 45a 및 45b는 드레인전극을 각각 나타낸다. 5A to 5D,
여기서, 상기 전극 폭 및 채널 길이의 인자 값은 박막트랜지스터의 온-전류에 영향을 미치며, 이러한 영향은 다음 식의 박막트랜지스터의 동작에 따른 드레인 전류값을 통해 알 수 있다. Here, the factor values of the electrode width and the channel length affect the on-current of the thin film transistor, and this effect can be seen through the drain current value according to the operation of the thin film transistor of the following equation.
보통(normal) 박막트랜지스터의 동작은 크게 선형영역과 포화영역의 두가지로 구분되며, 상기 선형영역에서의 온-전류 공식은 하기의 식 1과 같고, 포화영역에서의 온-전류 공식은 하기의 식 2와 같다. The operation of a normal thin film transistor is classified into two types, a linear region and a saturation region. The on-current formula in the linear region is shown in Equation 1 below, and the on-current formula in the saturation region is expressed in the following equation. Same as 2.
Id=CSiNxμn(W/L)(Vg-Vth)Vd ----------------- (식 1) I d = C SiNx μ n (W / L) (V g -V th ) V d ----------------- (Equation 1)
Id={(CSiNxμnW)/2L}(Vg-Vth)2 ----------------- (식 2) I d = {(C SiNx μ n W) / 2L} (V g -V th ) 2 ----------------- (Equation 2)
상기 식 1 및 식 2에 동일한 게이트전압(Vg), 임계전압(Vth), 드레인전압(Vd)을 인가할 경우, 드레인전류(Id)의 값을 변동시키는 임계(critical)한 인자값은 W/L의 값이다. 따라서, 상기의 식 1 및 식 2로부터 드레인전류가 W에 비례하고, L에 반비례함을 알 수 있다. Critical factors that change the value of the drain current I d when the same gate voltage V g , threshold voltage V th , and drain voltage V d are applied to
도 6은 도 4a 및 도 4b와 같은 박막트랜지스터로 동작할 때 출력되는 온-전류를 도시한 그래프이다. 도시된 바와 같이, 보통(normal) 박막트랜지스터(60a)의 경우는 게이트전압(Vg)을 20V로 할 때에 드레인전류, 즉, 온-전류(Ion)가 4㎂ 정도가 된다. 반면, 박막트랜지스터의 폭/길이(W/L)의 값을 감소시킨 본 발명에 따른 박막트랜지스터(60b)의 경우는 상기한 식 1 및 식 2에 비례하여 보통 박막트랜지스터(60a)에서 보다 드레인전류, 즉, 온-전류(Ion)가 2.5㎂ 정도로 감소된다. FIG. 6 is a graph illustrating on-current output when the thin film transistor is operated as shown in FIGS. 4A and 4B. As shown, in the case of the normal
그러므로, 본 발명은 상기와 같은 원리에 근거해서, 좌우측 최외각 화소 라인에서의 박막트랜지스터의 폭 및 길이를 변경하여 액정표시장치를 동작시킴으로써, 온-전류가 보통 박막트랜지스터 대비 감소되도록 하여 보통 화소부 대비 화소 충전량을 낮추어 상기 최외각 화소 라인이 어둡게 시인되도록 할 수 있으며, 그래서, 본 발명은 표시영역 내측에 배치되는 보통의 화소 대비 밝게 보이는 최외각 화소 라인의 빛샘을 억제시킬 수 있다. Therefore, according to the present invention, the liquid crystal display is operated by changing the width and length of the thin film transistors in the left and right outermost pixel lines so that the on-current is reduced compared to the ordinary thin film transistors so that the normal pixel portion The amount of charge of the contrast pixel can be lowered so that the outermost pixel line can be visually darkened. Thus, the present invention can suppress light leakage of the outermost pixel line which is brighter than the normal pixel disposed inside the display area.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다. As mentioned above, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
이상에서와 같이, 본 발명은 최외각 화소 라인에서의 박막트랜지스터 폭/길이를 표시영역 내측의 보통 박막트랜지스터의 그것과 비교해서 작은 값을 갖도록 함으로써 박막트랜지스터 동작시의 온-전류를 감소시켜 화소 충전량의 감소를 통해 상기 최외각 화소 라인의 빛샘 불량을 방지할 수 있으며, 따라서, 본 발명은 액정표시장치의 표시품질을 향상시킬 수 있다. As described above, the present invention reduces the on-current during thin film transistor operation by reducing the width / length of the thin film transistor in the outermost pixel line compared to that of the ordinary thin film transistor inside the display area. Through the reduction of the light leakage of the outermost pixel line can be prevented, and thus the present invention can improve the display quality of the liquid crystal display device.
아울러, 액정패널을 제조함에 있어서의 액정주입시 주입구쪽 불순 이온즐이 n번째 데이터부 적하로 인해 빛샘을 유발할 수 있지만, 본 발명은 보통 화소부 대비 n번째 데이터부가 적은 량의 화소 충전량을 갖도록 함으로써 이와 같은 빛샘 불량 또한 방지할 수 있다. In addition, in the manufacture of the liquid crystal panel, when the liquid crystal is injected, the impurity ions may cause light leakage due to the drop of the n-th data portion. However, the present invention generally has a smaller amount of pixel charge than the pixel portion. Such light leakage defects can also be prevented.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050002062A KR100653476B1 (en) | 2005-01-10 | 2005-01-10 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050002062A KR100653476B1 (en) | 2005-01-10 | 2005-01-10 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060081571A KR20060081571A (en) | 2006-07-13 |
| KR100653476B1 true KR100653476B1 (en) | 2006-12-05 |
Family
ID=37172511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050002062A KR100653476B1 (en) | 2005-01-10 | 2005-01-10 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100653476B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298432B1 (en) | 2006-12-29 | 2013-08-20 | 엘지디스플레이 주식회사 | Transflective Liquid Crystal Display Device |
| CN110335541A (en) * | 2019-07-30 | 2019-10-15 | 昆山国显光电有限公司 | A kind of display panel and display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102364068B1 (en) * | 2015-06-12 | 2022-02-18 | 삼성디스플레이 주식회사 | Liquid crystal display device |
-
2005
- 2005-01-10 KR KR1020050002062A patent/KR100653476B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298432B1 (en) | 2006-12-29 | 2013-08-20 | 엘지디스플레이 주식회사 | Transflective Liquid Crystal Display Device |
| CN110335541A (en) * | 2019-07-30 | 2019-10-15 | 昆山国显光电有限公司 | A kind of display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060081571A (en) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691620B1 (en) | Liquid crystal display device | |
| KR100558656B1 (en) | Electrooptical device and its driving method, and electronic apparatus and projection-type display device | |
| EP0842455B1 (en) | Improved tft, method of making and matrix displays incorporating the tft | |
| JP4969568B2 (en) | Display device | |
| US5956103A (en) | Active matrix substrate with the double layered structure | |
| US7701525B2 (en) | Liquid crystal panel having first and second transistors on the same side with respect to a drain line | |
| JP4880663B2 (en) | Thin film transistor liquid crystal display | |
| WO2017221584A1 (en) | Display device and electronic apparatus | |
| CN103137023A (en) | Display apparatus and electronic equipment | |
| JP4767588B2 (en) | Liquid crystal display | |
| US20190056616A1 (en) | Array substrate and liquid crystal display device | |
| US10573260B2 (en) | Display device | |
| US6927807B2 (en) | Liquid crystal display device | |
| KR100653476B1 (en) | Liquid crystal display | |
| US8766881B2 (en) | Organic EL display device | |
| US20050099552A1 (en) | Liquid crystal display panel | |
| KR20070102125A (en) | Liquid crystal display apparatus | |
| JP2004264652A (en) | Active matrix substrate, liquid crystal device, driving method of liquid crystal device, projection type display device | |
| US20080180612A1 (en) | Liquid crystal display apparatus | |
| JP3685869B2 (en) | Liquid crystal display device | |
| JP2008146086A (en) | Driving method of electro-optical device | |
| KR20060094688A (en) | Thin film transistor of liquid crystal display | |
| JPH09244044A (en) | Liquid crystal display device | |
| KR20020056675A (en) | Liquid crystal display apparatus having high aperture ratio through data line structure | |
| KR20030019665A (en) | Apparatus for liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 12 |