KR100652518B1 - Insertion type stack package and semiconductor module using the same - Google Patents

Insertion type stack package and semiconductor module using the same Download PDF

Info

Publication number
KR100652518B1
KR100652518B1 KR1020050060730A KR20050060730A KR100652518B1 KR 100652518 B1 KR100652518 B1 KR 100652518B1 KR 1020050060730 A KR1020050060730 A KR 1020050060730A KR 20050060730 A KR20050060730 A KR 20050060730A KR 100652518 B1 KR100652518 B1 KR 100652518B1
Authority
KR
South Korea
Prior art keywords
package
substrate
substrate body
wiring board
pad
Prior art date
Application number
KR1020050060730A
Other languages
Korean (ko)
Inventor
윤태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060730A priority Critical patent/KR100652518B1/en
Priority to US11/331,001 priority patent/US7732905B2/en
Application granted granted Critical
Publication of KR100652518B1 publication Critical patent/KR100652518B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

An insertion-type stack package is provided to solve a problem caused by thermal stress accompanied by a solder junction process in a conventional unit package stacking process by inserting unit packages into a cabinet substrate having slots so that an electrical connection is embodied by a mechanical contact. A plurality of connection pads are formed at the edge of both sides of one surface of a unit package(120). Slots(143) into which both edges of the unit package including the connection pad are inserted in a horizontal direction are vertically formed at regular intervals in a cabinet substrate(140). A substrate pad(152) is electrically connected to the inner surface of the slots confronting the connection pad by a mechanical contact with the connection pad. An interval between the vertically adjacent slots is greater than the thickness of at least the unit package.

Description

수납식 적층 패키지 및 그를 이용한 반도체 모듈{insertion type stack package and semiconductor module using the same}Receiving stacked package and semiconductor module using same {insertion type stack package and semiconductor module using the same}

도 1은 종래기술에 따른 적층 패키지를 보여주는 단면도이다.1 is a cross-sectional view showing a laminated package according to the prior art.

도 2는 도 1의 적층 패키지를 이용한 종래기술에 따른 반도체 모듈을 보여주는 단면도이다.2 is a cross-sectional view illustrating a semiconductor module according to the related art using the stack package of FIG. 1.

도 3은 본 발명의 제 1 실시예에 따른 수납식 적층 패키지를 보여주는 분해 사시도이다.Figure 3 is an exploded perspective view showing a retractable stacked package according to a first embodiment of the present invention.

도 4는 도 3의 단면도이다.4 is a cross-sectional view of FIG. 3.

도 5는 도 4의 금속 범프가 형성된 면을 보여주는 평면도이다.5 is a plan view illustrating a surface on which the metal bumps of FIG. 4 are formed.

도 6은 도 4의 단위 패키지를 확대하여 보여주는 단면도이다.6 is an enlarged cross-sectional view of the unit package of FIG. 4.

도 7은 도 4의 단위 패키지의 접속 패드가 형성된 면을 보여주는 평면도이다.7 is a plan view illustrating a surface on which a connection pad of the unit package of FIG. 4 is formed.

도 8은 도 3의 수납식 적층 패키지를 이용한 반도체 모듈을 보여주는 단면도이다.FIG. 8 is a cross-sectional view illustrating a semiconductor module using the collapseable stack package of FIG. 3.

도 9는 본 발명의 제 2 실시예에 따른 수납식 적층 패키지를 보여주는 부분 단면도이다.9 is a partial cross-sectional view showing a retractable stacked package according to a second embodiment of the present invention.

도 10은 본 발명의 제 3 실시예에 따른 수납식 적층 패키지를 보여주는 부분 단면도이다.10 is a partial cross-sectional view showing a retractable stacked package according to a third embodiment of the present invention.

도 11은 본 발명의 제 4 실시예에 따른 수납식 적층 패키지를 보여주는 부분 단면도이다.11 is a partial cross-sectional view showing a retractable stacked package according to a fourth embodiment of the present invention.

도 12는 본 발명의 제 5 실시예에 따른 수납식 적층 패키지를 보여주는 부분 단면도이다.12 is a partial cross-sectional view showing a stackable package according to a fifth embodiment of the present invention.

도 13은 본 발명의 제 6 실시예에 따른 수납식 적층 패키지를 보여주는 부분 단면도이다.13 is a partial cross-sectional view showing a retractable stacked package according to a sixth embodiment of the present invention.

도 14는 본 발명의 제 7 실시예에 따른 수납식 적층 패키지를 보여주는 부분 단면도이다.14 is a partial cross-sectional view showing a retractable stacked package according to a seventh embodiment of the present invention.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

100 : 수납식 적층 패키지 120 : 단위 패키지100: retractable laminated package 120: unit package

121 : 반도체 칩 122 : 칩 패드121: semiconductor chip 122: chip pad

123 : 배선기판 124 : 윈도우123: wiring board 124: window

125 : 배선 패턴 126 : 접속 패드125: wiring pattern 126: connection pad

127 : 본딩 패드 128 : 솔더 마스크127: bonding pads 128: solder mask

131 : 본딩 와이어 132 : 수지 봉합부131: bonding wire 132: resin sealing portion

140 : 캐비닛 기판 141 : 기판 몸체140: cabinet substrate 141: substrate body

142 : 개방부 143 : 슬롯142: opening 143: slot

144 : 제 1 기판 몸체 147 : 제 2 기판 몸체144: first substrate body 147: second substrate body

148 : 제 3 기판 몸체 151 : 회로 배선층148: third substrate body 151: circuit wiring layer

152 : 기판 패드 153 : 내부 배선층152: substrate pad 153: internal wiring layer

154 : 연결 패턴 155 : 비아154: connection pattern 155: via

156 : 단자 패드 157 : 하부 배선층156: terminal pad 157: lower wiring layer

160 : 금속 범프 760 : 커넥터160: metal bump 760: connector

170 : 반도체 모듈 171 : 모듈용 기판 170: semiconductor module 171: module substrate

본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 복수 개의 단위 패키지가 수직으로 수납되어 전기적으로 서로 연결된 수납식 적층 패키지 및 그를 이용한 반도체 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device. More particularly, the present invention relates to an accommodating stacked package in which a plurality of unit packages are vertically received and electrically connected to each other, and a semiconductor module using the same.

오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 설정을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 칩 스케일 패키지(Chip Scale Package; CSP)라 할 수 있다. 칩 스케일 패키지는 반도체 칩 크기 수준의 소형화된 반도체 패키지를 제공한다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. One of the important technologies that enables the goal setting of such a product design is the package technology. Accordingly, one of the packages developed in recent years may be called a chip scale package (CSP). Chip scale packages provide miniaturized semiconductor packages at the level of semiconductor chips.

반도체 패키지의 소형화와 더불어 대용량화도 요구하고 있다. 하지만 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 요구되는 데, 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근에 현재 개발된 반도체 칩 또는 반도체 패키지를 이용하여 고집화를 구현할 수 있는 방법 예컨대, 반도체 칩을 3차원으로 적층한 적층 칩 패키지(stack chip package)나 반도체 패키지를 3차원으로 적층한 적층 패키지(stack package)에 대한 연구가 활발히 진행되고 있다.In addition to the miniaturization of semiconductor packages, they also require large capacity. However, in order to increase the capacity of a semiconductor chip, a technique for manufacturing a larger number of cells in a limited space of a semiconductor chip is required. Such a technique requires a high level of technology and a lot of development time such as requiring a fine fine line width. Shall be. Therefore, a method of realizing high integration using a recently developed semiconductor chip or a semiconductor package, for example, a stack chip package in which a semiconductor chip is stacked in three dimensions or a stack package in which a semiconductor package is stacked in three dimensions There is a lot of research into stack packages.

복수개의 반도체 칩을 3차원으로 적층하여 제조된 3차원 적층 칩 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나지만, 적층된 반도체 칩들에 대한 신뢰성 확보가 되지 않을 경우 수율이 떨어지는 문제점을 안고 있다. 즉, 적층된 반도체 칩 중에서 하나라도 불량인 반도체 칩이 포함될 경우 불량 처리되며, 수리작업이 불가능하다.The three-dimensional stacked chip package manufactured by stacking a plurality of semiconductor chips in three dimensions can achieve high integration and excellent response to light and thin reduction of semiconductor products, but yields when reliability of stacked semiconductor chips is not secured. I am having this falling problem. That is, if any one of the stacked semiconductor chips contains a defective semiconductor chip, the defect is processed and repair is impossible.

반면에 복수개의 단위 패키지를 3차원으로 적층하여 제조된 3차원 적층 패키지는 적층 칩 패키지에 비해서 두께가 두꺼운 문제점은 있지만, 고집적화를 이룰 수 있고, 신뢰성 검사가 완료된 단위 패키지를 사용함으로써 3차원으로 적층한 적층 패키지의 수율이 떨어지는 문제점을 극복할 수 있다. 그리고 단위 패키지로서 칩 스케일 패키지를 적용함으로써, 적층 패키지의 두께 증가를 최소화할 수 있다.On the other hand, a three-dimensional stack package manufactured by stacking a plurality of unit packages in three dimensions has a problem that the thickness is thicker than that of a stacked chip package, but can achieve high integration and stack in three dimensions by using a unit package that has been tested for reliability. It is possible to overcome the problem that the yield of one laminated package is poor. In addition, by applying the chip scale package as a unit package, it is possible to minimize the increase in thickness of the stacked package.

단위 패키지로서 칩 스케일 패키지를 사용한 종래기술에 따른 적층 패키지가 도 1에 도시되어 있다. 도 1을 참조하면, 종래기술에 따른 적층 패키지(10)는 4개의 단위 패키지(20)가 3차원으로 적층된 구조를 갖는다.A stacked package according to the prior art using a chip scale package as a unit package is shown in FIG. 1. Referring to FIG. 1, the stack package 10 according to the related art has a structure in which four unit packages 20 are stacked in three dimensions.

이때 단위 패키지(20)는 기판(22)의 상부면에 반도체 칩(24)이 실장되고, 기판(22) 하부면의 가장자리 부분에 솔더 볼(26)이 형성된 팬-아웃(fan-out) 타입의 칩 스케일 패키지이다. 솔더 볼(26) 위의 기판(22) 상부면의 가장자리 부분에는 접속 패드들(28)이 형성되어 있다. 그리고 도시되지는 않았지만, 반도체 칩(24)과 기판(22)의 전기적 연결 부분은 에폭시 계열의 성형 수지로 봉합될 수 있다.At this time, the unit package 20 is a fan-out type in which the semiconductor chip 24 is mounted on the upper surface of the substrate 22 and the solder balls 26 are formed on the edge of the lower surface of the substrate 22. Chip scale package. Connection pads 28 are formed at edges of the upper surface of the substrate 22 on the solder balls 26. Although not shown, the electrical connection portions of the semiconductor chip 24 and the substrate 22 may be sealed with an epoxy-based molding resin.

단위 패키지(20)의 적층은 솔더 접합 공정에 의해 이루어진다. 단위 패키지들(20)은 아래쪽에서부터 순차적으로 적층된다. 단위 패키지들(20)을 수직으로 정렬시킨 상태에서 솔더 볼(26)을 용융시킴으로써 상위 단위 패키지의 솔더 볼(26)이 하위 단위 패키지의 접속 패드(28)에 접합된다. 이와 같은 과정이 반복적으로 진행되어 적층 패키지(10)가 제조된다.Lamination of the unit package 20 is made by a solder bonding process. The unit packages 20 are sequentially stacked from the bottom. The solder balls 26 of the upper unit package are bonded to the connection pads 28 of the lower unit package by melting the solder balls 26 while the unit packages 20 are vertically aligned. This process is repeatedly performed to manufacture a laminated package 10.

그런데 종래의 적층 패키지(10)는 제조하는 과정에 있어서, 단위 패키지(20)의 적층 시에 솔더 볼(26)을 용융시키기 위하여 200℃이상의 열이 단위 패키지(20)의 적층이 이루어질 때마다 가해진다. 이에 따라 적층 패키지(10)의 구성 부품들에 열적 스트레스(thermal stress)가 가해져 구성 부품이 손상되는 경우가 많이 발생되고 있다.However, in the manufacturing process of the conventional laminated package 10, in order to melt the solder ball 26 during the lamination of the unit package 20, heat of 200 ° C. or more is applied every time the unit package 20 is laminated. All. As a result, thermal stress is applied to the component parts of the multilayer package 10, and thus many component parts are damaged.

예를 들어 솔더 볼이 떨어지거나 이웃하는 솔더 볼간의 단락이 발생하는 등의 문제가 발생된다. 이와 같은 문제는 적층되는 단위 패키지의 개수가 많을수록 더욱 더 심하게 나타난다.For example, problems such as falling solder balls or shorting between neighboring solder balls occur. This problem is more severe as the number of unit packages stacked.

그 외에도 기판의 휨(warpage)에 의한 볼 들뜸과 같은 불량도 발생된다. 적층 패키지의 구성 부품들, 즉 기판, 성형 수지, 반도체 칩 등은 서로 열팽창계수가 다르기 때문에, 솔더 접합 공정과 같은 고온 공정을 여러 번 거칠 때 가해지는 열적 스트레스에 의해 기판이 휘어지는 현상이 생긴다. 따라서, 상대적으로 휨 현상 이 심하게 발생하는 기판 양쪽 끝 부분에서는 솔더 볼이 들떠서 아래쪽 기판과 연결이 떨어지는 불량이 발생된다.In addition, defects such as ball lifting due to warpage of the substrate also occur. Since the components of the multilayer package, that is, the substrate, the molding resin, the semiconductor chip, and the like have different thermal expansion coefficients, the substrate may be bent due to thermal stress applied when subjected to a high temperature process such as a solder bonding process several times. Therefore, at both ends of the substrate, where the warpage phenomenon occurs relatively, the solder balls are excited, resulting in a poor connection with the lower substrate.

더욱이 적층 패키지는 제조 공정의 완료된 이후에 적층 패키지에 대한 외관 검사를 포함한 테스트 공정을 진행하게 되는데, 이때 조립 불량이나 불량인 단위 패키지를 포함하고 있는 것으로 판명된 적층 패키지에 대해서는 재조립을 통한 수리 공정을 진행한다. 즉 테스트 공정에서 적층 패키지를 구성하는 특정 단위 패키지가 불량 상태로 판정이 되면 그 단위 패키지를 양호한 단위 패키지로 교체하여 주는 수리(repair) 공정이 요구된다. 이 수리 공정에서 불량이 발생된 특정 단위 패키지에만 열을 가할 수 없기 때문에 단위 패키지들 전체에 불필요한 열적 스트레스가 가해지게 된다. 따라서, 열적 스트레스로 인한 상기한 바와 같은 불량 발생이 수리 과정에서도 발생된다.Further, after the manufacturing process is completed, the laminated package is subjected to a test process including inspection of the appearance of the laminated package. At this time, a repair process through reassembly is performed for the laminated package that is found to include a defective unit package or a defective unit package. Proceed. That is, when a specific unit package constituting the laminated package is determined to be in a defective state in a test process, a repair process is required to replace the unit package with a good unit package. Unable to apply heat only to the specific unit package in which the failure occurred in this repair process, which results in unnecessary thermal stress on the entire unit package. Thus, the occurrence of defects as described above due to thermal stress also occurs in the repair process.

그리고 단위 패키지의 반도체 칩이 외부로 노출된 구조를 갖기 때문에, 외부에서 작용하는 힘에 의해 반도체 칩이 손상되는 문제가 발생될 수 있다.In addition, since the semiconductor chip of the unit package has a structure exposed to the outside, a problem may occur in which the semiconductor chip is damaged by an externally acting force.

한편 종래의 적층 패키지 제조 단계에서 양품으로 판정된 적층 패키지는 단독으로 모기판에 실장되어 사용되거나, 도 2에 도시된 바와 같이, 모듈용 기판(60)에 실장하여 반도체 모듈(50)의 부품으로 사용될 수 있다. 이때 적층 패키지들(10)은 모듈용 기판(60)의 양면에 솔더 접합 방법으로 실장된다.Meanwhile, the laminate package, which is determined to be good in the conventional laminate package manufacturing step, is used by being mounted on a mother substrate alone, or as shown in FIG. 2, by mounting on the module substrate 60 to form a part of the semiconductor module 50. Can be used. At this time, the stack packages 10 are mounted on both sides of the module substrate 60 by solder bonding.

이와 같은 반도체 모듈(50)도 전술된 적층 패키지(10)에서 지적한 바와 같이, 적층 패키지(10)가 솔더 접합 방법으로 모듈용 기판(60)에 실장되기 때문에, 열적 스트레스에 따른 문제를 그대로 안고 있다.As the semiconductor module 50 is also pointed out in the above-described laminated package 10, since the laminated package 10 is mounted on the module substrate 60 by the solder bonding method, the problem caused by thermal stress is still present. .

따라서, 본 발명의 제 1 목적은 열적 스트레스의 작용을 최소화하면서 단위 패키지를 적층하여 전기적으로 연결할 수 있도록 하는 데 있다.Accordingly, a first object of the present invention is to allow the electrical connection by stacking unit packages while minimizing the effect of thermal stress.

본 발명의 제 2 목적은 적층 패키지에 대한 수리를 쉽게 진행할 수 있도록 하는 데 있다.A second object of the present invention is to make it easy to repair the laminated package.

본 발명의 제 3 목적은 외부에서 작용하는 힘에 의해 단위 패키지의 반도체 칩이 손상되는 것을 억제할 수 있도록 하는 데 있다.It is a third object of the present invention to suppress damage of a semiconductor chip of a unit package by an externally acting force.

상기 목적을 달성하기 위하여, 본 발명은 단위 패키지를 캐비닛 기판의 슬롯에 수납/적층하여 전기적으로 연결할 수 있는 수납식 적층 패키지 및 그를 이용한 반도체 모듈을 제공한다.In order to achieve the above object, the present invention provides a receivable stacked package and a semiconductor module using the same can be electrically connected to the unit package in the slot of the cabinet substrate.

본 발명에 따른 수납식 적층 패키지는 일면의 양쪽 가장자리 부분에 복수의 접속 패드가 형성된 단위 패키지를 갖는다. 그리고 캐비닛 기판은 단위 패키지의 접속 패드가 형성된 양쪽 가장자리 부분이 수평 방향으로 삽입되어 수납되는 슬롯들이 일정 간격을 두고 수직으로 형성되어 있으며, 접속 패드와 마주보는 상기 슬롯의 내측면에 상기 접속 패드와 기계적인 접촉에 의해 전기적으로 연결되는 기판 패드가 형성되어 있다.The stackable package according to the present invention has a unit package in which a plurality of connection pads are formed at both edge portions of one surface thereof. In addition, the cabinet substrate is vertically formed at regular intervals with slots inserted at both edges of the unit package in which the edges of the unit pad are formed in the horizontal direction, and the connection pads and the machine on the inner side of the slot facing the connection pads. Substrate pads are formed which are electrically connected by normal contact.

본 발명에 따른 수납식 적층 패키지에 있어서, 캐비닛 기판은 일측면 또는 마주보는 양측면에 형성된 개방부와 연결되어 내부에 적재 공간이 형성되어 있고, 적재 공간의 마주보는 내측면에 슬롯들이 형성된 기판 몸체와, 기판 몸체에 형성된 회로 배선층을 포함한다. 회로 배선층은 슬롯의 내측면에 형성된 기판 패드와, 기판 몸체 일측의 외측면에 형성된 단자 패드와, 기판 몸체의 내부에 형성되어 기판 패드와 단자 패드를 전기적으로 연결하는 내부 배선층을 포함할 수 있다.In the stackable package according to the present invention, the cabinet substrate is connected to the openings formed on one side or opposite sides to form a loading space therein, and the substrate body having slots formed on the inner side of the loading space facing each other; And a circuit wiring layer formed on the substrate body. The circuit wiring layer may include a substrate pad formed on an inner surface of the slot, a terminal pad formed on an outer surface of one side of the substrate body, and an internal wiring layer formed inside the substrate body to electrically connect the substrate pad and the terminal pad.

본 발명에 따른 수납식 적층 패키지에 있어서, 기판 몸체는 하부면에 단자 패드를 포함하는 하부 배선층이 형성된 제 1 기판 몸체와, 제 1 기판 몸체의 상부면의 마주보는 양쪽 가장자리 부분에 적층되며, 마주보는 면에 제 1 기판 몸체의 상부면에 평행하게 슬롯들이 수직으로 형성된 한 쌍의 제 2 기판 몸체와, 제 1 기판 몸체와 마주볼 수 있도록 제 2 기판 몸체의 상부에 적층되는 제 3 기판 몸체를 포함하여 구성될 수 있다.In the stackable laminate package according to the present invention, the substrate body is laminated on the first substrate body having a lower wiring layer including a terminal pad on a lower surface thereof, and on opposite opposing edge portions of the upper surface of the first substrate body. A pair of second substrate bodies having slots vertically formed parallel to the upper surface of the first substrate body on a viewing surface, and a third substrate body stacked on top of the second substrate body so as to face the first substrate body; It can be configured to include.

본 발명에 따른 수납식 적층 패키지에 있어서, 내부 배선층은 각 슬롯에 형성된 기판 패드와 연결되어 제 2 기판 몸체의 내부로 연장된 연결 패턴과, 서로 대응되는 연결 패턴들을 연결하여 제 1 기판 몸체의 하부 배선층에 연결시키는 비아를 포함하여 구성될 수 있다.In the stackable package according to the present invention, the inner wiring layer is connected to the substrate pads formed in the respective slots and extends into the second substrate body, and connects the corresponding connection patterns to the lower portion of the first substrate body. And vias connecting to the wiring layer.

본 발명에 따른 수납식 적층 패키지에 있어서, 단자 패드에는 금속 범프가 형성될 수 있다. 또는 기판 몸체 일측의 외측면으로 돌출된 커넥터를 포함하며, 커넥터의 외측면을 따라서 단자 패드가 형성될 수 있다. 커넥터는 슬롯이 형성된 기판 몸체 일측의 외측면에 형성될 수 있다.In the stackable package according to the present invention, a metal bump may be formed on the terminal pad. Or a connector protruding to an outer surface of one side of the substrate body, and a terminal pad may be formed along the outer surface of the connector. The connector may be formed on an outer surface of one side of the substrate body in which the slot is formed.

본 발명에 따른 수납식 적층 패키지에 있어서, 캐비닛 기판의 상하 이웃하는 슬롯의 간격은 적어도 단위 패키지의 두께보다는 넓게 형성하는 것이 바람직하다.In the stackable package according to the present invention, it is preferable that the interval between the upper and lower neighboring slots of the cabinet substrate is wider than at least the thickness of the unit package.

본 발명에 따른 수납식 적층 패키지에 있어서, 단위 패키지는 반도체 칩과, 반도체 칩이 일면에 실장되며 반도체 칩이 실장된 영역 외측의 양쪽 가장자리 부분에 복수의 접속 패드가 형성된 배선기판을 포함한다. 반도체 칩은 와이어 본딩 방법이나 플립 칩 본딩 방법으로 배선기판과 전기적으로 연결될 수 있다. 그리고 단위 패키지로는 적어도 하나 이상의 반도체 칩이 내장된 멀티 칩 패키지가 사용될 수도 있다.In the stackable package according to the present invention, the unit package includes a semiconductor chip and a wiring board on which the semiconductor chip is mounted on one surface and a plurality of connection pads are formed at both edge portions outside the region where the semiconductor chip is mounted. The semiconductor chip may be electrically connected to the wiring board by a wire bonding method or a flip chip bonding method. As the unit package, a multi-chip package in which at least one semiconductor chip is embedded may be used.

본 발명은 전술된 적층 패키지가 금속 범프를 매개로 모듈용 기판의 적어도 일면에 열을 지어 접합된 수납식 적층 패키지를 이용한 반도체 모듈을 제공한다.The present invention provides a semiconductor module using a stacked stack package in which the above-described stacked package is bonded to at least one surface of a module substrate through metal bumps.

그리고 본 발명에 따른 반도체 모듈에 있어서, 금속 범프로는 솔더 볼이 사용될 수 있다.In the semiconductor module according to the present invention, solder balls may be used as the metal bumps.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

제 1 실시예First embodiment

도 3은 본 발명의 제 1 실시예에 따른 수납식 적층 패키지(100)를 보여주는 분해 사시도이다. 도 4는 도 3의 단면도이다. 그리고 도 5는 도 4의 금속 범프(160)가 형성된 면을 보여주는 평면도이다.3 is an exploded perspective view showing the retractable stacked package 100 according to the first embodiment of the present invention. 4 is a cross-sectional view of FIG. 3. 5 is a plan view illustrating a surface on which the metal bumps 160 of FIG. 4 are formed.

도 3 내지 도 5를 참조하면, 본 발명의 제 1 실시예에 따른 수납식 적층 패키지(100)는 수직 방향으로 복수의 슬롯(143; slot)이 형성된 캐비닛 기판(140; cabinet substrate)과, 캐비닛 기판의 슬롯들(143)에 수평 방향으로 차례로 삽입되어 기계적인 접촉에 의해 캐비닛 기판(140)을 매개로 서로 전기적으로 연결된 복수의 단위 패키지(120)를 포함하며, 캐비닛 기판(140)의 하부면에는 외부 접속용 금 속 범프들(160)이 형성된 구조를 갖는다.3 to 5, the stackable package 100 according to the first exemplary embodiment of the present invention includes a cabinet substrate 140 in which a plurality of slots 143 are formed in a vertical direction, and a cabinet. A plurality of unit packages 120 are inserted into the slots 143 of the substrate in a horizontal direction and electrically connected to each other via the cabinet substrate 140 by mechanical contact, the lower surface of the cabinet substrate 140 Has a structure in which metal bumps 160 for external connection are formed.

즉 본 발명의 제 1 실시예에 따른 수납식 적층 패키지(100)는 캐비닛 기판의 슬롯(143)에 단위 패키지(120)가 수평 방향으로 삽입되어 기계적인 접촉에 의해 전기적으로 연결되기 때문에, 열적 스트레스의 작용 없이 단위 패키지들(120)을 적층하여 전기적으로 연결할 수 있다. 아울러 적층 패키지(100)에 대한 수리 공정을 진행할 때도 수리가 필요한 단위 패키지(120)를 슬롯(143)에서 분리하면 되기 때문에, 열적 스트레스의 작용 없이 수리 공정을 쉽게 진행할 수 있다. 그리고 캐비닛 기판(140)이 슬롯(143)에 삽입된 단위 패키지(120)를 보호하기 때문에, 외부에서 작용하는 힘에 의해 단위 패키지(120)가 손상되는 것을 방지할 수 있다.That is, in the stackable package 100 according to the first embodiment of the present invention, since the unit package 120 is inserted into the slot 143 of the cabinet substrate in the horizontal direction and electrically connected by mechanical contact, thermal stress The unit packages 120 may be stacked and electrically connected to each other without the action of. In addition, when the repair process for the stack package 100 is performed, the unit package 120 requiring repair may be removed from the slot 143, and thus the repair process may be easily performed without the effect of thermal stress. In addition, since the cabinet substrate 140 protects the unit package 120 inserted into the slot 143, the unit package 120 may be prevented from being damaged by an external force.

본 발명의 제 1 실시예에 따른 수납식 적층 패키지(100)에 대해서 상세히 설명하면 다음과 같다.The storage stack package 100 according to the first embodiment of the present invention will be described in detail as follows.

단위 패키지(120)는, 도 6 및 도 7에 도시된 바와 같이, 하부면의 양쪽 가장자리 부분에 복수의 접속 패드(126)가 형성된 랜드 그리드 어레이(Land Grid Array; LGA) 유형의 반도체 패키지로서, 배선기판(123)의 상부면에 반도체 칩(121)이 실장된 구조를 갖는다. 그리고 접속 패드(126)에는 외부접속용 솔더 볼이 형성되지 않으며, 접속 패드(126)의 하부면은 배선기판(123)의 하부면과 실질적으로 동일면 상에 노출될 수 있도록 형성된다.As shown in FIGS. 6 and 7, the unit package 120 is a land grid array (LGA) type semiconductor package in which a plurality of connection pads 126 are formed at both edges of the lower surface. The semiconductor chip 121 is mounted on the upper surface of the wiring board 123. The solder pad for external connection is not formed in the connection pad 126, and the lower surface of the connection pad 126 is formed to be exposed on a substantially same surface as the lower surface of the wiring board 123.

반도체 칩(121)은 활성면의 중심 부분에 칩 패드들(122)이 배열된 센터 패드형 반도체 칩이다.The semiconductor chip 121 is a center pad type semiconductor chip in which chip pads 122 are arranged at a center portion of an active surface.

배선기판(123)은 반도체 칩의 칩 패드들(122)이 노출될 수 있도록 중심 부분 에 길게 윈도우(124; window)가 형성되어 있고, 윈도우(124)를 중심으로 배선기판(123)의 하부면에 배선 패턴(125)이 형성되어 있다. 배선 패턴(125)은 윈도우(124)에 근접한 본딩 패드(127; bonding pad)와, 본딩 패드(127)와 각기 연결되어 배선기판(123) 하부면의 양쪽 가장자리 부분에 형성된 접속 패드(126; connecting pad)를 포함한다. 접속 패드(126)는 윈도우(124)를 중심으로 양쪽 가장자리 부분에 열을 지어 형성되며, 윈도우(124)의 길이 방향에 평행한 양쪽 가장자리 부분에 형성된다. 본딩 패드(127)와 접속 패드(126)를 제외한 배선 패턴(125)은 솔더 마스크(128; solder mask)에 의해 외부 환경으로부터 보호된다. 그리고 접속 패드(126)의 표면이 솔더 마스크(128)와 동일면 상에 노출될 수 있도록, 접속 패드(126)의 표면에 도전성이 양호한 금속으로 코팅하는 것이 바람직하다.The wiring board 123 is formed with a window 124 long in a center portion thereof to expose the chip pads 122 of the semiconductor chip, and has a lower surface of the wiring board 123 around the window 124. The wiring pattern 125 is formed in this. The wiring pattern 125 is a bonding pad 127 adjacent to the window 124 and a connection pad 126 connected to the bonding pad 127 and formed at both edge portions of the lower surface of the wiring board 123, respectively. pad). The connection pads 126 are formed in rows at both edge portions around the window 124 and are formed at both edge portions parallel to the longitudinal direction of the window 124. The wiring pattern 125 except for the bonding pads 127 and the connection pads 126 is protected from an external environment by a solder mask 128. In addition, it is preferable to coat the surface of the connection pad 126 with a metal having good conductivity so that the surface of the connection pad 126 can be exposed on the same surface as the solder mask 128.

이때 반도체 칩(121)은 칩 패드들(122)이 배선기판의 윈도우(124)로 노출될 수 있도록 반도체 칩(121)의 활성면이 배선기판(123)의 상부면에 부착된다. 배선기판(123)은 최소한 반도체 칩(121)이 실장된 배선기판(123)의 영역 외측에 접속 패드(126)가 형성될 수 있는 크기를 갖는다.In this case, the active surface of the semiconductor chip 121 is attached to the upper surface of the wiring board 123 so that the chip pads 122 may be exposed to the window 124 of the wiring board. The wiring board 123 has a size at which the connection pad 126 may be formed at least outside the region of the wiring board 123 on which the semiconductor chip 121 is mounted.

윈도우(124)를 통하여 반도체 칩의 칩 패드(122)와 배선 패턴의 본딩 패드(126)는 본딩 와이어(131)에 의해 전기적으로 연결된다.The chip pad 122 of the semiconductor chip and the bonding pad 126 of the wiring pattern are electrically connected through the window 124 by the bonding wire 131.

그리고 윈도우(124)에 노출된 반도체 칩의 칩 패드(122), 본딩 와이어(131) 및 본딩 패드(127)는 윈도우(124)를 봉합하는 성형 수지에 의해 형성된 수지 봉합부(132)에 의해 외부 환경으로부터 보호된다.In addition, the chip pad 122, the bonding wire 131, and the bonding pad 127 of the semiconductor chip exposed to the window 124 may be externally formed by the resin encapsulation 132 formed of a molding resin for sealing the window 124. Protected from the environment

접속 패드(126)가 형성된 배선기판(123)의 양쪽 가장자리 부분이 슬롯(143) 에 삽입되어 기계적인 접촉에 의해 전기적 연결을 구현하기 때문에, 제 1 실시예에 따른 배선기판(123)으로는 경질의 배선기판을 사용하는 것이 바람직하며, 예컨대 인쇄회로기판이 사용될 수 있다.Since both edge portions of the wiring board 123 on which the connection pads 126 are formed are inserted into the slots 143 to implement electrical connection by mechanical contact, the wiring board 123 according to the first embodiment is rigid. It is preferable to use a wiring board, for example, a printed circuit board can be used.

캐비닛 기판(140)은, 도 3 내지 도 5에 도시된 바와 같이, 단위 패키지의 접속 패드(126)가 형성된 양쪽 가장자리 부분이 수평 방향으로 삽입되어 수납될 수 있는 슬롯들(143)이 일정 간격을 두고 수직으로 형성되어 있으며, 접속 패드(126)와 마주보는 슬롯(143)의 내측면에 접속 패드(126)와 기계적인 접촉에 의해 전기적으로 연결되는 기판 패드(152)가 형성되어 있다. 이때 단위 패키지의 접속 패드(126)는 배선기판(123)의 하부면에 형성되어 있기 때문에, 접속 패드(126)와 전기적으로 연결되는 기판 패드(152)는 슬롯(143)의 바닥면에 형성된다.As shown in FIGS. 3 to 5, the cabinet substrate 140 has slots 143 which can be accommodated by inserting both edge portions in which the connection pads 126 of the unit package are formed in the horizontal direction. The substrate pad 152 is formed vertically and electrically connected to the connection pad 126 by mechanical contact with an inner side surface of the slot 143 facing the connection pad 126. In this case, since the connection pad 126 of the unit package is formed on the bottom surface of the wiring board 123, the substrate pad 152 electrically connected to the connection pad 126 is formed on the bottom surface of the slot 143. .

캐비닛 기판(140)은 다층 인쇄회로기판으로서, 프리프레그(prepreg) 소재의 절연판에 회로 배선층이 형성된 단위 기판이 적층된 구조를 갖는다. 회로 배선층(151)은 절연판에 동박을 열압착한 후 패터닝하여 형성한다.The cabinet board 140 is a multilayer printed circuit board and has a structure in which a unit board having a circuit wiring layer is formed on an insulating plate made of a prepreg material. The circuit wiring layer 151 is formed by thermocompression bonding copper foil on an insulating plate and then patterning it.

즉 캐비닛 기판(140)은 마주보는 양측면에 형성된 개방부(142)와 연결되어 내부에 적재 공간(149)이 형성된 사각 박스 형태의 배선기판으로서, 적재 공간(149)의 마주보는 내측면에 슬롯들(143)이 형성된 기판 몸체(141)와, 기판 몸체(141)에 형성된 회로 배선층(151)을 포함한다. 회로 배선층(151)은 슬롯(143)의 바닥면을 따라서 배열된 기판 패드(152)와, 기판 몸체(141)의 하부면에 형성된 단자 패드(156)와, 기판 몸체(141)의 내부에 형성되어 기판 패드(152)와 단자 패드(156)를 전기적으로 연결하는 내부 배선층(153)을 포함한다.That is, the cabinet board 140 is a wiring box having a rectangular box shape in which a loading space 149 is formed inside and connected to the openings 142 formed on opposite sides of the cabinet board 140. Slots are provided on opposite inner surfaces of the loading space 149. And a circuit board layer 151 formed on the substrate body 141. The circuit wiring layer 151 is formed in the substrate pad 152 arranged along the bottom surface of the slot 143, the terminal pad 156 formed on the lower surface of the substrate body 141, and the substrate body 141. And an internal wiring layer 153 that electrically connects the substrate pad 152 and the terminal pad 156.

기판 몸체(141)는 사각 박스 형태를 이루도록 제 1 기판 몸체(144)를 중심으로 제 1 기판 몸체(144)의 상부면의 양쪽 가장자리 부분에 한 쌍의 제 2 기판 몸체(147)가 적층되고, 한 쌍의 제 2 기판 몸체(147)의 상부에 제 3 기판 몸체(148)가 적층된 구조를 갖는다. 제 1 기판 몸체(144)는 하부면에 단자 패드들(156)을 포함하는 하부 배선층(157)이 형성되어 있다. 제 2 기판 몸체(147)는 제 1 기판 몸체(144)의 상부면의 마주보는 양쪽 가장자리 부분에 적층되며, 마주보는 면에 제 1 기판 몸체(144)의 상부면에 평행하게 슬롯들(143)이 일정 간격을 두고 수직으로 형성되어 있다. 그리고 제 3 기판 몸체(148)는 제 1 기판 몸체(144)와 마주볼 수 있도록 제 2 기판 몸체(147)의 상부에 적층되어 있다.The substrate body 141 has a pair of second substrate bodies 147 stacked on both edge portions of the upper surface of the first substrate body 144 about the first substrate body 144 to form a rectangular box shape. The third substrate body 148 is stacked on top of the pair of second substrate bodies 147. A lower wiring layer 157 including terminal pads 156 is formed on a lower surface of the first substrate body 144. The second substrate body 147 is stacked on opposite opposing portions of the upper surface of the first substrate body 144, and the slots 143 are parallel to the upper surface of the first substrate body 144 on the opposite surface. It is formed vertically at regular intervals. The third substrate body 148 is stacked on top of the second substrate body 147 to face the first substrate body 144.

이때 내부 배선층(153)은 각 슬롯(143)에 형성된 기판 패드(152)와 연결되어 제 2 기판 몸체(147)의 내부로 연장된 연결 패턴(154)과, 서로 대응되는 연결 패턴들(154)을 연결하여 제 1 기판 몸체(144)의 하부 배선층(157)에 연결시키는 비아(155; via)를 포함하며, 비아(155)는 제 2 기판 몸체(147)의 내부에서 제 1 기판 몸체(144)의 바닥면쪽으로 노출되게 형성된다. 따라서 제 1 기판 몸체(144)의 하부면에 노출된 비아(155)는 하부 배선층(157)을 경유하여 단자 패드(156)와 연결된다.In this case, the internal wiring layer 153 is connected to the substrate pads 152 formed in each slot 143 to extend into the second substrate body 147, and the connection patterns 154 corresponding to each other. The vias 155 are connected to the lower interconnection layer 157 of the first substrate body 144, and the vias 155 are formed within the second substrate body 147. It is formed to be exposed toward the bottom surface. Accordingly, the via 155 exposed on the lower surface of the first substrate body 144 is connected to the terminal pad 156 via the lower wiring layer 157.

제 1 실시예에서는 상하 연결 패턴들(154)을 수직으로 관통하여 형성된 비아(155)에 의해 서로 전기적으로 연결된 예를 개시하였지만, 이에 한정되는 것은 아니다. 예컨대, 이웃하는 상하 연결 패턴을 수직으로 연결하는 비아를 적어도 하나 이상 다른 위치에 형성하고, 다른 위치에 형성된 비아 사이는 연결 배선의 재배선 을 통하여 전기적으로 연결함으로써 기판 패드와 단자 패드를 전기적으로 연결시킬 수 있다.In the first embodiment, an example in which the vias 155 formed through the vertical connection patterns 154 are vertically connected to each other is disclosed, but embodiments are not limited thereto. For example, at least one via which vertically connects a neighboring vertical connection pattern is formed at another position, and the via formed at the other position is electrically connected to the board pad and the terminal pad by electrically connecting the via pads by rewiring the connection wiring. You can.

상하 이웃하는 슬롯(143) 사이의 간격(d)은 슬롯(143)에 수납되는 단위 패키지(120)가 서로 기계적으로 간섭하지 않도록, 적어도 단위 패키지(120)의 두께보다는 넓게 형성하는 것이 바람직하다.An interval d between the upper and lower neighboring slots 143 may be formed to be wider than at least the thickness of the unit package 120 so that the unit packages 120 accommodated in the slot 143 do not mechanically interfere with each other.

따라서 종래의 적층 패키지용 단위 패키지는 상하 단위 패키지 사이의 전기적 연결을 위하여 접속 패드를 배선기판의 상부면과 하부면에 형성해야 했지만, 제 1 실시예에 따른 적층 패키지(100)는 캐비닛 기판(140)은 수납되어 적층되는 단위 패키지들(120) 사이의 전기적 연결을 매개하기 때문에, 단위 패키지(120)에는 캐비닛 기판(140)과 전기적 연결을 위한 접속 패드(126)만 형성하면 된다.Accordingly, in the conventional unit package for the multilayer package, connection pads should be formed on the upper and lower surfaces of the wiring board for electrical connection between the upper and lower unit packages. However, the multilayer package 100 according to the first embodiment may include a cabinet substrate 140. ) Mediates the electrical connection between the unit packages 120 to be stored and stacked, so that only the connection pad 126 for electrical connection with the cabinet substrate 140 may be formed in the unit package 120.

그리고 금속 범프(160)는 제 1 기판 몸체(144) 하부면의 단자 패드(156)에 형성된다. 금속 범프(160)는 슬롯(143)에 단위 패키지(120)를 수납하기 전 또는 후에 형성될 수 있다.The metal bumps 160 are formed on the terminal pads 156 of the lower surface of the first substrate body 144. The metal bumps 160 may be formed before or after receiving the unit package 120 in the slot 143.

특히 금속 범프(160)는 적층 패키지(100)를 모기판에 실장하거나 모듈용 기판에 실장할 때 적층 패키지(100)에 작용하는 응력이 전체적으로 균일하게 분산될 수 있도록 제 1 기판 몸체(144) 하부면 전체에 균일하게 형성하는 것이 바람직하다. 금속 범프(160)로는 솔더 볼이 사용될 수 있으며, 그 외 금(Au) 또는 니켈(Ni) 범프가 사용될 수 있다.In particular, the metal bumps 160 may have a lower portion of the first substrate body 144 so that the stress applied to the stack package 100 may be uniformly distributed when the stack package 100 is mounted on the mother substrate or the module substrate. It is preferable to form uniformly over the whole surface. Solder balls may be used as the metal bumps 160, and gold (Au) or nickel (Ni) bumps may be used.

한편 제 1 실시예에 따른 적층 패키지(100)는 단독으로 모기판에 실장되어 사용되거나, 도 8에 도시된 바와 같이, 모듈용 기판(171)에 실장하여 반도체 모듈 (170)의 부품으로 사용될 수 있다. 도 8에 도시된 바와 같이, 반도체 모듈(170)은 모듈용 기판(171)의 양면에 제 1 실시예에 따른 적층 패키지들(100)이 금속 범프(160)를 매개로 실장된 구조를 갖는다.Meanwhile, the stack package 100 according to the first embodiment may be mounted on a mother substrate by itself or used as a component of the semiconductor module 170 by mounting on the module substrate 171 as shown in FIG. 8. have. As shown in FIG. 8, the semiconductor module 170 has a structure in which the stack packages 100 according to the first embodiment are mounted on both surfaces of the module substrate 171 through the metal bumps 160.

이때 적층 패키지(100)를 구성하는 단위 패키지(120)는 캐비닛 기판의 슬롯(143)에 기계적으로 수납된 상태를 유지하기 때문에, 모듈용 기판(171)에 실장된 캐비닛 기판(140)에서 단위 패키지(120)만을 슬롯(143)으로부터 분리하는 것이 가능하다.At this time, since the unit package 120 constituting the stacked package 100 maintains a state in which the unit package 120 is mechanically stored in the slot 143 of the cabinet substrate, the unit package 120 is mounted on the cabinet substrate 140 mounted on the module substrate 171. It is possible to separate only 120 from slot 143.

따라서 모듈용 기판(171)에 적층 패키지(100)가 실장된 이후에 단위 패키지(120)에 대한 수리 공정을 진행해야 할 경우, 수리 공정이 필요한 단위 패키지를 캐비닛 기판의 슬롯으로부터 분리하고 양호한 새로운 단위 패키지를 그 슬롯에 삽입시킴으로써 수리 공정이 완료된다. 즉 종래와 같은 열적 스트레스를 작용하지 않더라도 단위 패키지(120)에 대한 수리 공정을 쉽게 진행할 수 있다.Therefore, when the repair process for the unit package 120 is to be performed after the stack package 100 is mounted on the module substrate 171, the unit package requiring the repair process is separated from the slot of the cabinet board and a new good unit is provided. The repair process is completed by inserting the package into the slot. That is, the repair process for the unit package 120 can be easily performed even without applying the thermal stress as in the prior art.

단위 패키지(120)는 캐비닛 기판(140)에 수납되어 보호되기 때문에, 외부에서 작용하는 힘에 의해 단위 패키지(120)가 손상되는 것을 방지할 수 있다.Since the unit package 120 is accommodated in the cabinet substrate 140 and protected, the unit package 120 may be prevented from being damaged by an external force.

전술된 바와 같이, 적층 패키지의 금속 범프(160)는 하부면에 전체적으로 균일하게 형성되어 있기 때문에, 적층 패키지(100)를 모듈용 기판(171)에 실장할 때 작용하는 가압력과 같은 응력을 전체적으로 균일하게 분산시킨다. 그리고 모듈용 기판(171)에 균일하게 형성된 금속 범프(160)를 매개로 적층 패키지(100)가 접합되기 때문에, 제조 공정이 완료된 반도체 모듈(170)에 대한 신뢰성 테스트에서의 불량률을 떨어뜨릴 수 있다.As described above, since the metal bumps 160 of the laminated package are formed uniformly on the bottom surface thereof, the stresses such as the pressing force acting when mounting the laminated package 100 on the module substrate 171 are generally uniform. Disperse. In addition, since the stack package 100 is bonded through the metal bumps 160 uniformly formed on the module substrate 171, the defective rate in the reliability test for the semiconductor module 170 in which the manufacturing process is completed may be reduced. .

그리고 반도체 모듈(170)을 제조하는 방법 측면에서 제 1 실시예에 따른 적층 패키지(100)를 모듈용 기판(171)에 실장하여 반도체 모듈(170)을 제조할 수도 있고, 금속 범프(160)가 형성된 캐비닛 기판(140)을 먼저 모듈용 기판(171)에 실장한 이후에 캐비닛 기판의 슬롯(143)에 단위 패키지(120)를 수납하여 반도체 모듈(170)을 제조할 수도 있다.In addition, in the aspect of manufacturing the semiconductor module 170, the semiconductor package 170 may be manufactured by mounting the stack package 100 according to the first embodiment on the module substrate 171, and the metal bumps 160 may be formed. After the formed cabinet substrate 140 is first mounted on the module substrate 171, the semiconductor module 170 may be manufactured by accommodating the unit package 120 in the slot 143 of the cabinet substrate.

한편 제 1 실시예에 따른 적층 패키지(100)를 이용한 반도체 모듈(170)은 모듈용 기판(171)의 양면에 적층 패키지(100)가 실장된 양면 모듈을 예를 들어 설명하였지만, 모듈용 기판의 일면에 적층 패키지가 실장된 단면 모듈로도 구현될 할 수 있음은 물론이다.Meanwhile, the semiconductor module 170 using the stack package 100 according to the first embodiment has been described with a double-sided module in which the stack package 100 is mounted on both sides of the module substrate 171. Of course, it can also be implemented as a single-sided module in which a laminated package is mounted on one surface.

제 2 실시예Second embodiment

본 발명의 제 1 실시예에 따른 적층 패키지의 단위 패키지로서 반도체 칩의 활성면을 제외한 부분이 외부로 노출된 구조를 개시하였지만, 배선기판의 상부면에 노출된 반도체 칩을 성형 수지로 봉합한 형태의 반도체 패키지가 단위 패키지로 사용될 수 있다.Disclosed is a structure in which a portion except an active surface of a semiconductor chip is exposed to the outside as a unit package of a multilayer package according to a first embodiment of the present invention, but the semiconductor chip exposed to the upper surface of the wiring board is sealed with a molding resin. The semiconductor package of may be used as a unit package.

도 9는 본 발명의 제 2 실시예에 따른 수납식 적층 패키지(200)를 보여주는 단면도이다. 도 9를 참조하면, 제 2 실시예에 따른 수납식 적층 패키지(200)는 캐비닛 기판(240)의 슬롯(243)에 단위 패키지(220)가 삽입되어 적층된 구조를 갖는 다는 점에서 제 1 실시예와 동일하지만, 단위 패키지(220)의 구성에 있어서 차이를 갖고 있다.9 is a cross-sectional view illustrating a stackable package 200 according to a second embodiment of the present invention. Referring to FIG. 9, the retractable stack package 200 according to the second embodiment has a structure in which the unit package 220 is inserted and stacked in a slot 243 of the cabinet substrate 240. Although it is the same as the example, there is a difference in the structure of the unit package 220.

단위 패키지(220)는 배선기판(223)의 상부면에 실장된 반도체 칩(221)을 성형 수지로 봉합하여 형성된 수지 봉합부(234; 이하, 제 2 수지 봉합부라 한다)를 더 포함한다. 제 2 수지 봉합부(234)는 접속 패드(226) 안쪽의 반도체 칩(221)이 실장된 영역을 봉합한다. 그리고 윈도우(224)에 노출된 반도체 칩의 칩 패드(222), 본딩 와이어(231) 및 본딩 패드(227)는 윈도우(224)를 봉합하는 성형 수지에 의해 형성된 수지 봉합부(233; 이하, 제 1 수지 봉합부라 한다)에 의해 외부 환경으로부터 보호된다.The unit package 220 further includes a resin encapsulation portion 234 (hereinafter referred to as a second resin encapsulation portion) formed by sealing the semiconductor chip 221 mounted on the upper surface of the wiring board 223 with a molding resin. The second resin encapsulation part 234 seals an area in which the semiconductor chip 221 is mounted inside the connection pad 226. The chip pad 222, the bonding wire 231, and the bonding pad 227 of the semiconductor chip exposed to the window 224 may be formed of a resin encapsulation portion 233 formed of a molding resin for encapsulating the window 224. It is protected from external environment by one resin seal).

이때 단위 패키지(220)를 캐비닛 기판의 슬롯(243)에 삽입할 때, 제 2 수지 봉합부(234) 외측의 접속 패드(226)가 형성된 배선기판(223)의 가장자리 부분이 캐비닛 기판의 슬롯(243)에 삽입된다. 접속 패드(226)가 형성된 배선기판(223)의 양쪽 가장자리 부분이 슬롯(243)에 삽입되어 기계적인 접촉에 의해 전기적 연결을 구현하기 때문에, 제 2 실시예에 따른 배선기판(223)으로도 제 1 실시예와 같은 경질의 배선기판을 사용하는 것이 바람직하며, 예컨대 인쇄회로기판이 사용될 수 있다.At this time, when the unit package 220 is inserted into the slot 243 of the cabinet substrate, the edge portion of the wiring board 223 having the connection pad 226 outside the second resin sealing portion 234 is formed in the slot of the cabinet substrate ( 243). Since both edge portions of the wiring board 223 on which the connection pads 226 are formed are inserted into the slots 243 to realize electrical connection by mechanical contact, the wiring board 223 according to the second embodiment is also used. It is preferable to use a hard wiring board as in the first embodiment, for example, a printed circuit board can be used.

그리고 제 1 및 제 2 수지 봉합부(233, 234)는 한번의 성형 공정으로 형성하거나 성형 공정을 개별적으로 진행하여 형성할 수 있다.In addition, the first and second resin sealing parts 233 and 234 may be formed by one molding process or may be formed by separately performing the molding process.

따라서 제 2 실시예에 따른 적층 패키지(200)는 제 1 실시예에 따른 적층 패키지와 비교하여 단위 패키지(220)의 구조에 약간의 차이는 있으나, 캐비닛 기판의 슬롯(243)에 단위 패키지(220)가 수납되어 적층되는 구조를 갖는 다는 점에서 제 1 실시예에 따른 적층 패키지와 동일한 구성을 갖기 때문에, 제 1 실시예에 따른 적층 패키지와 같은 효과를 기대할 수 있다.Therefore, the stack package 200 according to the second embodiment has a slight difference in the structure of the unit package 220 compared to the stack package according to the first embodiment, but the unit package 220 is inserted into the slot 243 of the cabinet substrate. ) Has the same configuration as that of the laminated package according to the first embodiment in that it has a structure in which it is stored and stacked, and thus the same effect as that of the laminated package according to the first embodiment can be expected.

한편 제 2 실시예에 따른 적층 패키지(200)는 모기판에 직접 실장하거나 모듈용 기판에 실장하여 반도체 모듈로 구현할 수 있음은 물론이다.Meanwhile, the stack package 200 according to the second embodiment may be directly mounted on a mother substrate or on a module substrate to be implemented as a semiconductor module.

제 3 실시예Third embodiment

제 2 실시예에 따른 적층 패키지의 단위 패키지는 배선기판의 상부면에서 반도체 칩이 실장된 부분만 일부 성형 수지로 봉합하여 제 2 수지 봉합부가 형성된 구조를 갖지만, 도 10에 도시된 바와 같이, 배선기판(323) 상부면 전체를 성형 수지로 봉합하여 제 2 수지 봉합부(334)를 형성할 수 있다.Although the unit package of the multilayer package according to the second embodiment has a structure in which only a portion in which the semiconductor chip is mounted on the upper surface of the wiring board is sealed with a part of a molding resin, a second resin sealing part is formed, as shown in FIG. 10. The entire upper surface of the substrate 323 may be sealed with a molding resin to form the second resin sealing part 334.

도 10을 참조하면, 제 3 실시예에 따른 적층 패키지(300)는 단위 패키지(320)의 양쪽 가장자리 부분에 형성된 배선기판(323)과 제 2 수지 봉합부(334)가 함께 캐비닛 기판의 슬롯(343)에 삽입된 구조를 갖는다.Referring to FIG. 10, in the stacked package 300 according to the third exemplary embodiment, a wiring board 323 and a second resin encapsulation part 334 formed at both edge portions of the unit package 320 together have a slot of a cabinet substrate ( 343).

이때 단위 패키지(320)는 배선기판(323)으로 인쇄회로기판의 비롯하여 유연성을 갖는 테이프 배선기판도 사용이 가능하다. 배선기판(323)으로 테이프 배선기판도 사용이 가능한 이유는, 배선기판(323)의 상부면에 형성된 제 2 수지 봉합부(334)가 배선기판(323)의 강도를 보강하는 역할을 함으로써, 배선기판(323)이 캐비닛 기판의 슬롯(343)에 삽입되더라도 휘거나 손상되는 것을 억제할 수 있기 때문이다.In this case, the unit package 320 may be a wiring board 323 and a tape wiring board having flexibility, including a printed circuit board. The reason why the wiring board 323 can also be used as the tape wiring board is that the second resin sealing portion 334 formed on the upper surface of the wiring board 323 serves to reinforce the strength of the wiring board 323, thereby wiring the wiring board. This is because the substrate 323 can be prevented from being bent or damaged even when the substrate 323 is inserted into the slot 343 of the cabinet substrate.

제 1 내지 제 3 실시예에 따른 적층 패키지의 단위 패키지로 배선기판의 윈도우에 노출된 칩 패드가 배선기판의 하부면에 형성된 본딩 패드에 본딩 와이어에 의해 전기적으로 연결된 구조를 갖는 반도체 패키지가 적용된 예를 개시하였지만, 도 11 내지 도 13에 도시된 바와 같이, 배선기판 상부면에 적어도 하나 이상의 반도체 칩이 실장되고, 반도체 칩과 배선기판의 전기적 연결이 배선기판의 상부면에서 이루어지는 반도체 패키지를 단위 패키지로 사용할 수 있다.Example of applying a semiconductor package having a structure in which a chip pad exposed to a window of a wiring board is electrically connected by a bonding wire to a bonding pad formed on a lower surface of the wiring board as a unit package of a laminated package according to the first to third embodiments 11 to 13, at least one semiconductor chip is mounted on an upper surface of a wiring board, and a semiconductor package in which electrical connection between the semiconductor chip and the wiring board is formed on the upper surface of the wiring board is a unit package. Can be used as

제 4 실시예Fourth embodiment

도 11은 본 발명의 제 4 실시예에 따른 수납식 적층 패키지(400)를 보여주는 부분 단면도이다. 도 11을 참조하면, 제 4 실시예에 따른 수납식 적층 패키지(400)는 배선기판(423)의 상부면에 반도체 칩(421)의 배면이 부착된 형태의 단위 패키지(420)가 캐비닛 기판의 슬롯(443)에 수납된 구조를 갖는다.11 is a partial cross-sectional view showing a retractable stacked package 400 according to a fourth embodiment of the present invention. Referring to FIG. 11, in the retractable stacked package 400 according to the fourth exemplary embodiment, a unit package 420 having a back surface of a semiconductor chip 421 attached to an upper surface of a wiring board 423 is formed on a cabinet substrate. It has a structure accommodated in the slot 443.

반도체 칩(421)은 칩 패드(422)가 활성면의 가장자리 둘레에 형성된 에지 패드형 반도체 칩이다. 배선기판(423)의 상부면의 중심 부분에 반도체 칩(421)의 배면이 부착된다. 반도체 칩(421)에 근접하게 배선기판(423)의 상부면에 형성된 본딩 패드(427)와 반도체 칩의 칩 패드(422)는 본딩 와이어(431)에 의해 전기적으로 연결된다. 배선기판(423) 상부면에 실장된 반도체 칩(421)과 본딩 와이어(431)는 성형 수지로 봉합하여 형성된 수지 봉합부(432)에 의해 보호된다. 배선기판(423) 상부면의 본딩 패드(427)와 하부면의 접속 패드(426)는 배선기판(423)을 관통하여 형성된 비아(429)에 의해 전기적으로 연결될 수 있다. 그리고 본딩 패드(427)와 전기적으로 연결되는 접속 패드(426)는 배선기판(423) 하부면의 양쪽 가장자리 부분에 형성되어 있다.The semiconductor chip 421 is an edge pad type semiconductor chip in which a chip pad 422 is formed around an edge of an active surface. The back surface of the semiconductor chip 421 is attached to the central portion of the upper surface of the wiring board 423. The bonding pads 427 formed on the upper surface of the wiring board 423 and the chip pads 422 of the semiconductor chip are closely connected to the semiconductor chip 421 by the bonding wires 431. The semiconductor chip 421 and the bonding wire 431 mounted on the upper surface of the wiring board 423 are protected by the resin sealing portion 432 formed by sealing with a molding resin. The bonding pads 427 on the upper surface of the wiring board 423 and the connection pads 426 on the lower surface of the wiring board 423 may be electrically connected by vias 429 formed through the wiring board 423. The connection pads 426 electrically connected to the bonding pads 427 are formed at both edges of the lower surface of the wiring board 423.

한편 단위 패키지의 수지 봉합부(432)는 배선기판(423)의 상부면 전체를 봉 합하기 때문에, 제 3 실시예에 따른 적층 패키지와 동일한 형태로, 배선기판(423)과 수지 봉합부(432)가 함께 캐비닛 기판의 슬롯(443)에 삽입된다.On the other hand, since the resin sealing portion 432 of the unit package seals the entire upper surface of the wiring board 423, the wiring board 423 and the resin sealing portion 432 have the same form as the laminated package according to the third embodiment. ) Are inserted together into the slot 443 of the cabinet substrate.

제 5 실시예Fifth Embodiment

제 4 실시예에 따른 적층 패키지의 단위 패키지는 반도체 칩이 와이어 본딩법으로 배선기판에 전기적으로 연결된 구조를 개시하였지만, 도 12에 도시된 바와 같이, 반도체 칩(521)이 배선기판(523)에 플립 칩 본딩된 구조의 단위 패키지(520)가 사용될 수 있다.Although the unit package of the stack package according to the fourth embodiment has disclosed a structure in which a semiconductor chip is electrically connected to a wiring board by a wire bonding method, as shown in FIG. 12, the semiconductor chip 521 is connected to the wiring board 523. The unit package 520 having a flip chip bonded structure may be used.

도 12를 참조하면, 제 5 실시예에 따른 수납식 적층 패키지(500)는 반도체 칩(521)이 배선기판(523) 상부면에 플립 칩 본딩된 단위 패키지들(520)이 캐비닛 기판의 슬롯(543)에 수납되어 적층된 구조를 갖는다.Referring to FIG. 12, in the stackable package 500 according to the fifth exemplary embodiment, the unit packages 520 in which the semiconductor chip 521 is flip-chip bonded to the upper surface of the wiring board 523 may include slots of a cabinet substrate ( 543) to have a stacked structure.

단위 패키지(520)에 있어서, 반도체 칩(521)과 배선기판(523)의 플립 칩 본딩된 부분은 언더필 방법에 의해 충전된 충진제(532)에 의해 보호될 수 있다. 그리고 플립 칩 본딩된 반도체 칩(521) 외측의 배선기판(523)의 하부면의 양쪽 가장자리 둘레에 접속 패드(526)가 형성되어 있다.In the unit package 520, the flip chip bonded portions of the semiconductor chip 521 and the wiring board 523 may be protected by the filler 532 charged by the underfill method. Connection pads 526 are formed around both edges of the lower surface of the wiring board 523 outside the flip chip bonded semiconductor chip 521.

따라서 제 5 실시예에 따른 수납식 적층 패키지(500)는 플립 칩 본딩된 반도체 칩(521) 외측의 배선기판(523) 부분이 캐비닛 기판의 슬롯(543)에 수납되는 구조를 갖기 때문에, 제 1 실시예에 따른 수납식 적층 패키지와 유사한 구조로 구현된다.Therefore, the stackable package 500 according to the fifth embodiment has a structure in which a portion of the wiring board 523 outside the flip chip bonded semiconductor chip 521 is accommodated in the slot 543 of the cabinet board. It is implemented in a structure similar to the retractable stacked package according to the embodiment.

제 6 실시예Sixth embodiment

제 1 내지 제 5 실시예에 따른 수납식 적층 패키지의 단위 패키지는 하나의 반도체 칩이 실장된 싱글 칩 패키지를 개시하였지만, 배선기판의 상부면에 반도체 칩들이 실장된 멀티 칩 패키지가 사용될 수 있다.Although the unit package of the stackable package according to the first to fifth embodiments has disclosed a single chip package in which one semiconductor chip is mounted, a multichip package in which semiconductor chips are mounted on an upper surface of a wiring board may be used.

제 6 실시예에 따른 수납식 적층 패키지(600)는, 도 13에 도시된 바와 같이, 단위 패키지(620)로 배선기판(623)의 상부면에 두 개의 반도체 칩(621)이 적층된 적층 칩 패키지가 캐비닛 기판의 슬롯(643)에 수납된 구조를 갖는다.As shown in FIG. 13, the stackable stack package 600 according to the sixth embodiment is a stacked chip in which two semiconductor chips 621 are stacked on an upper surface of a wiring board 623 in a unit package 620. The package has a structure housed in the slot 643 of the cabinet substrate.

단위 패키지(620)는 배선기판(623)의 상부면에 반도체 칩들(621)이 적층되어 있으며, 본딩 와이어(631)에 의해 반도체 칩들(621)과 배선기판(623)이 전기적으로 연결된다. 배선기판(623) 상부면에 실장된 반도체 칩들(621)과 본딩 와이어(631)는 성형 수지로 봉합하여 형성된 수지 봉합부(632)에 의해 보호된다. 그리고 배선기판(623) 하부면의 양쪽 가장자리 부분에는 접속 패드(626)가 형성된 구조를 갖는다.In the unit package 620, the semiconductor chips 621 are stacked on the upper surface of the wiring board 623, and the semiconductor chips 621 and the wiring board 623 are electrically connected by the bonding wire 631. The semiconductor chips 621 and the bonding wire 631 mounted on the upper surface of the wiring board 623 are protected by a resin encapsulation portion 632 formed by sealing with a molding resin. In addition, both edge portions of the lower surface of the wiring board 623 have a structure in which connection pads 626 are formed.

따라서 제 6 실시예에 따른 수납식 적층 패키지(600)는 제 3 실시예에 따른 수납식 적층 패키지와 유사한 구조로 구현할 수 있다.Therefore, the stackable stack package 600 according to the sixth embodiment may be implemented in a structure similar to the stackable stack package according to the third embodiment.

이와 같은 본 발명의 실시예에 따른 수납식 적층 패키지는 하나의 실시예에 불과하며 이에 한정되는 것은 아니다. 특히 단위 패키지로서 일면의 가장자리 부분에 접속 패드들이 열어 지어 배열된 구조를 갖고 캐비닛 기판의 슬롯에 삽입이 가능한 구조를 갖는다면 적용이 가능하다.Such a stackable package according to an embodiment of the present invention is only one embodiment, but is not limited thereto. In particular, if the unit package has a structure in which the connection pads are opened and arranged at the edges of one surface and have a structure that can be inserted into the slot of the cabinet substrate, the present invention can be applied.

본 발명의 실시예에서는 동일한 유형의 단위 패키지들이 캐비닛 기판에 수납 된 구조를 개시하였지만, 적어도 한 종류 이상의 단위 패키지들을 캐비닛 기판에 수납하여 적층 패키지를 구현할 수 있다. 특히 캐비닛 기판의 슬롯 폭과, 슬롯 사이의 간격을 조정함으로써, 서로 다른 단위 패키지를 수납하는 것도 가능하다.In the exemplary embodiment of the present invention, a structure in which unit packages of the same type are accommodated in a cabinet substrate is disclosed, but at least one type of unit packages may be accommodated in the cabinet substrate to implement a stacked package. In particular, it is also possible to accommodate different unit packages by adjusting the slot width of the cabinet substrate and the spacing between the slots.

제 7 실시예Seventh embodiment

제 1 내지 제 6 실시예에서는 캐비닛 기판의 슬롯에 수납되는 단위 패키지로서 여러 형태의 단위 패키지가 적용된 예를 개시하였고, 캐비닛 기판은 하부면에 외부 접속용 금속 범프가 형성된 예를 개시하였다. 따라서 일반적인 금속 범프를 갖는 형태의 반도체 패키지와 동일한 방법으로 실장하여 사용할 수 있다.In the first to sixth embodiments, various types of unit packages are applied as unit packages to be stored in slots of the cabinet substrate, and an example in which the cabinet bumps are provided with metal bumps for external connection on the bottom surface thereof is disclosed. Therefore, it can be mounted and used in the same way as a semiconductor package of the type which has a general metal bump.

그 외 본 발명에 따른 적층 패키지의 외부접속단자로서 반도체 모듈의 커넥터와 유사한 형태의 커넥터가 사용될 수 있다. 즉 도 14에 도시된 바와 같이, 제 7 실시예에 따른 수납식 적층 패키지(700)는 캐비닛 기판의 슬롯들(743)에 단위 패키지(720)가 삽입되어 있으며, 캐비닛 기판(740)의 일측의 외측면에 커넥터(760)가 돌출된 구조를 갖는다. 이때 캐비닛 기판의 슬롯들(743)에 단위 패키지들(720)이 삽입된 구조는 제 1 내지 도 6 실시예에 개시된 구조와 동일하게 구현될 수 있기 때문에, 상세한 설명은 생략하고 커넥터(760)를 중심으로 설명하겠다.In addition, as an external connection terminal of the multilayer package according to the present invention, a connector similar to the connector of the semiconductor module may be used. That is, as shown in FIG. 14, in the stackable package 700 according to the seventh embodiment, the unit package 720 is inserted into the slots 743 of the cabinet substrate, and on one side of the cabinet substrate 740. The connector 760 protrudes on the outer side. At this time, since the unit package 720 is inserted into the slots 743 of the cabinet substrate may be implemented in the same manner as the structure disclosed in the first to sixth embodiment, a detailed description thereof will be omitted and the connector 760 is omitted. I will explain it centrally.

커넥터(760)는 제 2 기판 몸체(747)의 외측면에 형성되며, 슬롯(743)이 형성된 방향에 평행한 방향으로 형성된다. 커넥터(760)의 외측면을 따라서 소켓에 접촉되어 전기적으로 연결될 단자 패드(756)가 일정 간격을 두고 형성된 구조를 갖는다. 물론 커넥터(760)는 캐비닛 기판(740)의 무게 균형을 유지할 수 있도록 제 2 기판 몸체(747)의 중심 부분에 형성하는 것이 바람직하지만, 한쪽으로 편향되게 형성할 수 있다.The connector 760 is formed on the outer surface of the second substrate body 747 and is formed in a direction parallel to the direction in which the slot 743 is formed. Terminal pads 756 contacting the sockets along the outer surface of the connector 760 to be electrically connected to each other have a structure formed at regular intervals. Of course, the connector 760 is preferably formed in the center portion of the second substrate body 747 so as to maintain the weight balance of the cabinet substrate 740, but may be formed to be deflected to one side.

한편 제 7 실시예에서는 제 2 기판 몸체(747)의 외측면에 커넥터(760)가 형성된 구조를 개시하였지만, 제 1 기판 몸체의 하부면에 커넥터가 형성될 수 있다. 또한 커넥터는 슬롯이 형성된 방향에 평행한 방향으로 형성된 예를 개시하였지만, 슬롯이 형성된 방향에 직교하는 방향으로 형성할 수도 있다.Meanwhile, in the seventh embodiment, the structure in which the connector 760 is formed on the outer surface of the second substrate body 747 is disclosed, but the connector may be formed on the lower surface of the first substrate body. In addition, although the connector has been described in an example formed in a direction parallel to the direction in which the slot is formed, it may be formed in a direction orthogonal to the direction in which the slot is formed.

따라서 제 7 실시예에 따른 수납식 적층 패키지(700)는 일측에 커넥터가 형성된 반도체 모듈이나 비디오 카드 등과 같이 모기판에 설치된 소켓에 꽂아 실장할 수 있다.Therefore, the stackable package 700 according to the seventh exemplary embodiment may be mounted by being plugged into a socket installed in a mother substrate such as a semiconductor module or a video card having a connector formed at one side thereof.

따라서, 본 발명의 구조를 따르면 슬롯들이 형성된 캐비닛 기판에 단위 패키지들이 삽입되어 기계적인 접촉에 의해 전기적 연결을 구현하기 때문에, 종래의 단위 패키지 적층시 솔더 접합 공정에 수반되는 열적 스트레스에 따른 문제를 해소할 수 있다.Therefore, according to the structure of the present invention, since the unit packages are inserted into the cabinet board on which the slots are formed to realize electrical connection by mechanical contact, the problem caused by the thermal stress accompanying the solder bonding process in conventional unit package stacking is eliminated. can do.

캐비닛 기판에 수납된 단위 패키지를 슬롯에서 쉽게 분리할 수 있기 때문에, 열적 스트레스를 작용하지 않으면서 적층 패키지에서 단위 패키지들을 분리하여 수리 공정을 진행할 수 있다. 특히 적층 패키지가 실장되는 환경 즉, 모기판 또는 모듈용 기판에 실장된 상태에서도 단위 패키지들을 캐비닛 기판에서 쉽게 분리할 수 있기 때문에, 실장 환경에서도 적층 패키지에서 단위 패키지를 분리하여 수리 공정을 진행할 수 있다.Since the unit package accommodated in the cabinet substrate can be easily removed from the slot, the repair process can be performed by separating the unit packages from the laminated package without applying thermal stress. In particular, since the unit packages can be easily separated from the cabinet board even in an environment in which the stacked package is mounted, that is, mounted on a mother substrate or a module board, the repair process can be performed by separating the unit packages from the stacked package even in a mounting environment. .

단위 패키지들은 캐비닛 기판에 수납되어 보호되기 때문에, 외부에서 작용하는 힘에 단위 패키지들이 쉽게 손상되는 것을 방지할 수 있다.Since the unit packages are accommodated in the cabinet substrate and protected, the unit packages can be prevented from being easily damaged by external force.

그리고 캐비닛 기판의 하부면에 금속 범프들이 전체적으로 균일하게 형성된 구조를 갖기 때문에, 적층 패키지를 모듈용 기판에 실장할 때 작용하는 가압력과 같은 응력을 전체적으로 균일하게 분산시킬 수 있다. 따라서 모듈용 기판에 균일하게 형성된 금속 범프를 매개로 적층 패키지가 접합되기 때문에, 제조된 반도체 모듈에 대한 신뢰성 테스트에서의 불량률을 떨어뜨릴 수 있는 장점도 있다.In addition, since the metal bumps are uniformly formed on the lower surface of the cabinet substrate as a whole, it is possible to uniformly disperse the stresses such as the pressing force applied when the laminated package is mounted on the module substrate. Therefore, since the laminated package is bonded through the metal bumps uniformly formed on the module substrate, there is an advantage in that the defective rate in the reliability test for the manufactured semiconductor module can be reduced.

Claims (18)

일면의 양쪽 가장자리 부분에 복수의 접속 패드가 형성된 단위 패키지와;A unit package having a plurality of connection pads formed at both edges of one surface thereof; 상기 단위 패키지의 접속 패드가 형성된 양쪽 가장자리 부분이 수평 방향으로 삽입되어 수납되는 슬롯들이 일정 간격을 두고 수직으로 형성되어 있으며, 상기 접속 패드와 마주보는 상기 슬롯의 내측면에 상기 접속 패드와 기계적인 접촉에 의해 전기적으로 연결되는 기판 패드가 형성된 캐비닛 기판;을 포함하는 것을 특징으로 하는 수납식 적층 패키지.Both edge portions of the unit package in which the connection pads are formed are inserted in the horizontal direction, and the slots to be received are vertically formed at regular intervals. And a cabinet substrate having substrate pads electrically connected by the cabinet board. 제 1항에 있어서, 상기 캐비닛 기판은,The method of claim 1, wherein the cabinet substrate, 일측면 또는 마주보는 양측면에 형성된 개방부와 연결되어 내부에 적재 공간이 형성되어 있고, 상기 적재 공간의 마주보는 내측면에 상기 슬롯들이 형성된 기판 몸체와;A substrate body having a loading space formed therein by being connected to an opening formed at one side or facing both sides, the substrate body having the slots formed at the inner side of the loading space facing each other; 상기 기판 몸체에 형성된 회로 배선층;을 포함하며,And a circuit wiring layer formed on the substrate body. 상기 회로 배선층은,The circuit wiring layer, 상기 슬롯의 내측면에 형성된 상기 기판 패드와;The substrate pad formed on an inner side surface of the slot; 상기 기판 몸체 일측의 외측면에 형성된 단자 패드와;A terminal pad formed on an outer surface of one side of the substrate body; 상기 기판 몸체의 내부에 형성되어 상기 기판 패드와 상기 단자 패드를 전기적으로 연결하는 내부 배선층;을 포함하는 것을 특징으로 하는 수납식 적층 패키지.And an inner wiring layer formed in the substrate body to electrically connect the substrate pad and the terminal pad. 제 2항에 있어서, 상기 기판 몸체는,The method of claim 2, wherein the substrate body, 하부면에 단자 패드를 포함하는 하부 배선층이 형성된 제 1 기판 몸체와;A first substrate body having a lower wiring layer including a terminal pad on a lower surface thereof; 상기 제 1 기판 몸체의 상부면의 마주보는 양쪽 가장자리 부분에 적층되며, 마주보는 면에 상기 제 1 기판 몸체의 상부면에 평행하게 상기 슬롯들이 수직으로 형성된 한 쌍의 제 2 기판 몸체와;A pair of second substrate bodies stacked on opposite edge portions of the upper surface of the first substrate body, the slots being vertically formed on the opposite surface in parallel to the upper surface of the first substrate body; 상기 제 1 기판 몸체와 마주볼 수 있도록 상기 제 2 기판 몸체의 상부에 적층되는 제 3 기판 몸체;를 포함하는 것을 특징으로 하는 수납식 적층 패키지.And a third substrate body stacked on an upper portion of the second substrate body so as to face the first substrate body. 제 3항에 있어서, 상기 내부 배선층은,The method of claim 3, wherein the internal wiring layer, 상기 각 슬롯에 형성된 상기 기판 패드와 연결되어 상기 제 2 기판 몸체의 내부로 연장된 연결 패턴과;A connection pattern connected to the substrate pads formed in the slots and extending into the second substrate body; 서로 대응되는 상기 연결 패턴들을 연결하여 상기 제 1 기판 몸체의 하부 배선층에 연결시키는 비아;를 포함하는 것을 특징으로 하는 수납식 적층 패키지.And a via connecting the connection patterns corresponding to each other to be connected to the lower wiring layer of the first substrate body. 제 2항에 있어서, 상기 단자 패드는 상기 슬롯들이 형성된 면에 이웃하는 일측의 외측면에 형성되며, 상기 내부 배선층은 상기 기판 패드와 상기 단자 패드를 전기적으로 연결하는 비아를 포함하는 것을 특징으로 하는 수납식 적층 패키지.3. The terminal pad of claim 2, wherein the terminal pad is formed on an outer surface of one side adjacent to a surface on which the slots are formed, and the internal wiring layer includes a via electrically connecting the substrate pad and the terminal pad. Retractable lamination package. 제 3항 또는 제 5항에 있어서, 상기 단자 패드에는 금속 범프가 형성된 것을 특징으로 하는 수납식 적층 패키지.The package stack of claim 3 or 5, wherein the terminal pad is formed with a metal bump. 제 2항에 있어서, 상기 기판 몸체 일측의 외측면으로 돌출된 커넥터;를 포함하며,3. The connector of claim 2, further comprising: a connector protruding to an outer surface of one side of the substrate body. 상기 커넥터의 외측면을 따라서 상기 단자 패드가 형성된 것을 특징으로 하는 수납식 적층 패키지.And the terminal pad is formed along an outer surface of the connector. 제 7항에 있어서, 상기 커넥터는 상기 슬롯이 형성된 상기 기판 몸체 일측의 외측면에 형성된 것을 특징으로 하는 수납식 적층 패키지.8. The package stack package of claim 7, wherein the connector is formed on an outer surface of one side of the substrate body on which the slot is formed. 제 1항에 있어서, 상하 이웃하는 상기 슬롯의 간격은 적어도 단위 패키지의 두께보다는 넓은 것을 특징으로 하는 수납식 적층 패키지.The package stack of claim 1, wherein a space between the slots adjacent to each other is wider than at least a thickness of a unit package. 제 1항에 있어서, 상기 단위 패키지는,The method of claim 1, wherein the unit package, 반도체 칩과;A semiconductor chip; 상기 반도체 칩이 일면에 실장되며, 상기 반도체 칩이 실장된 영역 외측의 양쪽 가장자리 부분에 복수의 접속 패드가 형성된 배선기판;을 포함하는 것을 특징으로 하는 수납식 적층 패키지.And a wiring board having the semiconductor chip mounted on one surface and having a plurality of connection pads formed at both edge portions outside the region where the semiconductor chip is mounted. 제 10항에 있어서, 상기 배선기판의 일면에 실장된 상기 반도체 칩을 봉합하 되, 상기 접속 패드 안쪽의 상기 반도체 칩이 실장된 영역을 봉합하는 수지 봉합부;를 더 포함하며,The semiconductor device of claim 10, further comprising: a resin encapsulation unit sealing the semiconductor chip mounted on one surface of the wiring board, and sealing an area in which the semiconductor chip is mounted inside the connection pad. 상기 접속 패드가 형성된 상기 배선기판의 가장자리 부분이 상기 캐비닛 기판의 슬롯에 삽입되는 것을 특징으로 하는 수납식 적층 패키지.An edge package of the wiring board on which the connection pad is formed is inserted into a slot of the cabinet substrate. 제 11항에 있어서, 상기 배선기판은 인쇄회로기판인 것을 특징으로 하는 수납식 적층 패키지.12. The stackable package of claim 11, wherein the wiring board is a printed circuit board. 제 10항에 있어서, 상기 반도체 칩이 실장된 상기 배선기판의 일면 전체를 봉합하는 수지 봉합부;를 포함하며,The semiconductor device of claim 10, further comprising: a resin encapsulation unit encapsulating an entire surface of the wiring board on which the semiconductor chip is mounted. 상기 접속 패드는 상기 배선기판의 타면의 가장자리 부분에 형성되며, 상기 접속 패드가 형성된 상기 배선기판과 수지 봉합부의 가장자리 부분이 상기 캐비닛 기판의 슬롯에 삽입되는 것을 특징으로 하는 수납식 적층 패키지.And the connection pad is formed at an edge portion of the other surface of the wiring board, and the edge portion of the wiring board and the resin sealing portion in which the connection pad is formed is inserted into a slot of the cabinet substrate. 제 13항에 있어서, 상기 배선기판은 인쇄회로기판 또는 테이프 배선기판인 것을 특징으로 하는 수납식 적층 패키지.The package of claim 13, wherein the wiring board is a printed circuit board or a tape wiring board. 제 10항에 있어서, 상기 반도체 칩은 상기 배선기판의 일면에 플립 칩 본딩된 것을 특징으로 하는 수납식 적층 패키지.The package stack of claim 10, wherein the semiconductor chip is flip chip bonded to one surface of the wiring board. 제 1항에 있어서, 상기 단위 패키지는 적어도 하나 이상의 반도체 칩이 내장된 멀티 칩 패키지인 것을 특징으로 하는 적층 패키지.The stack package of claim 1, wherein the unit package is a multi-chip package in which at least one semiconductor chip is embedded. 제 4항에 따른 적층 패키지들과;Stacking packages according to claim 4; 상기 적층 패키지의 금속 범프를 매개로 적어도 일면에 열을 지어 상기 적층 패키지들이 접합된 모듈용 기판;을 포함하는 것을 특징으로 하는 수납식 적층 패키지를 이용한 반도체 모듈.And a module substrate on which at least one surface of the laminated package is bonded to each other by forming a row on a metal bump of the laminated package. 제 17항에 있어서, 상기 금속 범프는 솔더 볼인 것을 특징으로 하는 수납식 적층 패키지를 이용한 반도체 모듈.18. The semiconductor module according to claim 17, wherein the metal bumps are solder balls.
KR1020050060730A 2005-07-06 2005-07-06 Insertion type stack package and semiconductor module using the same KR100652518B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050060730A KR100652518B1 (en) 2005-07-06 2005-07-06 Insertion type stack package and semiconductor module using the same
US11/331,001 US7732905B2 (en) 2005-07-06 2006-01-13 Stack package and semiconductor module implementing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060730A KR100652518B1 (en) 2005-07-06 2005-07-06 Insertion type stack package and semiconductor module using the same

Publications (1)

Publication Number Publication Date
KR100652518B1 true KR100652518B1 (en) 2006-12-01

Family

ID=37617566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060730A KR100652518B1 (en) 2005-07-06 2005-07-06 Insertion type stack package and semiconductor module using the same

Country Status (2)

Country Link
US (1) US7732905B2 (en)
KR (1) KR100652518B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023192767A1 (en) * 2022-03-30 2023-10-05 Analog Devices, Inc. Electronic device
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891516B1 (en) * 2006-08-31 2009-04-06 주식회사 하이닉스반도체 Stackable fbga type semiconductor package and stack package using the same
KR101003654B1 (en) * 2008-08-27 2010-12-23 삼성전기주식회사 semiconductor package transfomer
KR101221869B1 (en) * 2009-08-31 2013-01-15 한국전자통신연구원 Semiconductor package and the method of fabricating the same
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
US9285416B2 (en) * 2012-04-02 2016-03-15 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing substrates
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
KR102502239B1 (en) * 2018-03-22 2023-02-22 에스케이하이닉스 주식회사 Semiconductor Chip, Printed Circuit Board, Multi-chip Package Including The Same, and Method of Manufacturing The Multi-chip Package
CN112382627B (en) * 2020-11-11 2022-11-22 歌尔微电子有限公司 System-in-package structure, manufacturing process thereof and electronic equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106509A (en) * 1993-09-29 1995-04-21 Nitto Denko Corp Multilayer structure semiconductor device
KR20010027578A (en) * 1999-09-14 2001-04-06 김영환 Stacked multi-pin package and manufacturing method thereof
KR20020002521A (en) * 2000-06-30 2002-01-10 박종섭 Stack type package
WO2004055891A1 (en) * 2002-12-17 2004-07-01 Fujitsu Limited Semiconductor device and stacked semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5604377A (en) * 1995-10-10 1997-02-18 International Business Machines Corp. Semiconductor chip high density packaging
JP2870528B1 (en) 1997-10-01 1999-03-17 日本電気株式会社 3D memory module
KR100256307B1 (en) 1997-12-27 2000-05-15 김영환 Stack chip package
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
KR20030029743A (en) * 2001-10-10 2003-04-16 삼성전자주식회사 Stack package using flexible double wiring substrate
US6818980B1 (en) * 2003-05-07 2004-11-16 Asat Ltd. Stacked semiconductor package and method of manufacturing the same
US20050110168A1 (en) * 2003-11-20 2005-05-26 Texas Instruments Incorporated Low coefficient of thermal expansion (CTE) semiconductor packaging materials
KR100575590B1 (en) * 2003-12-17 2006-05-03 삼성전자주식회사 Thermal emission type stack package and modules mounting the same
US7250675B2 (en) * 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106509A (en) * 1993-09-29 1995-04-21 Nitto Denko Corp Multilayer structure semiconductor device
KR20010027578A (en) * 1999-09-14 2001-04-06 김영환 Stacked multi-pin package and manufacturing method thereof
KR20020002521A (en) * 2000-06-30 2002-01-10 박종섭 Stack type package
WO2004055891A1 (en) * 2002-12-17 2004-07-01 Fujitsu Limited Semiconductor device and stacked semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
WO2023192767A1 (en) * 2022-03-30 2023-10-05 Analog Devices, Inc. Electronic device

Also Published As

Publication number Publication date
US20070007645A1 (en) 2007-01-11
US7732905B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
KR100652518B1 (en) Insertion type stack package and semiconductor module using the same
US10153254B2 (en) Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US6552423B2 (en) Higher-density memory card
US7435619B2 (en) Method of fabricating a 3-D package stacking system
JP5522561B2 (en) Microelectronic device package, stacked microelectronic device package, and method of manufacturing microelectronic device
US7652362B2 (en) Semiconductor package stack with through-via connection
KR101426568B1 (en) Semiconductor device
US7989959B1 (en) Method of forming stacked-die integrated circuit
US11171128B2 (en) Semiconductor package
US8404518B2 (en) Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2006502587A (en) Components, methods and assemblies for multichip packages
US20070057358A1 (en) Multi-level semiconductor module
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US20100224978A1 (en) Integrated circuit packaging system with flex tape and method of manufacture thereof
JP2001077294A (en) Semiconductor device
US7868439B2 (en) Chip package and substrate thereof
KR101374144B1 (en) Semiconductor device for preventing warpage
JP3627238B2 (en) Semiconductor device and manufacturing method thereof
KR101141707B1 (en) Semiconductor package and method of manufacturing the same
KR100621437B1 (en) Mounting structure of easily reparable semiconductor package, stack package and semiconductor module
KR20100096911A (en) Semiconductor package and embedded package using the same and stack package using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee