KR100651949B1 - 채널 추정기를 이용한 이득 보상 장치 및 방법 - Google Patents

Abstract

본 발명은 디지털 멀티미디어 방송 수신을 위한 수신기에 있어서 채널 추정기를 이용한 이득 보상 장치 및 방법에 관한 것이다. 본 발명은, 수신 신호를 일정 구간 지연시켜 출력하는 지연기와, 파일롯 신호를 입력받아 채널 추정하여 채널 이득값을 구하는 채널 추정부와, 상기 채널 이득값의 평균 전력값을 구하는 평균 전력 계산부와, 상기 계산된 평균 전력값과 기설정된 임계값과의 비교를 통해 락/언락 신호를 출력하는 비교기와, 상기 락/언락 신호에 따라 상기 지연기의 출력 신호를 입력받아 상기 채널 이득값과 컨쥬게이트 연산하여 이득 보상된 신호를 생성하는 이득 보상기를 포함하여 구성되는 채널 추정기를 이용한 이득 보상 장치를 제공한다. 따라서, 원 신호가 송신될 때 여러 가지 채널 환경에 의해 왜곡되고 이득이 작은 신호가 입력되었을 때 다중 경로 신호의 결합에 도움이 되지 않는 신호는 제거함으로써 수신 신호의 SNR을 높이는 효과가 있다.

DMB, 채널 추정기, 이득 보상기, MRC, 이동 평균 필터

Description

채널 추정기를 이용한 이득 보상 장치 및 방법{Apparatus and Method for gain compensates using channel estimator}

도 1은 일반적인 MRC 결합 방법을 나타낸 도면

도 2는 일반적인 채널 추정기를 이용한 이득 보상 장치의 구성을 나타낸 블록도

도 3은 일반적인 지연기의 구성을 나타낸 블록도

도 4는 일반적인 이동 평균 필터의 구성을 나타낸 블록도

도 5는 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치의 구성을 나타낸 블록도

도 6은 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치에서 지연기의 구성을 나타낸 블록도

도 7은 본 발명에 따른 지연기의 메모리 제어 방법을 나타낸 플로우 챠트

도 8은 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치에 사용되는 파일롯 채널의 구조를 나타낸 도면

도 9는 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치에서 이동 평균 필터의 구성을 나타낸 블록도

도 10은 본 발명에 따른 이동 평균 필터의 메모리 제어 방법을 나타낸 플로 우 챠트

도 11은 본 발명에 따른 채널 이득값의 제어 방법을 나타낸 도면

도 12는 본 발명에 따른 위성 DMB 수신기의 전체 구성을 나타낸 블록도

- 도면의 주요부분에 대한 부호의 설명 -

100 : 제어 신호 발생기 200 : 지연기

300 : 회전기 400 : 이동 평균 필터

500 : 먹스 600 : 전력 계산기

700 : IIR 필터 800 : 비교기

900 : 이득 보상기

본 발명은 채널 추정기를 이용한 이득 보상 장치에 관한 것으로, 보다 상세하게는 디지털 방송 수신기에서 효과적으로 채널 이득을 추정하고 추정된 채널 이득을 이용하여 채널 이득을 보상하는 장치 및 방법에 관한 것이다.

방송의 디지털화는 데이터 전송과 멀티미디어 서비스를 포괄하는 디지털 멀티미디어 방송(DMB : Digital Multimedia Broadcasting, 이하 'DMB')을 가능하도록 만들었다. 상기 DMB는 전송 채널 상의 잡음과 왜곡에 강인하고, 전송 효율이 높을 뿐 아니라 멀티미디어 서비스를 가능하게 하는 장점이 있다.

한국에서 채택된 위성 DMB 방송은 일본식의 시스템 E 방식을 기반으로 하고 있으며, 연주설비, 지구국, 위성, 지상 중계설비 및 가입자 수신기로 이루어져 있다.

이러한 위성 DMB 방송 시스템은 멀티미디어 컨텐츠를 상기 지구국 송출센터에서 위성으로 송출하며, 사용자는 상기 위성으로부터 직접 수신하거나 또는 신호의 세기가 약한 음영지역에서는 갭필터(Gap Filler)라는 지상 보조 중계설비로부터 수신하도록 동작하게 된다.

이때, 상기 위성 DMB의 전송 채널은 무선 이동 수신 채널로써, 수신 신호의 크기(Amplitude)가 시변(Time Varying)할 뿐만 아니라, 이동 수신의 영향으로 수신 신호 스펙트럼의 도플러 천이(Doppler shift)가 발생한다.

따라서, 이러한 채널 환경하에서의 송수신을 고려하여, 위성 DMB 전송 방식은 코드 분할 다중화(CDM : Code Divison Multiplexing, 이하 'CDM') 전송 방식을 채택하였다.

이처럼, 위성 DMB에서 사용되는 CDM 전송 방식은 코드분할 다중 접속(CDMA : Code Division Multple Access) 방식에서 사용하는 것과 같은 주파수 확산 방식을 사용하며, 이 방식에서는 원하는 신호를 송신하는데 필요한 대역보다 훨씬 더 넓은 대역을 사용하여 신호를 송신함으로써 다른 신호의 방해(jamming) 또는 간섭에 강인한 특성이 있다.

상기 주파수 확산 방식에서는 원하는 심볼을 훨씬 더 높은 주파수를 갖는 확산 신호를 곱해줘서 송신하는데, 상기 확산 신호의 주기를 칩(chip)이라 하며, 한 심볼은 여러 개의 칩으로 구성되어 진다.

따라서, 주파수 확산 방식에서는 상기 칩의 분해능(resolution)만큼의 다중 경로(multipath) 성분을 추출해낼 수 있으므로, 다른 전송방식에서처럼 다중 경로 성분을 제거하는 것이 아니라 위상 오차를 제거한 각 다중 경로 성분을 더함으로써 SNR(Signal to Noise Ratio)을 높여 수신 성능을 향상시킨다.

이러한 방법에는 크게 MRC(Maximum Ratio Combining) 기법과 EGC(Equal Gain Combining) 기법이 있는데, 이중 상기 MRC의 성능이 더 우수하여 많이 사용되고 있다.

상기 MRC의 원리를 첨부한 도 1을 참조하여 설명하면 다음과 같다.

도 1과 같이, 복원될 원 신호 u(t)는 수신부의 입력단에서 L개의 경로로 수신되어 각각 채널 이득값이 곱해지고 수신부의 잡음(AWGN, 백색잡음)이 더해져 신호 x(t)가 된다. 상기 L개의 경로로 수신된 각각의 신호

는 다음의 수학식 1과 같이 표현된다.

상기 수학식 1에서

는 k번째 경로의 채널 이득이고,

는 k번째 수신단의 잡음이다.

따라서, 도 1의 결합기(combiner)의 출력은 상기 각각의 수신 신호를 더한 다음의 수학식 2와 같이 표현될 수 있다.

상기 수학식 2에서

는 수신기에서 곱해지는 계수이다. 상기 계수

는 MRC에서 순시치 SNR 비율이 최대가 될 수 있도록, 즉 결합기(combiner)의 출력단에서 에러 확률이 최소가 될 수 있도록 설정되어야 한다.

이를 위해, 상기 결합기의 출력은 신호 성분과 잡음 성분으로 나누어 다음의 수학식 3과 같이 표현할 수 있다.

이때, 잡음

가 독립적이라 가정하면, 순시치 SNR은 다음의 수학식 4와 같이 표현된다.

상기 수학식 4에서

는 잡음

의 분산을 의미한다. 상기 수학식 4의 Schwarz inequality는 수학식 5와 같이 표현된다.

상기 수학식 5에서

일 때 최대값을 갖게 되므로, 계수

는 다음의 수학식 6일때 SNR이 최대가 된다.

따라서, 결합기의 출력단에서 최대의 SNR을 얻기 위해서는 들어오는 입력 신호에 채널 이득의 컨쥬게이트(conjugate)를 곱해주면 된다.

이와 같이 MRC 기법을 사용하기 위해서는 상기

, 즉 채널 이득을 구해야 하는데, 상기 채널 이득값을 구하는 것이 채널 추정기(Channel Estimator)의 역할이다.

이때, 하나의 경로에 존재하는 상기 채널 추정기 및 추정된 채널 이득을 이용하여 수신 신호의 채널 이득을 보상하는 이득 보상 장치의 일반적인 구성은 첨부한 도 2에 도시하였다.

도 2와 같이, 일반적인 채널 추정기는 수신된 신호 중 복소 파일롯 신호를 이용하여, 상기 신호에 포함된 파일롯 데이터를 135도 회전기(30)를 통과시킴으로써 위상 성분을 제거한 순시치

를 구하게 된다. 상기 순시치

는 이동 평균 필터(Moving Average Filter)에서 그 평균치

를 구하게 되고, 상기 값은 이득 보상기(50)에서 수신된 신호와 복소 컨쥬게이트 곱을 취함으로써 왜곡된 위상 성분이 제거된다. 이때, 상대적으로 채널 이득이 큰 채널은 큰 값으로, 채널 이득이 작은 채널은 작은 값으로 보상되어 진다. 이는 다음의 수학식 7과 같이 표현된다.

이와 같은 방법으로, 각각의 경로에 대해 채널 추정기를 이용하여 채널 이득을 추정하고, 상기 추정된 채널 이득 값에 따라 이득 보상한 후에는 상기 각각의 다중 경로 성분들을 결합기를 이용하여 더해줌으로써 SNR을 극대화하게 된다.

하지만, 이러한 일반적인 방법은, 다중 경로의 이득이 적은 경우에는 부정확한 채널을 추정하게 되어, 추정된 다중 경로 성분들을 더해 주는 것이 오히려 SNR을 나쁘게 하는 경우가 발생하는 문제점이 있었다.

또한, 상기 채널 추정기를 이용한 이득 보상 장치에서 수신된 복소 신호를 일정 구간 지연시키는 지연기(20)와, 평균치

를 구하기 위한 이동 평균 필터(40)는 첨부한 도 3과 도 4처럼 다수의 플립플롭(Flip Flop)으로 구현되는바, 이럴 경우 구조가 간단한 장점은 있으나 게이트 크기(gate size)가 증가하게 되어 평균 사용 전력도 증가하게 되는 문제점도 있었다.

이는 이동식 단말기와 같이 평균 사용 전력이 중요한 요소가 되는 기기에서는 치명적인 단점으로 작용하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 여러 가지 채널 환경에 의해 신호가 왜곡되어 수신단에 입력되었을 때 왜곡된 신호를 정확히 추정하여 원 신호를 복원하는 채널 추정기를 이용한 이득 보상 장치 및 방법을 제안하는 데 있다.

본 발명의 다른 목적은 다수의 플립플롭 대신 메모리를 이용하여 채널 추정기 및 이득 보상 장치를 설계함으로써 성능의 열화 없이 평균 사용 전력을 낮추는 채널 추정기를 이용한 이득 보상 장치 및 방법을 제안하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따라 구성한 채널 추정기를 이용한 이득 보상 장치의 일예는, 수신 신호를 일정 구간 지연시켜 출력하는 지연기, 파일롯 신호를 입력받아 채널 추정하여 채널 이득값을 구하는 채널 추정부, 상기 구한 채널 이득값의 평균 전력값을 구하는 평균 전력 계산부, 상기 구한 평균 전력값과 기설정된 임계값을 비교하여 락/언락 신호를 출력하는 비교기, 및 상기 락/언락 신호에 따라 상기 지연기의 출력 신호를 입력받아 상기 채널 이득값과 컨쥬게이트 연산하여 이득 보상된 신호를 생성하는 이득 보상기를 구비하는 것을 특징으로 한다.
이때, 상기 채널 추정부는 상기 파일롯 신호를 입력받아 성상의 사분면 상의 실수축 방향으로 회전시켜 위상 오차를 구하는 회전기와, 상기 위상 오차 중 기설정 구간만큼의 최신 데이터에 대한 평균을 구하는 이동 평균 필터를 구비하는 것이 바람직하다.

삭제

그리고 상기 위상 오차는 파일롯 채널에 포함된 파일롯 심볼 구간의 위상 오차인 것이 바람직하다.

또한, 상기 이동 평균 필터는, 상기 기설정 구간만큼의 데이터 개수가 저장되는 메모리, 상기 기설정 구간만큼의 데이터가 누적되는 누적기와 상기 누적된 데이터를 상기 기설정 구간만큼의 개수로 나누는 나눗셈기를 구비하는 것이 바람직하다.

그리고 상기 메모리는 상기 기설정 구간만큼의 데이터를 입력받아 기록하고, 상기 설정 구간 이후의 데이터는 다시 0번지부터 기록하며, 동시에 먼저 기록된 데이터부터 순차적으로 출력하는 것이 바람직하다.

또한, 상기 이동 평균 필터는, 상기 누적된 값에서 상기 메모리의 출력값을 빼주는 뺄셈기를 더 구비하는 것이 바람직하다.

그리고 상기 지연기는 상기 이동 평균 필터 내부 메모리 개수의 절반의 개수를 갖는 메모리를 구비하는 것이 바람직하다.

또한, 상기 지연기의 메모리는, 최초 상기 메모리 개수만큼의 데이터를 입력받아 기록하고, 그 다음의 데이터는 맨 처음 기록된 데이터부터 읽은 후 같은 번지에 기록하는 것이 바람직하다.

그리고 상기 평균 전력 계산부는, 상기 채널 이득값을 입력받아 순시 전력을 계산하는 전력 계산부와 상기 계산된 순시 전력의 평균을 구하는 필터를 구비하는 것이 바람직하다.

본 발명에 따른 채널 추정기를 이용한 이득 보상 방법의 일예는, 수신 신호를 일정 구간 지연시켜 출력하는 단계, 파일롯 신호를 이용하여 채널 이득값을 계산하고, 상기 계산한 채널 이득값의 평균 전력을 구하는 단계, 상기 구한 평균 전력값과 기설정 임계값을 비교하여 락/언락 신호를 생성하는 단계, 및 상기 생성한 락/언락 신호에 따라 상기 지연기의 출력 신호와 상기 채널 이득값을 컨쥬게이트 연산하여 이득 보상된 신호를 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

따라서, 본 발명에 의하면, 원 신호가 송신될 때 여러 가지 채널 환경에 의해 왜곡되고 이득이 작은 신호가 입력되었을 때 다중 경로 신호의 결합에 도움이 되지 않는 신호는 제거함으로써 수신 신호의 SNR을 높이며, 다수의 플립플롭대신 메모리를 사용하여 설계함으로써 이동식 단말기에 꼭 필요한 저전력을 구현하는 효과가 있다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예 를 첨부한 도면을 참조하여 설명한다.

아울러 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀두고자 한다.

관련하여, 본 발명에서 사용하는 '채널 이득'이란 수신된 신호가 갖는 위상 오차를 의미하는 것으로, 상기 위상 오차를 보상한다는 의미로써 사용됨을 밝혀둔다.

도 5는 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치의 구성을 나타낸 블록도이다.

도 5와 같이, 본 발명에 따른 채널 추정기를 이용한 채널 보상 장치는, 수신된 복소 신호를 일정 구간 지연시켜 출력하는 지연기(200)와, 복소 파일롯 신호를 입력받아 성상(constellation)의 사분면 상에서 실수축 방향으로 135도 회전시키는 회전기(300)와, 상기 회전된 값과 실수 축과의 차이값을 위상 오차 값으로 가장 최신의 32개 파일롯 심볼의 위상 오차값의 평균 즉, 채널 이득을 구하는 이동 평균 필터(Moving Average Filter)(400)와, 상기 이동 평균 필터(400)의 출력값을 입력받아 순시치 전력을 계산하는 전력 계산기(600)와, 상기 계산된 순시치 전력으로부터 평균 전력을 계산하는 IIR(Infinte Impulse Response) 필터(700)와, 상기 계산된 평균 전력값을 기설정된 임계값과의 비교를 통해 락/언락(lock/unlock) 신호를 출력하는 비교기(800)와, 상기 비교기(800)의 락/언락 신호에 따라 상기 지연기(200)의 출력 혹은 0(zero)을 후단의 이득보상기(900)로 출력하는 먹스(Mux)(500)와, 상기 이동 평균 필터(400)로부터 구한 채널 이득값과 상기 지연기(200)의 출력인 수신 신호와의 컨쥬게이트 연산을 통해 왜곡된 위상 성분을 제거하는 이득 보상기(900)와, 상기 지연기(200) 및 이동 평균 필터(400)를 제어하는 제어신호 발생기(100)를 포함하여 구성된다. 이때, 상기 채널 이득을 구하는 회전기(300) 및 이동 평균 필터(400)에 이르는 블록이 채널 추정 블록이 된다.

이와 같은 구성을 갖는 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치의 동작 관계를 살펴보면 다음과 같다. 설명의 편의를 위해 해당 블록의 자세한 설명이 필요한 부분에서는 첨부한 도면을 참조하여 설명함을 밝혀둔다.

먼저, 수신된 복소 신호는 상기 지연기(200)로 입력되고, 상기 지연기(200)에서는 제어 신호 발생기(100)의 제어에 따라 상기 입력되는 복소 신호를 일정 심볼 구간 동안 지연시킨다. 이를 첨부한 도 6에 도시하였다.

도 6은 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치에서 지연기의 구성을 나타낸 블록도이다.

도 6과 같이, 본 발명에 따른 지연기는 N/2 의 개수를 갖는 메모리(201)로 구성되어, 제어 신호 발생기(100)의 제어 신호에 따라 입력되는 복소 신호를 일정 심볼 구간 지연시키게 된다. 이때, 상기 메모리(201)는 지연기(200)의 출력과 이동 평균 필터(400)의 출력이 이득 보상기(900)에서 곱해질 때의 오차를 최소화하기 위해 상기 이동 평균 필터(400)가 갖는 메모리 개수의 절반의 개수를 갖는다. 여기서, 상기 N은 이동 평균 필터(400)가 갖는 메모리 개수를 나타낸다.

즉, 지연기(200)의 지연 시간이 이동 평균 필터(400)의 절반이 되도록 하는 것으로, 이는 일정하게 나열된 수의 평균과 상기 나열된 수의 가운데 값의 곱이 오차가 가장 적다는 원리를 이용한 것이다.

본 발명에 따라 상기 제어 신호 발생기(100)의 제어 신호를 이용하여 지연기(200)의 메모리(201)를 제어하는 방법은 첨부한 도 7에 도시하였다.

도 7과 같이, 제어 신호 발생기(100)는 최초, 지연기(200) 내부 메모리(201)의 읽기 / 쓰기 번지를 '0'으로 설정하고 복소 신호를 입력받도록 제어한다.(S10)

상기 복소 신호가 입력되면 메모리의 쓰기 포인터를 인에이블(enable)시키고, 한 번지씩 증가시켜가며 입력되는 복소 신호를 쓰기 시작한다.(S20)

이와 같이 기록되어 상기 메모리(201)에 데이터가 모두 기록되면(S30), 메모리(201)의 읽기 포인터를 인에이블 시켜 쓰인 데이터를 읽어오도록 제어한다.(S40) 이때, 상기 메모리(201)에 데이터가 모두 기록되었다는 의미는, 이동 평균 필터(400)가 평균을 취할 최신의 파일롯 심볼 개수의 반 만큼 기록되었다는 의미임을 밝혀둔다.

상기 쓰인 데이터를 읽어옴과 동시에 쓰기 포인터도 인에이블시켜 입력되는 복소 신호를 다시 0번지부터 한 번지씩 증가시켜가며 기록한다.(S40)

이후, 상기 메모리(201)의 마지막 번지(N/2)까지 기록한 경우에는 다시 0번지부터 입력되는 복소 신호를 기록하고, 동시에 쓰인 데이터를 읽어오는 작업을 반복한다.(S50)

이와 같은 제어 신호 발생기(100)의 제어를 통해 상기 지연기(200)에서는 이동 평균 필터(400)가 갖는 메모리 개수의 절반의 구간 동안 지연된 데이터가 출력된다.

한편, 수신되는 복소 파일롯 신호는 회전기(300)로 입력된다. 이때, 상기 복소 파일롯 신호는 CDM 64 채널 중 하나의 채널을 이용하여 전송되며, 이러한 파일롯 채널의 구조는 첨부한 도 8에 도시하였다.

도 8과 같이, 전송 파일롯 채널의 구조는 6개의 프레임(Frame)이 모여 하나의 슈퍼 프레임(Super Frame)을 이루는 구조로 되어 있다. 이러한 구조를 갖는 파일롯 채널에서 상기 하나의 프레임은 파일롯 심볼(PS : Pilot Symbol)과 함께 D1∼D51로 표시되는 데이터와 함께 전송된다.

상기 파일롯 심볼은 매 64 심볼마다 32심볼의 (-1, -1)의 값(성상의 사분면 상에서 3사분면)을 갖는 파일롯 데이터가 삽입된 부분이다.

이때, 참고로, 상기 D1은 32비트의 사전 정의 패턴으로 송신되어 수신기의 동기 여부를 판별하는데 사용되며, D2는 프레임 카운터로 수퍼 프레임의 동기를 유지하는데 사용된다. 상기 D3∼D50은 수신기의 하드웨어를 제어하기 위해 인터리버 사이즈 및 길쌈 부호화 비율에 대한 정보 등의 데이터 전송시에 사용되며, D51은 기타 용도로 할당된 부분이다. 이러한 파일롯 채널은 제어 채널로써 수신시에 반드시 복조 되어야 할 채널이다.

이와 같이 구성된 파일롯 신호를 입력받은 회전기(300)는 상기 파일롯 신호를 성상(constellation)의 사분면 상에서 실수축 방향으로 135도 회전시켜 준다. 이는, 성상의 3사분면에 존재하는 파일롯 데이터의 위상 오차를 구하기 위함으로, 상기 파일롯 데이터를 실수축 방향으로 회전시켜 상기 실수 축과의 각도 차이가 바로 위상 오차가 된다.

이와 같이 구해진 위상 오차 즉, 채널 이득값은 후단의 이동 평균 필터(400)로 입력되어 상기 이동 평균 필터(400)에서 그 평균값이 구해진다. 이때, 상기 이동 평균 필터(400)는 가장 최신의 파일롯 데이터의 채널 이득값에 대한 평균을 취하도록 데이터를 이동시켜가며 평균을 취하게 되는데, 이러한 이동 평균 필터(400)의 본 발명에 따른 구조를 첨부한 도 9에 도시하였다.

도 9는 본 발명에 따른 이동 평균 필터의 구조를 나타낸 도면으로, 도 9와 같이, N개의 개수를 갖는 메모리(401), 먹스(MUX)(403), 덧셈기(405), 뺄셈기(407), 플립플롭(409) 및 나눗셈기(411)를 포함하여 구성된다.

이와 같이 구성된 이동 평균 필터(400)에서 입력되는 복소 파일롯 신호는 상기 덧셈기(405), 뺄셈기(407) 및 플립플롭(409)에 이르는 구성 블록을 통해 그 부분합이 계속 더해지게 된다.

이러한 부분합은 N개의 파일롯 데이터의 위상 오차가 더해질 때까지는 상기 뺄셈기(407)에서 먹스(403)로부터 출력된 0의 값이 빼지게 되어, N개까지의 파일롯 데이터의 부분합을 구할 수 있게 된다.

이후, N+1개째의 데이터가 더해질 때에는 상기 이동 평균 필터(400)가 항상 가장 최근의 N개의 데이터로 평균이 계산돼야 하므로 가장 오래된 데이터가 상기 메모리(401)로부터 읽혀져 먹스(403)를 통해 뺄셈기(407)로 들어오고, 상기 뺄셈기(407)에서는 N+1개의 부분합에서 가장 오래된 데이터를 제거하게 되어 새로운 N개의 부분합을 출력하게 된다.

상기 새로운 N개의 부분합은 플립플롭(407)을 거쳐 덧셈기(405)로 피드백되어 새로운 부분합을 구하는데 사용된다. 또한, 상기 구해진 부분합은 나눗셈기(1/N)(411)에서 N으로 나누어 그 평균을 구하여 출력한다.

이와 같은 동작은 본 발명에 따른 제어 신호 발생기(100)의 제어에 따라 이루어지는바, 상기 제어 신호 발생기(100)의 제어 신호를 이용하여 이동 평균 필터(400)의 메모리(401)를 제어하는 방법은 첨부한 도 10에 도시하였다.

도 10과 같이, 최초, 제어 신호 발생기(100)는 이동 평균 필터(400)의 메모리(401)의 읽기/쓰기 번지를 0으로 설정하고 파일롯 데이터의 위상 오차값을 입력받는다.

이때, 상기 파일롯 데이터의 위상 오차값이 파일롯 심볼 구간의 데이터인지 판단하여(S20), 파일롯 심볼 구간의 데이터만 쓰기 포인터를 인에이블(enable)시켜 쓰기 시작한다. 즉, 도 8에서 설명한 바와 같이, 32개의 파일롯 심볼 구간의 위상 오차값을 기록하는 것이다.

이와 같이 기록하여 이동 평균 필터(400)의 메모리(N)(401)를 다 채운 경우(S40), 상기 메모리(401)의 쓰기 포인터를 인에이블 시키고 쓰인 파일롯 위상 오차값을 읽어온다. 동시에 쓰기 포인터도 인에이블시켜 입력되는 파일롯 위상 오차값을 0번지부터 한 번지씩 증가시켜가며 기록한다.(S50)

이러한 기록이 메모리(401)의 마지막 번지까지 기록한 경우에는 다시 0번지부터 기록하고, 동시에 쓰인 파일롯 위상 오차값을 읽어오는 동작을 반복한다.(S60)

이와 같은 방법으로 메모리(401)를 제어하여 이동 평균 필터(400)를 구해진 평균 채널 이득값은 후단의 전력 계산기(600)로 입력된다.

상기 전력 계산기(600)에서는 상기 이동 평균 필터(400)의 출력을 입력받아 그때 그때의 순시치 전력을 계산하여, 후단의 IIR 필터(700)로 출력한다.

상기 IIR 필터(700)에서는 상기 순시치 전력을 입력받아 평균 전력을 계산한다.

상기 계산된 평균 전력은 비교기(800)로 입력되고, 상기 비교기(800)에서는 상기 평균전력과 기설정되어 입력된 상위 임계값(Threshold) 및 하위 임계값과의 비교를 통해 락 / 언락(Lock / Unlock) 신호를 생성하여 출력한다. 이를 첨부한 도 11을 참조하여 설명하면 다음과 같다.

도 11은 본 발명에 따른 채널 이득값의 제어 방법을 나타낸 도면이다.

도 11과 같이, 비교기(800)에서는 평균 전력값을 입력받아, 초기 언락 상태에서 상기 평균 전력이 상위 임계값을 넘어서게 되면 락 신호를 내보낸다. 상기 락 신호 상태에서 상기 평균 전력이 하위 임계값 이하로 떨어지게 되면 언락 신호를 내보내도록 동작하게 되며, 이와 같은 방법으로 평균 전력의 크기에 따라 락 / 언락 신호가 생성되어 출력된다.

이처럼, 상위 임계값 및 하위 임계값을 둔 이유는 상기 비교기(800)의 신뢰도를 확보하기 위함이며, 따라서 상기 상위 임계값 및 하위 임계값 사이 구간은 바 이어스(bias) 구간이다.

이때, 상기 락 신호 구간은 이동 평균 필터(400)의 출력값이 어느 정도의 신뢰도를 확보하고 있음을 의미하며, 언락 신호 구간은 이동 평균 필터(400)의 출력값이 신뢰성이 떨어짐을 의미하게 된다.

상기 비교기(800)를 통해 생성된 락 / 언락 신호는 먹스(500)로 입력되어, 상기 락 신호 구간에서는 지연기(200)의 출력값을 후단의 이득 보상기(900)로 내보낸다. 상기 언락 신호 구간에서는 이동 평균 필터(400)의 출력값이 신뢰성이 떨어지므로 먹스(500)에서는 지연기(200) 출력 대신 0 값을 출력한다.

따라서, 임계값을 통해 비교되어 채널 이득값이 어느 정도의 신뢰도를 확보한 경우에만 후단의 이득 보상기(900)에서 그 이득이 보상되도록 동작하게 된다.

이후, 후단의 이득 보상기(900)에서는 먹스(500)를 통해 상기 지연기(200)의 출력값인 수신신호가 입력되는 경우, 상기 수신신호와 이동 평균 필터(400)의 출력값인 채널 이득값과의 컨쥬게이트 연산을 통해 왜곡된 위상 성분을 제거하여 이득 보상된 신호를 출력한다.

한편, 첨부한 도 12는 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치가 실제 위성 DMB 수신기에 적용되는 예를 설명하기 위해 나타낸 도면으로, 위성 DMB 수신기의 개념적인 블록도이다.

도 12와 같이, 안테나를 통해 입력된 수신 신호는 튜너(1)를 통해 기저대역(Baseband) 신호로 변환되며, AGC(Automatic Gain Controller)부(3)를 통해 입력되는 신호의 크기를 일정하게 유지시켜 준다. 상기 AGC부(3)에 의해 크기가 비교적 일정해진 신호는 A/D(Analog / Digital Converter)부(5)에서 표본화(Sampling)되어 디지털 신호로 변환된다.

CDM 전송 방식에서는 앞서 언급한 바와 같이 신호의 확산에 사용된 의사잡음 시퀀스(Pseudo-Noise Sequence)의 포착이 우선되어야 하는바, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking) 단계로 나누어진다.

상기 의사 잡음 시퀀스의 구분 단위를 칩(chip)이라 하므로, 상기 포착이란 수신기에서 신호 동기를 ±1/2 칩 이내로 확보하는 과정이며 이러한 과정은 SEARCHER(7)에서 수행된다. 상기 신호의 추적은 이렇게 포착된 신호의 동기를 미세하게 맞추는 것으로, TRACKER(9(1),...9(n))에서 수행된다.

이렇게 해서 동기를 맞춘 신호는 PN 역확산 및 WALSH 역확산 부(11(1),..11(n))에서 수신기에서 생성한 의사 잡음 시퀀스를 곱함으로써 역확산시키고, CDM 채널을 구분하는데 사용된 WALSH 코드를 곱함으로써 원하는 CDM 채널의 심볼을 추출하게 된다.

이러한 과정은 상기 SEARCHER(7)에서 찾아준 모든 다중 경로에서 수행되며, 각각을 핑거(Finger)라 명명한다.

따라서, 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치는 상기 핑거의 개수만큼 존재하여 각각의 경로 상에서 채널 이득을 추정하고 추정된 이득에 따라 수신 신호를 보상하게 된다.

이러한 이득 보상은 RAKE 합성기(13)에서 이루어지며, 상기 RAKE 합성기(13)에서는 또한 상기 각각의 경로에서 이루어진 이득 보상된 수신 신호를 결합 (Combine)함으로써 SNR이 최대인 수신 신호를 만들어낸다. 이러한 RAKE 합성은 복조를 원하는 모든 CDM 채널에서 수행된다.

이후, 제어 채널인 파일롯 채널은 길쌈 복호 및 역인터리빙등의 해당 구성 블록을 통해 복조되고, 데이터 채널은 상기 파일롯 채널의 제어 데이터를 통해 역인터리빙, 길쌈 복호되고, RS 복호 등의 단계를 거쳐 A/V 데이터를 출력하게 된다.

한편, 본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 채널 추정기를 이용한 이득 보상 장치 및 방법의 효과를 설명하면 다음과 같다.

첫째, 원 신호가 송신될 때 여러 가지 채널 환경에 의해 왜곡되고 이득이 작은 신호가 입력되었을 때 다중 경로 신호의 결합에 도움이 되지 않는 신호는 제거함으로써 수신 신호의 SNR을 높이는 효과가 있다.

둘째, 다수의 플립플롭대신 메모리를 사용하여 설계함으로써 이동식 단말기에 꼭 필요한 저전력을 구현하는 효과가 있다.

Claims (11)

1. 수신 신호를 일정 구간 지연시켜 출력하는 지연기;

   파일롯 신호를 입력받아 채널 추정하여 채널 이득값을 구하는 채널 추정부;

   상기 구한 채널 이득값의 평균 전력값을 구하는 평균 전력 계산부;

   상기 구한 평균 전력값과 기설정된 임계값을 비교하여 락/언락 신호를 출력하는 비교기; 및

   상기 출력되는 락/언락 신호에 따라 상기 지연기의 출력 신호를 입력받아 상기 채널 이득값과 컨쥬게이트 연산하여 이득 보상된 신호를 생성하는 이득 보상기를 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
2. 제 1 항에 있어서, 상기 채널 추정부는,

   상기 파일롯 신호를 입력받아 성상의 사분면 상의 실수축 방향으로 회전시켜 위상 오차를 구하는 회전기와,

   상기 구한 위상 오차 중 기설정 구간만큼의 최신 데이터에 대한 평균을 구하는 이동 평균 필터를 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
3. 제 2 항에 있어서, 상기 이동 평균 필터는,

   상기 기설정 구간만큼의 데이터 개수가 저장되는 메모리,

   상기 기설정 구간만큼의 데이터가 누적되는 누적기, 및

   상기 누적된 데이터를 상기 기설정 구간만큼의 개수로 나누는 나눗셈기를 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
4. 제 3 항에 있어서,

   상기 메모리는 상기 기설정 구간만큼의 데이터를 입력받아 기록하고, 상기 설정 구간 이후의 데이터는 다시 0번지부터 기록하며, 동시에 먼저 기록된 데이터부터 순차적으로 출력하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
5. 제 3 항에 있어서, 상기 누적기는

   입력되는 위상 오차와 한 구간 지연된 위상 오차를 더하는 덧셈기와,

   상기 더해진 위상 오차를 피드백 받아 한 구간 지연시키는 지연기를 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
6. 제 5 항에 있어서,

   상기 지연기는 상기 이동 평균 필터 내부 메모리 개수의 절반의 개수를 갖는 메모리를 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
7. 제 2 항에 있어서,

   상기 지연기 및 이동 평균 필터를 제어하는 제어 신호 발생기를 더 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
8. 제 1 항에 있어서, 상기 평균 전력 계산부는,

   상기 채널 이득값을 입력받아 순시 전력을 계산하는 전력 계산부와,

   상기 계산된 순시 전력의 평균을 구하는 필터를 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
9. 제 1 항에 있어서,

   상기 출력되는 락/언락 신호에 따라 상기 지연기의 출력 신호를 후단의 이득 보상기로 출력하는 먹스를 더 구비하는 것을 특징으로 하는 채널 추정기를 이용한 이득 보상 장치.
10. 수신 신호를 일정 구간 지연시켜 출력하는 단계,

    파일롯 신호를 이용하여 채널 이득값을 계산하고, 상기 계산된 채널 이득값의 평균 전력을 구하는 단계,

    상기 구한 평균 전력과 기설정 임계값과의 비교를 통해 락/언락 신호를 생성하는 단계, 및

    상기 생성되는 락/언락 신호에 따라 상기 지연기의 출력신호와 상기 채널 이득값을 컨쥬게이트 연산하여 이득 보상된 신호를 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 채널 추정기를 이용한 이득 보상 방법.
11. 다중 경로를 갖는 채널에 대해,

    상기 각 경로에 해당하는 핑거를 두고,

    상기 핑거가 존재하는 각 경로에 대해 채널 이득값을 계산하고, 그 평균 전력을 이용하여 락/언락 신호를 생성하며, 상기 생성되는 락/언락 신호에 따라 상기 채널 이득값을 이용하여 상기 각 경로에 해당하는 수신 신호의 이득을 보상하고, 상기 각 경로에서 이득 보상된 신호를 모두 결합하는 결합기를 구비하는 것을 특징으로 하는 디지털 방송 수신 장치.

Images