KR100651860B1 - Deflecting circuit and method for operating the same - Google Patents
Deflecting circuit and method for operating the same Download PDFInfo
- Publication number
- KR100651860B1 KR100651860B1 KR1020050102967A KR20050102967A KR100651860B1 KR 100651860 B1 KR100651860 B1 KR 100651860B1 KR 1020050102967 A KR1020050102967 A KR 1020050102967A KR 20050102967 A KR20050102967 A KR 20050102967A KR 100651860 B1 KR100651860 B1 KR 100651860B1
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary correction
- constant voltage
- capacitor
- regulator
- capacitors
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
도 1은 일반적인 영상기기의 구성을 설명하기 위한 블록 구성도1 is a block diagram illustrating a configuration of a general video device
도 2는 종래 기술에 따른 수평 편향부 및 내부 보정 회로를 설명하기 위한 도면2 is a view for explaining a horizontal deflection portion and an internal correction circuit according to the prior art;
도 3은 종래 기술에 따른 수평 편향부 및 내부 보정 회로의 전류 흐름을 설명하기 위한 도면3 is a view for explaining the current flow of the horizontal deflection portion and the internal correction circuit according to the prior art
도 4는 종래 기술에 따른 영상기기의 내부 보정 회로의 EW 파손시 화면의 상태를 설명하기 위한 도면4 is a view for explaining the state of the screen when the EW damage of the internal correction circuit of the imaging apparatus according to the prior art
도 5는 본 발명에 따른 수평 편향부 및 내부 보정 회로의 전류 흐름을 설명하기 위한 도면5 is a view for explaining the current flow of the horizontal deflection portion and the internal correction circuit according to the present invention;
도 6은 본 발명에 따른 지연회로를 설명하기 위한 도면6 is a view for explaining a delay circuit according to the present invention;
도 7은 본 발명에 따른 지연회로에 의한 레귤레이터 동작을 설명하기 위한 도면7 is a view for explaining the operation of the regulator by the delay circuit according to the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 편향 제어부 2:수평 편향부1: deflection control unit 2: horizontal deflection unit
3 : 내부(inner) 보정 회로부 4 : 편향 요크3: inner correction circuit part 4: deflection yoke
5 : CRT 6 : 선형성 코일5: CRT 6: linearity coil
7 : 레귤레이터 8 : 스위치 제어부7
9 : 지연회로부 9: delay circuit
본 발명은 편향 회로에 관한 것으로, 특히 화면 왜곡을 최소화하면서도 내부 스위칭 소자를 보호할 수 있는 편향 회로 및 그의 구동 방법에 관한 것이다. BACKGROUND OF THE
디스플레이 장치의 음극선관(Cathode Ray Tube : CRT)은 R/G/B 전자총에서 방출된 전자를 집속 및 가속시킨 후 섀도우 마스크를 통해 R/G/B 형광면에 충돌시켜 화소를 형성하고, 수직 및 수평 편향코일에 전류를 흘려 2차원 화면을 형성한다. The cathode ray tube (CRT) of the display device focuses and accelerates the electrons emitted from the R / G / B electron gun and then collides with the R / G / B fluorescent surface through a shadow mask to form pixels. An electric current flows through the deflection coil to form a two-dimensional screen.
그러나, 전자총에서 CRT 스크린의 중앙부위까지의 거리와 전자총에서 CRT 스크린의 코너부위까지의 거리간의 편차로 인해 화면 왜곡이 발생한다. However, screen distortion occurs due to a deviation between the distance from the electron gun to the center portion of the CRT screen and the distance from the electron gun to the corner portion of the CRT screen.
예를 들어, 전자총에서 스크린의 코너부위까지의 거리가 상대적으로 길기 때문에, 스크린 상에서 크로스 헤치(cross-hatch)의 폭이 일정하지 않고 스크린의 코너부위에서의 선명도는 스크린의 중앙부위의 선명도에 비해 떨어진다. For example, because the distance from the electron gun to the corner of the screen is relatively long, the width of the cross-hatch on the screen is not constant and the sharpness at the corners of the screen is greater than that of the center of the screen. Falls.
또한, 상술한 거리 편차로 인해 스크린의 코너부위에는 핀 왜곡(pin distortion)이 발생한다. 전자총과 CRT 스크린간의 간격이 좁을수록 상술한 화면 왜곡들은 더 심화된다. In addition, pin distortion occurs at the corners of the screen due to the above-described distance deviation. The narrower the gap between the electron gun and the CRT screen, the more severe the picture distortions described above.
따라서, 이러한 CRT의 단점은 전자총과 CRT 스크린간의 거리를 줄이고 CRT 디스플레이 장치를 초슬림형화 하는데 제약이 된다.Therefore, the disadvantage of such a CRT is to limit the distance between the electron gun and the CRT screen and to make the CRT display device ultra slim.
이하 첨부된 도면을 참조하여 종래 기술에 따른 편향 회로를 설명하기로 한다.Hereinafter, a deflection circuit according to the prior art will be described with reference to the accompanying drawings.
도 1은 일반적인 영상기기의 구성을 설명하기 위한 블록 구성도이다.1 is a block diagram illustrating a configuration of a general video device.
도 1의 영상기기는 EW 보정 파형을 제공하는 편향 제어부(1), 상기 EW(East West) 보정 파형에 따라 수평 편향을 수행하는 수평 편향부(2), 상기 편향부(2)를 거친 화면의 왜곡을 보정하는 내부(inner) 보정 회로부(3), 편향 요크(이하, DY라 함)(4) 및 캐소드 레이 튜브(이하, CRT라 함)(5)로 구성된다. The imaging apparatus of FIG. 1 includes a
도 2는 종래 기술에 따른 수평 편향부 및 내부 보정 회로를 설명하기 위한 도면이고, 도 3은 종래 기술에 따른 수평 편향부 및 내부 보정 회로의 전류 흐름을 설명하기 위한 도면이며, 도 4는 종래 기술에 따른 영상기기의 내부 보정 회로의 EW 파손시 화면의 상태를 설명하기 위한 도면이다.2 is a view for explaining a horizontal deflection portion and the internal correction circuit according to the prior art, Figure 3 is a view for explaining the current flow of the horizontal deflection portion and the internal correction circuit according to the prior art, Figure 4 is a prior art A diagram for describing a state of a screen when an EW breakage of an internal correction circuit of an imaging device is performed.
종래 기술에 따른 수평 편향부(2)는 주 보정 커패시터(CS)(2a)와, 수평출력 전계효과 트랜지스터(TR)가 구성되고, 내부 보정 회로부(3)는 제 1 내지 제 4 보조 보정 커패시터(Size Capacity)(CS1 내지 CS4)(3a)와, 제 1 내지 제 4 스위치(SW1 내지 SW4)(3b)로 구성된다.The
여기서 기존의 평면(Flat)형 티브이 모델의 경우에는 주 보정 커패시터 CS(Size Capacitor)(2a)와 선형성 코일(Linearity Coil)(6)만으로 화면의 등 간격 즉 선형성(Linearity)을 맞추었으나, 티브이의 두께를 슬림(Slim)화한 모델의 경우 에는 CRT(5) 전장길이가 짧아짐에 따라 1개의 CS로는 선형성(Linearity)을 보정하기 불가능하여, 내부 보정 회로부(3)를 채용하였다.In the case of the conventional flat TV model, only the main correction capacitor CS (Size Capacitor) (2a) and the linearity coil (Linearity Coil) (6) is used to adjust the equal spacing, or linearity, of the screen. In the case of the slim model, as the
제 1 내지 제 4 보조 보정 커패시터(3a)들은 화면의 영역별 왜곡을 방지하기 위해 사용된다. 예를 들어, 상기 제 1 보조 보정 커패시터(CS1)는 상기 주 보정 커패시터(2a)와 함께 화면의 중앙 좌우측 영역에서의 왜곡을 보정하고, 상기 제 2 보조 보정 커패시터(CS2)는 상기 중앙 영역의 다음 좌우측 영역에서의 왜곡을 보정하고, 상기 제 3 보조 보정 커패시터(CS3)는 상기 중앙 영역의 그 다음 좌우측 영역에서의 왜곡을 보정하고, 상기 제 4 보조 보정 커패시터(CS4)는 화면의 좌우측 가장자리 영역에서의 왜곡을 보정한다. The first to fourth
그리고 제 1 내지 제 4 스위치(3b)는 스위치 제어부(8)에 의해 제어되며, 스위치 제어부(8)는 레귤레이터(7)를 통해 인가되는 5v 정전압에 의해 제 1 내지 제 4 스위치(3b)를 순차적으로 동작시킨다. The first to
이와 같은 내부(Inner) 보정 회로부(3)는 화면을 4등분하여, 각 제 1 내지 제 4 스위치(SW1 내지 SW4)(3b)를 주 보정 커패시터의 턴 온 스위치(Turn On SW)로하여 CS 커패시터(CS1 내지 CS4)를 독립적으로 제어하여 선형성 보정을 한다.The inner
이때, 슬림형 티브이에 전원 공급 후 파워 온시 즉 초기 화면을 켰을 때는 티브이 화면의 중앙 좌우측 영역에서의 왜곡을 보정하기 위한 제 1 보조 보정 커패시터(CS1)에 5V 정전압을 공급하는 제 1 스위치(SW1)만 턴 온(Turn On) 상태인데, 제 1 내지 제 4 보조 보정 커패시터(CS1, CS2, CS3, CS4)의 임피던스 양이 충분하지 않은 상태에서 제 1 스위치(SW1)만 턴 온(Turn On)인 경우, 제 1 내지 제 4 보 조 보정 커패시터(CS1, CS2, CS3, CS4)로 나뉘어져 가야할 전류가 도 3에 나타낸 바와 같이 제 1 보조 보정 커패시터(CS1)와, 수평출력 전계효과 트랜지스터(TR)로 순간적으로 과도한 전류가 흐르게 된다.In this case, when the power is turned on after the power supply to the slim TV, that is, when the initial screen is turned on, only the first switch SW1 that supplies a 5 V constant voltage to the first auxiliary correction capacitor CS1 for correcting distortion in the center left and right areas of the TV screen is turned on. When turned on, only the first switch SW1 is turned on when the first to fourth auxiliary compensation capacitors CS1, CS2, CS3, and CS4 have insufficient impedance. The current to be divided into the first to fourth auxiliary correction capacitors CS1, CS2, CS3, and CS4 is instantaneously provided to the first auxiliary correction capacitor CS1 and the horizontal output field effect transistor TR as shown in FIG. 3. Excessive current flows.
여기서 수평출력 전계효과 트랜지스터(TR)의 경우에는 내압이 높기 때문에 전류량을 견딜 수 있지만, 제 1 보조 보정 커패시터(CS1)와 제 1 스위치(SW1)만을 통해 전달된 전류에 대하여 EW 트랜지스터(EW TR)는 내압을 견디지 못하고 파손될 수 있었다.In the case of the horizontal output field effect transistor TR, the internal voltage is high to withstand the amount of current, but the EW transistor EW TR is applied to the current transmitted only through the first auxiliary correction capacitor CS1 and the first switch SW1. Could not withstand internal pressure and could be broken.
즉 초기 전원 온시 제 1 내지 제 4 보조 보정 커패시터의 임피던스 양이 충분하지 않은 상태에서 과전류가 흐르게 된다. 이때 흐르는 과전류에 의해 주변부 IC, 특히 수평 출력 전계 효과 트랜지스터(TR)뿐만 아니라 도 3에 나타낸 EW 트랜지스터(EW TR)에도 심각한 손상을 주어 화면 무 발생 혹은 도 4에 나타낸 바와 같은 화면 왜곡을 발생시킬 수 있었다.That is, when the initial power-on is turned on, the overcurrent flows in a state where the amount of impedance of the first to fourth auxiliary correction capacitors is not sufficient. At this time, the overcurrent may seriously damage not only the peripheral IC, especially the horizontal output field effect transistor TR, but also the EW transistor EW TR shown in FIG. 3, which may cause no screen or display distortion as shown in FIG. there was.
따라서 종래 기술에 따른 편향회로의 경우에는 티브이의 화면이 왜곡될 수 있는 문제점이 있었다. Therefore, the deflection circuit according to the prior art has a problem that the screen of the TV can be distorted.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 화면 왜곡을 최소화하면서도 내부 스위칭 소자를 보호할 수 있는 편향 회로 및 그의 구동 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a deflection circuit and a driving method thereof capable of protecting an internal switching element while minimizing screen distortion.
상기한 목적을 달성하기 위하여 본 발명은 전원이 인가되는 것에 따라 영상 을 디스플레이하는 화면의 왜곡을 보상하기 위한 주 커패시터 및 다수개의 보조 보정 커패시터들과, 상기 다수개의 보조 보정 커패시터들 각각에 연결된 다수개의 스위치들과, 상기 다수개의 스위치들의 스위칭을 제어하는 스위치 제어부와, 상기 전원이 인가되면 제 1 레벨의 정전압을 인가받아 상기 스위치 제어부에 제 2 레벨의 정전압으로 변압하여 공급하는 레귤레이터와, 상기 다수개의 보조 보정 커패시터가 상기 전원에 의해 충전된 후 상기 제 2 레벨의 정전압을 상기 레귤레이터가 출력하도록 상기 레귤레이터의 출력을 설정된 시간동안 지연시키는 지연회로부를 포함하여 구성됨을 특징으로 하는 편향회로를 제공한다.In order to achieve the above object, the present invention provides a main capacitor and a plurality of auxiliary correction capacitors for compensating for distortion of a screen displaying an image as power is applied, and a plurality of auxiliary correction capacitors connected to each of the plurality of auxiliary correction capacitors. Switches, a switch controller for controlling switching of the plurality of switches, a regulator configured to receive a constant voltage of a first level when the power is applied, and to convert and supply a constant voltage of a second level to the switch controller; And a delay circuit unit configured to delay the output of the regulator for a predetermined time so that the regulator outputs the constant voltage of the second level after the auxiliary correction capacitor is charged by the power supply.
여기서 상기 지연회로부는 저항과 커패시터로 구성된 것이 바람직하다.Here, the delay circuit unit is preferably composed of a resistor and a capacitor.
또한 상기 보조 보정 커패시터는 선형성 코일에서 인가되는 전류에 의해 충전됨이 바람직하다.In addition, the auxiliary correction capacitor is preferably charged by the current applied from the linearity coil.
상기한 목적을 달성하기 위하여 본 발명은 전원이 인가되는 것에 따라 영상을 디스플레이하는 화면의 왜곡을 보상하기 위한 주 커패시터 및 다수개의 보조 보정 커패시터를 구비한 편향회로의 구동 방법에 있어서, 전원이 인가되면 상기 보조 보정 커패시터가 선형성 코일을 통해 인가되는 전류에 의해 충전되는 단계, 상기 보조 보정 커패시터가 충전되는 동안 상기 보조 보정 커패시터를 턴-온하기 위한 다수개의 스위치들을 제어하는 스위치 제어부에 설정된 정전압을 공급하는 레귤레이터에 상기 설정된 정전압의 발생을 지연회로를 통해 설정된 시간동안 지연하는 단계, 상기 보조 보정 커패시터들이 충전되고, 상기 설정된 시간이 경과되면 상기 레귤레이터에서 상기 정전압을 상기 스위치 제어부로 출력하는 단계, 상기 스위치 제어부에서 상기 다수개의 보조 보정 커패시터에 연결된 상기 다수개의 스위치들을 통해 상기 다수개의 보조 보정 커패시터들을 순차적으로 턴-온하는 단계를 포함하여 이루어지는 것을 특징으로 하는 편향 회로를 제공한다.In order to achieve the above object, the present invention provides a method of driving a deflection circuit including a main capacitor and a plurality of auxiliary correction capacitors to compensate for distortion of a screen displaying an image as power is applied. Charging the auxiliary correction capacitor by a current applied through a linearity coil, and supplying a constant voltage set to a switch controller that controls a plurality of switches for turning on the auxiliary correction capacitor while the auxiliary correction capacitor is being charged. Delaying the generation of the set constant voltage to a regulator for a predetermined time through a delay circuit, charging the auxiliary correction capacitors, and outputting the constant voltage to the switch controller when the set time has elapsed, the switch controller From above Through a number of said plurality of switches connected to the auxiliary capacitor compensation turns the plurality of auxiliary compensation capacitor to sequentially provide a deflection circuit comprising the steps of: on.
따라서 본 발명에 의하면 화면 왜곡을 최소화하면서도 초슬림화한 CRT 디스플레이 장치를 제공할 수 있다.Accordingly, the present invention can provide an ultra-slim CRT display device while minimizing screen distortion.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다. The same components as in the prior art are given the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.
도 5는 본 발명에 따른 수평 편향부 및 내부 보정 회로의 전류 흐름을 설명하기 위한 도면이다.5 is a view for explaining the current flow of the horizontal deflection portion and the internal correction circuit according to the present invention.
본 발명에 따른 수평 편향부(2)는 주 보정 커패시터(CS)(2a)와, 수평출력 전계효과 트랜지스터(TR)로 구성되고, 내부 보정 회로부(3)는 제 1 내지 제 4 보조 보정 커패시터(Size Capacity)(CS1 내지 CS4)(3a)와, 제 1 내지 제 4 스위치(SW1 내지 SW4)(3b)로 구성된다.The
여기서 내부(Inner) 보정 회로부(3)는 앞에서 설명한 바와 같이 화면을 4등분하여, 각 제 1 내지 제 4 스위치(SW1 내지 SW4)를 제 1 내지 제 4 보조 보정 커패시터(3a)의 턴 온 스위치(Turn On SW)로 하여 제 1 내지 제 4 보조 보정 커패시터(CS1 내지 CS4)(3a)를 독립적으로 제어하여 선형성 보정을 한다.Here, the inner
이때, 슬림형 티브이에 전원 공급 후 파워 온시 즉, 초기 화면을 켰을 때는 제 1 스위치(SW1)만 턴 온(Turn On) 상태이기 때문에 발생하였던 문제를 제 1 내지 제 4 보조 보정 커패시터(CS1, CS2, CS3, CS4)로 나뉘어져 가도록 하여 제 1 보조 보정 커패시터(CS1)와, 제 1 스위치(SW1)에 의한 EW 트랜지스터(EW TR)로의 과도한 전류 흐름을 방지한다. 이를 위하여 본 발명에서는 지연회로부(9)를 통해 레귤레이터(7)에서의 5v 정전압 출력을 설정된 시간동안 지연시킨 후 스위치 제어부(8)를 통해 제 1 내지 제 4 스위치(3b)로 인가되도록 한다. 따라서 이 경우에는 제 1 내지 제 4 보조 보정 커패시터(3a) 각각의 보조 보정 커패시터(CS1, CS2, CS3, CS4)가 충분히 온(Full On)되어 충분한 임피던스 확보가 가능하여 과전류가 EW 트랜지스터(EW TR)로 흐르는 것을 방지할 수 있게 된다.In this case, the first to fourth auxiliary correction capacitors CS1, CS2, and the second auxiliary correction capacitor CS1, CS2, which are caused when the power is turned on after the power supply to the slim TV, that is, only the first switch SW1 is turned on, are turned on. It is divided into CS3 and CS4 so as to prevent excessive current flow to the first auxiliary correction capacitor CS1 and the EW transistor EW TR by the first switch SW1. To this end, in the present invention, the 5v constant voltage output from the
이와 같은 지연회로부(9)로는 도 6에서와 같은 RC 지연회로를 이용할 수 있다. As the delay circuit unit 9, an RC delay circuit as shown in FIG. 6 may be used.
도 6은 본 발명에 따른 지연회로를 설명하기 위한 도면으로, 티브이의 초기 전원 온시, 제 1 정전압인 9V 정전압을 제 2 정전압인 5V 정전압으로 변압하는 레귤레이터(7)에 대하여 RC 지연회로부(9)를 통해 설정된 시간(예를 들면, 20ms)동안 지연시켜 출력함으로써 제 1 내지 제 4 보조 보정 커패시터(Size Capacity)(CS1 내지 CS4)(3a)가 선형성 코일(6)측에서 공급되는 전류에 의해 모두 온(On) 상태가 된다.FIG. 6 is a diagram illustrating a delay circuit according to the present invention. An RC delay circuit unit 9 is provided for a
그리고 20ms 후 레귤레이터(7)로부터 5v 정전압이 공급되어 각 타이밍 펄스에 의해 제 1 내지 제 4 스위치(SW1 내지 SW4)(3b)가 순차적으로 온되더라도 초기 전원 온시 발생하는 과전류로부터 EW 트랜지스터(EW TR)를 보호할 수 있게 된다. 이를 위하여 본 발명 레귤레이터(7)는 지연회로부(9)로부터 설정된 핀에 하이(High) 펄스가 들어 왔을 때 5v 정전압을 출력하도록 한다.After 5 ms, the 5V constant voltage is supplied from the
도 7은 본 발명에 따른 스위칭 소자 보호 회로에 의한 레귤레이터 동작을 설명하기 위한 도면으로, 도 6에서와 같은 레귤레이터(7)의 4번 핀에 1V 이상이 되었을 때 출력을 내어주기 시작하는데 저항(R)과 커패시터(C)의 지연으로 4번 핀에 1V 이상의 입력파형이 도달할 때까지 20ms(sec)가 걸린다. 즉, 특정 시간이 지난 후에 5V 레귤레이터(7)는 비로소 정전압 출력을 내 주게 된다.FIG. 7 is a view for explaining the regulator operation by the switching element protection circuit according to the present invention. When the voltage of
즉 화면의 왜곡을 보상하기 위한 주 커패시터(2a) 및 다수개의 보조 보정 커패시터들(3a)을 구비한 편향 회로에 전원이 인가되면 상기 보조 보정 커패시터들(3a)이 선형성 코일(6)을 통해 인가되는 전류에 의해 충전된다.That is, when power is applied to a deflection circuit including a
이때 상기 보조 보정 커패시터들(3a)을 턴-온하기 위한 다수개의 스위치들(3b)을 제어하는 스위치 제어부(8)에 설정된 정전압을 공급하는 레귤레이터(7)에는 설정된 정전압(5v)의 발생을 지연회로부(9)를 통해 설정된 시간동안 지연하게 된다.At this time, the generation of the set constant voltage 5v is delayed in the
계속해서, 상기 보조 보정 커패시터들(3a)이 충전되고, 상기 설정된 시간이 경과되면 상기 레귤레이터(7)에서는 정전압을 상기 스위치 제어부(8)로 출력하게 되고, 상기 스위치 제어부(8)에서는 상기 다수개의 보조 보정 커패시터들(3a)에 연결된 상기 다수개의 스위치들(3b)을 통해 상기 다수개의 보조 보정 커패시터들(3a)을 순차적으로 턴-온하게 된다.Subsequently, the
이때 제 1 내지 제 4 보조 보정 커패시터(Size Capacity)(CS1 내지 CS4)(3a) 가 선형성 코일(6)측에서 공급되는 전류에 의해 모두 온(On) 상태이므로 제 1 내지 제 4 스위치(SW1 내지 SW4)(3b)가 순차적으로 온되더라도 초기 전원 온시 발생하는 과전류로부터 EW 트랜지스터(EW TR)를 보호할 수 있게 된다. At this time, since the first to fourth auxiliary correction capacitors (CS1 to CS4) (3a) are all on (On) by the current supplied from the
이상 상술한 바와 같이, 본 발명은 턴-온되는 시간이 서로 다른 다수개의 스위치를 이용하여 주 보정 커패시터와 화면 영역별로 할당된 보조 보정 커패시터를 제어함에 있어 모든 커패시터에 충분한 온 시간을 줌으로써 과도한 전류의 흐름을 방지할 수 있어 선형성 왜곡을 방지할 수 있다. 따라서, CRT 디스플레이 장치를 초슬림화 시킬 수 있다.As described above, the present invention provides a sufficient on-time for all capacitors in controlling the main correction capacitor and the auxiliary correction capacitor allocated to each screen area by using a plurality of switches having different turn-on times. Flow can be prevented to prevent linearity distortion. Therefore, the CRT display device can be made ultra slim.
이상에서 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050102967A KR100651860B1 (en) | 2005-10-31 | 2005-10-31 | Deflecting circuit and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050102967A KR100651860B1 (en) | 2005-10-31 | 2005-10-31 | Deflecting circuit and method for operating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100651860B1 true KR100651860B1 (en) | 2006-12-04 |
Family
ID=37731526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050102967A KR100651860B1 (en) | 2005-10-31 | 2005-10-31 | Deflecting circuit and method for operating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100651860B1 (en) |
-
2005
- 2005-10-31 KR KR1020050102967A patent/KR100651860B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100651860B1 (en) | Deflecting circuit and method for operating the same | |
KR100242841B1 (en) | Circuit for correcting north-south distortion of display apparatus | |
JPH0435271A (en) | Horizontal deflection circuit | |
KR200330773Y1 (en) | CRT display apparatus | |
KR100190534B1 (en) | Horizontal deflection output circuit | |
US6664746B2 (en) | Dynamic focusing circuit, picture display device and method of generating a dynamic focusing voltage | |
US6147464A (en) | Method and device for compensating the horizontal scanning size | |
KR200349506Y1 (en) | The circuit of compensating regulation in the monitor | |
US7187414B2 (en) | Circuit for stabilizing high tension voltage of CRT, and method thereof | |
KR100228391B1 (en) | Dynamic luminance compensation apparatus | |
KR100671204B1 (en) | Dynamic focus controller | |
KR100299843B1 (en) | Horizontal Blanking Pulse Output Circuit of Display Device | |
KR200142871Y1 (en) | The side pincushion deflecting correction apparatus of crt | |
US20070262918A1 (en) | Video displaying apparatus and method thereof | |
KR100481513B1 (en) | Circuit for stabling high tension of CRT and method thereof and image display apparatus | |
KR100490341B1 (en) | S correction circuit using transistor | |
US20050179407A1 (en) | Convergence control apparatus for video display | |
EP0605921B1 (en) | Display device including a black level setting circuit | |
EP1802099A1 (en) | Focus voltage modulation circuit and respective display apparatus | |
KR19990074501A (en) | S-za linearity correction circuit of horizontal deflection circuit | |
JP2001024901A (en) | Circuit for stabilizing high voltage | |
KR20000047057A (en) | Dynamic forcus circuit | |
WO2006073733A1 (en) | A slow (horizontal) scan method and apparatus for transposed scan display systems | |
WO2003055230A1 (en) | Power saving supply commutation method and apparatus for electronic convergence circuits | |
WO2006073857A1 (en) | Method and apparatus for regulating a high voltage power supply for transposed scan display systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |