KR100299843B1 - Horizontal Blanking Pulse Output Circuit of Display Device - Google Patents
Horizontal Blanking Pulse Output Circuit of Display Device Download PDFInfo
- Publication number
- KR100299843B1 KR100299843B1 KR1019980027369A KR19980027369A KR100299843B1 KR 100299843 B1 KR100299843 B1 KR 100299843B1 KR 1019980027369 A KR1019980027369 A KR 1019980027369A KR 19980027369 A KR19980027369 A KR 19980027369A KR 100299843 B1 KR100299843 B1 KR 100299843B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal blanking
- blanking pulse
- pulse output
- horizontal
- display device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/143—Circuits for displaying horizontal and vertical lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Abstract
개시된 디스플레이장치의 수평 블랭킹 펄스 출력회로는 마이너스 전압을 정류하는 커패시터를 이용하여 디스플레이 모드에 관계없이 일률적으로 수평 편향의 귀선 기간과 일치하는 수평 블랭킹 펄스가 출력되도록 하는 것에 관한 것이다.The horizontal blanking pulse output circuit of the disclosed display apparatus relates to a horizontal blanking pulse consistent with the return period of the horizontal deflection regardless of the display mode by using a capacitor for rectifying a negative voltage.
본 발명의 장치는 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기 위한 정류부와, 입력 트랜스를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스출력부와, 수평 블랭킹 펄스 출력부로부터 출력되는 수평 블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부와, 수평 편향 피드백 펄스가 외부환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부로 입력될 수 있도록 하는 결합소자로 구성된다.The apparatus of the present invention has a rectifying section for rectifying the negative peak voltage of the horizontal deflection feedback pulse, a horizontal blanking pulse output which is switched to the horizontal deflection feedback pulse input through the input transformer and outputs a horizontal blanking pulse during the return period by the rectifying section. And a speed-up circuit section for compensating the time difference between the horizontal blanking pulse output from the horizontal blanking pulse output section and the retrace period, so that the horizontal deflection feedback pulse can be input to the horizontal blanking pulse output section without being deformed by an external environment. It consists of a coupling element.
따라서. 본 발명은 디스플레이장치가 보장하는 각 디스플레이 모드에 관계없이 일률적인 수평 블랭킹 펄스가 출력될 수 있도록 하여 디스플레이장치의 상말림 현상을 방지할 수 있다는 효과를 제공하는데 있다.therefore. The present invention is to provide an effect that it is possible to prevent the image curling phenomenon of the display device to be able to output a uniform horizontal blanking pulse irrespective of each display mode guaranteed by the display device.
Description
본 발명은 디스플레이장치의 수평 블랭킹 펄스 출력회로에 관한 것으로, 보다 상세하게는 마이너스 전압을 정류하는 커패시터를 이용하여 디스플레이 모드에 관계없이 일률적으로 수평 편향의 귀선 기간과 일치하는 수평 블랭킹 펄스가 출력되도록 하는 디스플레이장치의 수평 블랭킹 펄스 출력회로에 관한 것이다.The present invention relates to a horizontal blanking pulse output circuit of a display device, and more particularly to a horizontal blanking pulse consistent with the return period of the horizontal deflection regardless of the display mode by using a capacitor rectifying a negative voltage. A horizontal blanking pulse output circuit of a display device.
일반적으로, 음극선관 디스플레이 장치에서 귀선(Retrace Line) 이란, 음극선관에서 전자빔이 한 개의 주사선(Scan Line)에서 다음의 주사선으로, 또는 한 개의 필드(Field) 끝 위치에서 다음 필드의 처음 위치로 옮길 때, 진자빔에 의해 그려지는 궤적으로서 플라이백 선(Flyback Line) 이라고도 한다.In general, in a cathode ray tube display device, a retrace line means that in a cathode ray tube, an electron beam is moved from one scan line to the next, or from one field end to the beginning of the next field. In this case, the trajectory drawn by the pendulum beam is also called a flyback line.
그리고 귀선소거(Retrace Blanking 또는 Blanking)란, 귀선 기간(Retrace Time) 동안에 영상펄스의 펄스레벨을 떨어뜨리거나 음극선관에서 전자빔의 방출을 억제시켜 화면상에 귀선이 나타나지 않게 하는 것으로, 이 기간을 귀전소거 기간(Retrace-blanking Time) 또는 블랭킹 기간(Blanking Time)이라고 하며 영상펄스중 동기펄스와 동기펄스 앞뒤의 포오치(Porch) 부분을 합한 기간을 말한다.In addition, retrace blanking or blanking is to reduce the pulse level of the image pulse or suppress the emission of the electron beam from the cathode ray tube during the retrace time, so that no retrace appears on the screen. It is called the retrace-blanking time or blanking time, and it is a period in which the sync pulse and the porch part before and after the sync pulse are added together.
또한 귀전소거 펄스(Blanking Signal)란 귀선의 소거를 목적으로 사용되는펄스를 말하는데, 블랭킹 기간과 일치하는 펄스의 형태를 하고 있으므로 블랭킹 펄스(Blanking Pulse)라고도 하며 수평 블랭킹 펄스와 수직 블랭킹 펄스가 있다.In addition, a blanking signal refers to a pulse used for the purpose of erasing retracement. The blanking signal is also referred to as a blanking pulse, and has a horizontal blanking pulse and a vertical blanking pulse.
제1도는 종래 기술에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면이다.1 is a view for explaining a horizontal blanking pulse output circuit of the display device according to the prior art.
도시된 바와 같이, 입력되는 수평 편향 피드백 펄스를 입력 트랜스(T)에 의해 입력받아 스위칭 동작을 통해 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부(10)와, 수평 블랭킹 펄스 출력부(10)로부터 출력되는 수평 블랭킹 펄스 출력되는 시간과 귀선기간의 시간차를 보상하기 위한 스피드업 회로부(20)로 구성된다.As shown, from the horizontal blanking pulse output unit 10 and the horizontal blanking pulse output unit 10 that receives the input horizontal deflection feedback pulse by the input transformer (T) and outputs a horizontal blanking pulse through a switching operation. And a speed-up circuit section 20 for compensating the time difference between the output horizontal blanking pulse output time and the retrace period.
상술한 수평 블랭킹 펄스 출력부(10)는 트랜지스터(Q1l)로 이루어져 있다.The above-described horizontal blanking pulse output unit 10 is composed of a transistor Q11.
상술한 스피드업 회로부(20)는 다수의 저항과 커패시터로 이루어져 있다.The above speed-up circuit 20 is composed of a plurality of resistors and capacitors.
상술한 구성을 갖는 종래 디스플레이장치의 수평 블랭킹 펄스 출력회로를 첨부 도면 제2도를 참조하여 설명하면 다음과 같다.The horizontal blanking pulse output circuit of the conventional display device having the above-described configuration will be described with reference to FIG. 2.
제2도는 수평 편향 피드백 펄스에 따라 제1도에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면으로서, 제4(a)도에 도시된 수평 편향 피드백 펄스를 입력 트랜스(T)의 1차측으로 인가되면, 그에 따라 2차측으로 전압이 유기되고, 이 전압은 수평 블랭킹 펄스 출력부(10)에 구비된 트랜지스터((Q11)의 베이스단으로 인가된다.FIG. 2 is a diagram showing a horizontal blanking pulse output through an output circuit provided in FIG. 1 according to a horizontal deflection feedback pulse. The horizontal deflection feedback pulse shown in FIG. When applied to the primary side, a voltage is induced to the secondary side, and this voltage is applied to the base end of the transistor Q11 provided in the horizontal blanking pulse output unit 10.
그러면, 수평 블랭킹 펄스 출력부(10)에서는 로우레벨의 수평 블랭킹 펄스가 출력되게 되는데, 전술한 트랜지스터(Q11)를 턴온되도록 하기 위해서는 베이스-에 미터간의 전위차가 기본적으로 0.7V이상이 되어야 한다.Then, the horizontal blanking pulse output unit 10 outputs a low level horizontal blanking pulse. In order to turn on the transistor Q11 described above, the potential difference between the meters at the base and the base must be basically 0.7V or more.
그러나 트랜스(T1)의 1차측으로 입력되는 수평 편향 피드백 펄스의 직류성분은 영(zero)이기 때문에 정확하게 귀선 기간을 반영하지 못하고, 약간의 시간차가 발생하게 된다.However, since the DC component of the horizontal deflection feedback pulse input to the primary side of the transformer T1 is zero, it does not accurately reflect the retrace period, and a slight time difference occurs.
이렇게 귀선 기간과 수평 블랭킹 펄스 사이에서 발생되는 시간차는 입력 트랜스(T)와 수평 블랭킹 펄스 출력부(10) 사이에 구비된 스피드업 회로부(20)에 의해 보상되어 그 시간차를 최소화하여, 디스플레이장치가 보장하고 있는 각 디스플레이 모드에 대해 균일한 수평 블랭킹 펄스가 출력되도록 한다.The time difference generated between the retrace period and the horizontal blanking pulse is compensated by the speed up circuit unit 20 provided between the input transformer T and the horizontal blanking pulse output unit 10 to minimize the time difference. Ensure a uniform horizontal blanking pulse for each guaranteed display mode.
상술한 것과 같이 종래 디스플레이장치의 수평 블랭킹 펄스 출력회로는 디스플레이장치의 제품 특성에 명시된 한정된 디스플레이 모드에서만 상말림 현상이 나타나지 않도록 설계되어 있으며, 또다른 디스플레이 모드가 추가되면 수평 블랭킹 펄스 출력회로를 변경하여만 하는 문제점이 발생하였으며, 또한 종래의 수평 블랭킹 펄스 출력회로는 각 모드별로 피크 전압이 틀리고 항상 직류성분은 영이기 때문에 귀선 기간과 수평 블랭킹 기간간의 편차가 각 모드별로 틀려지게 되어 정확히 귀선 기간동안 수평 블랭킹 펄스가 비디오회로에 인가되도록 하기가 어렵다는 문제점이 있었다.As described above, the horizontal blanking pulse output circuit of the conventional display device is designed so that the phase curling phenomenon does not occur only in the limited display mode specified in the product characteristics of the display device. When another display mode is added, the horizontal blanking pulse output circuit is changed. In the conventional horizontal blanking pulse output circuit, since the peak voltage is different for each mode and the DC component is always zero, the deviation between the retrace period and the horizontal blanking period is different for each mode. There is a problem that it is difficult to have a blanking pulse applied to the video circuit.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 마이너스 전압을 정류하는 커패시터를 이용하여 디스플레이 모드에 관계없이 일률적으로 수평 편향의 귀선 기간과 일치하는 수평 블랭킹 펄스가 출력되도록 하는 디스플레이장치의 수평 블랭킹 펄스 출력회로를 제공함에 있다.Accordingly, an object of the present invention is to horizontally blank a display apparatus such that a horizontal blanking pulse consistent with the return period of horizontal deflection is output uniformly regardless of the display mode by using a capacitor for rectifying a negative voltage so as to solve the aforementioned problem. To provide a pulse output circuit.
제1도는 종래 기술에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면.1 is a view for explaining a horizontal blanking pulse output circuit of a display apparatus according to the prior art.
제2도는 수평 편향 피드백 펄스에 따라 제1도에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면.FIG. 2 is a diagram showing horizontal blanking pulses output through an output circuit of FIG. 1 according to a horizontal deflection feedback pulse. FIG.
제3도는 본 발명에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면.3 is a view for explaining a horizontal blanking pulse output circuit of the display device according to the present invention.
제4도는 입력되는 수평 편향 피드백 펄스에 따라 제3도에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면이다.4 is a diagram illustrating a horizontal blanking pulse output through an output circuit of FIG. 3 according to an input horizontal deflection feedback pulse.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
T : 입력 트랜스 100 : 정류부T: input transformer 100: rectifier
110 : 수평 블랭킹 펄스 출력부 120 : 스피드업 회로부110: horizontal blanking pulse output unit 120: speed up circuit unit
이와 같은 목적을 달성하기 위한 본 발명에 따른 디스플레이장치의 수평편향부에 있어서, 본 발명은 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기 위한 정류부와, 입력 트랜스를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평 블랭킹 펄스 출력부와, 수평 블랭킹 펄스 출력부로부터 출력되는 수평 블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부와, 수평 편향 피드백 펄스가 외부 환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부로 입릭될 수 있도록 하는 결합소자로 구성됨을 특징으로 한다.In the horizontal deflection unit of the display device according to the present invention for achieving the above object, the present invention provides a rectifying unit for rectifying the negative peak voltage of the horizontal deflection feedback pulse, and switching to the horizontal deflection feedback pulse input through the input transformer And a horizontal blanking pulse output unit for outputting a horizontal blanking pulse during the retrace period by the rectifier, a speed up circuit unit for compensating a time difference between the horizontal blanking pulse output from the horizontal blanking pulse output unit and the retrace period, and a horizontal deflection feedback. And a coupling element for allowing the pulse to be introduced into the horizontal blanking pulse output without being deformed by an external environment.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로를 설명하기 위한 도면이다.3 is a view for explaining a horizontal blanking pulse output circuit of the display device according to the present invention.
도시된 바와 같이, 수평 편향 피드백 펄스의 마이너스 피크 전압을 정류하기위한 정류부(100)와, 입력 트랜스(T)를 통해 입력되는 수평 편향 피드백 펄스에 스위칭되고, 정류부(100)에 의해 귀선 기간동안 수평 블랭킹 펄스를 출력하는 수평블랭킹 펄스 출력부(110)와 수평 블랭킹 펄스 출력부(110)로부터 출력되는 수평블랭킹 펄스와 귀선 기간사이의 시간차를 보상하기 위한 스피드업 회로부(120)와, 수평 편향 피드백 펄스가 외부 환경에 의해 변형되지 않고 수평 블랭킹 펄스 출력부(110)로 입력될 수 있도록 하는 결합소자(C23)로 구성된다.As shown in the figure, the rectifier 100 for rectifying the negative peak voltage of the horizontal deflection feedback pulse and the horizontal deflection feedback pulse input through the input transformer T are switched, and the rectifier 100 is horizontal for the return period. A horizontal deflection feedback pulse output section 120 for compensating the time difference between the horizontal blanking pulse output section 110 for outputting the blanking pulse and the horizontal blanking pulse output section 110 and the return period, and a horizontal deflection feedback pulse; Is composed of a coupling element (C23) to be input to the horizontal blanking pulse output unit 110 without being deformed by the external environment.
상술한 수평 블랭킹 펄스 출력부는 트랜지스터(Q21)이며, 이 트랜지스터(Q21)는 정류부(100)에 의해 정류된 수평 편향 피드백 펄스의 마이너스 피크 전압을 기준으로 스위칭하여 귀전 기간과 일치되는 턴온시간을 갖는다.The above-described horizontal blanking pulse output unit is a transistor Q21, and the transistor Q21 switches on the basis of the negative peak voltage of the horizontal deflection feedback pulse rectified by the rectifying unit 100 to have a turn-on time consistent with the return period.
상술한 정류부(10())는 수평 블랭킹 펄스 출력부(110)가 마이너스전위를 기준으로 하여 스위칭되도록 마이너스전위를 공급하는 커패시터(C21), 다이오드(D21)로 이루어진다.The rectifier 10 () described above includes a capacitor C21 and a diode D21 for supplying a negative potential such that the horizontal blanking pulse output unit 110 is switched based on the negative potential.
상술한 스피드업 회로부(120)는 저항(R22)과 커패시터(C22)로 이루어진다.The speed up circuit unit 120 described above includes a resistor R22 and a capacitor C22.
이와 같이 구성된 본 발명에 따른 디스플레이장치의 수평 블랭킹 펄스 출력회로의 동작을 첨부한 도면을 참조하여 좀 더 구체적으로 설명한다.The operation of the horizontal blanking pulse output circuit of the display device according to the present invention configured as described above will be described in more detail with reference to the accompanying drawings.
제4도는 입력되는 수평 편향 피드백 펄스에 따라 제3도에 구비된 출력회로를 통해 출력되는 수평 블랭킹 펄스를 도시한 도면으로서, 제4(a)도에 도시된 수평 편향 피드백 펄스가 입력 트랜스(T)를 통해 입력되면, 결합소자인 결합 커패시터(C23)에 의해 스피드업 회로부(120) 및 정류부(100)로 입력된다.FIG. 4 is a diagram showing horizontal blanking pulses output through the output circuit of FIG. 3 according to the input horizontal deflection feedback pulses. The horizontal deflection feedback pulses shown in FIG. When input through), it is input to the speed-up circuit 120 and the rectifier 100 by a coupling capacitor (C23) that is a coupling element.
이때 정류부(100)의 커패시터(C2l)가 수평 블랭킹 펄스 출력부(110)의 에미터단에 연결되어 구비되어 있으므로 수평 블랭킹 펄스 출력부(110)인 트랜지스터(Q21)의 에미터전위는 접지가 아니고 수평 편향 피드백 펄스의 마이너스 피크 전압과 일치하게 된다.In this case, since the capacitor C2l of the rectifying unit 100 is connected to the emitter terminal of the horizontal blanking pulse output unit 110, the emitter potential of the transistor Q21, which is the horizontal blanking pulse output unit 110, is horizontal instead of ground. This will match the negative peak voltage of the deflection feedback pulse.
그러므로 수평 블랭킹 펄스 출력부(110)인 트랜지스터(Q21)는 귀선 기간동안에 턴온되는데, 이때 입력펄스인 수평 편향 피드백 펄스와 출력펄스인 수평 블랭킹펄스(첨부 도면 제4(b)도 참조)사이에는 트랜지스터(Q21)의 고유 특성에 따라 약간의 위상차가 발생할 수 있으며, 이 위상차는 스피드업 회로부(120)에 의해 충분히 보상된다.Therefore, the transistor Q21, which is the horizontal blanking pulse output unit 110, is turned on during the retrace period, wherein a transistor is provided between the horizontal deflection feedback pulse, which is an input pulse, and the horizontal blanking pulse, which is an output pulse (see also attached figure 4 (b)). Depending on the inherent characteristics of Q21, a slight phase difference may occur, and this phase difference is sufficiently compensated by the speed up circuit portion 120.
따라서, 상술한 바와 같이 본 발명은 디스플레이장치가 보장하는 각 디스플레이 모드에 관계없이 일률적인 수평 블랭킹 펄스가 출력될 수 있도록 하여 디스플레이장치의 상말림현상을 방지할 수 있다는 효과를 제공하는데 있다.Accordingly, as described above, the present invention provides an effect of preventing an image from being curled by allowing a uniform horizontal blanking pulse to be output regardless of each display mode guaranteed by the display device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027369A KR100299843B1 (en) | 1998-07-07 | 1998-07-07 | Horizontal Blanking Pulse Output Circuit of Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027369A KR100299843B1 (en) | 1998-07-07 | 1998-07-07 | Horizontal Blanking Pulse Output Circuit of Display Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007846A KR20000007846A (en) | 2000-02-07 |
| KR100299843B1 true KR100299843B1 (en) | 2001-11-30 |
Family
ID=19543412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980027369A KR100299843B1 (en) | 1998-07-07 | 1998-07-07 | Horizontal Blanking Pulse Output Circuit of Display Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100299843B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020011539A (en) * | 2000-08-02 | 2002-02-09 | 김홍기 | A blanking circuit using field effect transistor for a display device |
-
1998
- 1998-07-07 KR KR1019980027369A patent/KR100299843B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007846A (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4761587A (en) | Multiple frequency horizontal oscillator for video apparatus | |
| US5304898A (en) | High voltage generating circuit | |
| KR100299843B1 (en) | Horizontal Blanking Pulse Output Circuit of Display Device | |
| JPS6348981A (en) | Video display | |
| US4761586A (en) | Linearity correction for multiple frequency video apparatus | |
| JPH0817447B2 (en) | Deflection circuit for cathode ray tube | |
| US4649325A (en) | Scanning CRT control system | |
| US4521720A (en) | Projection TV CRT burn protection | |
| JP2004201352A (en) | Horizontal deflection device | |
| CA2039784C (en) | Power supply for an electrode of a crt | |
| KR100218011B1 (en) | Generating circuit of horizontal retrace time adjusting pulse in a display device | |
| US4766390A (en) | CRT filament supply for multiple frequency video apparatus | |
| JPH02293891A (en) | Apparatus and method for controlling vertical scanning of display | |
| KR100190534B1 (en) | Horizontal deflection output circuit | |
| US5319287A (en) | Vertical deflection circuit | |
| US3430096A (en) | Horizontal flyback sweep system | |
| US4737694A (en) | Video apparatus deflection loss protection | |
| US5648704A (en) | Method and apparatus for digital control of raster shift in CRT displays | |
| US3392306A (en) | Blanking circuits for television receivers | |
| US6274989B1 (en) | Dynamic damping clamper arrangement associated with s-shaping capacitor | |
| US6208093B1 (en) | Selectable clampers for an S-shaping voltage of a video display | |
| KR100233949B1 (en) | Dynamic focus circuit of multi-sync monitor | |
| JP2558633B2 (en) | Television receiver | |
| KR100228390B1 (en) | Circuit for selecting screen ratio of image display | |
| EP1039744B1 (en) | Circuit for stabilizing a high voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |