KR100651626B1 - The manufacturing method of bump of semiconductor device - Google Patents
The manufacturing method of bump of semiconductor device Download PDFInfo
- Publication number
- KR100651626B1 KR100651626B1 KR1020050105262A KR20050105262A KR100651626B1 KR 100651626 B1 KR100651626 B1 KR 100651626B1 KR 1020050105262 A KR1020050105262 A KR 1020050105262A KR 20050105262 A KR20050105262 A KR 20050105262A KR 100651626 B1 KR100651626 B1 KR 100651626B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bump
- seed metal
- photoresist layer
- diffusion barrier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1은 종래 기술에 따른 반도체 소자의 범프 제조 공정을 개략적으로 나타낸 블록도이다. 1 is a block diagram schematically showing a bump manufacturing process of a semiconductor device according to the prior art.
도 2a 내지 도 2i는 도 1에 따른 제조공정을 도시한 측단면도이다.2A to 2I are side cross-sectional views illustrating a manufacturing process according to FIG. 1.
도 3은 본 발명에 따른 반도체 소자의 범프 제조 공정을 개략적으로 나타낸 블록도이다.3 is a block diagram schematically showing a bump manufacturing process of a semiconductor device according to the present invention.
도 4a 내지 도 4i는 도 3에 따른 제조공정을 도시한 측단면도이다. 4A to 4I are side cross-sectional views illustrating a manufacturing process according to FIG. 3.
* 주요 구성 요소에 대한 도면 부호** Reference numbers for major components *
400 : 기판 410 :금속패드400: substrate 410: metal pad
420 : 패시베이션층 430 : 포토레지스트층420: passivation layer 430: photoresist layer
440 : 확산방지층 450 : 씨드금속층440: diffusion barrier layer 450: seed metal layer
460 : 범프 460 bump
본 발명은 범프를 구비하는 반도체 소자의 범프 제조방법에 관한 것으로, 특히, 전단강도를 강화시킨 범프를 구비하는 반도체 소자의 범프 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump manufacturing method of a semiconductor device having bumps, and more particularly, to a bump manufacturing method of a semiconductor device having bumps with enhanced shear strength.
최근에는 반도체 칩 제조분야에서 칩 자체의 미세화 및 고집적화가 진행되고 있으며, 패키지 분야에서는 얇고 간단한 새로운 패키지와 그 실장 방법이 개발되고 있다. 이러한 요구에 따라 플립 칩(flip-chip) 기술을 이용한 패키지가 등장하였으며, 특히, TFT-LCD용 구동 IC, CMOS 이미지 센서(CMOS image sensor : CIS), PDP용 구동 IC 등에 사용되는 테이프 자동 접속(TAP :tape automated bonding) 기술을 위해 범프 공정, 특히, 골드 범프를 제조하는 공정이 이용되고 있다. 골드 범프를 제조하는 방법으로는 전기 도금법이 널리 이용되고 있다. Recently, miniaturization and high integration of the chip itself has been progressed in the semiconductor chip manufacturing field, and a new thin and simple package and its mounting method have been developed in the package field. In response to these demands, packages using flip-chip technology have emerged. In particular, tape auto-connecting for TFT-LCD driver ICs, CMOS image sensors (CIS), PDP driver ICs, etc. Bump processes, particularly gold bump manufacturing, are used for TAP (tape automated bonding) technology. Electroplating is widely used as a method for producing gold bumps.
이하에서는 종래 기술에 따른 반도체 소자의 제조공정을 도면을 참조하여 구체적으로 설명한다.Hereinafter, a manufacturing process of a semiconductor device according to the prior art will be described in detail with reference to the accompanying drawings.
도 1은 종래 기술에 따른 반도체 소자의 범프 제조 공정을 개략적으로 나타낸 블록도이고, 도 2a 내지 도 2i는 도 1에 따른 제조공정을 도시한 측단면도이다. 반도체 소자(미도시)의 범프를 제조하기 위해, 도 1과 도 2a를 참조하면, 우선, 기판(200)을 준비한다(S101). 기판(200)은 일반적으로 반도체 소자(예를 들면, 박막 트랜지스터, 커패시터 등)가 형성된 실리콘 웨이퍼 기판(Si substrate)을 이용한다. 기판(200) 상에는 금속패드(210)가 형성되며(S102), 금속패드(210)가 형성된 기판(200)상에는 금속패드(210) 양단부의 소정 영역을 덮으면서 금속패드(210)를 적어도 부분적으로 노출시키는 패시베이션층(220)이 형성된다(S103). 패시베이션층(220)은 반도체 소자가 형성되어 있는 기판(200)을 보호하기 위해 형성된다.1 is a block diagram schematically illustrating a bump fabrication process of a semiconductor device according to the related art, and FIGS. 2A to 2I are side cross-sectional views illustrating a fabrication process according to FIG. 1. In order to manufacture a bump of a semiconductor device (not shown), referring to FIGS. 1 and 2A, first, a
그 다음, 도 1 및 도 2b를 참조하면, 확산방지층(barrier layer)(230)이 금속패드(210)와 패시베이션층(220) 상에 형성된다(S104). 확산방지층(230)은 후술될 금속 범프가 기판(200) 상의 반도체 소자측으로 확산되는 것을 방지하기 위해 형성되는 것으로, 티타늄 및 티타늄을 포함하는 화합물(예를 들면, 티타늄 텅스텐(TiW) 박막)을 이용하여 형성할 수 있다.Next, referring to FIGS. 1 and 2B, a
도 1 및 도 2c 내지 도 2g를 참조하면, 확산 방지층(230) 상에는 씨드금속층(seed metal layer)(240)이 형성된다(S105). 씨드금속층(240)은 전기 도금을 위해 확산 방지층(230) 상에 형성되는 것으로, 범프와 동일한 금속을 이용하여 형성된다. 씨드금속층(240) 상에는 포토레지스트층(250)이 형성된다(S106). 포토레지스트층(250)이 형성된 다음에는, 포토레지스트층(250) 중 금속패드(210) 상부영역에 형성된 포토레지스트층(250) 만을 제거한다(S107). 포토레지스트층(250)이 제거된 다음, 남아있는 포토레지스트층(250) 사이의 씨드금속층(240)상에는 범프(260)가 형성된다(S108). 상기 범프(260)는 금을 이용하여 전기 도금법으로 형성된다. 범프(260)가 형성된 다음, 씨드금속층(240) 상에 형성된 나머지 포토레지스트층(250)을 모두 제거한다(S109). 1 and 2C to 2G, a
포토레지스트층(250)을 제거한 다음에는, 도 1과 도 2h 및 도 2i를 참조하면, 포토레지스트층(250)을 제거함으로써 노출된 씨드금속층(240)을 제거한다(S110). 이때, 범프(260)와 동일한 금속으로 형성된 씨드금속층(240)은 습식 에칭, 예를 들면, 증류수(DI water), 염산, 질산을 4:3:1의 비율로 혼합한 용액인 왕수를 이용하여 제거한다. 그 다음 단계에서는 씨드금속층(240)의 제거로 노출된 확산방지층(230)을 제거한다(S111). 이때, TiW로 형성된 확산방지층(230)은 과산화수소 용액으로 제거한다. 이러한 공정을 순차적으로 진행함으로써, 금을 전기 도금하여 형성된 범프(즉, 골드 범프)가 남는다.After the
그러나, 전술한 골드 범프 제조시에, 금속패드(210) 상부에 형성된 포토레지스트층(260)을 제거하는 공정에서 노광 및 현상 과정을 진행할 때, 현상용액이 금(Au) 박막으로 형성된 씨드금속층(240)을 부식시킴으로 부식된 씨드금속층(240) 상부에 형성된 골드 범프(260)의 전단강도가 약화된다는 문제점을 갖는다. However, at the time of manufacturing the gold bumps described above, when the exposure and development processes are performed in a process of removing the
또한, 씨드금속층(240)을 제거할 때, 사용되는 식각용액(예를 들면, 왕수)에 의해 기판(200) 표면에 씨드 금속의 잔유물이 잔류하게 되어 골드 범프 제조가 완료했을 때, 범프와 범프 사이에 전기적 쇼트를 유발시킬 수 있다는 문제점을 갖는다.In addition, when the
따라서, 전술한 문제점들을 해소하기 위해 고안된 발명으로, 본 발명의 목적은 씨드금속층의 부식을 억제하여 범프의 전단강도를 강화하고, 씨드금속층의 제거 로 생성되는 씨드잔유물을 제거함으로써 특성이 강화된 범프를 구비한 반도체 소자 의 범프 제조방법을 제공하는 것이다. Therefore, the invention designed to solve the above-mentioned problems, the object of the present invention is to suppress the corrosion of the seed metal layer to enhance the shear strength of the bumps, and by removing the seed residues generated by the removal of the seed metal layer bumps enhanced characteristics It is to provide a bump manufacturing method of a semiconductor device having a.
전술한 목적을 달성하기 위한 본 발명의 일측면에 따르면, 본 반도체 소자의 범프 제조 방법은 기판 상의 적어도 일영역에 금속 패드를 형성하는 단계; 상기 금속 패드의 적어도 일영역을 노출시키며, 상기 기판 상에 패시베이션층을 형성하는 단계; 상기 금속 패드 및 상기 패시베이션층 상에 포토레지스트층을 형성하는 단계; 상기 금속 패드 상에 형성된 상기 포토레지스트층을 제거하는 단계; 상기 금속 패드와 상기 포토레지스트층 상에 확산방지층을 형성하는 단계; 상기 확산방지층 상에 씨드금속층을 형성하는 단계; 상기 씨드금속층 상에 범프를 형성하는 단계; 상기 씨드금속층 하부에 형성된 상기 포토레지스트층을 제거하는 단계를 포함한다. According to an aspect of the present invention for achieving the above object, the bump manufacturing method of the present semiconductor device comprises the steps of forming a metal pad in at least one region on the substrate; Exposing at least one region of the metal pad and forming a passivation layer on the substrate; Forming a photoresist layer on the metal pad and the passivation layer; Removing the photoresist layer formed on the metal pad; Forming a diffusion barrier layer on the metal pad and the photoresist layer; Forming a seed metal layer on the diffusion barrier layer; Forming bumps on the seed metal layer; And removing the photoresist layer formed under the seed metal layer.
바람직하게는, 반도체 소자의 범프 제조방법은 상기 포토레지스트층을 제거하는 단계를 수행하기 전에, 상기 확산방지층 및 씨드금속층 중 상기 포토레지스트층과 상기 범프 사이에 개재되지 않는 상기 확산방지층 및 상기 씨드금속층을 제거하는 단계를 더 포함한다. 또한, 반도체 소자의 범프 제조방법은 상기 포토레지스트층을 제거한 다음, 상기 범프의 측벽에 남아있는 상기 확산방지층을 제거하는 단계를 더 포함한다. Preferably, the bump manufacturing method of the semiconductor device, before the step of removing the photoresist layer, the diffusion barrier layer and the seed metal layer of the diffusion barrier layer and the seed metal layer is not interposed between the photoresist layer and the bump. It further comprises the step of removing. The bump manufacturing method of the semiconductor device may further include removing the photoresist layer and then removing the diffusion barrier layer remaining on the sidewall of the bump.
상기 확산방지층 및 상기 씨드금속층을 제거하는 단계에서는 습식 에칭을 이용하며, 상기 포토레지스트층을 제거하는 단계에서는 상기 포토레지스트층 상에 형 성된 상기 확산방지층, 상기 씨드 금속층 및 상기 범프를 모두 제거한다. 상기 포토레지스트층을 제거하는 단계에서는 리프트오프(lift-off) 공정을 이용한다. 상기 범프와 상기 씨드금속층을 형성하는 단계에서는 상기 범프와 상기 씨드금속층을 동일한 금속으로 형성한다. 상기 범프는 금(Au)으로 형성된다. In the removing of the diffusion barrier layer and the seed metal layer, wet etching is used, and in the removing of the photoresist layer, all of the diffusion barrier layer, the seed metal layer, and the bump formed on the photoresist layer are removed. In the step of removing the photoresist layer, a lift-off process is used. In the forming of the bump and the seed metal layer, the bump and the seed metal layer are formed of the same metal. The bump is formed of gold (Au).
이하에서는 도면을 참조하여 본 발명에 따른 실리콘 반도체 소자 및 그 제조 방법을 구체적으로 설명한다.Hereinafter, a silicon semiconductor device and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 범프 제조 공정을 나타내는 개략적인 블록도이며, 도 4a 내지 도 4c는 본 발명의 일 실시 예에 따른 반도체 소자의 범프를 제조하는 공정을 나타내는 측단면도이다. 3 is a schematic block diagram illustrating a process of manufacturing a bump of a semiconductor device according to an embodiment of the present invention, and FIGS. 4A to 4C are views illustrating a process of manufacturing a bump of a semiconductor device according to an embodiment of the present invention. It is a cross section.
도 3과 도 4a를 참조하면, 반도체 소자의 범프를 제조하기 위해서는, 우선, 기판(400)을 준비한다(S301). 기판(400)은 일반적으로 반도체 소자(예를 들면, 박막트랜지스터, 커패시터 등)가 형성된 실리콘 웨이퍼 기판(Si substrate)을 이용한다. 기판(400) 상에는 금속패드(410)가 형성되며(S302), 기판(400)상에는 금속패드(410) 양단부의 소정 영역을 덮으면서 금속패드(410)를 노출시키는 패시베이션층(420)이 형성된다(S303). 패시베이션층(420)은 반도체 소자가 형성되어 있는 기판(400)을 보호하기 위해 형성되는 것으로, 본 실시예에서의 패시베이션층(420)은 금속패드(410)의 양단부를 소정 영역 덮고 있으나, 금속패드(410)의 양단부와 접촉되게 형성할 수 있다. 3 and 4A, in order to manufacture bumps of a semiconductor device, first, a
도 3 및 도 4b를 참조하면, 포토레지스트층(430)이 패시베이션층(420)과 금 속패드(410) 상에 소정 높이로 형성된다(S304). 도 4c를 참조하면, 그 다음 단계에서는 포토레지스트층(430) 중 금속패드(410)와 접촉하는 금속패드(410) 상에 형성된 포토레지트층(430)을 제거한다(S305). 포토레지스트층(430)을 제거할 때는, 기판(400) 상에 형성된 층을 선택적으로 제거하는 공정인 사진식각(photolithography)을 이용한다. 사진식각은 마스크상의 패턴을 기판 상에 도포되어 있는 감광재료로 옮겨 놓은 것으로, 일반적으로 광노광기술, 방사노광기술로 구분된다. 사진식각을 이용함으로써, 에칭공정으로부터 제거되지 않아야 할 부분들이 보호된다.3 and 4B, the
도 3 및 도 4d 내지 도 4f를 참조하면, 사진식각을 통해 패터닝된 포토레지스트층(430)과 금속 패드(410) 상에 확산방지층(440)이 형성된다(S306). 상기 확산방지층(440)은 남아있는 포토레지스트층(430)과 포토레지스트층(430)이 제거된 영역 상에 형성될 금속 범프가 반도체 소자측으로 확산되는 것을 방지하기 위한 것이다. 확산방지층(440)은 티타늄 및 티타늄합금을 이용하여 형성할 수 있으며, 본 실시예에서는 티타늄텅스텐(TiW)을 이용하여 확산방지층(440)을 형성한다. 3 and 4D to 4F, the
그 다음, 확산방지층(440) 상에는 씨드금속층(450)이 형성된다(S307), 도 4e 참조). 씨드금속층(450)은 후술될 범프를 쉽게 전기 도금하기 위해 형성되는 것으로, 씨드금속층(450)은 범프와 동일한 금속을 이용하여 형성할 수 있으며, 본 실시예에서는 금(Au)을 이용한다. 금으로 형성된 씨드금속층(450)은 범프 형성시 전기도금을 수행할 때, 금속이온의 환원석출을 위한 도선 역할을 수행하므로 포토레지스트층(430)의 상부 및 측벽 그리고 금속패드(410) 상에 형성된다. 상기 씨드금속 층(450)은 증착시 포토레지스트층(430)의 변형이 일어나지 않도록 상온에서 이루어지며, 피복률이 높은 증착공정인 스퍼터링을 이용하여 형성된다. 도 4f를 참조하면, 씨드금속층(450) 상에는 범프(460)가 형성된다(S308). 범프(460)는 금을 이용하여 전기도금법으로 형성된다. Next, the
도 4g를 참조하면, 확산방지층(440)과 씨드금속층(450) 중 포토레지스트층(430)과 범프(460) 사이에 형성되지 않은 부분(A 영역)을 제거한다(S309). A영역을 제거하는 이유는 금속패드(410) 상에 형성된 범프(460) 이외의 범프(460)와 포토레지스트층(430)을 용이하게 제거하기 위한 것이다. 범프(460)와 동일한 금속인 금으로 형성된 씨드금속층(450)은 증류수(DI water), 염산, 질산을 4:3:1의 비율로 혼합한 용액인 왕수로 제거되며, TiW로 형성된 확산방지층(430)은 과산화수소 용액으로 제거된다. 도 4h를 참조하면, 포토레지스트층(430)이 제거된다(S310). 포토레지스트층(430)은 리프트-오프(lift-off) 공정으로 제거되며, 리프트-오프 공정에서는 아세톤 등과 같은 응고된 포토레지스트층을 녹일 수 있는 용매를 이용하여 포토레지스트층(430)을 제거한다. 아세톤을 이용하여 포토레지스트층(430)을 제거할 때, 씨드금속층(450)과 확산방지층(440)이 미리 제거된 A영역으로 아세톤이 침투함으로써, 포토레지스트층(430)을 더욱 쉽게 제거할 수 있다. 포토레지스트층(430)이 제거된 다음, 금속패드(410) 상부에는 금으로 형성된 범프(460)가 형성되는데, 범프(460)의 주위를 둘러싸는 씨드금속층(450)은 동일한 금속이므로 범프(460)와 동일시하여 가상선으로 표시한다. Referring to FIG. 4G, portions of the
그 다음, 도 4i를 참조하면, 범프(460)의 측면에 남아있는 확산방지층(440) 이 제거된다(S311). 확산방지층(440)은 과산화수소 용액 등을 이용하여 습식 에칭공정으로 제거된다. 씨드금속층(450)과 범프(460)는 동일한 금속이므로, 씨드금속층(450)을 범프(460)와 동일한 것으로 취급하여 도 4i에서는 별도의 도면 부호를 개시하지 않는다. Next, referring to FIG. 4I, the
이상 전술한 범프 제조과정을 통해 반도체 소자의 범프를 제조하는 경우에는, 포토레지스트층(430)을 제거하는 노광 공정 및 현상 공정을 진행한 후에 확산방지층(440) 및 씨드금속층(450)을 형성함으로써, 현상 공정에서 이용되는 현상 용액 등에 의해 씨드금속층(450)이 부식하는 것을 방지할 수 있다. 또한, 패시베이션층(420) 상부가 아닌 포토레지스트층(430) 상부에 씨드금속층(450)을 형성한 다음, 포토레지스트층(430)을 리프트오프시키기 때문에, 범프(460)와 범프(460) 사이에 씨드금속층(450)으로부터의 잔유물 발생을 억제할 수 있다. In the case of manufacturing the bumps of the semiconductor device through the above-described bump manufacturing process, the
본 발명은 첨부된 도면에 도시된 실시 예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 것을 이해할 수 있을 것이다.Although the present invention has been described with reference to the embodiments illustrated in the accompanying drawings, it is merely an example, and those skilled in the art may understand that various modifications and equivalent other embodiments are possible. There will be.
이상, 전술에 따르면, 본 발명은 노광 및 현상 공정 진행 후 확산방지층 및 씨드금속층을 형성함으로써 현상 용액에 의한 씨드금속층의 부식을 방지하여 범프의 전단강도가 약화되는 것을 방지할 수 있으며, 포토레지스트층 상에 씨드 금속층을 형성함으로써 씨드금속층의 식각에 의한 씨드금속 잔유물 발생을 방지할 수 있 는 범프를 구비한 반도체 소자를 제작할 수 있다. According to the above description, the present invention prevents corrosion of the seed metal layer by the developing solution and prevents the shear strength of the bump from being weakened by forming the diffusion barrier layer and the seed metal layer after the exposure and development processes. By forming the seed metal layer on the semiconductor device having a bump that can prevent the generation of the seed metal residue due to the etching of the seed metal layer can be manufactured.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050105262A KR100651626B1 (en) | 2005-11-04 | 2005-11-04 | The manufacturing method of bump of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050105262A KR100651626B1 (en) | 2005-11-04 | 2005-11-04 | The manufacturing method of bump of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100651626B1 true KR100651626B1 (en) | 2006-12-01 |
Family
ID=37731439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050105262A KR100651626B1 (en) | 2005-11-04 | 2005-11-04 | The manufacturing method of bump of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100651626B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534863B2 (en) | 2001-02-09 | 2003-03-18 | International Business Machines Corporation | Common ball-limiting metallurgy for I/O sites |
-
2005
- 2005-11-04 KR KR1020050105262A patent/KR100651626B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534863B2 (en) | 2001-02-09 | 2003-03-18 | International Business Machines Corporation | Common ball-limiting metallurgy for I/O sites |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6281111B1 (en) | Semiconductor apparatus and method for fabricating the same | |
US6989326B2 (en) | Bump manufacturing method | |
KR100652443B1 (en) | Redistribution interconnection structure of wafer level package and the method for manufacturing thereof | |
US7977770B2 (en) | Semiconductor device and method of manufacturing the same | |
US20100207271A1 (en) | Semiconductor device | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
US6639314B2 (en) | Solder bump structure and a method of forming the same | |
CN113113383A (en) | Metal bump structure and manufacturing method | |
US5942800A (en) | Stress buffered bond pad and method of making | |
US20060087040A1 (en) | Semiconductor device and method of manufacturing the same | |
US7105433B2 (en) | Method for treating wafer surface | |
KR100651626B1 (en) | The manufacturing method of bump of semiconductor device | |
US7261828B2 (en) | Bumping process | |
US6716736B2 (en) | Method for manufacturing an under-bump metallurgy layer | |
US20040259345A1 (en) | Formation method of conductive bump | |
US7172966B2 (en) | Method for fabricating metallic interconnects on electronic components | |
US20090061614A1 (en) | Method for forming bumps on under bump metallurgy | |
US20050181538A1 (en) | Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof | |
KR100236713B1 (en) | Method for forming bump of semiconductor device | |
KR100620911B1 (en) | Fabrication method for Au bump of a semiconductor element | |
JP2003007678A (en) | Semiconductor device and manufacturing method therefor | |
KR100591128B1 (en) | Semiconductor device and fabrication method thereof | |
US6864167B1 (en) | Wafer scale solder bump fabrication method and structure | |
KR101671973B1 (en) | The multi layer metal bump structure and method of fabricating the same | |
US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |