KR100650879B1 - Centralized control system for modification operating error of machine for manufacturing semiconductor package - Google Patents
Centralized control system for modification operating error of machine for manufacturing semiconductor package Download PDFInfo
- Publication number
- KR100650879B1 KR100650879B1 KR1020050119134A KR20050119134A KR100650879B1 KR 100650879 B1 KR100650879 B1 KR 100650879B1 KR 1020050119134 A KR1020050119134 A KR 1020050119134A KR 20050119134 A KR20050119134 A KR 20050119134A KR 100650879 B1 KR100650879 B1 KR 100650879B1
- Authority
- KR
- South Korea
- Prior art keywords
- main computer
- equipment
- semiconductor package
- error signal
- error
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Abstract
Description
도 1은 본 발명에 따른 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 시스템으로서, 여러대의 소잉 장비가 하나의 메인 컴퓨터와 연결된 상태를 나타내는 시스템도,1 is a central control system for healing operation errors of a semiconductor package manufacturing apparatus according to the present invention, a system diagram showing a state in which several sawing equipment is connected to one main computer,
도 2a 및 도 2b는 본 발명에 따른 반도체 패키지 제조 장비의 오류 치유를 위한 중앙 제어 시스템으로서, 여러대의 와이어 본딩 장비가 하나의 메인 컴퓨터와 연결된 상태를 나타내는 시스템도.2a and 2b is a central control system for error healing of the semiconductor package manufacturing equipment according to the present invention, a system diagram showing a state in which a plurality of wire bonding equipment is connected to one main computer.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
10 : 소잉장비 12 : 소잉장비의 모니터10: sawing equipment 12: monitor of sawing equipment
14 : 메인컴퓨터 16 : 모니터용 기판14: main computer 16: monitor substrate
18 : 키패드용 기판 20 : 에러신호용 와이어18: keypad substrate 20: error signal wire
22 : 공유기 24 : 스위치박스22: Router 24: Switch Box
26 : 메인컴퓨터의 키패드 28 : 메인컴퓨터의 모니터26: keypad of the main computer 28: monitor of the main computer
30 : 와이어 본딩 장비 32 : 허브30: wire bonding equipment 32: hub
34 : 분배기 36 : 입출력 모듈박스34: distributor 36: I / O module box
38 : 와이어 본딩 장비의 모니터38: Monitor of Wire Bonding Equipment
본 발명은 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 방법에 관한 것으로서, 더욱 상세하게는 여러대가 배열되는 반도체 패키지 제조 장비중 와이어 본딩 장비와 소잉 장비에서 발생되는 작동 오류를 하나의 메인 컴퓨터에서 인지하여 그 오류를 곧바로 치유할 수 있도록 한 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 방법에 관한 것이다.The present invention relates to a central control method for healing operation errors of semiconductor package manufacturing equipment. More particularly, the operation errors generated in wire bonding equipment and sawing equipment among several semiconductor package manufacturing equipment are arranged in one main computer. The present invention relates to a central control method for healing operational errors of semiconductor package manufacturing equipment that can recognize and immediately heal the error.
일반적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 그 크기 또한 패키지의 종류에 따라 다양하게 제조되고 있다.In general, a semiconductor package is manufactured in various structures using various substrates such as a lead frame, a printed circuit board, a circuit film, and the size thereof is also variously manufactured according to the type of package.
최근에는 반도체 패키지 크기를 칩 스케일에 가깝게, 두께는 더 얇게 경박단소화로 제조되고 있으며, 단위 생산성을 높이고 경박단소화를 실현하고자 반도체 패키지 영역이 한꺼번에 집약된 기판을 이용하고 있는 추세에 있다.In recent years, semiconductor package sizes have been manufactured to be thin and thin in thickness and thinner, and have tended to use substrates in which semiconductor package areas are concentrated at the same time in order to increase unit productivity and realize thin and small sizes.
대개, 반도체 패키지는 웨이퍼를 개개의 칩으로 소잉하는 공정과; 웨이퍼 상태에서 소잉된 칩을 픽업하여 기판(인쇄회로기판, 회로필름, 리드프레임)의 칩 부착영역에 반도체 칩을 실장하는 칩 부착 공정과, 상기 반도체 칩의 본딩패드와 기판의 와이어 본딩 영역을 와이어로 연결하는 와이어 본딩 공정과, 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 실시하는 몰딩 공정 등을 필수적으로 거쳐서 제조된다.Typically, a semiconductor package comprises the steps of sawing a wafer into individual chips; A chip attaching process for picking up a sawed chip in a wafer state and mounting a semiconductor chip on a chip attaching region of a substrate (printed circuit board, circuit film, and leadframe), and a wire bonding region of the semiconductor chip and a wire bonding region of the substrate. It is manufactured through the wire bonding process which connects to the furnace, and the molding process etc. which are performed in order to protect a semiconductor chip, a wire, etc. from the exterior.
여기서, 상기 웨이퍼 소잉 공정 및 그에따른 문제점을 살펴보면 다음과 같다.Here, looking at the wafer sawing process and the problems as follows.
상기 웨이퍼를 개개의 칩을 소잉하는 공정은 고속의 휠을 이용하여 웨이퍼를 절단하는 작업으로서, 소잉시 발생되는 열을 식히기 위하여 휠과 웨이퍼의 절단면의 접촉 부분에 냉각수가 공급된다.The process of sawing each wafer into individual chips is a process of cutting the wafer using a high speed wheel, and cooling water is supplied to the contact portion between the wheel and the cut surface of the wafer to cool the heat generated during sawing.
이때, 고속의 휠에 의하여 소잉된 개개의 칩 간격을 소위 "커프(Kerf) 폭" 이라 한다.At this time, the individual chip spacing sawed by the high speed wheel is called " Kerf width ".
상기 웨이퍼에 대한 소잉 공정이 제대로 진행되는지를 확인하는 공정을 상세하게 살펴보면, 휠이 웨이퍼의 15줄 내지 20줄까지 절단한 다음 멈추는 단계와, 소잉된 개개의 칩간의 간격(커프 폭)이 일정하게 유지되고 있는지를 센싱하는 단계와, 커프 폭이 정상치를 벗어나면 알람장치가 울리게 되는 단계와, 작업자(오퍼레이터)가 알람장치의 경보음을 듣고 해당 소잉 장비로 직접 가서 휠의 상태, 커프 폭 상태를 점검하는 단계와, 휠을 교체한다든가 또는 커프 폭이 과도하게 벌어진 칩을 제거하는 등의 여러가지 조치를 취하는 단계 등으로 이루어진다.Looking at the process of checking whether the sawing process for the wafer proceeds in detail, the wheel cuts to 15 to 20 lines of the wafer and then stops, and the gap (cuff width) between the sawed individual chips is constant. Sensing whether it is being held, alarming when the cuff width is out of the normal range, and the operator (operator) hears the alarm sound and goes directly to the sawing equipment to check the condition of the wheel and the cuff width. Checking, and taking various measures, such as replacing the wheel, or removing the chip with excessive cuff width.
그러나, 한 설비 장소에 여러대(약 27대 이상)의 소잉 장비가 배치되어 있기 때문에 주기적으로 발생하는 커프 에러 등을 소수의 작업자가 체크하는데 어려움이 있고, 이는 인건비 상승 및 노동 생산성을 떨어뜨리는 원인이 되고 있다.However, since several sawing equipments are arranged in one installation place, it is difficult for a few workers to check the cuff errors that occur periodically, which causes a rise in labor costs and labor productivity. It is becoming.
여기서, 상기 와이어 본딩 공정 및 그에따른 문제점을 살펴보면 다음과 같다.Here, looking at the wire bonding process and the problems as follows.
상기 와이어 본딩 공정은 와이어 피딩부로부터 와이어가 공급되면서 와이어의 최종 공급 경로가 되는 캐필러리를 통하여 인출되는 단계와; EFO완드에서 캐필러리 하단으로 인출된 와이어에 전류를 방전하여 볼 형상으로 만들어주는 단계와; 볼 형상으로 된 와이어가 캐필러리의 하방향 이동으로 반도체 칩의 본딩패드에 본딩되는 1차 본딩(볼 본딩이라고도 함)되는 단계와; 연속해서, 캐필러리가 와이어를 루프 형상으로 형성하면서 기판의 와이어 본딩영역(예를들어, 리드프레임의 리드)으로 이동하여 본딩하는 2차 본딩(스티치 본딩이라고도 함)을 실시하는 단계로 진행된다.The wire bonding process is a step of drawing out through the capillary which is the final supply path of the wire while the wire is supplied from the wire feeding unit; Discharging a current to the wire drawn out from the EFO wand to the bottom of the capillary to form a ball shape; A ball-shaped wire is first bonded (also called ball bonding) bonded to the bonding pad of the semiconductor chip by the downward movement of the capillary; Subsequently, the capillary proceeds to a step of performing secondary bonding (also referred to as stitch bonding) in which the wire is formed into a loop shape and moved to the wire bonding region (for example, the lead of the lead frame) of the substrate to be bonded.
이러한 와이어 본딩 공정을 가능케 하는 와이어 본딩 장치에는 리드프레임의 리드 및 반도체 칩의 입출력패드 위치를 정확히 인식하기 위한 화상정보처리 장치로서 패턴 인식 시스템(PRS: pattern recognition system) 및 VLL(video lead locator) 등이 장착되어 있다.The wire bonding apparatus that enables the wire bonding process is an image information processing apparatus for accurately recognizing the positions of the lead frame lead and the input / output pad of the semiconductor chip, and includes a pattern recognition system (PRS) and a video lead locator (VLL). Is equipped.
상기 반도체 패키지 제조용 와이어 본딩 장치는 리드프레임에 접착된 반도체칩을 일정 온도로 가열하기 위한 히터블럭과, 상기 리드프레임로부터 반사되는 빛을 렌즈로 집광하여 리드프레임 및 반도체 칩의 화상 정보를 얻고, 이를 이용하여 리드프레임 및 반도체 칩의 위치를 인식하는 PRS 및 VLL과, 상기 리드프레임의 리드와 반도체 칩의 본딩패드를 도전성 와이어로 본딩하도록 X,Y,Z축 방향으로 이동이 가능한 캐필러리를 포함하여 이루어져 있다.The wire bonding apparatus for manufacturing a semiconductor package obtains image information of a lead frame and a semiconductor chip by condensing a heater block for heating a semiconductor chip adhered to a lead frame to a predetermined temperature and light reflected from the lead frame with a lens. PRS and VLL for recognizing the position of the lead frame and the semiconductor chip, and a capillary movable in the X, Y, and Z axes to bond the lead of the lead frame and the bonding pad of the semiconductor chip with the conductive wire. It consists of
이러한 와이어 본딩 장치는 먼저 히터블럭상에 반도체칩이 탑재된 리드프레임이 위치되어 일정 온도 이상으로 가열되면, 일루미네이터의 LED가 작동하여 일정량 이상의 빛을 상기 반도체칩 및 리드프레임 상면에 발산하게 되고, 이와 동시에 일루미네이터 상부에 위치된 렌즈를 통하여 상기 리드프레임의 영상이 PRS 및 VLL로 전달된다.In the wire bonding apparatus, when a lead frame on which a semiconductor chip is mounted is placed on a heater block and heated above a predetermined temperature, an LED of an illuminator is activated to emit a predetermined amount or more of light on the upper surface of the semiconductor chip and lead frame. At the same time, the image of the lead frame is transmitted to the PRS and the VLL through a lens located above the illuminator.
따라서, 상기 리드프레임 및 반도체 칩의 영상을 상기 PRS 및 VLL이 분석하여 상기 리드프레임의 위치와 거리등을 계산하고, 이에 따라 캐필러리가 소정의 X,Y,Z축 방향으로 움직이며 반도체 칩의 본딩패드와 리드프레임의 리드간을 도전성 와이어로 본딩하게 된다.Accordingly, the PRS and the VLL analyze the images of the lead frame and the semiconductor chip to calculate the position and the distance of the lead frame. Accordingly, the capillary moves in the predetermined X, Y, and Z directions, and Bonding between the bonding pad and the lead of the lead frame is performed by conductive wires.
상기 PRS 및 VLL에 의한 리드프레임 및 반도체 칩의 위치 검출은 여러가지 원인으로 작동상 에러 발생이 종종 발생하는 바, 이러한 에러는 리드프레임이 파인피치(fine pitch; 리드프레임의 리드 간격이 매우 조밀한 것)화 됨에 따라 더 증가하는 추세에 있다.The detection of the position of the lead frame and the semiconductor chip by the PRS and VLL often causes an operation error due to various reasons. This error is caused by the fine pitch of the lead frame having a very fine lead spacing. As it becomes more and more, it is increasing.
이때, 상기 PRS 및 VLL에 에러가 발생하게 되면, 작업자(오퍼레이터)가 이를 수정하기 위해서 와이어 본딩 장치를 일시 정지시켜야만 하며, 그에따라 반도체 패키지의 생산성이 저하되는 문제점이 있다.In this case, when an error occurs in the PRS and the VLL, an operator (operator) must temporarily stop the wire bonding apparatus to correct the problem, thereby reducing the productivity of the semiconductor package.
즉, 와이어 본딩 장비는 하나의 설비공간 여러대가 소정의 배열로 배치된 상태이므로, 각 와이어 본딩 장비마다 작업자가 일일이 에러를 치유하는 작업을 해야 하는 불편함이 있고, 그에따라 인건비 상승 및 반도체 패키지의 생산성이 저하되는 문제점이 있다.In other words, since the wire bonding equipment is a state in which a plurality of equipment spaces are arranged in a predetermined arrangement, there is an inconvenience that the operator must work to heal the error for each wire bonding equipment, accordingly, the labor cost and the semiconductor package There is a problem that the productivity is lowered.
이에, 본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 한 장소에 여러대가 배치되는 반도체 패키지 제조 장비를 하나의 메인 컴퓨터로 연결하여, 와이어 본딩 장비의 PRS 및 VLL 작동 에러 및 소잉 장비에서 발생되는 커프 에러 등을 하나의 메인 컴퓨터에서 인지하는 동시에 해당 오류를 메인컴퓨터의 키패드 조작으로 곧바로 치유할 수 있도록 한 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is conceived in view of the above, by connecting a plurality of semiconductor package manufacturing equipment arranged in one place to a single main computer, the PRS and VLL operation error and sawing equipment of the wire bonding equipment It is an object of the present invention to provide a central control method for resolving operation errors of a semiconductor package manufacturing equipment that recognizes a cuff error and the like in one main computer and simultaneously heals the corresponding error by a keypad operation of the main computer.
상기한 목적을 달성하기 위한 본 발명은 일구현예로서, 여러대로 배치되는 반도체 패키지 제조용 소잉 장비를 하나의 메인컴퓨터와 통신 가능하게 병렬로 연결하되, 각 소잉 장비의 모니터 및 키패드용 기판, 에러신호용 와이어를 공유기를 이용하여 하나의 메인 컴퓨터에 연결하는 시스템 구축 단계와; 상기 에러신호용 와이어 및 공유기를 통하여 커프 에러신호가 메인컴퓨터로 전송되는 단계와; 에러신호가 발생된 해당 소잉 장비의 모니터 화면을 상기 메인컴퓨터의 키패드를 조작하여 선택하는 동시에 메인컴퓨터의 모니터에 띄우는 단계와; 상기 메인컴퓨터의 모니터에 띄워진 화면(웨이퍼가 개개의 칩으로 소잉된 상태의 화면 및 커프 데이타가 디스플레이됨)을 보면서 1인 작업자가 메인컴퓨터의 키패드를 조작하여 커프 에러에 대한 치유를 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 방법을 제공한다.In accordance with one aspect of the present invention, a sawing device for manufacturing a semiconductor package, which is arranged in a plurality, is connected in parallel so as to communicate with a main computer, and a board for an monitor and a keypad of each sawing device and an error signal are provided. A system building step of connecting a wire to a single main computer using a router; Transmitting a cuff error signal to the main computer through the error signal wire and the router; Selecting a monitor screen of the sawing equipment in which an error signal is generated by operating the keypad of the main computer, and simultaneously displaying the monitor screen of the main computer; The first person operates the main computer's keypad to heal the cuff error while watching the screen displayed on the monitor of the main computer (the screen and the cuff data in which the wafer is sawn by individual chips are displayed). Provided is a central control method for healing operation errors of a semiconductor package manufacturing equipment, characterized in that consisting of.
바람직하게는, 상기 공유기와 메인컴퓨터 사이의 라인상에 스위치박스를 설치하여, 각 소잉 장비의 정비 작업시 메인컴퓨터로 전송되는 신호를 오프시킬 수 있도록 한 것을 특징으로 한다.Preferably, by installing a switch box on the line between the router and the main computer, it is possible to turn off the signal transmitted to the main computer during the maintenance work of each sawing equipment.
상기한 목적을 달성하기 위한 본 발명은 다른 구현예로서, 여러대로 배치되는 반도체 패키지 제조용 와이어 본딩 장비를 하나의 메인컴퓨터와 통신 가능하게 병렬로 연결하되, 각 와이어 본딩 장비의 모니터 및 키패드용 기판, 에러신호용 와이어를 공유기를 이용하여 하나의 메인 컴퓨터에 연결하는 시스템 구축 단계와; 상기 에러신호용 와이어 및 공유기를 통하여 와이어 본딩시의 에러신호가 메인컴퓨터로 전송되는 단계와; 에러신호가 발생된 해당 와이어 본딩 장비의 모니터 화면을 상기 메인컴퓨터의 키패드를 조작하여 선택하는 동시에 메인컴퓨터의 모니터에 띄우는 단계와; 상기 메인컴퓨터의 모니터에 띄워진 화면(리드프레임의 리드와 반도체 칩의 본딩패드간의 와이어 연결 상태 및 PRS 및 VLL의 좌표값 데이타가 디스플레이됨)을 보면서 1인 작업자가 메인컴퓨터의 키패드를 조작하여 PRS 및 VLL의 에러에 대한 치유를 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 방법을 제공한다.As another embodiment of the present invention for achieving the above object, a plurality of wire bonding equipment for manufacturing a semiconductor package is arranged in parallel so as to be able to communicate with a main computer in parallel, the substrate for the monitor and keypad of each wire bonding equipment, A system building step of connecting an error signal wire to one main computer using a router; Transmitting an error signal during wire bonding to the main computer through the error signal wire and the router; Selecting a monitor screen of a corresponding wire bonding device in which an error signal is generated by operating a keypad of the main computer and simultaneously displaying the monitor screen of the main computer; While viewing the screen displayed on the monitor of the main computer (the wire connection state between the lead of the lead frame and the bonding pad of the semiconductor chip and the coordinate value data of the PRS and VLL are displayed), a single operator manipulates the keypad of the main computer. And it provides a central control method for the operation error healing of the semiconductor package manufacturing equipment characterized in that it comprises the step of performing the healing of the error of the VLL.
바람직하게는, 상기 시스템 구축 단계에 있어서, 여러대의 와이어 본딩 장비를 4대로 묶어서 분배기와 연결하고, 2대의 분배기를 하나의 입출력 모듈박스에 연결하며, 최종적으로 입출력 모듈박스를 상기 메인컴퓨터에 연결하는 방식으로 최대 255세트의 와이어 본딩 장비를 하나의 메인 컴퓨터에 연결시킬 수 있는 것을 특징 으로 한다.Preferably, in the system building step, a plurality of wire bonding equipment is bundled into four and connected to a distributor, two distributors are connected to one input / output module box, and finally the input / output module box is connected to the main computer. In this way, up to 255 sets of wire bonding equipment can be connected to one main computer.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 시스템으로서, 여러대의 소잉 장비가 하나의 메인 컴퓨터와 연결된 상태를 나타내는 시스템도이다.1 is a system diagram illustrating a state in which a plurality of sawing equipments are connected to one main computer as a central control system for healing operation errors of a semiconductor package manufacturing apparatus according to the present invention.
본 발명은 여러대의 반도체 패키지 제조 장비를 하나의 메인컴퓨터에 병렬로 연결하고, 하나의 메인컴퓨터에서 각 장비에서 발생하는 에러를 치유 내지 수정할 수 있도록 한 점에 주안점이 있다.The present invention focuses on connecting multiple semiconductor package manufacturing equipment to one main computer in parallel, and healing or correcting errors occurring in each equipment in one main computer.
먼저, 반도체 패키지 제조 장비중 소잉 장비에서 발생하는 커프 에러를 제어하는 방법을 설명하면 다음과 같다.First, a method of controlling the cuff error occurring in the sawing equipment of the semiconductor package manufacturing equipment is as follows.
상기 반도체 패키지 제조용 소잉 장비(10)는 웨이퍼를 개개의 칩으로 소잉하는 장비로서, 전면쪽에 조작을 위한 키패드가 배열되어 있고, 상단부쪽에 휠에 의한 웨이퍼의 소잉된 상태 및 소잉된 개개 칩간의 거리를 의미하는 커프 데이타 등을 표출하는 모니터(12)가 배치되어 있다.The
이러한 소잉 장비는 한 설비공간에 여러대가 소정의 배열로 배치된다.Such sawing equipment is arranged in a predetermined arrangement several in a facility space.
여기서, 여러대로 배치되는 반도체 패키지 제조용 소잉 장비(10)를 하나의 메인컴퓨터(14)와 통신 가능하게 병렬로 연결하여 중앙 제어 시스템을 구축하는 바, 각 소잉 장비(10)에 포함되어 있는 모니터 및 키패드용 기판(16,18), 그리고 에러신호용 와이어(20)를 공유기(22)를 이용하여 하나의 메인 컴퓨터(14)에 연결하게 된다.Here, the
바람직하게는, 상기 공유기(22)와 메인 컴퓨터(14) 사이의 라인상에는 온/오프 스위치박스(24)를 설치하여, 각 소잉 장비(10)의 정비 작업을 위하여 각 소잉 장비(10)로부터 메인컴퓨터(14)로 전송되는 신호를 오프시킬 수 있도록 한다.Preferably, an on / off
따라서, 각 소잉 장비(10)에서 이루어지는 웨이퍼 소잉 상태의 영상신호 및 커프 에러신호 등이 상기 메인컴퓨터(14)로 실시간 전송된다.Therefore, the video signal and the cuff error signal of the wafer sawing state made in each
대개, 커프 에러신호는 전술한 바와 같이 휠(wheel)이 웨이퍼의 15줄 내지 20줄까지 절단한 다음 멈추는 단계와, 소잉된 개개 칩간의 간격(커프 폭)이 일정하게 유지되고 있는지를 소잉 장비에 포함된 센서로 센싱하는 단계와, 커프 폭이 정상치를 벗어나면 에러신호가 발생하게 된다.Usually, the cuff error signal is sent to the sawing equipment to determine whether the wheel cuts to 15 to 20 rows of wafers and stops as described above, and whether the spacing (cuff width) between individual sawed chips is kept constant. Sensing with the included sensor, and an error signal is generated when the cuff width is out of the normal value.
이어서, 상기 메인컴퓨터(14)에 위치한 작업자가 에러신호가 발생된 해당 소잉 장비의 모니터 화면(웨이퍼가 개개의 칩으로 소잉된 상태의 화면 및 커프 데이타가 디스플레이됨)과 동일한 화면을 메인컴퓨터의 키패드(26)를 조작하여 선택하는 동시에 메인컴퓨터의 모니터(28)에 띄우게 된다.Subsequently, the operator located in the
이에, 작업자가 상기 메인컴퓨터의 모니터(28)에 띄워진 화면(웨이퍼가 개개의 칩으로 소잉된 상태의 화면 및 커프 데이타 등이 디스플레이됨)을 보면서 커프 에러가 발생된 원인을 인지한 다음, 메인컴퓨터의 키패드(26)를 조작하여 커프 에러에 대한 수정 내지 치유를 실시하게 된다.Accordingly, the operator recognizes the cause of the cuff error while watching the screen displayed on the
즉, 커프 에러의 원인을 인지한 후, 작업자(오퍼레이터)가 웨이퍼를 소잉하는 휠의 속도 및 커프 폭을 수정하는 등의 여러가지 에러 치유 조치를 취하게 된 다.That is, after recognizing the cause of the cuff error, the operator (operator) takes various error remedial measures such as correcting the speed and the cuff width of the wheel sawing the wafer.
여기서, 반도체 패키지 제조 장비중 와이어 본딩 장비에서 발생하는 에러를 제어하는 방법을 설명하면 다음과 같다.Here, a method of controlling an error occurring in the wire bonding equipment in the semiconductor package manufacturing equipment will be described below.
첨부한 도 2a 및 도 2b는 본 발명에 따른 반도체 패키지 제조 장비의 오류 치유를 위한 중앙 제어 시스템으로서, 여러대의 와이어 본딩 장비가 하나의 메인 컴퓨터와 연결된 상태를 나타내는 시스템도이다.2A and 2B show a central control system for error healing of a semiconductor package manufacturing apparatus according to the present invention, in which a plurality of wire bonding apparatuses are connected to one main computer.
전술한 바와 같이, 와이어 본딩 장비(30)에는 리드프레임의 리드 및 반도체 칩의 입출력패드 위치를 정확히 인식하기 위한 화상정보처리 장치로서 패턴 인식 시스템(PRS: pattern recognition system) 및 VLL(video lead locator) 등이 장착되어 있다. As described above, the
따라서, 상기 리드프레임 및 반도체 칩의 영상을 상기 PRS 및 VLL이 분석하여 상기 리드프레임의 위치와 거리등을 계산하고, 이에 따라 캐필러리가 소정의 X,Y,Z축 방향으로 움직이며 반도체 칩의 본딩패드와 리드프레임의 리드간을 도전성 와이어로 본딩하게 되는 바, 종종 상기 PRS 및 VLL에 의한 리드프레임 및 반도체 칩간의 본딩을 위한 거리 및 위치 검출이 정확하게 이루어지지 않는 에러가 발생하게 된다.Accordingly, the PRS and the VLL analyze the images of the lead frame and the semiconductor chip to calculate the position and the distance of the lead frame. Accordingly, the capillary moves in the predetermined X, Y, and Z directions, and Since bonding between the bonding pad and the lead of the lead frame is conducted with conductive wires, an error in which distance and position detection for bonding between the lead frame and the semiconductor chip by the PRS and VLL is often not accurate occurs.
이러한 와이어 본딩 장비의 작동상 에러를 중앙 제어 방식으로 치유하기 위한 시스템을 구축하는 바, 여러대로 배치되는 반도체 패키지 제조용 와이어 본딩 장비(30)를 하나의 메인컴퓨터(14)와 통신 가능하게 병렬로 연결하되, 각 와이어 본딩 장비(30)의 모니터 및 키패드용 기판, 그리고 에러 신호용 와이어를 공유기 및 허브(32)를 이용하여 하나의 메인 컴퓨터에 연결하게 된다.By constructing a system to heal the operational errors of the wire bonding equipment by a central control method, the
바람직하게는, 여러대의 와이어 본딩 장비(30)를 4대씩 묶어서 분배기(34)와 연결하고, 2대의 분배기(34)를 하나의 입출력 모듈박스(36)에 연결하며, 최종적으로 입출력 모듈박스(36)를 상기 메인컴퓨터(14)에 연결하는 방식으로 최대 255세트의 와이어 본딩 장비(30)를 하나의 메인 컴퓨터(14)에 연결시킬 수 있다.Preferably, a plurality of
따라서, 와이어 본딩 공정중에 발생하는 에러 즉, PRS 및 VLL의 좌표값 불일치 등의 에러 발생시, 그 에러 신호가 상기 에러신호용 와이어 및 허브(32)를 통하여 메인컴퓨터(14)로 전송된다.Therefore, when an error occurs during the wire bonding process, that is, an error such as coordinate value mismatch between PRS and VLL, the error signal is transmitted to the
이어서, 상기 메인컴퓨터의 키패드(26)의 선택 조작에 의거, 에러신호가 발생된 해당 와이어 본딩 장비의 모니터(38) 화면과 동일한 화면이 상기 메인컴퓨터의 모니터(28)에 표출되어진다.Subsequently, based on the selection operation of the
이에, 메인컴퓨터(14)에 위치한 1인 작업자가 상기 메인컴퓨터의 모니터(28)에 띄워진 화면(리드프레임의 리드와 반도체 칩의 본딩패드간의 와이어 연결 상태 및 PRS 및 VLL의 좌표값 데이타가 디스플레이됨)을 보면서 에러 상태를 확인한 다음, 메인컴퓨터의 키패드(26)를 조작하여 PRS 및 VLL의 에러에 대한 치유를 실시하게 된다.Thus, a single worker located at the
예를들어, 패턴 인식 시스템(PRS) 및 VLL에 리드프레임의 리드 및 반도체 칩의 입출력패드 위치를 정확하게 재입력하는 등의 에러 치유를 실시하게 된다.For example, error remediation such as accurately re-entering the lead frame lead and the input / output pad positions of the semiconductor chip to the pattern recognition system PRS and the VLL is performed.
이와 같이, 소잉 장비와 와이어 본딩 장비와 같이 한 장소에 여러대가 배열된 반도체 패키지 제조 장비를 하나의 메인컴퓨터에서 그 작동오류를 인지하여 치 유할 수 있도록 함으로써, 인건비 절감 및 노동생산성을 크게 향상시킬 수 있다.In this way, by reducing the cost of labor and labor productivity, the semiconductor package manufacturing equipment in which several units are arranged in one place, such as sawing equipment and wire bonding equipment, can be healed by one main computer. have.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙 제어 방법에 의하면, 한 장소에 여러대가 배치되는 반도체 패키지 제조 장비를 하나의 메인 컴퓨터로 연결하여, 와이어 본딩 장비의 작동중 발생되는 PRS 및 VLL 에러 및 소잉 장비에서 발생되는 커프 에러 등을 1인 작업자가 인지 및 치유할 수 있도록 함으로써, 여러명의 작업자가 각 장비마다 이동하며 에러를 수정하였던 기존 방식에 비하여 인건비를 크게 절감시킬 수 있고, 그에따른 노동생산성을 크게 향상시킬 수 있는 장점을 제공한다.As described above, according to the central control method for the operation error of the semiconductor package manufacturing equipment according to the present invention, by connecting a plurality of semiconductor package manufacturing equipment arranged in one place with a single main computer, By allowing one person to recognize and heal the PRS and VLL errors generated during operation and the cuff errors generated by sawing equipment, labor costs can be greatly increased compared to the conventional method where several operators move and correct errors. It offers the advantage of saving money and greatly improving labor productivity.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050119134A KR100650879B1 (en) | 2005-12-08 | 2005-12-08 | Centralized control system for modification operating error of machine for manufacturing semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050119134A KR100650879B1 (en) | 2005-12-08 | 2005-12-08 | Centralized control system for modification operating error of machine for manufacturing semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100650879B1 true KR100650879B1 (en) | 2006-11-27 |
Family
ID=37713972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050119134A KR100650879B1 (en) | 2005-12-08 | 2005-12-08 | Centralized control system for modification operating error of machine for manufacturing semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100650879B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000066601A (en) * | 1999-04-19 | 2000-11-15 | 이해동 | Method for automatically cutting Printed Circuit Board |
-
2005
- 2005-12-08 KR KR1020050119134A patent/KR100650879B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000066601A (en) * | 1999-04-19 | 2000-11-15 | 이해동 | Method for automatically cutting Printed Circuit Board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0155181B1 (en) | Wire bonding device | |
US8640582B2 (en) | Method for manufacturing flexible substrate and flexible substrate punching device | |
KR101923274B1 (en) | Die bonder and bonding method | |
US20160351508A1 (en) | Creating Unique Device Identification For Semiconductor Devices | |
US11503753B2 (en) | Substrate processing management system | |
KR100650879B1 (en) | Centralized control system for modification operating error of machine for manufacturing semiconductor package | |
US20120272510A1 (en) | Mounting system, electronic component mounting method, substrate production method, and program | |
US20040157368A1 (en) | Die bonding method and apparatus | |
CN111508861A (en) | Semiconductor element bonding apparatus | |
JP5903229B2 (en) | Die bonder and semiconductor manufacturing method | |
JP4308736B2 (en) | Electronic component supply method, apparatus and surface mounter | |
JP2018152375A (en) | Die-bonding device and method of manufacturing semiconductor device | |
KR20010055922A (en) | Method for marking reject of semiconductor | |
JP2010192817A (en) | Pickup method and pickup device | |
CN105580122B (en) | method for positioning a carrier with electronic components and electronic components produced by such a method | |
CN108878400A (en) | A kind of failure of chip self-diagnosing method | |
KR20060059425A (en) | Remote control system of semiconductor manufacturing plant | |
CN100524719C (en) | Array packaging substrate and method for judging cutting mode of packaging array | |
KR20020088269A (en) | Wire bonding method for ball grid array package skipping reject unit | |
KR20020064060A (en) | Method for stacking semiconductor package and testing stacked semiconductor package | |
KR200465352Y1 (en) | Semiconductor chip pick-up apparatus for die bonder | |
KR100430580B1 (en) | Ball mount module for semiconductor process | |
KR20070013038A (en) | Wafer cassette stage for semiconductor memory manufacturing and wafer flat-zone alignment testing method used the same | |
KR101507145B1 (en) | Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof | |
JP5329030B2 (en) | Semiconductor chip mounting machine and mounting system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131104 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151103 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 14 |