KR100647686B1 - Organic thin film transistor and flat panel display apparatus comprising the same - Google Patents

Organic thin film transistor and flat panel display apparatus comprising the same Download PDF

Info

Publication number
KR100647686B1
KR100647686B1 KR1020050023841A KR20050023841A KR100647686B1 KR 100647686 B1 KR100647686 B1 KR 100647686B1 KR 1020050023841 A KR1020050023841 A KR 1020050023841A KR 20050023841 A KR20050023841 A KR 20050023841A KR 100647686 B1 KR100647686 B1 KR 100647686B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
layer
semiconductor layer
electrode
cantilever
Prior art date
Application number
KR1020050023841A
Other languages
Korean (ko)
Other versions
KR20060102085A (en
Inventor
김성진
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050023841A priority Critical patent/KR100647686B1/en
Priority to JP2006056768A priority patent/JP4602920B2/en
Priority to US11/378,011 priority patent/US7714321B2/en
Priority to DE602006004906T priority patent/DE602006004906D1/en
Priority to EP06111307A priority patent/EP1703573B1/en
Publication of KR20060102085A publication Critical patent/KR20060102085A/en
Application granted granted Critical
Publication of KR100647686B1 publication Critical patent/KR100647686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Abstract

본 발명은 용이하게 유기 반도체층의 패터닝 효과를 얻으면서 점멸비(on/off ratio) 등의 특성이 향상된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 위하여, 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극 상에 배치된 게이트 절연막과, 상기 게이트 절연막 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하며 인접한 유기 박막 트랜지스터와 구별되도록 단부를 갖는 유기 반도체층, 그리고 상기 유기 반도체층을 덮으며, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 도전성 캔틸레버층을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.The present invention provides a substrate and a gate disposed on the substrate for an organic thin film transistor having an improved on / off ratio and the like and a flat panel display device having the same, while easily obtaining a patterning effect of the organic semiconductor layer. An end portion of the electrode, the gate insulating film disposed on the gate electrode, the source electrode and the drain electrode spaced apart from each other on the gate insulating film, and the organic thin film transistor which is in contact with the source electrode and the drain electrode and is adjacent to each other. An organic semiconductor layer having an organic semiconductor layer and a conductive cantilever layer covering the organic semiconductor layer and disposed on or under the same layer as the organic semiconductor layer and in contact with an exposed portion outside the end of the organic semiconductor layer. To provide an organic thin film transistor and a flat panel display device having the same The.

Description

유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Organic thin film transistor and flat panel display apparatus comprising the same}Organic thin film transistor and flat panel display apparatus comprising the same

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing an organic thin film transistor according to an exemplary embodiment of the present invention.

도 2 내지 도 9는 도 1에 도시된 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.2 to 9 are cross-sectional views schematically illustrating a manufacturing process of the organic thin film transistor illustrated in FIG. 1.

도 10은 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.10 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 11은 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.11 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 12는 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.12 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 13은 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.13 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 14는 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.14 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 15는 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개 략적으로 도시하는 단면도이다.15 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 16은 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.16 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 17은 본 발명의 바람직한 다른 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.17 is a schematic cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention.

도 18은 도 17의 XVIII-XVIII 선을 따라 취한 단면도이다. FIG. 18 is a cross-sectional view taken along the line XVIII-XVIII of FIG. 17.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10: 기판 11: 게이트 전극 10: substrate 11: gate electrode

12: 게이트 절연막 13: 소스 전극 12: gate insulating film 13: source electrode

14: 드레인 전극 15: 유기 반도체층 14 drain electrode 15 organic semiconductor layer

16: 캔틸레버층16: cantilever layer

본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 용이하게 유기 반도체층의 패터닝 효과를 얻으면서 점멸비(on/off ratio) 등의 특성이 향상된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.The present invention relates to an organic thin film transistor and a flat panel display device having the same, and more particularly, to an organic thin film transistor having improved characteristics such as an on / off ratio while easily obtaining a patterning effect of an organic semiconductor layer and the same. It relates to a flat panel display device provided.

액정 디스플레이 장치나 전계발광 디스플레이 장치 등의 평판 디스플레이 장치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하 는 스위칭 소자 및 픽셀을 구동시키는 구동 소자 등으로 사용된다. Thin film transistors used in flat panel display devices such as liquid crystal display devices and electroluminescent display devices are used as switching elements for controlling the operation of each pixel and driving elements for driving the pixels.

이러한 박막 트랜지스터는 서로 대향된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 채널 영역을 구비하는 반도체층을 구비하며, 이 소스 전극, 드레인 전극 및 반도체층과 절연되는 게이트 전극이 구비된다.The thin film transistor includes a semiconductor layer having a source electrode and a drain electrode facing each other, and a channel region formed between the source electrode and the drain electrode, and the gate electrode insulated from the source electrode, the drain electrode, and the semiconductor layer. .

상기와 같은 구조의 박막 트랜지스터들이 어레이 형태로 구현될 경우, 각 박막 트랜지스터는 독립된 스위칭 소자로 작동해야 되는 바, 따라서 인접한 박막 트랜지스터들간의 크로스 토크를 방지하기 위해 반도체층이 패터닝되도록 하는 것이 바람직하다. 따라서 종래의 실리콘 박막 트랜지스터 등의 경우에는 포토 리소그래피법 등을 이용하여 실리콘으로 형성된 반도체층을 패터닝하고 있다.When the thin film transistors having the above structure are implemented in an array form, each thin film transistor should operate as an independent switching element, and therefore, it is preferable to allow the semiconductor layer to be patterned to prevent cross talk between adjacent thin film transistors. Therefore, in the case of a conventional silicon thin film transistor or the like, a semiconductor layer formed of silicon is patterned by using a photolithography method or the like.

한편, 최근 플렉서블 디스플레이 장치에 대한 연구가 활발해짐에 따라 종래의 글래스재 기판이 아닌 플라스틱재 기판을 이용하려는 시도가 계속되고 있다. 이 경우, 플라스틱재 기판은 고온공정을 거칠 수 없다는 문제점이 있기에, 종래의 실리콘 박막 트랜지스터를 이용하기 어렵다는 문제점이 있었다. On the other hand, with the recent active research on the flexible display device, attempts to use a plastic substrate instead of a conventional glass substrate continue. In this case, since the plastic substrate cannot be subjected to a high temperature process, it is difficult to use a conventional silicon thin film transistor.

따라서, 저온에서 박막 트랜지스터를 플라스틱재 기판에 형성하기 위한 방법들이 제안되었다. 특히, 저온 제조가 가능한 유기 박막 트랜지스터, 즉 유기물로 반도체층이 형성된 박막 트랜지스터에 대한 연구가 활발해지고 있다. 그러나 이러한 유기 박막 트랜지스터의 경우에는, 종래의 포토 리소그래피법을 이용하여 유기 반도체층을 패터닝할 수 없다는 문제점이 있었다. 즉, 종래의 습식 또는 건식 에칭 공정이 혼입된 방법을 사용하게 되면, 유기 반도체층에 손상을 가하게 되어 사용할 수 없게 된다는 문제점이 있었다.Therefore, methods for forming a thin film transistor on a plastic substrate at low temperatures have been proposed. In particular, research on organic thin film transistors that can be manufactured at low temperatures, that is, thin film transistors in which a semiconductor layer is formed of an organic material, has been actively conducted. However, such an organic thin film transistor has a problem in that the organic semiconductor layer cannot be patterned using a conventional photolithography method. That is, when the conventional wet or dry etching process is used, there is a problem that the organic semiconductor layer is damaged and cannot be used.

또한 일반적으로 유기 반도체 물질은 저항이 매우 높기에 이동도가 낮고 점멸비가 낮으며 게이트 전극에 의해 채널이 충분히 형성되지 않으면 소스 전극과 드레인 전극 사이에 전류가 흐르지 않게 된다는 문제점 등이 있었다. In general, organic semiconductor materials have high resistance, and thus have low mobility, low flashing ratio, and when the channel is not sufficiently formed by the gate electrode, current does not flow between the source electrode and the drain electrode.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 용이하게 유기 반도체층의 패터닝 효과를 얻으면서 점멸비(on/off ratio) 등의 특성이 향상된 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.The present invention is to solve various problems including the above problems, an organic thin film transistor and a flat plate having the same characteristics such as the on / off ratio is improved while easily obtaining a patterning effect of the organic semiconductor layer It is an object to provide a display device.

상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극 상에 배치된 게이트 절연막과, 상기 게이트 절연막 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하며 인접한 유기 박막 트랜지스터와 구별되도록 단부를 갖는 유기 반도체층, 그리고 상기 유기 반도체층을 덮으며, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 도전성 캔틸레버층을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다. In order to achieve the above object and various other objects, the present invention provides a substrate, a gate electrode disposed on the substrate, a gate insulating film disposed on the gate electrode, and spaced apart from each other on the gate insulating film. An organic semiconductor layer disposed on the same layer as the organic semiconductor layer and covering the source electrode and the drain electrode, the organic semiconductor layer having an end portion in contact with the source electrode and the drain electrode, and having an end portion to be distinguished from an adjacent organic thin film transistor. Or a conductive cantilever layer disposed below and in contact with a portion exposed outside the end portion of the organic semiconductor layer.

이러한 본 발명의 다른 특징에 의하면, 상기 캔틸레버층에는 바이어스 전압이 인가되는 것으로 할 수 있다.According to another aspect of the present invention, a bias voltage may be applied to the cantilever layer.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층에는 게이트 전극에 인가 되는 전압과 반대 극성의 전압이 인가되는 것으로 할 수 있다.According to another feature of the present invention, the cantilever layer may be applied with a voltage having a polarity opposite to that applied to the gate electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층에 채널이 형성되었을 시 상기 캔틸레버층에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것으로 할 수 있다.According to another feature of the present invention, when a channel is formed in the organic semiconductor layer, the cantilever layer may be applied with a voltage having a polarity opposite to that applied to the gate electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 p형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 캔틸레버층의 전위는 상기 게이트 전극의 전위보다 낮은 것으로 할 수 있다.According to another feature of the invention, the organic semiconductor layer is a p-type organic semiconductor layer, when the channel is not formed in the organic semiconductor layer, the potential of the cantilever layer may be lower than the potential of the gate electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 n형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 캔틸레버층의 전위는 상기 게이트 전극의 전위보다 높은 것으로 할 수 있다.According to still another feature of the present invention, the organic semiconductor layer is an n-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the cantilever layer may be higher than that of the gate electrode.

본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판 상에 배치된 게이트 전극과, 상기 게이트 전극 상에 배치된 게이트 절연막과, 상기 게이트 절연막 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하며 인접한 유기 박막 트랜지스터와 구별되도록 단부를 갖는 유기 반도체층과, 상기 유기 반도체층을 덮으며, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 절연성 캔틸레버층, 그리고 상기 캔틸레버층과 접하며 상기 게이트 전극에 대응하는 보조 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다. The present invention also provides a substrate, a gate electrode disposed on the substrate, a gate insulating film disposed on the gate electrode, a source electrode spaced apart from each other on the gate insulating film and A drain electrode, an organic semiconductor layer in contact with the source electrode and the drain electrode and having an end portion so as to be distinguished from an adjacent organic thin film transistor, and covering the organic semiconductor layer and disposed on or under the same layer as the organic semiconductor layer And an insulating cantilever layer in contact with an exposed portion outside the end of the organic semiconductor layer, and an auxiliary electrode in contact with the cantilever layer and corresponding to the gate electrode.

이러한 본 발명의 다른 특징에 의하면, 상기 보조 전극은 상기 캔틸레버층의 상면에 배치되는 것으로 할 수 있다.According to another aspect of the present invention, the auxiliary electrode may be disposed on an upper surface of the cantilever layer.

본 발명의 또 다른 특징에 의하면, 상기 보조 전극은 상기 캔틸레버층의 하면에 배치되는 것으로 할 수 있다.According to another feature of the invention, the auxiliary electrode may be disposed on the lower surface of the cantilever layer.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층의 상면에는 홈이 형성되고, 상기 보조 전극은 상기 캔틸레버층의 홈에 배치되는 것으로 할 수 있다.According to still another aspect of the present invention, a groove may be formed on an upper surface of the cantilever layer, and the auxiliary electrode may be disposed in a groove of the cantilever layer.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층의 하면에는 홈이 형성되고, 상기 보조 전극은 상기 캔틸레버층의 홈에 배치되는 것으로 할 수 있다.According to still another feature of the present invention, a groove may be formed on a lower surface of the cantilever layer, and the auxiliary electrode may be disposed in a groove of the cantilever layer.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층에는 제 1 개구부가 형성되고, 상기 보조 전극은 상기 캔틸레버층의 제 1 개구부 내에 배치되는 것으로 할 수 있다.According to still another feature of the present invention, the cantilever layer may include a first opening, and the auxiliary electrode may be disposed in the first opening of the cantilever layer.

본 발명의 또 다른 특징에 의하면, 상기 보조 전극에는 바이어스 전압이 인가되는 것으로 할 수 있다.According to still another feature of the present invention, a bias voltage may be applied to the auxiliary electrode.

본 발명의 또 다른 특징에 의하면, 상기 보조 전극에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것으로 할 수 있다.According to another feature of the present invention, the auxiliary electrode may be applied with a voltage of opposite polarity to the voltage applied to the gate electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층에 채널이 형성되었을 시 상기 보조 전극에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것으로 할 수 있다.According to another feature of the present invention, when a channel is formed in the organic semiconductor layer, a voltage having a polarity opposite to that applied to the gate electrode may be applied to the auxiliary electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 p형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 보조 전극의 전위는 상기 게이트 전극의 전위보다 낮은 것으로 할 수 있다.According to still another aspect of the present invention, the organic semiconductor layer may be a p-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the auxiliary electrode may be lower than that of the gate electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 n형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 보조 전극의 전위는 상기 게이트 전극의 전위보다 높은 것으로 할 수 있다.According to still another aspect of the present invention, the organic semiconductor layer is an n-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the auxiliary electrode may be higher than that of the gate electrode.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층은 상기 게이트 절연막, 상기 소스 전극 또는 상기 드레인 전극의 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 것으로 할 수 있다.According to still another feature of the present invention, the cantilever layer may be in contact with a portion of the gate insulating film, the source electrode, or the drain electrode exposed outside the end of the organic semiconductor layer.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층에는 상기 유기 반도체층의 일부가 노출되도록 적어도 하나의 제 2 개구부가 구비되는 것으로 할 수 있다.According to another feature of the invention, the cantilever layer may be provided with at least one second opening so that a portion of the organic semiconductor layer is exposed.

본 발명의 또 다른 특징에 의하면, 상기 캔틸레버층에 구비된 제 2 개구부는 상기 소스 전극과 상기 드레인 전극 사이의 영역 이외의 영역에 대응되도록 구비되는 것으로 할 수 있다.According to another feature of the present invention, the second opening portion provided in the cantilever layer may be provided to correspond to a region other than the region between the source electrode and the drain electrode.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출되어 상기 캔틸레버층과 접하는 부분은 폐곡선을 이루는 것으로 할 수 있다.According to another feature of the present invention, a portion disposed on or under the same layer as the organic semiconductor layer and exposed to the outside of an end portion of the organic semiconductor layer and in contact with the cantilever layer may form a closed curve.

본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층의 상기 소스 전극과 상기 드레인 전극 사이의 영역은, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출되어 상기 캔틸레버층과 접하는 부분이 이루는 폐곡선 내에 위치하는 것으로 할 수 있다.According to another feature of the invention, the region between the source electrode and the drain electrode of the organic semiconductor layer is disposed on or below the same layer as the organic semiconductor layer and exposed outside the end of the organic semiconductor layer It can be set in the closed curve which the part which contact | connects the said cantilever layer makes.

본 발명의 또 다른 특징에 의하면, 상기 게이트 절연막은 상기 게이트 전극을 덮는 것으로 할 수 있다.According to still another feature of the present invention, the gate insulating film may cover the gate electrode.

본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.The present invention also provides a flat panel display device comprising the above organic thin film transistor in order to achieve the above object.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 제 1 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing an organic thin film transistor according to a first preferred embodiment of the present invention.

도 1을 참조하면, 기판(10) 상에 유기 박막 트랜지스터가 구비된다. 상기 기판(10)으로는 글라스재, 플라스틱재 또는 금속으로 된 기판이 사용될 수 있다. 금속으로 된 기판의 경우에는 유기 박막 트랜지스터와 기판 사이에 절연막 등이 더 개재될 수도 있다. Referring to FIG. 1, an organic thin film transistor is provided on a substrate 10. As the substrate 10, a substrate made of glass, plastic, or metal may be used. In the case of a metal substrate, an insulating film or the like may be further interposed between the organic thin film transistor and the substrate.

유기 박막 트랜지스터의 구조를 더욱 자세히 설명하자면, 상기와 같은 기판(10) 상에 게이트 전극(11)이 구비되어 있고 이 게이트 전극(11) 상에 게이트 절연막(12)이 구비되어 있다. 도 1에서는 게이트 절연막(12)이 게이트 전극(11)을 덮도록 기판(10)의 전면에 걸쳐 구비되어 있는 것으로 도시되어 있으나, 이와 달리 패터닝되어 구비될 수도 있고 게이트 전극(11) 상에만 구비될 수도 있는 등 다양한 변형이 가능함은 물론이다. 그리고 기판(10) 상에 기판(10)의 평활성을 유지하고 박막 트랜지스터로 불순물이 침투하는 것을 방지하기 위해 필요에 따라 버퍼층(미도시)이 더 구비될 수도 있다. 이는 후술할 실시예들에 있어서도 동일하다.To describe the structure of the organic thin film transistor in more detail, the gate electrode 11 is provided on the substrate 10 as described above, and the gate insulating film 12 is provided on the gate electrode 11. In FIG. 1, the gate insulating layer 12 is illustrated to be provided over the entire surface of the substrate 10 to cover the gate electrode 11. However, the gate insulating layer 12 may be patterned or provided only on the gate electrode 11. Of course, various modifications such as may be possible. A buffer layer (not shown) may be further provided as necessary to maintain the smoothness of the substrate 10 on the substrate 10 and to prevent impurities from penetrating into the thin film transistor. The same is true in the embodiments to be described later.

게이트 절연막(12) 상에는 서로 이격되어 배치되는 소스 전극(13) 및 드레인 전극(14)이 구비되고, 이 소스 전극(13)과 드레인 전극(14)에 각각 접하는 유기 반 도체층(15)이 구비된다. 게이트 전극(11), 소스 전극(13) 및 드레인 전극(14)은 도전성을 갖는 물질로 형성될 수 있다. A source electrode 13 and a drain electrode 14 are disposed on the gate insulating layer 12 and are spaced apart from each other, and an organic semiconductor layer 15 is provided in contact with the source electrode 13 and the drain electrode 14, respectively. do. The gate electrode 11, the source electrode 13, and the drain electrode 14 may be formed of a conductive material.

상기 유기 반도체층(15)은 반도체성 유기물질로 구비될 수 있다. 고분자로 구비될 경우에는, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있다. 저분자로 구비될 경우에는, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 물론 이 외의 다양한 유기 반도체 물질로 구비될 수도 있다.The organic semiconductor layer 15 may be formed of a semiconducting organic material. When used as a polymer, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophenevinylene and its derivatives, polyti Offen-heteroaromatic copolymers and derivatives thereof. When provided with a low molecule, it contains or does not contain pentacene, tetracene, oligoacene and derivatives thereof of naphthalene, alpha-6-thiophene, oligothiophene of alpha-5-thiophene and derivatives thereof, and metals. Phthalocyanine and derivatives thereof, pyromellitic dianhydrides or pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides or perylenetetracarboxylic diimides and derivatives thereof have. Of course, it may be provided with various other organic semiconductor materials.

이때, 상기 유기 반도체층(15)은 인접한 유기 박막 트랜지스터와 구별되도록 단부(15a)를 갖는다. 유기 반도체층(15)이 단부(15a)를 갖는다고 하는 것은 패터닝되어 있다는 것을 의미한다. 이는 유기 반도체층(15)이 인접한 유기 박막 트랜지스터들에 있어서 일체로 형성될 경우, 일체로 형성된 유기 반도체층을 통해 그 인접한 유기 박막 트랜지스터들 사이에서 누설전류에 의해 소위 크로스 토크가 발생할 수 있기 때문이다. In this case, the organic semiconductor layer 15 has an end portion 15a to be distinguished from an adjacent organic thin film transistor. That the organic semiconductor layer 15 has an end portion 15a means that it is patterned. This is because when the organic semiconductor layer 15 is integrally formed in adjacent organic thin film transistors, so-called cross talk may occur due to leakage current between the adjacent organic thin film transistors through the integrally formed organic semiconductor layer. .

이 경우 유기 반도체층(15)은 일반적으로 저항이 매우 크기 때문에, 서로 충분히 이격되어 있는 유기 박막 트랜지스터들에 있어서는 유기 반도체층이 일체로 형성되어도 크로스 토크가 발생하지 않는다. 따라서 인접한 유기 박막 트랜지스터들에 있어서 유기 반도체층이 패터닝되도록, 즉 단부(15a)를 갖도록 하는 것으로 충분하다. 물론 후술할 실시예에서 설명하는 것과 같이 모든 유기 박막 트랜지스터들에 있어서 유기 반도체층이 각각 패터닝되도록 할 수도 있다.In this case, since the organic semiconductor layer 15 generally has a very large resistance, cross talk does not occur even when the organic semiconductor layer is integrally formed in the organic thin film transistors sufficiently separated from each other. Therefore, it is sufficient to have the organic semiconductor layer patterned, i.e., have an end 15a, in adjacent organic thin film transistors. Of course, the organic semiconductor layer may be patterned in all the organic thin film transistors as described in the following embodiments.

그리고 도 1에 도시된 바와 같이 본 실시예에 따른 유기 박막 트랜지스터는 도전성 캔틸레버층(16)을 구비한다. 이 캔틸레버층(16)은 그 하부의 유기 반도체층(15)을 덮는다. 그리고 이 유기 반도체층(15)과 동일 층상에 또는 그 하부에 배치된 부분에도 접하는데, 더 정확히 설명하자면 유기 반도체층(15)과 동일 층상에 또는 그 하부에 배치되고 유기 반도체층(15)의 단부(15a) 외측으로 노출된 부분에 접한다. 도 1에서는 유기 반도체층(15)의 하부에 배치된 게이트 절연막(12)의 유기 반도체층(15)의 단부(15a) 외측으로 노출된 부분에 접해있다. 도 1에서는 캔틸레버층(16)이 기판(10)의 전 영역에 대응하도록 구비되어 있는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니고 패터닝될 수도 있는 등 그 다양한 변형이 가능함은 물론이다. 이는 후술할 실시예들에 있어서도 동일하다. As illustrated in FIG. 1, the organic thin film transistor according to the present exemplary embodiment includes a conductive cantilever layer 16. The cantilever layer 16 covers the organic semiconductor layer 15 thereunder. And a portion disposed on or under the same layer as the organic semiconductor layer 15. More specifically, the organic semiconductor layer 15 is disposed on or under the same layer as the organic semiconductor layer 15, The part exposed to the outer side of the end part 15a is in contact. In FIG. 1, the gate insulating film 12 disposed below the organic semiconductor layer 15 is in contact with an exposed portion outside the end portion 15a of the organic semiconductor layer 15. Although the cantilever layer 16 is illustrated in FIG. 1 to correspond to the entire area of the substrate 10, various modifications are possible, such as being not limited thereto but may be patterned. The same is true in the embodiments to be described later.

이 캔틸레버층은 도전성 물질로 형성되는데, 이는 바이어스 전압이 인가될 수 있도록 하기 위함이다. 이에 대하서는 후술한다. This cantilever layer is formed of a conductive material so that a bias voltage can be applied. This will be described later.

도 1에 도시된 바와 같은 본 실시예에 따른 유기 박막 트랜지스터의 제조공정을 도 2 내지 도 9를 참조하여 설명한다. A manufacturing process of the organic thin film transistor according to the present embodiment as shown in FIG. 1 will be described with reference to FIGS. 2 to 9.

먼저 도 2에 도시된 바와 같이, 기판(10) 상에 게이트 전극(11)을 형성하고, 이 게이트 전극(11)을 덮도록 게이트 절연막(12)을 형성한다. 그리고 게이트 절연 막(12) 상에 서로 이격되어 배치되는 소스 전극(13) 및 드레인 전극(14)을 형성한다. First, as shown in FIG. 2, the gate electrode 11 is formed on the substrate 10, and the gate insulating layer 12 is formed to cover the gate electrode 11. A source electrode 13 and a drain electrode 14 are formed on the gate insulating film 12 to be spaced apart from each other.

그 후, 도 3에 도시된 것처럼 소스 전극(13), 드레인 전극(14) 및 게이트 절연막(12)을 덮도록 희생층(17)을 형성한다. 그리고 이 희생층(17)을 패터닝하여 단부(17a)가 형성되도록 한다. 이때, 도 4에 도시된 것처럼 패터닝을 통해 희생층(17) 하부의 소스 전극(13), 드레인 전극(14) 및 게이트 절연막(12) 중 소스 전극(13)과 드레인 전극(14) 사이의 영역 이외의 영역에 대응하는 부분의 적어도 일부가 노출되도록 한다. 도 4에서는 게이트 절연막(12)의 일부가 노출된 경우를 도시하고 있다. 이 단부(17a)가 형성되는 위치는 도 1에 도시된 유기 반도체층의 단부(15a)가 형성될 위치이다. Thereafter, the sacrificial layer 17 is formed to cover the source electrode 13, the drain electrode 14, and the gate insulating film 12 as shown in FIG. 3. The sacrificial layer 17 is then patterned to form the end 17a. At this time, as shown in FIG. 4, a region between the source electrode 13 and the drain electrode 14 among the source electrode 13, the drain electrode 14, and the gate insulating layer 12 under the sacrificial layer 17 through patterning. At least a part of the portion corresponding to the other area is exposed. 4 illustrates a case where a part of the gate insulating film 12 is exposed. The position at which the end 17a is formed is the position at which the end 15a of the organic semiconductor layer shown in FIG. 1 is to be formed.

이러한 희생층(17)으로는 포토 리지스트를 사용할 수 있다. 즉, 포토 리지스트를 도포한 후 이를 노광 및 현상 등을 함으로써 도 4에 도시된 바와 같은 패터닝이 이루어지도록 할 수 있다. Photoresist may be used as the sacrificial layer 17. That is, by applying a photoresist and then exposing and developing the photoresist, patterning as shown in FIG. 4 may be performed.

희생층(17)을 패터닝한 후, 도 5에 도시된 바와 같이, 희생층(17) 하부의 소스 전극(13), 드레인 전극(14) 또는 게이트 절연막(12)의 노출된 부분과 희생층(17)을 덮도록 캔틸레버층(16)을 형성한다. 전술한 바와 같이 도 4에서는 게이트 절연막(12)의 일부가 노출된 경우를 도시하고 있으므로, 캔틸레버층(16)이 도 5에 도시된 바와 같이 희생층(17) 하부의 게이트 절연막(12)의 노출된 부분에 접하도록 형성되어 있다. 이 캔틸레버층(16)은 다양한 물질로 형성될 수 있는데, 후술하는 바와 같이 이 캔틸레버층(16)에는 바이어스 전압이 인가되므로 도전성 물질로 형성 되는 것이 바람직하며, 충분한 기계적 강도를 갖도록 형성되는 것이 바람직하다.After patterning the sacrificial layer 17, as shown in FIG. 5, exposed portions of the source electrode 13, the drain electrode 14, or the gate insulating layer 12 under the sacrificial layer 17 and the sacrificial layer ( The cantilever layer 16 is formed to cover 17). As described above, since a portion of the gate insulating layer 12 is exposed in FIG. 4, the cantilever layer 16 is exposed to the gate insulating layer 12 under the sacrificial layer 17 as shown in FIG. 5. It is formed to be in contact with the portion. The cantilever layer 16 may be formed of various materials. As described below, since the bias voltage is applied to the cantilever layer 16, the cantilever layer 16 may be formed of a conductive material, and may be formed to have sufficient mechanical strength. .

상기와 같은 단계들을 거친 후, 도 6에 도시된 바와 같이 희생층(17)을 제거한다. 희생층(17)을 제거하면 소스 전극(13), 드레인 전극(14) 또는 게이트 절연막(12)과 캔틸레버층(16) 사이에 공간이 형성된다. 따라서 캔틸레버층(16)이 그 빈 공간이 형성됨에 따라 받게 되는 스트레스 등을 견딜 수 있는 충분한 기계적 강도를 갖도록 형성되는 것이 바람직하다. After the above steps, the sacrificial layer 17 is removed as shown in FIG. 6. When the sacrificial layer 17 is removed, a space is formed between the source electrode 13, the drain electrode 14, or the gate insulating layer 12 and the cantilever layer 16. Therefore, it is preferable that the cantilever layer 16 is formed to have sufficient mechanical strength to withstand the stresses and the like which are received as the empty space is formed.

희생층(17)을 제거하는 방법으로는 여러 다양한 방법이 이용될 수 있는데, 예컨대 HF, BHF 또는 ClF3와 같은 식각액을 사용하는 습식 식각법을 이용할 수도 있다. 이 경우에는 캔틸레버층(16)이 그와 같은 식각이 행해지는 동안 변형되거나 함께 식각되지 않는 물질로 형성되도록 하는 것이 바람직하다. Various methods may be used to remove the sacrificial layer 17. For example, a wet etching method using an etchant such as HF, BHF, or ClF 3 may be used. In this case, it is desirable for the cantilever layer 16 to be formed of a material that is not deformed or etched together during such etching.

희생층(17)을 제거한 후, 소스 전극(13), 드레인 전극(14) 또는 게이트 절연막(12)과 캔틸레버층(16) 사이의 공간, 즉 희생층이 제거된 부분에 유기 반도체층(15)을 형성하여 도 7에 도시된 바와 같이 유기 박막 트랜지스터를 완성한다. 유기 반도체층(15)을 형성하는 방법으로는 다양한 방법이 이용될 수 있는데, 스핀 코팅(spin coating)법 또는 디핑(deeping)법 등을 이용할 수 있다. After removing the sacrificial layer 17, the organic semiconductor layer 15 is disposed in the space between the source electrode 13, the drain electrode 14, or the gate insulating layer 12 and the cantilever layer 16, that is, the portion where the sacrificial layer is removed. Is formed to complete the organic thin film transistor as shown in FIG. Various methods may be used as the method of forming the organic semiconductor layer 15, and a spin coating method or a deeping method may be used.

이때, 스핀 코팅법 또는 디핑법 등을 이용하여 유기 반도체층(15)을 형성할 시, 희생층이 제거된 부분인 소스 전극(13), 드레인 전극(14) 또는 게이트 절연막(12)과 캔틸레버층(16) 사이의 공간에만 유기 반도체층(15)이 형성되지 않고, 도 8에 도시된 바와 같이 캔틸레버층(16) 상에도 유기 반도체 물질(15c)이 잔존할 수 있다. 따라서 그와 같은 경우에는 유기 반도체층(15)을 형성하는 단계를 거친 후, 캔틸레버층(16) 상에 잔존하는 유기 반도체 물질(15c)을 제거하는 단계를 더 거치는 것이 바람직하다. At this time, when the organic semiconductor layer 15 is formed using a spin coating method or a dipping method, the source electrode 13, the drain electrode 14, or the gate insulating layer 12 and the cantilever layer, which are portions in which the sacrificial layer is removed, are formed. The organic semiconductor layer 15 is not formed only in the spaces between the 16, and as shown in FIG. 8, the organic semiconductor material 15c may remain on the cantilever layer 16. Therefore, in such a case, it is preferable to further pass the step of forming the organic semiconductor layer 15 and then removing the organic semiconductor material 15c remaining on the cantilever layer 16.

캔틸레버층(16) 상에 잔존하는 유기 반도체 물질(15c)을 제거하는 단계는 도 9에 도시된 바와 같이 자외선을 잔존 유기 반도체 물질(15c)에 조사하거나, 오존(O3) 또는 플라즈마 처리를 함으로써 캔틸레버층(16) 상에 잔존하는 유기 반도체 물질(15c)을 제거하는 단계가 되도록 할 수 있다.Removing the organic semiconductor material 15c remaining on the cantilever layer 16 may be performed by irradiating ultraviolet light to the remaining organic semiconductor material 15c or performing ozone (O 3 ) or plasma treatment as shown in FIG. 9. The organic semiconductor material 15c remaining on the cantilever layer 16 may be removed.

상기와 같은 공정을 통해 도 1에 도시된 바와 같은 유기 박막 트랜지스터를 제조함으로써, 유기 반도체층(15)이 자동적으로 패터닝되도록 할 수 있다. 또한 유기 반도체층(15)이 자동적으로 패터닝되도록 하기 위해 구비된 캔틸레버층(16)은 궁극적으로 유기 박막 트랜지스터를 외부의 수분이나 기타 다른 불순물로부터 보호하는 보호막(passivation layer)역할을 수행하게 됨으로써, 추후 보호막을 형성하는 공정을 따로 거칠 필요가 없게 된다. 그리고 이 캔틸레버층(16)에는 바이어스 전압이 인가되어 유기 박막 트랜지스터의 특성을 향상시킬 수 있는데, 이에 대해 설명한다. By manufacturing the organic thin film transistor as illustrated in FIG. 1 through the above process, the organic semiconductor layer 15 may be automatically patterned. In addition, the cantilever layer 16 provided to automatically pattern the organic semiconductor layer 15 ultimately serves as a passivation layer that protects the organic thin film transistor from external moisture or other impurities. There is no need to go through the step of forming the protective film separately. A bias voltage is applied to the cantilever layer 16 to improve characteristics of the organic thin film transistor, which will be described.

먼저 유기 반도체층(15)이 p형 유기 반도체 물질로 형성될 경우, 유기 박막 트랜지스터에 채널이 형성될 시 운반자(carrier)는 정공(hole)이 된다. 따라서 이 경우 게이트 전극(11)에 음의 전압이 인가되면 그에 의한 전기장에 의해 유기 반도체층(15) 내의 정공들이 유기 반도체층(15)의 게이트 절연막(12)을 향한 면 상에 축적된다. 그 결과 유기 반도체층(15)의 게이트 절연막(12) 근방에는 정공들로 이루어진 채널(channel)이 형성되며, 이 상황에서 소스 전극(13)과 드레인 전극(14) 사이에 전위차가 생기게 되면 그에 따라 소스 전극(13)과 드레인 전극(14) 사이에 전류가 흐르게 된다. First, when the organic semiconductor layer 15 is formed of a p-type organic semiconductor material, a carrier becomes a hole when a channel is formed in the organic thin film transistor. Therefore, in this case, when a negative voltage is applied to the gate electrode 11, holes in the organic semiconductor layer 15 are accumulated on the surface of the organic semiconductor layer 15 facing the gate insulating film 12 by the electric field thereby. As a result, a channel made of holes is formed in the vicinity of the gate insulating layer 12 of the organic semiconductor layer 15. In this situation, when a potential difference is generated between the source electrode 13 and the drain electrode 14, A current flows between the source electrode 13 and the drain electrode 14.

이때 유기 반도체층(15)의 게이트 절연막(12) 근방에 정공들로 이루어진 채널이 용이하게 형성되도록 하기 위해, 게이트 전극(11)에 음의 전압을 인가함과 동시에 캔틸레버층(16)에 게이트 전극에 인가되는 전압과 반대 극성을 갖는 전압, 즉 양의 전압을 인가한다. 캔틸레버층(16)에 양의 전압을 인가함으로써 유기 반도체층(15) 내의 정공들이 유기 반도체층(15)의 게이트 절연막(12) 근방에 더 많이 축적되어 채널이 더욱 용이하게 형성될 수 있도록 할 수 있는 것이다. 이를 통해 유기 박막 트랜지스터의 문턱 전압(Vth: threshold voltage)을 낮출 수 있다.In this case, in order to easily form a channel formed with holes in the vicinity of the gate insulating layer 12 of the organic semiconductor layer 15, a negative voltage is applied to the gate electrode 11 and a gate electrode is applied to the cantilever layer 16. A voltage having a polarity opposite to that applied to the voltage, that is, a positive voltage is applied. By applying a positive voltage to the cantilever layer 16, more holes in the organic semiconductor layer 15 can be accumulated near the gate insulating film 12 of the organic semiconductor layer 15 so that a channel can be more easily formed. It is. Through this, the threshold voltage (V th ) of the organic thin film transistor may be lowered.

한편, 이와 같은 p형 유기 박막 트랜지스터의 게이트 전극(11)에 음의 전압이 인가되지 않아 채널이 형성되지 않도록 할 경우에도 캔틸레버층(16)에 바이어스 전압이 인가하여 유기 박막 트랜지스터의 특성을 향상시킬 수 있다. 즉, 유기 반도체층에 채널이 형성되지 않도록 하기 위해서는 운반자인 정공들이 유기 반도체층(15)의 게이트 절연막(12) 근방에 축적되지 않도록 해야 하는데, 이를 위해 게이트 전극(11)에 양의 전압을 인가하고 캔틸레버층(16)에 게이트 전극(11)에 인가되는 전압과 반대 극성의 전압인 음의 전압을 인가하거나, 게이트 전극(11)에는 전압을 인가하지 않고 캔틸레버층(16)에만 음의 전압을 인가할 수 있다. 여기서 캔틸레버 층(16)에 음의 전압이 인가된다고 하였으나, 보다 일반적으로 캔틸레버층(16)의 전위가 게이트 전극(11)의 전위보다 상대적으로 낮도록 하면 된다. 이와 같은 경우, 그 전기장에 의해 유기 반도체층(15) 내의 정공들이 유기 반도체층(15)의 게이트 절연막을 향한 면이 아닌 그 반대면에 모이게 되고, 이에 의해 채널이 형성되지 않게 되어 소스 전극(13)과 드레인 전극(14) 사이에 전류가 흐르지 않게 된다. Meanwhile, even when a negative voltage is not applied to the gate electrode 11 of the p-type organic thin film transistor such that a channel is not formed, a bias voltage is applied to the cantilever layer 16 to improve characteristics of the organic thin film transistor. Can be. That is, in order to prevent a channel from being formed in the organic semiconductor layer, holes, which are carriers, should not be accumulated near the gate insulating layer 12 of the organic semiconductor layer 15. For this purpose, a positive voltage is applied to the gate electrode 11. And apply a negative voltage to the cantilever layer 16 to the cantilever layer 16 without applying a voltage to the gate electrode 11 or a voltage having a polarity opposite to that applied to the gate electrode 11. Can be authorized. Although a negative voltage is applied to the cantilever layer 16 here, more generally, the potential of the cantilever layer 16 may be relatively lower than that of the gate electrode 11. In such a case, holes in the organic semiconductor layer 15 are collected on the opposite side of the organic semiconductor layer 15 to the gate insulating layer of the organic semiconductor layer 15 due to the electric field, so that a channel is not formed. ) And the drain electrode 14 do not flow current.

이와 같이 캔틸레버층(16)에 바이어스 전압을 인가함으로써 문턱 전압을 낮춤과 동시에 점멸비를 더욱 높일 수 있는 등, 유기 박막 트랜지스터의 특성을 대폭 개선할 수 있다. By applying a bias voltage to the cantilever layer 16 as described above, the characteristics of the organic thin film transistor can be greatly improved by lowering the threshold voltage and increasing the flashing ratio.

물론 이는 유기 반도체층(15)이 n형 유기 반도체 물질로 형성될 경우에도 적용될 수 있다. 이 경우에는 유기 박막 트랜지스터에 채널이 형성될 시 운반자가 전자가 된다. 따라서 이 경우 게이트 전극(11)에 양의 전압이 인가되면 그에 의한 전기장에 의해 유기 반도체층(15) 내의 전자들이 유기 반도체층(15)의 게이트 절연막(12)을 향한 면 상에 축적된다. 그 결과 유기 반도체층(15)의 게이트 절연막(12) 근방에는 전자들로 이루어진 채널이 형성되며, 이 상황에서 소스 전극(13)과 드레인 전극(14) 사이에 전위차가 생기게 되면 그에 따라 소스 전극(13)과 드레인 전극(14) 사이에 전류가 흐르게 된다. Of course, this may also be applied when the organic semiconductor layer 15 is formed of an n-type organic semiconductor material. In this case, the carrier becomes an electron when a channel is formed in the organic thin film transistor. Therefore, in this case, when a positive voltage is applied to the gate electrode 11, electrons in the organic semiconductor layer 15 are accumulated on the surface of the organic semiconductor layer 15 facing the gate insulating film 12 by the electric field thereby. As a result, a channel made of electrons is formed in the vicinity of the gate insulating layer 12 of the organic semiconductor layer 15. In this situation, when a potential difference is generated between the source electrode 13 and the drain electrode 14, the source electrode ( A current flows between the 13 and the drain electrode 14.

이때 유기 반도체층(15)의 게이트 절연막(12) 근방에 전자들로 이루어진 채널이 용이하게 형성되도록 하기 위해, 게이트 전극(11)에 양의 전압을 인가함과 동시에 캔틸레버층(16)에 게이트 전극에 인가되는 전압과 반대 극성을 갖는 전압, 즉 음의 전압을 인가한다. 캔틸레버층(16)에 음의 전압을 인가함으로써 유기 반도체층 (15) 내의 전자들이 유기 반도체층(15)의 게이트 절연막(12) 근방에 더 많이 축적되어 채널이 더욱 용이하게 형성될 수 있도록 할 수 있는 것이다.In this case, in order to easily form a channel of electrons in the vicinity of the gate insulating layer 12 of the organic semiconductor layer 15, a positive voltage is applied to the gate electrode 11 and at the same time, the gate electrode is applied to the cantilever layer 16. A voltage having a polarity opposite to that applied to the voltage, that is, a negative voltage is applied. By applying a negative voltage to the cantilever layer 16, more electrons in the organic semiconductor layer 15 can be accumulated near the gate insulating film 12 of the organic semiconductor layer 15 so that a channel can be more easily formed. It is.

또한, 이와 같은 n형 유기 박막 트랜지스터의 게이트 전극(11)에 양의 전압이 인가되지 않아 채널이 형성되지 않도록 할 경우에도 캔틸레버층(16)에 바이어스 전압이 인가하여 유기 박막 트랜지스터의 특성을 향상시킬 수 있다. 즉, 유기 반도체층에 채널이 형성되지 않도록 하기 위해서는 운반자인 전자들이 유기 반도체층(15)의 게이트 절연막(12) 근방에 축적되지 않도록 해야 하는데, 이를 위해 게이트 전극(11)에 음의 전압을 인가하고 캔틸레버층(16)에 게이트 전극(11)에 인가되는 전압과 반대 극성의 전압인 양의 전압을 인가하거나, 게이트 전극(11)에는 전압을 인가하지 않고 캔틸레버층(16)에만 양의 전압을 인가할 수 있다. 여기서 캔틸레버층(16)에 양의 전압이 인가된다고 하였으나, 보다 일반적으로 캔틸레버층(16)의 전위가 게이트 전극(11)의 전위보다 상대적으로 높게 하면 된다. 이와 같은 경우, 그 전기장에 의해 유기 반도체층(15) 내의 전자들이 유기 반도체층(15)의 게이트 절연막을 향한 면이 아닌 그 반대면에 모이게 되고, 이에 의해 채널이 형성되지 않게 되어 소스 전극(13)과 드레인 전극(14) 사이에 전류가 흐르지 않게 된다. In addition, even when a positive voltage is not applied to the gate electrode 11 of the n-type organic thin film transistor such that a channel is not formed, a bias voltage is applied to the cantilever layer 16 to improve characteristics of the organic thin film transistor. Can be. That is, in order to prevent a channel from being formed in the organic semiconductor layer, carriers should be prevented from accumulating in the vicinity of the gate insulating layer 12 of the organic semiconductor layer 15. For this purpose, a negative voltage is applied to the gate electrode 11. And apply a positive voltage to the cantilever layer 16 with a voltage having a polarity opposite to that applied to the gate electrode 11, or apply a positive voltage to the cantilever layer 16 without applying a voltage to the gate electrode 11. Can be authorized. Although a positive voltage is applied to the cantilever layer 16 here, more generally, the potential of the cantilever layer 16 may be relatively higher than the potential of the gate electrode 11. In this case, the electric field causes electrons in the organic semiconductor layer 15 to collect on the opposite side of the organic semiconductor layer 15 instead of toward the gate insulating film, whereby a channel is not formed, so that the source electrode 13 ) And the drain electrode 14 do not flow current.

도 10은 본 발명의 바람직한 제 2 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.10 is a schematic cross-sectional view of an organic thin film transistor according to a second exemplary embodiment of the present invention.

전술한 제 1 실시예에서 설명한 바와 같이 희생층을 제거한 후 그 공간에 유기 반도체층(15)이 형성되도록 유기 반도체 물질을 개재시키는데, 이 유기 반도체층(15)은 소스 전극(13) 및 드레인 전극(14)과 각각 접해야 한다. 이때 캔틸레버층 (16) 때문에 유기 반도체 물질이 충분히 개재되지 못하여 유기 반도체층(15)이 소스 전극(13) 및 드레인 전극(14)에 각각 접하지 못하게 될 수도 있다. 따라서 도 10에 도시된 바와 같이 캔틸레버층(16)에 적어도 하나의 제 2 개구부(16a)가 구비되도록 함으로써 유기 반도체 물질이 희생층이 제거된 공간에 충분히 개재될 수 있도록 할 수 있다. 이 경우, 최종적인 유기 박막 트랜지스터에 있어서, 캔틸레버층(16)에는 그 하부의 유기 반도체층(15)의 일부가 노출되도록 적어도 하나의 제 2 개구부(16a)가 구비된 유기 박막 트랜지스터가 된다. As described in the above-described first embodiment, the organic semiconductor material is interposed so that the organic semiconductor layer 15 is formed in the space after the sacrificial layer is removed. The organic semiconductor layer 15 includes a source electrode 13 and a drain electrode. Each must be in contact with (14). At this time, the organic semiconductor material may not be sufficiently interposed due to the cantilever layer 16, and the organic semiconductor layer 15 may not be in contact with the source electrode 13 and the drain electrode 14, respectively. Accordingly, as shown in FIG. 10, the at least one second opening 16a may be provided in the cantilever layer 16 so that the organic semiconductor material may be sufficiently interposed in the space from which the sacrificial layer is removed. In this case, in the final organic thin film transistor, the cantilever layer 16 is an organic thin film transistor provided with at least one second opening 16a so that a part of the organic semiconductor layer 15 thereunder is exposed.

이때, 전술한 제 1 실시예에서 설명한 바와 같이 스핀 코팅법 또는 디핑법 등을 이용하여 유기 반도체층(15)을 형성할 시, 희생층이 제거된 부분인 소스 전극(13), 드레인 전극(14) 또는 게이트 절연막(12)과 캔틸레버층(16) 사이의 공간에만 유기 반도체층(15)이 형성되지 않고, 도 8에 도시된 바와 같이 캔틸레버층(16) 상에도 유기 반도체 물질(15c, 도 8 참조)이 잔존할 수 있다. 따라서 그와 같은 경우에는 전술한 바와 같이 유기 반도체층(15)을 형성하는 단계를 거친 후, 캔틸레버층(16) 상에 잔존하는 유기 반도체 물질(15c)을 제거하는 단계를 더 거치는 것이 바람직하다. At this time, when the organic semiconductor layer 15 is formed by using the spin coating method or the dipping method, as described in the above-described first embodiment, the source electrode 13 and the drain electrode 14, which are portions at which the sacrificial layer is removed, are formed. ) Or the organic semiconductor layer 15 is not formed only in the space between the gate insulating film 12 and the cantilever layer 16, and as shown in FIG. 8, the organic semiconductor material 15c (FIG. 8) may also be formed on the cantilever layer 16. May remain). Therefore, in such a case, it is preferable to further pass the step of forming the organic semiconductor layer 15 as described above, and then removing the organic semiconductor material 15c remaining on the cantilever layer 16.

그 방법은 전술한 제 1 실시예에서 설명한 것과 동일한데, 이 과정에서 캔틸레버층(16)에 형성된 제 2 개구부(16a, 도 10 참조)를 통해 노출된 유기 반도체층(15)도 손상될 수도 있다. 유기 반도체층(15)에는 게이트 전극(11)에 인가된 신호에 따라 채널이 형성되며, 이 채널을 통해 소스 전극(13)과 드레인 전극(14) 사이에 전류가 흐르게 된다. 따라서 이렇게 채널이 형성되는 영역인 소스 전극(13)과 드레인 전극(14) 사이의 유기 반도체층이 훼손되는 것이 방지되도록 할 필요가 있다. 이를 위해, 캔틸레버층(16)에 구비된 제 2 개구부(16a)는 도 10에 도시된 바와 같이 소스 전극(13)과 드레인 전극(14) 사이의 영역 이외의 영역에 대응되도록 하는 것이 바람직하다. The method is the same as described in the above-described first embodiment, in which the organic semiconductor layer 15 exposed through the second opening 16a (see FIG. 10) formed in the cantilever layer 16 may also be damaged. . A channel is formed in the organic semiconductor layer 15 according to a signal applied to the gate electrode 11, and a current flows between the source electrode 13 and the drain electrode 14 through the channel. Therefore, it is necessary to prevent the organic semiconductor layer between the source electrode 13 and the drain electrode 14, which is the region where the channel is formed, from being damaged. To this end, it is preferable that the second opening 16a provided in the cantilever layer 16 correspond to a region other than the region between the source electrode 13 and the drain electrode 14 as shown in FIG. 10.

도 11은 본 발명의 바람직한 제 3 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.11 is a schematic cross-sectional view of an organic thin film transistor according to a third exemplary embodiment of the present invention.

도 11을 참조하면, 전술한 실시예들과 달리 본 실시예에 따른 유기 박막 트랜지스터의 캔틸레버층(16)은 절연성 물질로 형성되고, 이 캔틸레버층(16)에 접하면서 게이트 전극(11)에 대응하는 보조 전극(18)이 구비되어 있다. Referring to FIG. 11, unlike the above-described embodiments, the cantilever layer 16 of the organic thin film transistor according to the present embodiment is formed of an insulating material, and corresponds to the gate electrode 11 while being in contact with the cantilever layer 16. The auxiliary electrode 18 is provided.

전술한 실시예들에 따른 유기 박막 트랜지스터의 경우에는 캔틸레버층(16)이 도전성 물질로 형성되고 그 캔틸레버층(16)에 바이어스 전압이 인가되었다. 그러나 캔틸레버층(16)이 각 유기 박막 트랜지스터별로 패터닝되어 있다면 문제없으나 인접한 유기 박막 트랜지스터와 일체로 형성될 경우에는 각 유기 박막 트랜지스터에 서로 다른 바이어스 전압을 인가할 수 없게 된다. In the organic thin film transistor according to the above embodiments, the cantilever layer 16 is formed of a conductive material and a bias voltage is applied to the cantilever layer 16. However, if the cantilever layer 16 is patterned for each organic thin film transistor, there is no problem. However, when the cantilever layer 16 is formed integrally with an adjacent organic thin film transistor, it is impossible to apply different bias voltages to the organic thin film transistors.

따라서 본 실시예에 따른 유기 박막 트랜지스터의 경우에는 캔틸레버층(16)이 절연성 물질로 형성되고, 각 유기 박막 트랜지스터에 바이어스 전압을 인가하기 위한 보조 전극(18)이 게이트 전극(11)에 대응하도록 구비된다. 이 보조 전극(18)에 인가되는 전압은 전술한 제 1 실시예에서 캔틸레버층(16)에 인가되는 전압과 동일하다. Therefore, in the organic thin film transistor according to the present embodiment, the cantilever layer 16 is formed of an insulating material, and the auxiliary electrode 18 for applying a bias voltage to each organic thin film transistor is provided to correspond to the gate electrode 11. do. The voltage applied to the auxiliary electrode 18 is the same as the voltage applied to the cantilever layer 16 in the above-described first embodiment.

이와 같은 경우, 캔틸레버층(16)은 다양한 절연성 물질로 형성될 수 있는데, 예컨대 테오스(TEOS: Tetra ethyl ortho silicate) 또는 실리콘 나이트라이드 등과 같은 물질로 형성될 수 있다. 물론 이 외의 다양한 물질로도 형성될 수 있는데, 충분한 기계적 강도를 갖도록 형성되는 것이 바람직하다. 그리고 보조 전극(18)은 MoW, ITO 등의 전도성 물질로 형성되면 족하다. In this case, the cantilever layer 16 may be formed of various insulating materials. For example, the cantilever layer 16 may be formed of a material such as tetra ethyl ortho silicate (TEOS) or silicon nitride. Of course, it can also be formed of a variety of other materials, it is preferable to be formed to have a sufficient mechanical strength. The auxiliary electrode 18 may be formed of a conductive material such as MoW and ITO.

한편, 이와 같은 보조 전극(18)은 다양한 위치에 배치될 수 있는데, 도 11에 도시된 바와 같이 캔틸레버층(16)의 상면에 배치될 수도 있고, 도 12에 도시된 제 4 실시예에 따른 유기 박막 트랜지스터와 같이 캔틸레버층(16)의 하면, 즉 캔틸레버층(16)과 유기 반도체층(15) 사이에 배치될 수도 있다. 또한 도 13 및 14에 도시된 제 5 실시예 및 제 6 실시예에 따른 유기 박막 트랜지스터와 같이 캔틸레버층(16)에 홈이 형성되고 그 홈에 보조 전극(18)이 배치될 수도 있다. 이 경우, 캔틸레버층(16)에 형성된 홈은 도 13에 도시된 바와 같이 캔틸레버층(16)의 상면에 형성될 수도 있고 도 14에 도시된 바와 같이 캔틸레버층(16)의 하면에 형성될 수도 있다. 또한, 도 15에 도시된 제 7 실시예에 따른 유기 박막 트랜지스터와 같이, 캔틸레버층(16)에는 제 1 개구부가 형성되고, 보조 전극(18)은 캔틸레버층(16)의 제 1 개구부 내에 배치되도록 할 수도 있다. 물론 이 외의 다양한 변형도 가능함은 물론이다. Meanwhile, the auxiliary electrode 18 may be disposed at various positions. The auxiliary electrode 18 may be disposed on the upper surface of the cantilever layer 16 as shown in FIG. 11, and the organic light emitting diode according to the fourth embodiment shown in FIG. 12 may be disposed. Like the thin film transistor, the cantilever layer 16 may be disposed between the lower surface of the cantilever layer 16, that is, the cantilever layer 16 and the organic semiconductor layer 15. In addition, as in the organic thin film transistors according to the fifth and sixth embodiments illustrated in FIGS. 13 and 14, grooves may be formed in the cantilever layer 16, and the auxiliary electrode 18 may be disposed in the grooves. In this case, the groove formed in the cantilever layer 16 may be formed on the top surface of the cantilever layer 16 as shown in FIG. 13 or may be formed on the bottom surface of the cantilever layer 16 as shown in FIG. . In addition, as in the organic thin film transistor according to the seventh embodiment illustrated in FIG. 15, a first opening is formed in the cantilever layer 16, and the auxiliary electrode 18 is disposed in the first opening of the cantilever layer 16. You may. Of course, various other modifications are also possible.

도 16은 본 발명의 바람직한 제 8 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.16 is a cross-sectional view schematically showing an organic thin film transistor according to an eighth preferred embodiment of the present invention.

도 16에 도시된 바와 같이, 유기 반도체층(15)이 어느 일 방향에만 단부를 구비하는 것이 아니라 여러 방향에 단부들(15a, 15b)을 구비할 수도 있다. 즉 인접 한 박막 트랜지스터들이 복수개일 경우, 그 인접한 박막 트랜지스터들과의 사이에 단부들이 구비되도록 할 수 있다. As shown in FIG. 16, the organic semiconductor layer 15 may include ends 15a and 15b in various directions instead of having ends in only one direction. That is, when there are a plurality of adjacent thin film transistors, end portions may be provided between the adjacent thin film transistors.

도 17은 본 발명의 바람직한 제 9 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이고, 도 18은 도 17의 XVIII-XVIII 선을 따라 취한 단면도이다. 17 is a cross-sectional view schematically illustrating an organic thin film transistor according to a ninth preferred embodiment of the present invention, and FIG. 18 is a cross-sectional view taken along the line XVIII-XVIII of FIG. 17.

상기 도면들을 참조하면, 유기 반도체층(15)과 동일 층상에 또는 그 하부에 배치되고 유기 반도체층(15)의 단부 외측으로 노출되어 캔틸레버층(16)과 접하는 부분이 폐곡선을 이루도록 되어 있다. 도 17 및 18에서는, 유기 반도체층(15)의 하부에 배치된 게이트 절연막(12)이 유기 반도체층(15)의 단부 외측으로 노출되어 있으며, 그 노출된 부분과 캔틸레버층(16)이 접하는 부분이 폐곡선을 이루도록 되어 있다. 이와 같은 경우 유기 반도체층(15)이 각 유기 박막 트랜지스터별로 패터닝된다. 이를 통해 인접한 유기 박막 트랜지스터들에 있어서 누설 전류에 의한 크로스 토크가 발생하는 것이 원천적으로 방지될 수 있다.Referring to the drawings, a portion disposed on or under the same layer as the organic semiconductor layer 15 and exposed outside the end portion of the organic semiconductor layer 15 to be in contact with the cantilever layer 16 forms a closed curve. 17 and 18, the gate insulating film 12 disposed below the organic semiconductor layer 15 is exposed to the outside of the end portion of the organic semiconductor layer 15, and the exposed portion and the portion where the cantilever layer 16 is in contact with each other. It is supposed to form a closed curve. In this case, the organic semiconductor layer 15 is patterned for each organic thin film transistor. Through this, generation of cross talk due to leakage current in adjacent organic thin film transistors may be prevented at all.

이때, 인접한 유기 박막 트랜지스터들에 있어서 누설 전류에 의한 크로스 토크가 발생하는 것을 방지하기 위해서는 각 유기 반도체층(15)의 소스 전극(13)과 드레인 전극(14) 사이의 영역이 인접한 박막 트랜지스터의 유기 반도체층과 구별되면 족하다. 따라서 유기 반도체층(15)의 소스 전극(13)과 드레인 전극(14) 사이의 영역이, 유기 반도체층(15)과 동일 층상에 또는 그 하부에 배치되고 유기 반도체층(15)의 단부 외측으로 노출되어 캔틸레버층(16)과 접하는 부분이 이루는 폐곡선 내에 위치하도록 함으로써, 인접한 유기 박막 트랜지스터들 사이의 크로스 토크를 방 지할 수 있다. 도 17 및 18과 같은 경우에는 유기 반도체층(15)의 하부에 배치된 게이트 절연막(12)이 유기 반도체층(15)의 단부 외측으로 노출되어 있으며, 그 노출된 부분과 캔틸레버층(16)이 접하는 부분이 폐곡선을 이루고, 이때 유기 반도체층(15)의 소스 전극(13)과 드레인 전극(14) 사이의 영역이 이 폐곡선 내에 위치하도록 되어 있다. 이 경우, 전술한 바와 같이 캔틸레버층(16)에는 적어도 하나의 제 2 개구부(16a)가 구비되어, 유기 반도체층(15) 형성 시 유기 반도체 물질이 그 제 2 개구부(16a)를 통해 주입되도록 할 수 있다. At this time, in order to prevent cross talk due to leakage current in the adjacent organic thin film transistors, an area between the source electrode 13 and the drain electrode 14 of each organic semiconductor layer 15 is organically formed in the adjacent thin film transistor. It is sufficient to distinguish it from the semiconductor layer. Therefore, the region between the source electrode 13 and the drain electrode 14 of the organic semiconductor layer 15 is disposed on or under the same layer as the organic semiconductor layer 15 and is outside the end of the organic semiconductor layer 15. By being exposed and positioned within the closed curve of the part contacting the cantilever layer 16, crosstalk between adjacent organic thin film transistors can be prevented. 17 and 18, the gate insulating layer 12 disposed under the organic semiconductor layer 15 is exposed outside the end of the organic semiconductor layer 15, and the exposed portion and the cantilever layer 16 are exposed. The contacting part forms a closed curve, and the area between the source electrode 13 and the drain electrode 14 of the organic semiconductor layer 15 is located in this closed curve. In this case, as described above, the cantilever layer 16 is provided with at least one second opening 16a to allow the organic semiconductor material to be injected through the second opening 16a when the organic semiconductor layer 15 is formed. Can be.

전술한 실시예들은 유기 반도체층 하부에 배치된 게이트 절연막이 유기 반도체층의 단부 외측으로 노출되어 있고, 그 노출된 부분과 캔틸레버층이 접함으로써 유기 반도체층이 패터닝된 유기 박막 트랜지스터에 대한 것이었다. The above-described embodiments are directed to an organic thin film transistor in which a gate insulating film disposed below the organic semiconductor layer is exposed to the outside of an end portion of the organic semiconductor layer, and the exposed portion and the cantilever layer are in contact with each other.

그러나 유기 반도체층의 단부 외측으로 노출된 부분이 반드시 게이트 절연막일 필요는 없으며, 유기 반도체층과 동일 층상에 또는 그 하부에 배치된 부분이 유기 반도체층의 단부 외측으로 노출되어 있고, 그 노출된 부분과 캔틸레버층이 접함으로써 유기 반도체층이 패터닝되어 있으면 족하다. 즉, 소스 전극 또는 드레인 전극이 유기 반도체층의 단부 외측으로 노출되어 있고, 그 노출된 부분과 캔틸레버층이 접함으로써 유기 반도체층이 패터닝되도록 할 수도 있다. 그리고 소스 전극 또는 드레인 전극과 게이트 절연막이 동시에 유기 반도체층의 단부 외측으로 노출되어 있고, 그 노출된 부분과 캔틸레버층이 접함으로써 유기 반도체층이 패터닝되도록 할 수도 있다. 물론 이 외의 다양한 변형도 가능함은 물론이다. However, the part exposed outside the end of the organic semiconductor layer does not necessarily need to be a gate insulating film, and the part disposed on or under the same layer as the organic semiconductor layer is exposed outside the end of the organic semiconductor layer, and the exposed part thereof. It is sufficient if the organic semiconductor layer is patterned by contacting the cantilever layer. That is, the source electrode or the drain electrode is exposed outside the end of the organic semiconductor layer, and the exposed portion and the cantilever layer may be in contact with each other so that the organic semiconductor layer can be patterned. In addition, the source electrode or the drain electrode and the gate insulating film are simultaneously exposed to the outside of the end portion of the organic semiconductor layer, and the exposed portion and the cantilever layer may contact each other so that the organic semiconductor layer may be patterned. Of course, various other modifications are also possible.

상술한 바와 같은 유기 박막 트랜지스터들은 플렉서블 특성이 좋은 바, 따라 서 박막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 전계발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있다. As described above, the organic thin film transistors have good flexible characteristics, and thus may be used in various flexible flat panel display apparatuses having thin film transistors. As such a flat panel display device, there are various display devices such as a liquid crystal display device and an organic electroluminescent display device.

즉, 상기와 같은 유기 박막 트랜지스터는 평판 디스플레이 장치의 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터로 사용될 수 있고, 각종 드라이버의 박막 트랜지스터로도 사용될 수 있다.That is, the organic thin film transistor may be used as a switching thin film transistor or a driving thin film transistor of a flat panel display device, and may also be used as a thin film transistor of various drivers.

구동 박막 트랜지스터로 사용될 경우, 소스전극 및 드레인 전극 중 어느 한 전극에 디스플레이 소자의 화소전극이 연결될 수 있다.When used as a driving thin film transistor, the pixel electrode of the display element may be connected to any one of a source electrode and a drain electrode.

본 발명의 유기 박막 트랜지스터는 특히 전계발광 디스플레이 장치에 유용하게 사용될 수 있는 바, 이하에서는 유기 전계발광 디스플레이 장치에 상술한 바와 같은 유기 박막 트랜지스터가 구비된 경우에 대해 간략히 설명한다.The organic thin film transistor of the present invention may be particularly useful for an electroluminescent display device. Hereinafter, a case in which the organic thin film transistor is provided with the organic thin film transistor as described above will be briefly described.

전계발광 디스플레이 장치는 전계발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적색, 녹색 및 청색의 부화소를 구비한다. 이러한 적색, 녹색 또는 청색의 각 부화소는 자발광 소자인 전계발광 소자를 갖는다. The electroluminescent display device has various pixel patterns according to the light emission color of the electroluminescent element, and preferably includes red, green, and blue subpixels. Each of these red, green, or blue subpixels has an electroluminescent element that is a self-luminous element.

전계발광 디스플레이 장치는 다양한 형태의 것이 적용될 수 있는 데, 본 실시예에 따른 전계발광 디스플레이 장치는 전술한 실시예들에 따른 유기 박막 트랜지스터를 구비한 능동 구동형(Active Matrix: AM) 전계발광 디스플레이 장치이다.The electroluminescent display device may be applied in various forms. The electroluminescent display device according to the present embodiment is an active matrix (AM) electroluminescent display device having an organic thin film transistor according to the above-described embodiments. to be.

전계발광 소자는 전류의 흐름에 따라 적색, 녹색 또는 청색의 빛을 발광하여 화상 정보를 표시하는 것으로, 전술한 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 한 전극에 연결된 화소 전극과, 전체 화소를 덮도록 구비된 대향 전극, 그리고 이들 화소 전극과 대향 전극 사이에 배치된 적어도 발광층을 포함하는 중간층을 구비한다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 전계발광 디스플레이 장치의 구조가 그대로 적용될 수 있음은 물론이다.The electroluminescent device displays image information by emitting red, green, or blue light according to the flow of electric current. And an intermediate layer including at least a light emitting layer disposed between the pixel electrode and the counter electrode. The present invention is not necessarily limited to the above structure, and the structures of various electroluminescent display devices can be applied as it is.

상기 화소 전극은 애노드 전극의 기능을 하고, 상기 대향 전극은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극과 대향 전극의 극성은 반대로 되어도 무방하다. The pixel electrode functions as an anode electrode, and the counter electrode functions as a cathode electrode. Of course, the polarity of these pixel electrodes and the counter electrode may be reversed.

상기 화소 전극은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다. The pixel electrode may be provided as a transparent electrode or a reflective electrode. When the pixel electrode is used as a transparent electrode, the pixel electrode may be provided as ITO, IZO, ZnO, or In 2 O 3 . When used as a reflective electrode, a reflective film is formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof, and then ITO, IZO, ZnO, or In 2 O 3 is formed thereon. Can be formed.

한편, 상기 대향 전극도 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물이 유기 발광막의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극 및 대향 전극으로 전도성 폴리머 등 유기물을 사용할 수도 있다.On the other hand, the counter electrode may also be provided as a transparent electrode or a reflective electrode, when used as a transparent electrode, a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg and these After the deposition of the compound toward the direction of the organic light emitting film, the auxiliary electrode layer or bus electrode line can be formed thereon with a material for forming a transparent electrode such as ITO, IZO, ZnO or In 2 O 3 . When used as a reflective electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and compounds thereof are formed by full deposition. However, the present invention is not limited thereto, and organic materials such as a conductive polymer may be used as the pixel electrode and the counter electrode.

상기 중간층은 유기물 또는 무기물로 구비될 수 있으며, 유기물의 경우에는 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물로 형성될 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이들 저분자 유기막은 진공증착의 방법으로 형성될 수 있다.The intermediate layer may be provided as an organic material or an inorganic material, and in the case of an organic material, it may be provided as a low molecular or high molecular organic material. When formed of a low molecular organic material, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) : Electron Injection Layer) can be formed by stacking single or complex structure, and usable organic materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N '-Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), tris-8-hydroxyquinoline aluminum ( Various materials can be used, including Alq3). These low molecular weight organic films can be formed by a vacuum deposition method.

고분자 유기물로 형성될 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of being formed of a polymer organic material, it may have a structure which is usually provided with a hole transport layer (HTL) and a light emitting layer (EML). Polymer organic materials, such as fluorene-based, are used, and can be formed by screen printing or inkjet printing.

상기와 같은 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.The intermediate layer as described above is not necessarily limited thereto, and various embodiments may be applied.

상기와 같은 전계발광 디스플레이 장치에 있어서 전술한 실시예들에 따른 유기 박막 트랜지스터들이 구비되도록 함으로써, 크로스 토크의 발생이 방지됨에 따라 입력된 영상신호에 따라 정확하게 이미지를 구현하는 전계발광 디스플레이 장치를 제조할 수 있게 된다. In the electroluminescent display device as described above, the organic thin film transistors according to the above-described embodiments are provided, thereby preventing the occurrence of crosstalk, thereby producing an electroluminescent display device that accurately implements an image according to an input image signal. It becomes possible.

또한, 본 실시예에 있어서 전계발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 박막 트랜지스터들이 구비되는 디스플레이 장치들이라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다. 그리고 이렇게 본 발명에 따른 유기 박막 트랜지스터는 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로에도 탑재 가능하다.In addition, although the present invention has been described based on the structure of the electroluminescent display device in the present embodiment, the present invention may be applied to any display devices as long as the display devices are provided with organic thin film transistors. As described above, the organic thin film transistor according to the present invention may be mounted in each subpixel, or may be mounted in a driver circuit in which an image is not implemented.

상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the organic thin film transistor and the flat panel display device having the same according to the present invention made as described above, the following effects can be obtained.

첫째, 별도의 유기 반도체층의 패터닝 공정을 거치지 않고도, 도전성 캔틸레버층을 이용하여 유기 반도체층이 자동적으로 패터닝되도록 함과 동시에 캔틸레버층에 바이어스 전압을 인가하여 유기 박막 트랜지스터의 문턱 전압을 낮추고 점멸비를 높이는 등, 유기 박막 트랜지스터의 특성을 대폭 향상시킬 수 있다.First, the organic semiconductor layer is automatically patterned using a conductive cantilever layer without applying a separate organic semiconductor layer patterning process, and a bias voltage is applied to the cantilever layer to lower the threshold voltage of the organic thin film transistor and reduce the flashing ratio. The height can significantly improve the characteristics of the organic thin film transistor.

둘째, 유기 반도체층이 형성된 후 건식 또는 습식 식각 공정이 배제됨으로써, 유기 반도체층의 특성 저하를 최소화할 수 있다. Second, since the dry or wet etching process is excluded after the organic semiconductor layer is formed, deterioration of characteristics of the organic semiconductor layer may be minimized.

셋째, 유기 반도체층이 자동적으로 패터닝되도록 하기 위해 구비된 캔틸레버층이 유기 박막 트랜지스터를 외부의 수분이나 기타 다른 불순물로부터 보호하는 보호막역할을 수행하게 됨으로써, 추후 보호막을 형성하는 공정을 따로 거칠 필요가 없게 된다. Third, the cantilever layer provided to automatically pattern the organic semiconductor layer serves as a protective film to protect the organic thin film transistor from external moisture or other impurities, thereby eliminating the need to pass through the process of forming the protective film later. do.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (24)

기판;Board; 상기 기판 상에 배치된 게이트 전극;A gate electrode disposed on the substrate; 상기 게이트 전극 상에 배치된 게이트 절연막;A gate insulating film disposed on the gate electrode; 상기 게이트 절연막 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극;Source and drain electrodes spaced apart from each other on the gate insulating film; 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 인접한 유기 박막 트랜지스터와 구별되도록 단부를 갖는 유기 반도체층; 및An organic semiconductor layer in contact with the source electrode and the drain electrode and having an end portion so as to be distinguished from an adjacent organic thin film transistor; And 상기 유기 반도체층을 덮으며, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 도전성 캔틸레버층;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.And a conductive cantilever layer covering the organic semiconductor layer and disposed on or under the same layer as the organic semiconductor layer and in contact with an exposed portion outside the end portion of the organic semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 캔틸레버층에는 바이어스 전압이 인가되는 것을 특징으로 하는 유기 박막 트랜지스터.And a bias voltage is applied to the cantilever layer. 제 1항에 있어서,The method of claim 1, 상기 캔틸레버층에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것을 특징으로 하는 유기 박막 트랜지스터.And a voltage having a polarity opposite to that applied to the gate electrode. 제 1항에 있어서,The method of claim 1, 상기 유기 반도체층에 채널이 형성되었을 시 상기 캔틸레버층에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것을 특징으로 하는 유기 박막 트랜지스터.And when a channel is formed in the organic semiconductor layer, a voltage having a polarity opposite to that applied to the gate electrode is applied to the cantilever layer. 제 1항에 있어서,The method of claim 1, 상기 유기 반도체층은 p형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 캔틸레버층의 전위는 상기 게이트 전극의 전위보다 낮은 것을 특징으로 하는 유기 박막 트랜지스터.The organic semiconductor layer is a p-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the cantilever layer is lower than that of the gate electrode. 제 1항에 있어서,The method of claim 1, 상기 유기 반도체층은 n형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 캔틸레버층의 전위는 상기 게이트 전극의 전위보다 높은 것을 특징으로 하는 유기 박막 트랜지스터.The organic semiconductor layer is an n-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the cantilever layer is higher than that of the gate electrode. 기판;Board; 상기 기판 상에 배치된 게이트 전극;A gate electrode disposed on the substrate; 상기 게이트 전극 상에 배치된 게이트 절연막;A gate insulating film disposed on the gate electrode; 상기 게이트 절연막 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전 극;A source electrode and a drain electrode spaced apart from each other on the gate insulating film; 상기 소스 전극과 상기 드레인 전극에 각각 접하며, 인접한 유기 박막 트랜지스터와 구별되도록 단부를 갖는 유기 반도체층;An organic semiconductor layer in contact with the source electrode and the drain electrode and having an end portion so as to be distinguished from an adjacent organic thin film transistor; 상기 유기 반도체층을 덮으며, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 절연성 캔틸레버층; 및An insulating cantilever layer covering the organic semiconductor layer, the insulating cantilever layer disposed on or under the same layer as the organic semiconductor layer and in contact with a portion exposed outward of an end of the organic semiconductor layer; And 상기 캔틸레버층과 접하며, 상기 게이트 전극에 대응하는 보조 전극;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.And an auxiliary electrode in contact with the cantilever layer, the auxiliary electrode corresponding to the gate electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 보조 전극은 상기 캔틸레버층의 상면에 배치되는 것을 특징으로 하는 유기 박막 트랜지스터.And the auxiliary electrode is disposed on an upper surface of the cantilever layer. 제 7항에 있어서,The method of claim 7, wherein 상기 보조 전극은 상기 캔틸레버층의 하면에 배치되는 것을 특징으로 하는 유기 박막 트랜지스터.And the auxiliary electrode is disposed on a lower surface of the cantilever layer. 제 7항에 있어서,The method of claim 7, wherein 상기 캔틸레버층의 상면에는 홈이 형성되고, 상기 보조 전극은 상기 캔틸레버층의 홈에 배치되는 것을 특징으로 하는 유기 박막 트랜지스터.Grooves are formed in the upper surface of the cantilever layer, and the auxiliary electrode is disposed in the groove of the cantilever layer. 제 7항에 있어서,The method of claim 7, wherein 상기 캔틸레버층의 하면에는 홈이 형성되고, 상기 보조 전극은 상기 캔틸레버층의 홈에 배치되는 것을 특징으로 하는 유기 박막 트랜지스터.Grooves are formed in the lower surface of the cantilever layer, and the auxiliary electrode is disposed in the groove of the cantilever layer. 제 7항에 있어서,The method of claim 7, wherein 상기 캔틸레버층에는 제 1 개구부가 형성되고, 상기 보조 전극은 상기 캔틸레버층의 제 1 개구부 내에 배치되는 것을 특징으로 하는 유기 박막 트랜지스터.A first opening is formed in the cantilever layer, and the auxiliary electrode is disposed in the first opening of the cantilever layer. 제 7항에 있어서,The method of claim 7, wherein 상기 보조 전극에는 바이어스 전압이 인가되는 것을 특징으로 하는 유기 박막 트랜지스터.And a bias voltage is applied to the auxiliary electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 보조 전극에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것을 특징으로 하는 유기 박막 트랜지스터.And the voltage having a polarity opposite to that applied to the gate electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 유기 반도체층에 채널이 형성되었을 시 상기 보조 전극에는 게이트 전극에 인가되는 전압과 반대 극성의 전압이 인가되는 것을 특징으로 하는 유기 박막 트랜지스터.And when a channel is formed in the organic semiconductor layer, a voltage having a polarity opposite to that applied to the gate electrode is applied to the auxiliary electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 유기 반도체층은 p형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 보조 전극의 전위는 상기 게이트 전극의 전위보다 낮은 것을 특징으로 하는 유기 박막 트랜지스터.The organic semiconductor layer is a p-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the auxiliary electrode is lower than that of the gate electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 유기 반도체층은 n형 유기 반도체층이고, 상기 유기 반도체층에 채널이 비형성되었을 시 상기 보조 전극의 전위는 상기 게이트 전극의 전위보다 높은 것을 특징으로 하는 유기 박막 트랜지스터.The organic semiconductor layer is an n-type organic semiconductor layer, and when the channel is not formed in the organic semiconductor layer, the potential of the auxiliary electrode is higher than that of the gate electrode. 제 1항 내지 제 17항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 17, 상기 캔틸레버층은 상기 게이트 절연막, 상기 소스 전극 또는 상기 드레인 전극의 상기 유기 반도체층의 단부 외측으로 노출된 부분에 접하는 것을 특징으로 하는 유기 박막 트랜지스터. And the cantilever layer is in contact with a portion of the gate insulating layer, the source electrode, or the drain electrode exposed outside the end portion of the organic semiconductor layer. 제 1항 내지 제 17항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 17, 상기 캔틸레버층에는 상기 유기 반도체층의 일부가 노출되도록 적어도 하나의 제 2 개구부가 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.At least one second opening is formed in the cantilever layer to expose a portion of the organic semiconductor layer. 제 19항에 있어서,The method of claim 19, 상기 캔틸레버층에 구비된 제 2 개구부는 상기 소스 전극과 상기 드레인 전극 사이의 영역 이외의 영역에 대응되도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.And a second opening provided in the cantilever layer so as to correspond to a region other than a region between the source electrode and the drain electrode. 제 1항 내지 제 17항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 17, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출되어 상기 캔틸레버층과 접하는 부분은 폐곡선을 이루는 것을 특징으로 하는 유기 박막 트랜지스터.And a portion disposed on or under the same layer as the organic semiconductor layer and exposed outside the end portion of the organic semiconductor layer to contact the cantilever layer to form a closed curve. 제 21항에 있어서,The method of claim 21, 상기 유기 반도체층의 상기 소스 전극과 상기 드레인 전극 사이의 영역은, 상기 유기 반도체층과 동일 층상에 또는 그 하부에 배치되고 상기 유기 반도체층의 단부 외측으로 노출되어 상기 캔틸레버층과 접하는 부분이 이루는 폐곡선 내에 위치하는 것을 특징으로 하는 유기 박막 트랜지스터.The region between the source electrode and the drain electrode of the organic semiconductor layer is disposed on or below the same layer as the organic semiconductor layer and is exposed to the outside of the end portion of the organic semiconductor layer to form a closed curve formed in contact with the cantilever layer. An organic thin film transistor, characterized in that located within. 제 1항 내지 제 17항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 17, 상기 게이트 절연막은 상기 게이트 전극을 덮는 것을 특징으로 하는 유기 박막 트랜지스터.And the gate insulating film covers the gate electrode. 제 1항 내지 제 17항 중 어느 한 항의 유기 박막 트랜지스터를 구비하는 것을 특징으로 하는 평판 디스플레이 장치.A flat panel display device comprising the organic thin film transistor according to any one of claims 1 to 17.
KR1020050023841A 2005-03-19 2005-03-22 Organic thin film transistor and flat panel display apparatus comprising the same KR100647686B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050023841A KR100647686B1 (en) 2005-03-22 2005-03-22 Organic thin film transistor and flat panel display apparatus comprising the same
JP2006056768A JP4602920B2 (en) 2005-03-19 2006-03-02 ORGANIC THIN FILM TRANSISTOR, FLAT DISPLAY DEVICE PROVIDED WITH SAME, AND METHOD FOR MANUFACTURING ORGANIC THIN FILM TRANSISTOR
US11/378,011 US7714321B2 (en) 2005-03-19 2006-03-17 Organic thin film transistor, flat display device including the same, and method of manufacturing the organic thin film transistor
DE602006004906T DE602006004906D1 (en) 2005-03-19 2006-03-17 Organic thin film transistor, flat panel display device and method of making the organic thin film transistor
EP06111307A EP1703573B1 (en) 2005-03-19 2006-03-17 Organic thin film transistor, flat display device including the same, and method of manufacturing the organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023841A KR100647686B1 (en) 2005-03-22 2005-03-22 Organic thin film transistor and flat panel display apparatus comprising the same

Publications (2)

Publication Number Publication Date
KR20060102085A KR20060102085A (en) 2006-09-27
KR100647686B1 true KR100647686B1 (en) 2006-11-23

Family

ID=37633011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023841A KR100647686B1 (en) 2005-03-19 2005-03-22 Organic thin film transistor and flat panel display apparatus comprising the same

Country Status (1)

Country Link
KR (1) KR100647686B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435377B1 (en) * 2009-06-30 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device

Also Published As

Publication number Publication date
KR20060102085A (en) 2006-09-27

Similar Documents

Publication Publication Date Title
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
JP4224038B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND FLAT DISPLAY DEVICE PROVIDED WITH THIN FILM TRANSISTOR
JP4384623B2 (en) ORGANIC THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND FLAT DISPLAY DEVICE HAVING THE SAME
KR100647683B1 (en) Organic thin film transistor and flat display apparatus comprising the same
JP4504877B2 (en) Thin film transistor, flat panel display including the same, method for manufacturing the thin film transistor, and method for manufacturing the flat panel display
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
KR100626036B1 (en) Organic electroluminescence device and method of manufacturing the organic electroluminescence device
EP1715531A1 (en) Thin film transistor (TFT) and flat panel display including the TFT
KR100647704B1 (en) Organic thin film transistor, flat panel display apparatus comprising the organic thin film transistor, method of manufacturing the organic thin film transistor, method of manufacturing the flat panel display apparatus
US8710502B2 (en) Thin film transistor and flat panel display device including the same
JP4602920B2 (en) ORGANIC THIN FILM TRANSISTOR, FLAT DISPLAY DEVICE PROVIDED WITH SAME, AND METHOD FOR MANUFACTURING ORGANIC THIN FILM TRANSISTOR
KR100787438B1 (en) Organic thin film transistor, method of manufacuring the same, and organic light emitting display apparatus comprising the same
KR100719546B1 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
KR100647686B1 (en) Organic thin film transistor and flat panel display apparatus comprising the same
KR100696489B1 (en) A thin film transistor, a method for manufacturing the same, and a flat panel display device having the same
KR100683800B1 (en) Organic light emitting display apparatus
KR100592270B1 (en) Thin film transistor and flat panel display device having same
KR20050077832A (en) Tft and flat panel display therewith
KR101137382B1 (en) Flat panel display apparatus
KR100813852B1 (en) A method for manufacturing organic electro-luminescent display device
KR100670378B1 (en) Organic light emitting display apparatus
KR101117713B1 (en) Organic TFT, method for fabricating the same and flat panel display with OTFT

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13