KR100647596B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100647596B1
KR100647596B1 KR1020040020287A KR20040020287A KR100647596B1 KR 100647596 B1 KR100647596 B1 KR 100647596B1 KR 1020040020287 A KR1020040020287 A KR 1020040020287A KR 20040020287 A KR20040020287 A KR 20040020287A KR 100647596 B1 KR100647596 B1 KR 100647596B1
Authority
KR
South Korea
Prior art keywords
discharge electrode
substrate
electrode
partition wall
light emitting
Prior art date
Application number
KR1020040020287A
Other languages
Korean (ko)
Other versions
KR20050095105A (en
Inventor
유헌석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040020287A priority Critical patent/KR100647596B1/en
Publication of KR20050095105A publication Critical patent/KR20050095105A/en
Application granted granted Critical
Publication of KR100647596B1 publication Critical patent/KR100647596B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널을 개시한다. 본 발명에 따르면, 투명한 제1기판과; 제1기판과 대향되게 배치된 제2기판과; 제1기판과 제2기판 사이에 배치되어 발광셀들을 구획하는 것으로, 유전체로 형성된 상측 격벽과; 발광셀을 둘러싸며, 상측 격벽 내에 상하로 이격되게 배치된 상측 방전전극 및 하측 방전전극과; 상측 격벽과 제2기판 사이에 배치된 하측 격벽과; 발광셀들에 배치되며, 상측 방전전극 및 하측 방전전극과 교차하도록 형성된 어드레스 전극과; 하측 격벽에 의해 한정되는 공간 내에 배치되며, 상기 하측 격벽의 측면과 상기 제2 기판의 상면에 걸쳐 형성되며, 어드레스 전극을 매립하는 형광체층; 및 발광셀 내에 채워진 방전 가스를 구비한다. The present invention discloses a plasma display panel. According to the invention, the transparent first substrate; A second substrate disposed to face the first substrate; An upper partition wall disposed between the first substrate and the second substrate to partition the light emitting cells and formed of a dielectric; An upper discharge electrode and a lower discharge electrode surrounding the light emitting cell and spaced apart from each other vertically in the upper partition wall; A lower partition wall disposed between the upper partition wall and the second substrate; An address electrode disposed in the light emitting cells and formed to intersect the upper discharge electrode and the lower discharge electrode; A phosphor layer disposed in a space defined by a lower partition wall, formed over a side surface of the lower partition wall and an upper surface of the second substrate, and filling an address electrode; And a discharge gas filled in the light emitting cell.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 종래의 일 예에 따른 플라즈마 디스플레이 패널에 대한 부분 분리 사시도. 1 is a partially separated perspective view of a plasma display panel according to a conventional example.

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 부분 분리 사시도. 2 is a partially separated perspective view of a plasma display panel according to an embodiment of the present invention;

도 3은 도 2의 Ⅲ-Ⅲ을 따라 절취한 단면도. 3 is a cross-sectional view taken along line III-III of FIG. 2;

도 4는 도 3의 Ⅳ-Ⅳ을 따라 절취한 단면도. 4 is a cross-sectional view taken along line IV-IV of FIG. 3.

〈도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>

111..제1기판 112..상측 격벽111. First substrate 112. Upper partition

113..상측 방전전극 114..하측 방전전극113. Top discharge electrode 114. Bottom discharge electrode

115..발광셀 116..MgO 막115..Light emitting cell 116..MgO membrane

121..제2기판 122..어드레스 전극121. Second substrate 122. Address electrode

123..형광체층 124..하측 격벽123 phosphor layer 124 lower partition

본 발명은 가스 방전을 이용하여 화상을 구현하는 플라즈마 디스플레이 패널 에 관한 것이다. The present invention relates to a plasma display panel that implements an image using gas discharge.

플라즈마 디스플레이 패널을 채용한 장치는 대화면을 가지면서도, 고화질, 초박형, 경량화 및, 광시야각(廣視野角)의 우수한 특성을 갖고 있으며, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하여 차세대 평판 디스플레이 장치로서 각광을 받고 있다. The device employing the plasma display panel has a large screen, high quality, ultra-thin, light weight, and excellent characteristics of wide viewing angle, and is simpler to manufacture than other flat panel display devices and is easy to be enlarged. It has been in the spotlight as a flat panel display device.

이러한 플라즈마 디스플레이 패널은 인가되는 방전 전압에 따라 직류(DC)형, 교류(AC)형 및, 혼합형(Hybrid)형으로 분류되고, 방전 구조에 따라 대향 방전형 및 면방전형으로 분류될 수 있는데, 최근에는 교류형 3전극 면방전 구조를 갖는 교류형 플라즈마 디스플레이 패널이 일반적으로 채용되고 있는 추세이다. The plasma display panel is classified into a direct current (DC) type, an alternating current (AC) type, and a hybrid type according to an applied discharge voltage, and may be classified into a counter discharge type and a surface discharge type according to a discharge structure. In general, an AC plasma display panel having an AC three-electrode surface discharge structure is generally employed.

도 1에는 통상적인 교류형 3전극 면방전 플라즈마 디스플레이 패널이 도시되어 있다. 1 shows a conventional AC three-electrode surface discharge plasma display panel.

도시된 플라즈마 디스플레이 패널(10)에는, 제1기판(11)과 이와 대향되는 제2기판(21)이 구비되어 있다. The illustrated plasma display panel 10 includes a first substrate 11 and a second substrate 21 facing the first substrate 11.

상기 제1기판(11)의 하면에는 공통 전극(12)들과 상기 공통 전극(12)과 방전 갭을 이루는 주사 전극(13)들이 형성되어 있으며, 상기 공통 전극(12)들 및 주사 전극(13)들은 제1유전체층(14)에 의해 매립되어 있다. 상기 제1유전체층(14)의 하면에는 보호층(15)이 형성되어 있다. Common electrodes 12 and scan electrodes 13 forming a discharge gap with the common electrode 12 are formed on a lower surface of the first substrate 11. The common electrodes 12 and the scan electrodes 13 are formed. Are embedded by the first dielectric layer 14. A protective layer 15 is formed on the lower surface of the first dielectric layer 14.

그리고, 상기 제2기판(21)의 상면에는 어드레스 전극(22)들이 상기 공통 전극(12)들 및 주사 전극(13)들과 교차하게 형성되어 있으며, 상기 어드레스 전극(22)들은 제2유전체층(23)에 의해 매립되어 있다. 상기 제2유전체층(23)의 상 면에는 격벽(24)들이 소정 간격으로 이격되게 형성됨으로써 방전 공간(25)들이 구획되어 있다. 상기 방전 공간(25)들에는 형광체층(26)이 각각 형성되어 있으며, 상기 방전 공간(25)들에는 방전 가스가 채워져 있다. In addition, address electrodes 22 are formed on the upper surface of the second substrate 21 to cross the common electrodes 12 and the scan electrodes 13, and the address electrodes 22 are formed on the second dielectric layer ( It is buried by 23). Discharge spaces 25 are partitioned by partition walls 24 formed on the upper surface of the second dielectric layer 23 at predetermined intervals. Phosphor layers 26 are formed in the discharge spaces 25, respectively, and discharge gases are filled in the discharge spaces 25.

상기와 같이 구성된 플라즈마 디스플레이 패널(10)에 있어서, 방전 공간(25)에는 방전에 의해 발생된 플라즈마로부터 자외선이 나오게 된다. 이러한 자외선은 형광체층(26)을 여기시키게 되며, 이렇게 여기된 형광체층(26)으로부터는 가시광선이 발산됨으로써, 화상이 표시되어진다. In the plasma display panel 10 configured as described above, ultraviolet rays are emitted from the plasma generated by the discharge in the discharge space 25. Such ultraviolet rays excite the phosphor layer 26, and visible light is emitted from the phosphor layer 26 thus excited, thereby displaying an image.

그런데, 상기 제1기판(11)의 하측에 전극들(12)(13)과, 제1유전체층(14) 및 보호층(15)이 순차적으로 형성된 구조로 인해, 형광체층(26)으로부터 발산된 가시광선이 대략 40% 정도 흡수됨으로써 발광 효율을 높이는데 한계가 있었다. 게다가, 오랜 시간동안 동일한 화상을 표시하고 있는 경우에는, 방전 가스의 하전 입자가 전계에 의하여 형광체층(26)에 이온 스퍼터링(ion sputtering)됨으로써 영구 잔상을 야기하여 수명이 단축되는 문제점이 있었다. However, due to the structure in which the electrodes 12 and 13, the first dielectric layer 14, and the protective layer 15 are sequentially formed below the first substrate 11, the light emitted from the phosphor layer 26 is emitted. As visible light is absorbed by approximately 40%, there is a limit to increasing the luminous efficiency. In addition, when the same image is displayed for a long time, there is a problem that the charged particles of the discharge gas are ion sputtered on the phosphor layer 26 by an electric field, causing permanent afterimages and shortening the lifespan.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 저전압(低電壓) 어드레스 방전을 가능하게 하고, 무효 소비 전력을 절감할 수 있으며, 개구율과 휘도 및 발광 효율을 향상시킬 수 있으며, 영구 잔상의 발생을 방지할 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and enables low voltage address discharge, can reduce reactive power consumption, can improve aperture ratio, brightness and luminous efficiency, and prevent permanent image retention. It is an object of the present invention to provide a plasma display panel that can be prevented.

상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention for achieving the above object,

투명한 제1기판과;A transparent first substrate;

상기 제1기판과 대향되게 배치된 제2기판과;A second substrate disposed to face the first substrate;

상기 제1기판과 제2기판 사이에 배치되어 발광셀들을 구획하는 것으로, 유전체로 형성된 상측 격벽과; An upper partition wall disposed between the first substrate and the second substrate to partition the light emitting cells, the upper partition formed from a dielectric;

상기 발광셀을 둘러싸며, 상기 상측 격벽 내에 상하로 이격되게 배치된 상측 방전전극 및 하측 방전전극과; An upper discharge electrode and a lower discharge electrode surrounding the light emitting cell and spaced apart vertically in the upper partition wall;

상기 상측 격벽과 제2기판 사이에 배치된 하측 격벽과;A lower partition wall disposed between the upper partition wall and the second substrate;

상기 발광셀들에 배치되며, 상기 상측 방전전극 및 하측 방전전극과 교차하도록 형성된 어드레스 전극과; An address electrode disposed in the light emitting cells and formed to intersect the upper discharge electrode and the lower discharge electrode;

상기 하측 격벽에 의해 한정되는 공간 내에 배치되며, 상기 하측 격벽의 측면과 상기 제2 기판의 상면에 걸쳐 형성되며, 상기 어드레스 전극을 매립하는 형광체층; 및A phosphor layer disposed in a space defined by the lower partition wall, formed over a side surface of the lower partition wall and an upper surface of the second substrate, and filling the address electrode; And

상기 발광셀 내에 채워진 방전 가스를 구비한다. And a discharge gas filled in the light emitting cell.

삭제delete

상기 형광체층은 상기 어드레스 전극의 상면으로부터 소정 높이로 적층되게 형성된 것이 바람직하다. The phosphor layer is preferably formed to be stacked at a predetermined height from an upper surface of the address electrode.

상기 상측 격벽의 측면은 MgO 막에 의하여 덮여진 것이 바람직하다. The side surface of the upper partition wall is preferably covered with MgO film.

이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 4에는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 이 도시되어 있다. 2 to 4 illustrate a plasma display panel according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(100)에는, 제1기판(111)과, 상기 제1기판(111)과 대향되도록 배치된 제2기판(121)이 구비되어 있다. Referring to FIG. 2, the plasma display panel 100 according to the present exemplary embodiment includes a first substrate 111 and a second substrate 121 disposed to face the first substrate 111.

상기 제1기판(111) 및 제2기판(121)은 유리와 같은 재료로 형성되어 있으며, 특히, 상기 제1기판(111)은 우수한 광투과성을 가지고 있다. 그리고, 상기 제1기판(111)과 제2기판(121) 사이에는 상측 격벽(112)과 하측 격벽(124)이 소정 패턴으로 형성되어 있다. The first substrate 111 and the second substrate 121 are formed of a material such as glass, and in particular, the first substrate 111 has excellent light transmittance. In addition, an upper partition 112 and a lower partition 124 are formed between the first substrate 111 and the second substrate 121 in a predetermined pattern.

도시된 바에 따르면, 상기 상측 격벽(112) 및 하측 격벽(124)은, 매트릭스 형태의 폐쇄형 격벽으로 각각 형성되어 있다. 그리고, 상기 상측 격벽(112)의 하면은 상기 하측 격벽(124)의 상면에 대응되어 상기 상측 격벽(112)에 의해 한정된 공간과 상기 하측 격벽(124)에 의해 한정된 공간이 각각 대응되어진다. As shown, the upper partition 112 and the lower partition 124 is formed of a closed partition of the matrix form, respectively. In addition, a lower surface of the upper partition wall 112 corresponds to an upper surface of the lower partition wall 124 so that a space defined by the upper partition wall 112 and a space defined by the lower partition wall 124 correspond to each other.

그러나, 이에 한정되지 않고, 상기 상측 격벽 및 하측 격벽은 와플, 델타 등과 같은 형태의 폐쇄형 격벽으로 형성될 수 있으며, 스트라이프 형태와 같은 개방형 격벽으로 형성될 수도 있다. 그리고, 폐쇄형 격벽은 본 실시예에서와 같이 횡단면이 사각형으로 되거나, 삼각형, 오각형 등과 같은 다각형, 원형, 타원형 등과 같이 여러 형상으로 형성될 수 있다. 또한, 상기 상측 격벽은 매트릭스 형태로 형성되는 한편, 하측 격벽은 스트라이프 형태로 형성되는 것과 같이 다양한 조합으로 이루어질 수 있다. However, the present disclosure is not limited thereto, and the upper and lower partitions may be formed as a closed partition such as a waffle or a delta, and may be formed as an open partition such as a stripe. In addition, the closed partition wall may be formed in various shapes such as a polygonal cross section, a circle, an ellipse, or the like, such as a quadrangle, a triangle, a pentagon, or the like as in the present embodiment. In addition, the upper partition wall may be formed in a matrix shape, while the lower partition wall may be formed in various combinations, such as a stripe shape.

상기 상측 격벽(112) 및 하측 격벽(124)은 칼라 구현을 위해 단위 픽셀을 구 성하는 적색발광 서브픽셀, 녹색발광 서브픽셀 및, 청색발광 서브픽셀 중에서, 하나의 서브픽셀에 해당하는 발광셀(115)로 각각 구획하며, 구획된 발광셀(115)들 사이에 크로스 토크(cross talk) 등에 의한 오방전이 일어나는 것을 방지한다. 상기 상측 격벽(112) 및 하측 격벽(124)은 별개로 형성되거나, 일체로 형성될 수 있다. The upper partition 112 and the lower partition 124 may include a light emitting cell corresponding to one subpixel among a red light emitting pixel, a green light emitting subpixel, and a blue light emitting subpixel constituting a unit pixel for color implementation. Each compartment is divided into 115 and prevents an erroneous discharge caused by cross talk or the like between the partitioned light emitting cells 115. The upper partition 112 and the lower partition 124 may be formed separately or integrally formed.

상기 상측 격벽(112) 및 하측 격벽(124)에 의해 구획된 발광셀(115)들 내에는 방전 가스가 채워지는데, 이러한 방전 가스로는 Ne, Xe 등을 포함하는 혼합 가스가 이용될 수 있다. Discharge gas is filled in the light emitting cells 115 partitioned by the upper partition 112 and the lower partition 124, and a mixed gas including Ne, Xe, or the like may be used as the discharge gas.

그리고, 상기 발광셀(115)들에는 어드레스 전극(122)들이 각각 대응되게 배치되어 있는데, 상기 어드레스 전극(122)은 방전이 개시될 발광셀(115)을 선택할 수 있게 한다. 상기 어드레스 전극(122)들은 제2기판(121)의 상면에 스트라이프 형태로 형성된 것으로 도시되어 있다. 그러나, 이에 한정되지 않고 발광셀들에 각각 대응될 수 있으면 어떠한 형태로도 가능하다. In addition, address electrodes 122 are disposed to correspond to the light emitting cells 115. The address electrodes 122 allow the light emitting cells 115 to be discharged to be selected. The address electrodes 122 are illustrated as being formed in a stripe shape on the top surface of the second substrate 121. However, the present invention is not limited thereto and may be formed in any form as long as the light emitting cells can correspond to each other.

한편, 상기 상측 격벽(112)은 유전체로 형성되어 있으며, 상기 상측 격벽(112)내에는, 발광셀(115)들에서 방전을 일으키는 상측 방전전극(113) 및 하측 방전전극(114)이 상하로 배치되게 형성되어 있다. 여기서, 상기 상측 방전전극(113)은 제1기판(111)측에 가까운 상측에 배치되어 있는 것이며, 상기 하측 방전전극(114)은 상기 상측 방전전극(113)보다 하측에 배치되어 있는 것이다. 상기 상측 방전전극(113) 및 하측 방전전극(114)은 알루미늄, 구리 등과 같은 도전성 금속으로 각각 형성될 수 있다. 이에 따라, ITO로 형성된 전극보다 상대적으로 저항이 낮으므로 ITO 전극을 이용하는 종래의 패널에 비하여 방전 응답속도가 빨라 질 수 있다. Meanwhile, the upper partition wall 112 is formed of a dielectric material, and the upper discharge wall 113 and the lower discharge electrode 114 causing discharge in the light emitting cells 115 are vertically disposed in the upper partition wall 112. It is formed to be arranged. The upper discharge electrode 113 is disposed above the first substrate 111 side, and the lower discharge electrode 114 is disposed below the upper discharge electrode 113. The upper discharge electrode 113 and the lower discharge electrode 114 may be formed of a conductive metal such as aluminum or copper, respectively. Accordingly, since the resistance is lower than that of the electrode formed of ITO, the discharge response speed may be faster than that of the conventional panel using the ITO electrode.

상기 상측 방전전극(113)들은 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)들을 따라 각각 연장 형성되어 있다. 여기서, 하나의 상측 방전전극(113)은 도 4에 도시된 바와 같이, 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)마다 4측면을 둘러싸도록, 상기 상측 격벽(112)내에 사다리 형상으로 형성되어 있다. 상기와 같이 각각 사다리 형상으로 형성된 상측 방전전극(113)들은 어드레스 전극(122)의 형성 방향을 따라 소정 간격으로 이격되게 각각 배치되어 있다. 도시된 바에 따르면, 상기 상측 방전전극(113)들에 있어 상호 이격되는 측부들은 이격된 상태로, 어드레스 전극(122)의 형성 방향과 직교하는 방향을 따라 형성된 상측 격벽(112)내에 공히 배치되어 있다. 그러나, 이에 한정되지 않고, 상기 상측 격벽이 2중 격벽으로 형성되어, 격벽마다 측부가 하나씩 배치되어 이격되는 구조로 이루어질 수도 있다. The upper discharge electrodes 113 extend along the light emitting cells 115 arranged in a direction orthogonal to the direction in which the address electrodes 122 are formed. As shown in FIG. 4, one upper discharge electrode 113 surrounds four side surfaces of each of the light emitting cells 115 arranged in a direction orthogonal to the direction in which the address electrode 122 is formed. 112 is formed in a ladder shape. As described above, the upper discharge electrodes 113 respectively formed in a ladder shape are disposed to be spaced apart at predetermined intervals along the formation direction of the address electrode 122. As shown, the side portions spaced apart from each other in the upper discharge electrodes 113 are disposed in the upper partition 112 formed along the direction orthogonal to the formation direction of the address electrode 122 in a spaced apart state. . However, the present invention is not limited thereto, and the upper partition wall may be formed as a double partition wall, and the side partitions may be disposed so as to be spaced apart from each other.

상기 상측 방전전극(113)들과 수직한 하측 방향으로 소정 간격으로 이격된 하측 방전전극(114)들은 전술한 상측 방전전극(113)과 대칭을 이루도록 동일한 형상으로 나란하게 형성될 수 있다. 따라서, 상기 하측 방전전극(114)들은 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)들을 따라 각각 연장 형성되어 있으며, 하나의 하측 방전전극(114)은 어드레스 전극(122)의 형성 방향과 직교하는 방향으로 배열된 발광셀(115)마다 4측면을 둘러싸도록, 상기 상측 격벽(112)내에 사다리 형상으로 형성되어 있다. 그리고, 상기 하측 방전전극(114)들은 어드레스 전극(122)의 형성 방향을 따라 소정 간격으로 이격되게 각각 배치되 어 있으며, 상기 하측 방전전극(114)들에 있어 이격되는 측부들은 이격된 상태로 어드레스 전극(122)의 형성 방향과 직교하는 방향을 따라 형성된 상측 격벽(112)내에 공히 배치되어 있다. The lower discharge electrodes 114 spaced at predetermined intervals in a lower direction perpendicular to the upper discharge electrodes 113 may be formed in the same shape so as to be symmetrical with the upper discharge electrode 113 described above. Accordingly, the lower discharge electrodes 114 extend along the light emitting cells 115 arranged in a direction orthogonal to the direction in which the address electrodes 122 are formed, and one lower discharge electrode 114 is formed of an address electrode ( Each of the light emitting cells 115 arranged in a direction orthogonal to the formation direction of 122 is formed in a ladder shape in the upper partition 112 so as to surround four side surfaces. The lower discharge electrodes 114 are disposed to be spaced apart at predetermined intervals along the formation direction of the address electrode 122, and the side parts spaced apart from the lower discharge electrodes 114 are spaced apart from each other. It is arrange | positioned in the upper partition 112 formed along the direction orthogonal to the formation direction of the electrode 122.

상기 상측 방전전극(113)과 하측 방전전극(114)은 상하로 대칭을 이루도록 형성된 것으로 도시되어 있으나, 이에 한정되지 않고 비대칭으로 형성될 수도 있다. 또한, 상기 상측 방전전극(113) 및 하측 방전전극(114)은 발광셀(115)마다 4측면 모두를 둘러싸도록, 즉 발광셀(115)의 둘레를 완전히 감싸도록 사다리 형상과 같은 폐쇄형으로 형성되어 있으나, 이에 반드시 한정되지는 않는다. The upper discharge electrode 113 and the lower discharge electrode 114 are illustrated to be symmetrical up and down, but are not limited thereto and may be formed asymmetrically. In addition, the upper discharge electrode 113 and the lower discharge electrode 114 is formed in a closed shape such as a ladder shape so as to surround all four sides of each of the light emitting cells 115, that is, completely surround the circumference of the light emitting cell 115. However, the present invention is not limited thereto.

상기와 같이 상측 격벽(112)내에 수직한 방향으로 소정 간격으로 이격되며 나란하게 형성된 상측 방전전극(113) 및 하측 방전전극(114)중에서 하나는 공통 전극에, 다른 하나는 주사 전극에 해당되어, 상기 상측 방전전극(113)과 하측 방전전극(114) 사이에 교번하여 인가되는 유지방전 전압에 의하여 하전 입자가 상하 방향으로 이동하여 유지 방전을 일으키게 된다. As described above, one of the upper discharge electrode 113 and the lower discharge electrode 114 which are spaced at a predetermined interval in a vertical direction in the upper partition 112 and formed in parallel to each other corresponds to a common electrode, and the other corresponds to a scan electrode. The charged particles move in the vertical direction by the sustain discharge voltage applied alternately between the upper discharge electrode 113 and the lower discharge electrode 114 to generate sustain discharge.

여기서, 상기 상측 방전전극(113)은 공통 전극으로, 하측 방전전극(114)은 주사 전극으로 각각 작용하거나, 이와 반대로 상기 상측 방전전극(113)이 주사 전극으로, 하측 방전전극(114)이 공통 전극으로 각각 작용할 수 있다. 다만, 상기 하측 방전전극(114)이 주사 전극으로 작용하는 경우가 상기 하측 방전전극(114)과 어드레스 전극(122) 사이에 인가되는 어드레스 전압을 낮추어 이들 사이의 어드레스 방전이 보다 원활하게 수행될 수 있으므로 보다 바람직하다할 것이다. Here, the upper discharge electrode 113 serves as a common electrode, and the lower discharge electrode 114 serves as a scan electrode, or the upper discharge electrode 113 serves as a scan electrode and the lower discharge electrode 114 is common. Can act as an electrode respectively. However, when the lower discharge electrode 114 acts as a scan electrode, an address voltage applied between the lower discharge electrode 114 and the address electrode 122 may be lowered to more smoothly perform address discharge therebetween. It would be more preferable.

상기와 같이 어드레스 방전을 일으키는 어드레스 전극(122)은, 상기 어드레 스 방전이 종료된 이후에는, 상측 방전전극(113)측과 하측 방전전극(114)측에 각각 전하들을 축적시킴으로써, 상측 방전전극(113)과 하측 방전전극(114) 사이에서 유지방전이 더 용이하게 될 수 있게 한다. 이에 따라, 유지방전이 개시되는 전압이 낮아질 수 있다. As described above, the address electrode 122 causing the address discharge accumulates charges on the upper discharge electrode 113 side and the lower discharge electrode 114 side after the address discharge is completed, so that the upper discharge electrode ( The sustain discharge between the 113 and the lower discharge electrode 114 can be made easier. Accordingly, the voltage at which the sustain discharge is started can be lowered.

한편, 상기 상측 방전전극(113)들 및 하측 방전전극(114)들을 매립하는 상측 격벽(112)은 유전체로 형성되어 있으므로, 상측 방전전극(113)과 하측 방전전극(114) 사이에 직접 통전되는 것이 방지되고, 방전시 하전 입자가 상측 방전전극(113) 및 하측 방전전극(114)에 직접 충돌하여 이들을 손상되는 것이 방지되며, 하전 입자를 유도하여 벽전하를 축적하기가 용이해질 수 있다. 상기 상측 격벽(112)을 형성하는 유전체로는 PbO, B2O3, SiO2 등이 이용될 수 있다. Meanwhile, since the upper partition 112 filling the upper discharge electrodes 113 and the lower discharge electrodes 114 is formed of a dielectric material, the upper discharge electrode 113 and the lower discharge electrode 114 are directly energized between the upper discharge electrode 113 and the lower discharge electrode 114. It can be prevented, and the charged particles are prevented from directly colliding with the upper discharge electrode 113 and the lower discharge electrode 114 when being discharged to damage them, and the charged particles can be easily induced to accumulate wall charges. PbO, B 2 O 3 , SiO 2, or the like may be used as the dielectric for forming the upper partition 112.

그리고, 상기 상측 격벽(112)의 측면에는 MgO 막(116)이 형성되어 있는데, 상기 MgO 막(116)은 하전 입자가 상측 격벽(112)에 충돌하여 상측 격벽(112)이 손상되는 것을 방지하며, 방전시에 2차 전자가 많이 방출될 수 있도록 한다. 그러나, 상기 MgO 막은 필수 구성요소는 아니므로 생략될 수도 있다. In addition, an MgO film 116 is formed on a side surface of the upper partition wall 112. The MgO film 116 prevents charged particles from colliding with the upper partition wall 112 and damaging the upper partition wall 112. In this case, a large amount of secondary electrons can be released during discharge. However, the MgO film is not an essential component and may be omitted.

상기한 바와 같이 발광셀(115)마다 상측에는 4측면을 각각 둘러싸며 소정의 방전 갭으로 이격된 상측 방전전극(113)과 하측 방전전극(114)이 배치되며, 상기 발광셀(115)의 하측에는 어드레스 전극(122)이 배치되어진다. 이에 따라, 방전이 일어나는 방전 면적이 발광셀(115)의 둘레 방향으로 확대될 수 있어, 발광 효율이 향상될 수 있다. As described above, an upper discharge electrode 113 and a lower discharge electrode 114 are disposed on the upper side of each of the light emitting cells 115 and spaced apart by a predetermined discharge gap, and the lower side of the light emitting cell 115 is disposed. The address electrode 122 is disposed in the. Accordingly, the discharge area in which the discharge occurs can be expanded in the circumferential direction of the light emitting cell 115, so that the luminous efficiency can be improved.

한편, 상기 방전전극들(113)(114) 및 어드레스 전극(122)이 배치된 발광셀(115)에는, 상기 방전전극들(113)(114)에 의한 유지방전시 발생된 자외선에 의해 여기되어 가시광선이 발산하는 형광체층(123)이 형성되어 있다. Meanwhile, the light emitting cell 115 in which the discharge electrodes 113 and 114 and the address electrode 122 are disposed is excited by ultraviolet rays generated during the sustain discharge by the discharge electrodes 113 and 114. The phosphor layer 123 through which light is emitted is formed.

도 2 및 도 3에 도시된 바에 따르면, 형광체층(123)은 제2기판(121)상에 배치된 하측 격벽(124)에 의해 한정되는 공간 내에 형성되어 있다. 보다 상술하자면, 상기 형광체층(123)은 하측 격벽(124)의 측면과 제2기판(121)의 상면에 걸쳐 형성되어 있다. 여기서, 상기 제2기판(121)의 상면에 대응되게 형성된 형광체층(123)은, 제2기판(121)의 상면에 배치된 어드레스 전극(122)을 완전히 덮도록 형성되어 있으며, 상기 어드레스 전극(122)의 상면으로부터 소정 높이로 형성되어 있다. 2 and 3, the phosphor layer 123 is formed in a space defined by the lower partition wall 124 disposed on the second substrate 121. More specifically, the phosphor layer 123 is formed over the side surface of the lower partition wall 124 and the upper surface of the second substrate 121. The phosphor layer 123 formed to correspond to the upper surface of the second substrate 121 is formed to completely cover the address electrode 122 disposed on the upper surface of the second substrate 121. It is formed at a predetermined height from the upper surface of 122).

상기 형광체층(123)은 방전시 생긴 자외선에 의해 여기되어 적,녹,청색의 가시광선을 각각 발산하는 형광체로 형성된다. 예컨대, 적색발광 서브픽셀에 해당되는 발광셀에 형성된 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체로 형성될 수 있으며, 녹색발광 서브픽셀에 해당되는 발광셀에 형성된 형광체층은 Zn2SiO4:Mn, YBO 3:Tb 등과 같은 형광체로 형성될 수 있으며, 청색발광 서브픽셀에 해당되는 발광셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체로 형성될 수 있다. The phosphor layer 123 is formed of a phosphor which is excited by ultraviolet rays generated during discharge and emits red, green, and blue visible rays, respectively. For example, the phosphor layer formed in the light emitting cell corresponding to the red light emitting subpixel may be formed of a phosphor such as Y (V, P) O 4 : Eu, and the phosphor layer formed in the light emitting cell corresponding to the green light emitting subpixel is Zn. 2 SiO 4 : Mn, YBO 3 : Tb It may be formed of a phosphor, and the phosphor layer formed in the light emitting cell corresponding to the blue light emitting subpixel may be formed of a phosphor such as BAM: Eu.

한편, 상기 형광체층(123)은 다음과 같은 과정으로 형성될 수 있다. 먼저, 어드레스 전극(122)이 소정의 두께와 폭을 가지고 제2기판(121)의 상면으로부터 돌출되어 있으므로, 하측 격벽(124)의 측면과 어드레스 전극(122) 사이의 오목한 영역에 대해, 전술한 바와 같은 형광체로서 제2기판(121)의 상면으로부터 소정 높이 로 도포한 후 소성하여 1차 형광체층을 형성한다. 이와 같이 형성된 1차 형광체층의 높이는 어드레스 전극(122)의 두께와 대략적으로 동일한 것이 바람직할 것이다. 그 다음, 상기 1차 형광체층의 상부로부터 소정 높이로 적층되게 형광체를 도포하여 소성시키게 되면, 제2기판(121)의 상면에 대응되는 하부 형광체층을 형성할 수 있게 된다. 상기 하부 형광체층을 형성한 이후에는, 하측 격벽의 측면으로부터 형광체를 소정 두께로 도포한 후 소성시켜 측부 형광체층을 형성하게 된다. Meanwhile, the phosphor layer 123 may be formed by the following process. First, since the address electrode 122 protrudes from the upper surface of the second substrate 121 with a predetermined thickness and width, the concave region between the side surface of the lower partition wall 124 and the address electrode 122 is described above. As a phosphor as described above, a first phosphor layer is coated on the second substrate 121 at a predetermined height and then fired to form a primary phosphor layer. It is preferable that the height of the primary phosphor layer thus formed is approximately equal to the thickness of the address electrode 122. Then, when the phosphor is coated and fired so as to be laminated at a predetermined height from the upper portion of the primary phosphor layer, the lower phosphor layer corresponding to the upper surface of the second substrate 121 can be formed. After the lower phosphor layer is formed, the phosphor is coated to a predetermined thickness from a side surface of the lower partition wall and then fired to form a side phosphor layer.

상기와 같은 과정들을 거치게 되면, 도시된 바와 같이 하측 격벽(124)의 측면과 제2기판(121)의 상면에 걸쳐 형성되며 어드레스 전극(122)이 매립된 형광체층(123)이 얻어질 수 있게 된다. 이러한 구조는 도 1에 도시된 종래에 따른 패널에서와 같이 어드레스 전극이 유전체층에 의해 매립되며 유전체층의 상면에 형광체층이 형성된 통상적인 구조와는 차이를 보이므로, 이에 따른 효과도 큰 차이를 나타내게 된다. Through the above processes, the phosphor layer 123 formed over the side surface of the lower partition wall 124 and the upper surface of the second substrate 121 and having the address electrode 122 embedded therein can be obtained. do. This structure is different from the conventional structure in which the address electrode is embedded by the dielectric layer and the phosphor layer is formed on the upper surface of the dielectric layer, as in the conventional panel shown in FIG. .

즉, 종래와 같이 어드레스 전극이 유전체층에 의해 매립된 경우보다는, 본 실시예에서와 같이 종래의 유전체층이 생략되며 어드레스 전극(122)이 형광체층(123)에 매립된 경우가, 주사 전극으로 작용하는 하측 방전전극(114)과 어드레스 전극(122) 사이의 거리가 가까워질 수 있다. 이에 따라, 저전압으로도 어드레스 방전이 가능해지며 방전 안정성이 확보될 수 있다. 그리고, 종래의 유전체층의 생략으로, 어드레스 전극(122)과 하측 방전전극(114) 사이의 커패시턴스(capacitance)가 대략 40∼60% 정도 감소되어, 무효 소비 전력이 절감될 수 있게 된다. 이와 더불어, 유전체층을 형성하는 공정이 생략될 수 있으므로, 공정이 단순해질 수도 있다. That is, the conventional dielectric layer is omitted and the address electrode 122 is embedded in the phosphor layer 123 as in the present embodiment, rather than the case where the address electrode is filled with the dielectric layer as in the prior art. The distance between the lower discharge electrode 114 and the address electrode 122 may be closer. Accordingly, address discharge can be performed even at a low voltage, and discharge stability can be secured. In addition, by omitting the conventional dielectric layer, the capacitance between the address electrode 122 and the lower discharge electrode 114 is reduced by about 40 to 60%, thereby reducing the reactive power consumption. In addition, since the process of forming the dielectric layer may be omitted, the process may be simplified.

게다가, 상기 형광체층(123)은 하측 격벽(124)에 의해 한정되는 공간에 형성되어 있으므로, 유지방전이 일어나는 상측 격벽(112)측의 주된 영역과 현격히 이격될 수 있다. 따라서, 하전 입자에 의하여 형광체층(123)이 이온 스퍼터링되는 것이 방지될 수 있어 수명 특성이 향상되며, 동일한 화상을 오랜 시간동안 구현하더라도 영구 잔상이 발생되는 현상이 획기적으로 줄어들 수 있다. In addition, since the phosphor layer 123 is formed in a space defined by the lower partition wall 124, the phosphor layer 123 may be significantly spaced apart from the main region on the upper partition wall 112 side where the sustain discharge occurs. Therefore, the phosphor layer 123 may be prevented from being ion-sputtered by the charged particles, thereby improving lifespan characteristics, and even after the same image is implemented for a long time, the phenomenon of permanent afterimages may be significantly reduced.

상기와 같이 구성된 본 실시예에 따른 플라즈마 디스플레이 패널(100)의 작동을 개략적으로 설명하면 다음과 같다. Referring to the operation of the plasma display panel 100 according to the present embodiment configured as described above is as follows.

먼저, 어드레스 전극(122)과 주사 전극의 작용을 하는 하측 방전전극(114) 사이에 어드레스 전압이 인가됨으로써 어드레스 방전이 일어나고, 상기 어드레스 방전의 결과로 유지방전이 일어날 발광셀(115)이 선택되어진다. 어드레스 방전이 실행된 이후에, 선택된 발광셀(115)에 배치된 상측 방전전극(113)과 하측 방전전극(114) 사이에 교번하여 유지방전 전압이 인가되면, 상측 방전전극(113)과 하측 방전전극(114) 사이에 유지방전이 일어나고, 상기 유지방전에 의하여 여기된 방전 가스로의 에너지 준위가 낮아지면서 자외선이 방출된다. 이러한 자외선은 발광셀(115) 내에 형성된 형광체층(123)을 각각 여기시키게 되며, 여기된 형광체층(123)으로부터 가시광선이 발산되어 화상을 구현하게 된다. First, an address voltage is applied between an address electrode 122 and a lower discharge electrode 114 acting as a scan electrode, so that an address discharge occurs. As a result of the address discharge, a light emitting cell 115 for sustain discharge is selected. Lose. After the address discharge is performed, when the sustain discharge voltage is alternately applied between the upper discharge electrode 113 and the lower discharge electrode 114 disposed in the selected light emitting cell 115, the upper discharge electrode 113 and the lower discharge are applied. A sustain discharge occurs between the electrodes 114 and ultraviolet rays are emitted while the energy level to the discharge gas excited by the sustain discharge is lowered. Such ultraviolet rays excite the phosphor layers 123 formed in the light emitting cells 115, and visible light is emitted from the excited phosphor layers 123 to realize an image.

한편, 상기 상측 방전전극(113)과 하측 방전전극(114) 사이에 일어나는 유지방전은 발광셀(115)의 상측에 집중되어 이루어지며, 상기 발광셀(115)을 한정하는 모든 측면에서 수직 방향으로 일어나게 된다. 그리고, 상기와 같이 발광셀(115)의 모든 측면으로부터 일어나는 유지방전은 점차적으로 발광셀(115)의 중앙측으로 확산되어진다. On the other hand, the sustain discharge that occurs between the upper discharge electrode 113 and the lower discharge electrode 114 is concentrated on the upper side of the light emitting cell 115, in a vertical direction from all sides defining the light emitting cell 115 Get up. As described above, the sustain discharge generated from all sides of the light emitting cell 115 gradually diffuses to the center side of the light emitting cell 115.

따라서, 방전 면적이 도 1에 도시된 종래 패널에 비하여 상대적으로 넓어지게 되며, 유지방전이 일어나는 영역의 부피가 증가되어, 종래에 잘 사용되지 않았던 발광셀 내의 공간 전하도 발광에 기여하게 된다. 이에 따라, 방전시 플라즈마가 형성되는 양이 증가될 수 있어 저전압(低電壓) 구동이 가능하게 된다. 게다가, 높은 혼합비의 Xe 가스를 포함하는 방전 가스가 사용되더라도 저전압 구동이 가능하게 됨으로써 발광 효율이 향상될 수 있다. Therefore, the discharge area becomes relatively wider than that of the conventional panel shown in FIG. 1, and the volume of the area where the sustain discharge occurs is increased, so that the space charge in the light emitting cell, which is not used well in the past, also contributes to light emission. As a result, the amount of plasma formation during discharge can be increased, so that low-voltage driving is possible. In addition, even when a discharge gas containing a high mixing ratio of Xe gas is used, low-voltage driving becomes possible, so that the luminous efficiency can be improved.

그리고, 상기 제1기판(111)에는 종래 패널의 제1기판에 존재하던 전극들, 이들을 덮는 제1유전체층 및, MgO 막이 존재하지 않으므로, 본 실시예에 따르면, 가시광선의 제1기판(111)을 통한 투과율이 종래 패널의 60%보다 높은 90% 정도까지 현저하게 향상될 수 있다. 이에 따라, 종래와 같은 수준의 휘도로 화상을 구현한다고 할 때, 저전압으로 구동될 수 있어 발광 효율이 향상될 수 있다. In addition, since the electrodes existing on the first substrate of the panel, the first dielectric layer covering them, and the MgO film do not exist on the first substrate 111, according to the present embodiment, the first substrate 111 of visible light is disposed. The transmittance through can be significantly improved to about 90%, which is higher than 60% of conventional panels. Accordingly, when the image is implemented at the same level of brightness as in the related art, it can be driven at a low voltage, thereby improving luminous efficiency.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 다음과 같은 효과를 가진다. As described above, the plasma display panel according to the present invention has the following effects.

첫째, 제1기판에 있어서 발광셀에서 발산된 가시광선이 투과되는 영역에는 종래와 같은 전극들과 유전체층이 존재하지 않으므로 개구율이 높아져 투과율이 향상될 수 있다. First, since the electrodes and the dielectric layer do not exist in the region where visible light emitted from the light emitting cell is transmitted in the first substrate, the aperture ratio may be increased and thus transmittance may be improved.

둘째, 발광셀의 모든 측면에 걸쳐 방전이 일어나므로, 방전 면적이 크게 확 대될 수 있어, 저전압 구동이 가능해질 수 있다. 아울러, 높은 혼합비의 Xe 가스를 방전 가스에 포함하여 사용하게 되더라도 저전압 구동이 가능하게 되며 발광 효율이 향상될 수 있다. Second, since discharge occurs over all sides of the light emitting cell, the discharge area can be greatly enlarged, thereby enabling low voltage driving. In addition, even when a high mixing ratio of Xe gas is used in the discharge gas, low voltage driving is possible and light emission efficiency may be improved.

셋째, 방전전극으로 ITO 보다 상대적으로 저항이 낮은 도전성 금속으로 형성함에 따라, ITO로 형성된 전극을 채용하는 종래에 비하여 방전 응답속도가 빠르게 되며, 저전압 구동이 가능해질 수 있다. Third, as the discharge electrode is formed of a conductive metal having a relatively lower resistance than that of ITO, the discharge response speed is faster than that of the conventional electrode employing the ITO electrode, and low-voltage driving can be enabled.

넷째, 유전체층이 생략되고 어드레스 전극이 형광체층에 매립됨에 따라, 공정이 보다 단순해질 수 있고, 저전압으로도 어드레스 방전이 가능해지며 방전 안정성이 확보될 수 있으며, 어드레스 전극과 하측 방전전극 사이의 커패시턴스 감소되어, 무효 소비 전력이 절감될 수 있다. Fourth, as the dielectric layer is omitted and the address electrode is embedded in the phosphor layer, the process can be simplified, the address discharge can be achieved at low voltage, and the discharge stability can be secured, and the capacitance between the address electrode and the lower discharge electrode can be reduced. Thus, the reactive power consumption can be reduced.

다섯째, 발광셀의 하부 영역에 배치된 형광체층은 유지 방전이 일어나는 주된 영역과 현격히 이격됨에 따라, 하전 입자에 의하여 형광체가 이온 스퍼터링되는 것이 방지될 수 있어 충분한 수명이 확보될 수 있다. Fifth, since the phosphor layer disposed in the lower region of the light emitting cell is significantly spaced apart from the main region where sustain discharge is generated, the phosphor can be prevented from ion sputtering by the charged particles, thereby ensuring sufficient lifespan.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (10)

투명한 제1기판과;A transparent first substrate; 상기 제1기판과 대향되게 배치된 제2기판과;A second substrate disposed to face the first substrate; 상기 제1기판과 제2기판 사이에 배치되어 발광셀들을 구획하는 것으로, 유전체로 형성된 상측 격벽과; An upper partition wall disposed between the first substrate and the second substrate to partition the light emitting cells, the upper partition formed from a dielectric; 상기 발광셀을 둘러싸며, 상기 상측 격벽 내에 상하로 이격되게 배치된 상측 방전전극 및 하측 방전전극과; An upper discharge electrode and a lower discharge electrode surrounding the light emitting cell and spaced apart vertically in the upper partition wall; 상기 상측 격벽과 제2기판 사이에 배치된 하측 격벽과;A lower partition wall disposed between the upper partition wall and the second substrate; 상기 발광셀들에 배치되며, 상기 상측 방전전극 및 하측 방전전극과 교차하도록 형성된 어드레스 전극과; An address electrode disposed in the light emitting cells and formed to intersect the upper discharge electrode and the lower discharge electrode; 상기 하측 격벽에 의해 한정되는 공간 내에 배치되며, 상기 하측 격벽의 측면과 상기 제2 기판의 상면에 걸쳐 형성되며, 상기 어드레스 전극을 매립하는 형광체층; 및 A phosphor layer disposed in a space defined by the lower partition wall, formed over a side surface of the lower partition wall and an upper surface of the second substrate, and filling the address electrode; And 상기 발광셀 내에 채워진 방전 가스를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a discharge gas filled in the light emitting cell. 삭제delete 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 형광체층은 상기 어드레스 전극의 상면으로부터 소정 높이로 적층되게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the phosphor layer is formed to be stacked at a predetermined height from an upper surface of the address electrode. 제 1항에 있어서,The method of claim 1, 상기 상측 격벽의 측면은 MgO 막에 의하여 덮여진 것을 특징으로 하는 플라즈마 디스플레이 패널. And a side surface of the upper partition wall is covered by an MgO film. 제 1항에 있어서,The method of claim 1, 상기 상측 방전전극 및 하측 방전전극은 일 방향을 따라 나란하게 각각 연장된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the upper discharge electrode and the lower discharge electrode extend in parallel along one direction. 제 1항에 있어서,The method of claim 1, 상기 상측 방전전극은 공통 전극으로, 상기 하측 방전전극은 주사 전극으로 작용하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the upper discharge electrode serves as a common electrode and the lower discharge electrode serves as a scan electrode. 제 1항에 있어서, The method of claim 1, 상기 상측 방전전극 및 하측 방전전극은 도전성 금속으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the upper discharge electrode and the lower discharge electrode are made of a conductive metal. 제 1항에 있어서, The method of claim 1, 상기 상측 방전전극 및 하측 방전전극은 상하로 대칭을 이루도록 형성된 것 을 특징으로 하는 플라즈마 디스플레이 패널. And the upper discharge electrode and the lower discharge electrode are symmetrical up and down. 제 1항에 있어서, The method of claim 1, 상기 상측 격벽은 매트릭스형, 와플형, 델타형 등과 같은 폐쇄형 발광셀들로 구획하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the upper partition wall is partitioned into closed light emitting cells such as matrix type, waffle type, delta type, and the like. 제 1항에 있어서, The method of claim 1, 상기 상측 방전전극 및 하측 방전전극은 각각 상기 발광셀의 둘레를 완전히 감싸도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the upper discharge electrode and the lower discharge electrode are formed to completely surround the circumference of the light emitting cell.
KR1020040020287A 2004-03-25 2004-03-25 Plasma display panel KR100647596B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040020287A KR100647596B1 (en) 2004-03-25 2004-03-25 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020287A KR100647596B1 (en) 2004-03-25 2004-03-25 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050095105A KR20050095105A (en) 2005-09-29
KR100647596B1 true KR100647596B1 (en) 2006-11-17

Family

ID=37275661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020287A KR100647596B1 (en) 2004-03-25 2004-03-25 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100647596B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708664B1 (en) * 2005-01-26 2007-04-17 삼성에스디아이 주식회사 Plasma display panel

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130913A (en) * 1992-09-29 1994-05-13 T T T:Kk Method for driving discharge tube for display
JPH0845433A (en) * 1993-11-24 1996-02-16 T T T:Kk Electric discharge display device
JPH10214569A (en) 1997-01-31 1998-08-11 Hitachi Ltd Plasma display device
JP2001084913A (en) * 1999-09-16 2001-03-30 Hitachi Ltd Gas discharge type display panel
JP2001266751A (en) 2000-03-17 2001-09-28 Hitachi Ltd Metal partition and plasma display panel using this
KR100297682B1 (en) 1993-11-22 2001-10-24 김순택 Structure of plasma display panel
KR20050040635A (en) * 2003-10-29 2005-05-03 삼성에스디아이 주식회사 Plasma display panel and flat display device comprising the same
KR20050077956A (en) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 Plasma display panel
KR20050082767A (en) * 2004-02-20 2005-08-24 삼성에스디아이 주식회사 Plasma display panel
KR20050095005A (en) * 2004-03-24 2005-09-29 삼성에스디아이 주식회사 Plasma display panel
KR20050095004A (en) * 2004-03-24 2005-09-29 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130913A (en) * 1992-09-29 1994-05-13 T T T:Kk Method for driving discharge tube for display
KR100297682B1 (en) 1993-11-22 2001-10-24 김순택 Structure of plasma display panel
JPH0845433A (en) * 1993-11-24 1996-02-16 T T T:Kk Electric discharge display device
JPH10214569A (en) 1997-01-31 1998-08-11 Hitachi Ltd Plasma display device
JP2001084913A (en) * 1999-09-16 2001-03-30 Hitachi Ltd Gas discharge type display panel
JP2001266751A (en) 2000-03-17 2001-09-28 Hitachi Ltd Metal partition and plasma display panel using this
KR20050040635A (en) * 2003-10-29 2005-05-03 삼성에스디아이 주식회사 Plasma display panel and flat display device comprising the same
KR20050077956A (en) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 Plasma display panel
KR20050082767A (en) * 2004-02-20 2005-08-24 삼성에스디아이 주식회사 Plasma display panel
KR20050095005A (en) * 2004-03-24 2005-09-29 삼성에스디아이 주식회사 Plasma display panel
KR20050095004A (en) * 2004-03-24 2005-09-29 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20050095105A (en) 2005-09-29

Similar Documents

Publication Publication Date Title
KR20050105411A (en) Plasma display panel
KR100615304B1 (en) Plasma display panel
KR100581907B1 (en) Plasma display panel
KR100625997B1 (en) Plasma display panel
KR100918411B1 (en) Plasma display panel
KR100647596B1 (en) Plasma display panel
KR100581904B1 (en) Plasma display panel
KR100647597B1 (en) Plasma display panel
KR100647600B1 (en) Plasma display panel
KR100637159B1 (en) Plasma display panel
KR20050112580A (en) Plasma display panel
KR100918412B1 (en) Plasma display panel
KR100637161B1 (en) Plasma display panel
KR100696468B1 (en) Plasma display panel
KR20050104183A (en) Plasma display panel
KR100581957B1 (en) Plasma display panel
KR100669806B1 (en) Plasma display panel
KR100592309B1 (en) Plasma display panel
KR100625998B1 (en) Plasma display panel
KR100683782B1 (en) Plasma display panel
KR20050104184A (en) Plasma display panel
KR100670316B1 (en) Plasma display panel
KR20050104186A (en) Plasma display panel
KR20050101431A (en) Plasma display panel
KR20050112572A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee