KR100645928B1 - Pn junction varactor - Google Patents
Pn junction varactor Download PDFInfo
- Publication number
- KR100645928B1 KR100645928B1 KR1020050109852A KR20050109852A KR100645928B1 KR 100645928 B1 KR100645928 B1 KR 100645928B1 KR 1020050109852 A KR1020050109852 A KR 1020050109852A KR 20050109852 A KR20050109852 A KR 20050109852A KR 100645928 B1 KR100645928 B1 KR 100645928B1
- Authority
- KR
- South Korea
- Prior art keywords
- type doped
- doped region
- type
- junction
- voltage
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
Abstract
Description
도 1a는 종래 기술에 의한 PN 접합 바랙터의 평면도 1A is a plan view of a PN junction varactor according to the prior art.
도 1b는 종래 기술에 의한 PN 접합 바랙터의 단면도1B is a cross-sectional view of a PN junction varactor according to the prior art.
도 2는 본 발명의 실시예 1에 따른 PN 접합 바랙터의 평면도2 is a plan view of a PN junction varactor according to Embodiment 1 of the present invention;
도 3은 본 발명의 실시예 2에 따른 PN 접합 바랙터의 평면도3 is a plan view of a PN junction varactor according to a second embodiment of the present invention;
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
200, 300 : PN 접합 바랙터 205, 305 : N형 웰 영역200, 300:
210, 310 : P형 도핑 영역 215, 315 : N형 도핑 영역210, 310: P-type doped
본 발명은 PN 접합 바랙터에 관한 것으로, P 또는 N 도핑 영역을 콤브 형태로 구성함에 따라 단위 면적당 커패시턴스 값을 증가시킬 수 있으며, 이로써 주파수 튜닝 범위를 확대할 수 있게 되고, P 도핑 영역을 차동 구조로 배치함에 따라 기판 저항을 감소시킬 수 있으며, 이로써 충실도를 향상시킬 수 있는 PN 접합 바랙터에 관한 것이다.The present invention relates to a PN junction varactor, and by configuring the P or N doped region in the form of a comb, it is possible to increase the capacitance value per unit area, thereby expanding the frequency tuning range, the P doped region differential structure It is possible to reduce the substrate resistance according to the arrangement, thereby relates to a PN junction varactor that can improve the fidelity.
일반적으로 위상 동기 루프(phase locked loop)를 갖는 주파수 합성 장치는 주로 무선 수신기에 사용되며, VCO(Voltage Controlled Oscillator)는 주파수 합성 장치의 제작에 있어 가장 중요한 핵심 소자이다.In general, a frequency synthesizer having a phase locked loop is mainly used in a wireless receiver, and a voltage controlled oscillator (VCO) is the most important key element in fabricating a frequency synthesizer.
여기서, VCO의 가장 중요한 파라메터는 VCO의 주파수 튜닝 범위(Tuning range)를 결정하는 바랙터(varactor)이다Here, the most important parameter of the VCO is the varactor that determines the frequency tuning range of the VCO.
일반적으로, 바랙터는 가변 리액터(Variable reactor)를 지칭하는 용어로써, 인가되는 전압 크기에 따라 커패시턴스를 제어할 수 있는 반도체 소자이며, CMOS 공정에 의해 제조된다.In general, a varactor is a term referring to a variable reactor, and is a semiconductor device capable of controlling capacitance according to an applied voltage level, and is manufactured by a CMOS process.
또한, 바랙터는 제어 회로나 발진기 등에서 널리 사용되고 있는데, 예를 들어, 고주파(Radio Frequency ; RF) 발진기에서 발진 주파수를 특정한 값으로 조절하기 위해 필요한 소자가 바로 바랙터이다.In addition, the varactor is widely used in a control circuit, an oscillator, and the like. For example, a varactor is an element required to adjust the oscillation frequency to a specific value in a radio frequency (RF) oscillator.
바랙터 소자의 특성을 결정하는 지수로 주파수 튜닝 범위가 있는데, 이 지수는 RF VCO 회로의 주파수 특성을 결정짓는 중요한 지수로, 단위 면적당 커패시턴스 값과 깊은 연관성을 가진다.An index that determines the characteristics of the varactor device is a frequency tuning range, which is an important index that determines the frequency characteristics of an RF VCO circuit and is closely related to the capacitance value per unit area.
MS/RF 회로에서 사용되는 바랙터에는 MOS 타입 바랙터와 PN 접합 바랙터가 있으며, PN 접합 바랙터 중에서 그 성능이 우수한 P+ N형 웰 접합 바랙터가 많이 사용된다.Varactors used in MS / RF circuits include MOS type varactors and PN junction varactors. Among PN junction varactors, P + N type well junction varactors are used.
도 1a 및 도 1b는 종래 기술에 의한 PN 접합 바랙터(100)의 평면도 및 단면도를 나타낸 것으로, 도 1a 및 도 1b에서 도시한 바와 같이, 종래 기술에 의한 PN 접합 바랙터(100)는, N형 웰 영역(105), P형 도핑 영역(110), N형 도핑 영역(115)으로 구성되어 있고, 상기 P형 도핑 영역(110) 및 N형 도핑 영역(215)은 상기 N형 웰 영역(105)에 손가락(finger) 형태로 번갈아 배치되어 있으며, 하나의 소정 전압(Vs)만이 인가되는 싱글 엔디드(single ended) 구조를 가지고 있다.1A and 1B show a plan view and a cross-sectional view of the
그러나, 상술한 바와 같은 종래 기술에 따른 PN 접합 바랙터는, P 또는 N 도핑 영역을 손가락 형태로 구성함에 따라 단위 면적당 커패시턴스 값은 작아지게 되며, 이로써 주파수 튜닝 범위가 제한되는 문제점이 있었다.However, in the PN junction varactor according to the prior art as described above, the capacitance value per unit area becomes small as the P or N doped region is configured in the form of a finger, thereby limiting the frequency tuning range.
또한, P 또는 N 도핑 영역을 싱글 엔디드 구조로 형성함으로써 기판 저항이 증가하게 되고, 이로써 충실도(Q-factor)가 떨어지는 문제점이 있었다.In addition, the substrate resistance is increased by forming the P or N doped region in a single-ended structure, thereby causing a problem in that the fidelity (Q-factor) is lowered.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, P 또는 N 도핑 영역을 콤브 형태로 구성함에 따라 단위 면적당 커패시턴스 값을 증가시킬 수 있으며, 이로써 주파수 튜닝 범위를 확대할 수 있게 되고, P 도핑 영역을 차동 구조로 배치함에 따라 기판 저항을 감소시킬 수 있으며, 이로써 충실도를 향상시킬 수 있는 PN 접합 바랙터를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and by configuring the P or N doped region in the form of a comb, it is possible to increase the capacitance value per unit area, thereby expanding the frequency tuning range, and thereby the P doped region. By placing the in a differential structure it is possible to reduce the substrate resistance, thereby providing a PN junction varactor that can improve the fidelity.
상기 목적을 달성하기 위한 본 발명에 의한 PN 접합 바랙터는, PN 접합을 가변 캐패시터로 사용하는 PN 접합 바랙터에 있어서, 기판 내에 형성되는 N형 웰 영역과, 상기 N형 웰 영역에 콤브 형태로 형성되는 P형 및 N형 도핑 영역을 가지며, 상기 콤브 형태의 P형 및 N형 도핑 영역을 교대로 배치하여 싱글 엔디드 구조의 PN 접합을 형성하고, 상기 PN 접합에 인가되는 전위에 의해 커패시턴스 값이 변화되는 것을 특징으로 한다.The PN junction varactor according to the present invention for achieving the above object is an N-type well region formed in a substrate in a PN junction varactor using a PN junction as a variable capacitor, and formed in a comb form in the N-type well region. P-type and N-type doped regions, wherein the comb-shaped P-type and N-type doped regions are alternately arranged to form a PN junction having a single-ended structure, and the capacitance value is changed by a potential applied to the PN junction. It is characterized by.
여기서, 상기 PN 접합에 인가되는 전위는, 상기 P형 도핑 영역과 상기 N형 도핑 영역에 인가되는 전위이며, 상기 P형 도핑 영역에는 소정 전압이 인가되고, 상기 N형 도핑 영역에는 상기 P형 도핑 영역에 인가되는 소정 전압보다 높은 크기의 전압이 인가되는 것을 특징으로 한다.Here, the potential applied to the PN junction is a potential applied to the P-type doped region and the N-type doped region, a predetermined voltage is applied to the P-type doped region, and the P-type doped region of the N-type doped region. A voltage having a magnitude higher than a predetermined voltage applied to the region may be applied.
이때, 상기 P형 도핑 영역에 인가되는 소정 전압은 고정 바이어스 전압이며, 상기 N형 도핑 영역에 인가되는 전압은 가변 바이어스 전압인 것을 특징으로 한다.In this case, the predetermined voltage applied to the P-type doped region is a fixed bias voltage, and the voltage applied to the N-type doped region is a variable bias voltage.
한편, 상기 목적을 달성하기 위한 본 발명에 의한 또 다른 형태의 PN 접합 바랙터는, PN 접합을 가변 캐패시터로 사용하는 PN 접합 바랙터에 있어서, 기판 내에 형성되는 N형 웰 영역과, 상기 N형 웰 영역에 P형 및 N형 도핑 영역을 가지며, 상기 P형 도핑 영역은 콤브 형태의 차동 구조로 배치되고 상기 N형 도핑 영역은 상기 P형 도핑 영역을 둘러싸도록 배치하여 PN 접합을 형성하며, 상기 PN 접합에 인가되는 전위에 의해 커패시턴스 값이 변화되는 것을 특징으로 한다.On the other hand, a PN junction varactor of another embodiment according to the present invention for achieving the above object is an N-type well region formed in a substrate in the PN junction varactor using the PN junction as a variable capacitor, and the N-type well P-type and N-type doped regions in the region, the P-type doped region is arranged in a comb-shaped differential structure and the N-type doped region is arranged to surround the P-type doped region to form a PN junction, the PN The capacitance value is changed by the potential applied to the junction.
여기서, 상기 PN 접합에 인가되는 전위는, 상기 P형 도핑 영역과 상기 N형 도핑 영역에 인가되는 전위이며, 상기 P형 도핑 영역에는 소정의 차동 전압이 인가되고, 상기 N형 도핑 영역에는 상기 P형 도핑 영역에 인가되는 소정의 차동 전압보다 높은 크기의 전압이 인가되는 것을 특징으로 한다.Here, the potential applied to the PN junction is a potential applied to the P-type doped region and the N-type doped region, a predetermined differential voltage is applied to the P-type doped region, and the P-type doped region is the P-type doped region. A voltage of a magnitude higher than a predetermined differential voltage applied to the type doping region is applied.
이때, 상기 P형 도핑 영역에 인가되는 소정의 차동 전압은 고정 바이어스 전압이며, 상기 N형 도핑 영역에 인가되는 전압은 가변 바이어스 전압인 것을 특징으로 한다.In this case, the predetermined differential voltage applied to the P-type doped region is a fixed bias voltage, and the voltage applied to the N-type doped region is a variable bias voltage.
이하, 첨부된 도면을 참조하여 본 발명에 의한 바람직한 실시예들에 대하여 보다 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
실시예Example 1 One
도 2는 본 발명의 실시예 1에 따른 PN 접합 바랙터(200)의 평면도를 나타낸 것으로, 도 2에서 도시한 바와 같이, 실시예 1에 따른 PN 접합 바랙터(200)는, N형 웰 영역(205), P형 도핑 영역(210), N형 도핑 영역(215)으로 구성되어 있고, 상기 P형 도핑 영역(210) 및 N형 도핑 영역(215)은 상기 N형 웰 영역(205)에 교대로 배치되어 있으며, 하나의 소정 전압(Vs)만이 인가되는 싱글 엔디드 구조를 가지고 있다.2 is a plan view of the
여기서, 상기 N형 웰 영역(205)은, 웰 확산 공정 후 잔류 산화막(미도시)을 제거하는 공정을 통해 기판(미도시) 내에 형성된다.Here, the N-
또한, 상기 P형 및 N형 도핑 영역(210, 215)은, 상기 도 2에서 도시한 바와 같이, 콤브(comb) 형태로 형성되며, P형 및 N형 불순물 이온을 주입함으로써 형성된다.In addition, the P-type and N-type doped
따라서, 상기 P형 및 N형 도핑 영역(210, 215)을 콤브 형태로 형성함에 따라 단위 면적당 커패시턴스 값은 증가하게 되며, 이로써 상기 PN 접합 바랙터(200)의 주파수 튜닝 범위가 향상되는 이점을 가지게 된다. Accordingly, as the P-type and N-type doped
또한, 상기 P형 도핑 영역(210)에는 소정 전압(Vs)이 인가되고, 상기 N형 도핑 영역(215)에는 상기 P형 도핑 영역(210)에 인가되는 소정 전압(Vs)보다 높은 크기의 전압(Vc)이 인가되며, 상기 P형 도핑 영역(210)에 인가되는 소정 전압(Vs)은 고정 바이어스 전압이며, 상기 N형 도핑 영역(215)에 인가되는 전압(Vc)은 가변 바이어스 전압이다.In addition, a predetermined voltage Vs is applied to the P-type doped
따라서, 상기 N형 도핑 영역(215)에 인가되는 전압(Vc)에 따라 PN 접합의 공핍(depletion) 영역은 변화하게 되며, 이로써 상기 PN 접합 바랙터(200)의 커패시턴스도 변화하게 되어, 상기 PN 접합 바랙터(200)는, 상기 커패시턴스의 변화량에 비례한 주파수 튜닝 범위를 가지게 된다. Accordingly, the depletion region of the PN junction is changed according to the voltage Vc applied to the N-type doped
또한, 상기 P형 도핑 영역(210)에 소정 전압(Vs)이 인가되는 이유는 다음과 같다.In addition, a reason why a predetermined voltage Vs is applied to the P-type doped
앞서 언급한 바와 같이, 상기 PN 접합 바랙터(200)의 커패시턴스가 변화되기 위해서는 PN 접합의 공핍 영역이 변화되어야 하는데, 상기 공핍 영역은 상기 PN 접합에 역바이어스가 인가되어야만 변화하게 된다.As mentioned above, in order for the capacitance of the
따라서, 상기 PN 접합에 역바이어스 환경을 만들어 주기 위해서는 상기 PN 접합에 어느 정도의 전위차가 형성되어야 하므로, 상기 P형 도핑 영역(210)에는 상기 N형 도핑 영역(215)에 인가되는 전압(Vc)보다 낮은 크기의 전압(Vs)이 인가되어야 한다. Therefore, in order to create a reverse bias environment at the PN junction, a certain potential difference must be formed at the PN junction, so that the voltage Vc applied to the N-type doped
실시예Example 2 2
도 3은 본 발명의 실시예 2에 따른 PN 접합 바랙터(300)의 평면도를 나타낸 것으로, 도 3에서 도시한 바와 같이, 실시예 2에 따른 PN 접합 바랙터(300)는, N형 웰 영역(305), P형 도핑 영역(310), N형 도핑 영역(315)으로 구성되어 있으며, 상기 P형 도핑 영역(310)은 차동 구조로 배치되어 두개의 차동 전압(Vs+, Vs-) 인가되어 있다. 3 is a plan view of the
여기서, 상기 N형 웰 영역(305)은, 웰 확산 공정 후 잔류 산화막(미도시)을 제거하는 공정을 통해 기판(미도시) 내에 형성된다.Here, the N-
또한, 상기 P형 도핑 영역(310)은, 상기 도 3에서 도시한 바와 같이, 콤브(comb) 형태로 P형 불순물 이온을 주입함으로써 형성되며, 상기 N형 도핑 영역(315)은 상기 P형 도핑 영역(310)을 둘러싸도록 N형 불순물 이온을 주입함으로써 형성된다.In addition, the P-type doped
따라서, 상기 P형 도핑 영역(310)을 콤브 형태로 형성함에 따라 단위 면적당 커패시턴스 값은 증가하게 되며, 이로써 상기 PN 접합 바랙터(300)의 주파수 튜닝 범위가 향상되는 이점을 가지게 된다.Accordingly, as the P-type doped
또한, 상기 P형 도핑 영역(310)이 차동 구조로 배치됨에 따라 기판 저항을 감소시킬 수 있으며, 이로써 충실도를 향상시킬 수 있는 이점도 가지게 된다. In addition, as the P-type doped
또한, 상기 P형 도핑 영역(310)에는 소정의 차동 전압(Vs+, Vs-)이 인가되고, 상기 N형 도핑 영역(315)에는 상기 P형 도핑 영역(310)에 인가되는 소정의 차동 전압(Vs+, Vs-)보다 높은 크기의 전압(Vc)이 인가되며, 상기 P형 도핑 영역(310)에 인가되는 소정의 차동 전압(Vs+, Vs-)은 고정 바이어스 전압이며, 상기 N형 도핑 영역(315)에 인가되는 전압(Vc)은 가변 바이어스 전압이다.In addition, predetermined differential voltages Vs + and Vs− are applied to the P-type doped
따라서, 상기 N형 도핑 영역(315)에 인가되는 전압(Vc)에 따라 PN 접합의 공핍 영역은 변화하게 되며, 이로써 상기 PN 접합 바랙터(300)의 커패시턴스도 변화하게 되어, 상기 PN 접합 바랙터(300)는, 상기 커패시턴스의 변화량에 비례한 주파수 튜닝 범위를 가지게 된다. Accordingly, the depletion region of the PN junction changes according to the voltage Vc applied to the N-type doped
또한, 실시예 1과 마찬가지로 상기 PN 접합 바랙터(300)의 커패시턴스가 변화되기 위해서는 PN 접합의 공핍 영역이 변화되어야 하므로, 상기 PN 접합에 역바이어스가 인가되어야 한다.In addition, as in Embodiment 1, in order for the capacitance of the
따라서, 상기 PN 접합에 역바이어스 환경을 만들어 주기 위해서는 상기 PN 접합에 어느 정도의 전위차가 형성되어야 하므로, 상기 P형 도핑 영역(310)에는 상기 N형 도핑 영역(315)에 인가되는 전압(Vc)보다 낮은 크기의 전압(Vs)이 인가되어야 한다. Therefore, in order to create a reverse bias environment at the PN junction, a certain potential difference must be formed at the PN junction, so that the voltage Vc applied to the N-type doped
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and those skilled in the art to which the present invention pertains, various substitutions, modifications and changes within the scope of the technical spirit of the present invention Modifications may be made and such substitutions, changes and the like should be regarded as belonging to the following claims.
상술한 바와 같이, 본 발명에 따른 PN 접합 바랙터에 의하면, P 또는 N 도핑 영역을 콤브 형태로 구성함에 따라 단위 면적당 커패시턴스 값을 증가시킬 수 있으며, 이로써 주파수 튜닝 범위를 늘릴 수 있는 효과가 있다.As described above, according to the PN junction varactor according to the present invention, by configuring the P or N doped region in the form of a comb, it is possible to increase the capacitance value per unit area, thereby increasing the frequency tuning range.
또한, P 도핑 영역을 차동 구조로 배치함에 따라 기판 저항을 감소시킬 수 있으며, 이로써 충실도를 향상시킬 수 있는 효과가 있다.In addition, by disposing the P doped region in a differential structure, it is possible to reduce the substrate resistance, thereby improving the fidelity.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050109852A KR100645928B1 (en) | 2005-11-16 | 2005-11-16 | Pn junction varactor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050109852A KR100645928B1 (en) | 2005-11-16 | 2005-11-16 | Pn junction varactor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100645928B1 true KR100645928B1 (en) | 2006-11-14 |
Family
ID=37654610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050109852A KR100645928B1 (en) | 2005-11-16 | 2005-11-16 | Pn junction varactor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100645928B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385017A (en) * | 2010-08-25 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | Short circuit defect detection device and method |
KR101743088B1 (en) * | 2016-03-16 | 2017-06-02 | 숭실대학교 산학협력단 | Variable capacitor used in integrated circuit of differential structure |
-
2005
- 2005-11-16 KR KR1020050109852A patent/KR100645928B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385017A (en) * | 2010-08-25 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | Short circuit defect detection device and method |
KR101743088B1 (en) * | 2016-03-16 | 2017-06-02 | 숭실대학교 산학협력단 | Variable capacitor used in integrated circuit of differential structure |
US9685908B1 (en) | 2016-03-16 | 2017-06-20 | Soongsil University Research Consortium Techno-Park | Variable capacitor used in integrated circuit of differential structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8498094B2 (en) | Semiconductor variable capacitor | |
Porret et al. | Design of high-Q varactors for low-power wireless applications using a standard CMOS process | |
US6798011B2 (en) | Multi-terminal MOS varactor | |
US7700453B2 (en) | Method for forming hyper-abrupt junction varactors | |
JP5044818B2 (en) | Method for forming a one-mask super staircase junction varactor using compensated cathode contact | |
US7235862B2 (en) | Gate-enhanced junction varactor | |
US20050206465A1 (en) | Voltage control oscillator | |
JP4636785B2 (en) | Semiconductor device and manufacturing method thereof | |
US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
US6847095B2 (en) | Variable reactor (varactor) with engineered capacitance-voltage characteristics | |
US20060109607A1 (en) | Monolithically integrated capacitor | |
KR100645928B1 (en) | Pn junction varactor | |
US8373248B2 (en) | Linear-cap varactor structures for high-linearity applications | |
US20050067674A1 (en) | Integrated tuneable capacitance | |
JP2003318417A (en) | Mos-type variable capacitance and semiconductor integrated circuit | |
US7223667B2 (en) | Compensated linearity voltage-control-capacitor device by standard CMOS process | |
JP4107362B2 (en) | MOS type capacitor and semiconductor integrated circuit device | |
US20080003758A1 (en) | Varactor structure and method for fabricating the same | |
US10693445B1 (en) | Magnetic tunnel junction ring oscillator with tunable frequency and methods for operating the same | |
KR101146224B1 (en) | Mos varactor and voltage controlled oscillator comprising the same | |
JPH09121025A (en) | Monolithic voltage variable capacitor and its preparation | |
KR100517289B1 (en) | varactor and its manufacturing method | |
US6906904B2 (en) | Integrated, tunable capacitance | |
KR100486114B1 (en) | Varactor device and method for fabricating the same | |
JP3939688B2 (en) | Varicap manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 14 |