KR100644272B1

KR100644272B1 - Apparatus and method for adaptive frequency phase locked loop

Info

Publication number: KR100644272B1
Application number: KR1020040059887A
Authority: KR
Inventors: 이용태; 음호민; 김승원; 이수인; 권순찬; 서종수
Original assignee: 한국전자통신연구원; 학교법인연세대학교
Priority date: 2004-07-29
Filing date: 2004-07-29
Publication date: 2006-11-10
Also published as: KR20060011186A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 적응형 주파수 위상 검출 장치 및 그 방법에 관한 것임.The present invention relates to an adaptive frequency phase detection device and method thereof.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

본 발명은 무선통신 시스템 수신단에서 주파수 위상 검출 루프(FPLL)를 사용하여 반송파를 복원하는 경우, 주파수 옵셋 추정범위를 확대시킬 뿐만 아니라, 파일럿 신호레벨 감쇄에도 강인한 적응형 주파수 위상 검출 장치 및 그 방법을 제공하는데 그 목적이 있음.The present invention provides an adaptive frequency phase detection apparatus and method that not only expands the frequency offset estimation range but also is robust to pilot signal level attenuation when the carrier is recovered by using a frequency phase detection loop (FPLL) at the receiving end of the wireless communication system. The purpose is to provide.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은, 무선통신 시스템 수신단에서의 주파수 위상 검출 장치에 있어서, 다중경로를 통해 수신된 신호로부터 주파수 옵셋의 부호를 판별하기 위한 부호 결정 수단; 상기 부호 결정 수단에서 판별된 부호에 따라 '주파수 옵셋값에 따라 파일럿을 추출하는 적어도 하나의 필터' 중 대역폭이 좁은 파일럿 추출 필터를 선택하고, 선택된 해당 필터를 통해 추출된 파일럿 신호를 증폭하기 위한 파일럿 추출 필터링 수단; 수신 파일럿 신호와 발진 신호를 입력받아, 복소주파수 곱셈을 수행하기 위한 복소주파수 곱셈 수단; 상기 복소주파수 곱셈 수단의 출력 신호 중 실수부 신호의 주파수 위상을 변환시키기 위한 위상 변환 수단; 상기 위상 변환 수단으로부터의 출력 신호를 제한하여, 주파수 동기 수렴 전후에 서로 다른 신호를 출력하기 위한 리미팅 수단; 상기 리미팅 수단의 출력을 입력받아, 출력의 합과 절대값을 이용하여 주파수 동기 수렴 여부를 검출하기 위한 동기 검출 수단; 상기 동기 검출 수단에서의 동기 수렴 검출 여부를 제어 신호로 하여, 상기 복소주파수 곱셈 수단의 출력 신호 중 허수부 신호의 대역을 선택적으로 제한하기 위한 모드 선택 수단; 및 상기 리미팅 수단의 출력과 상기 모드 선택 수단의 출력을 곱하기 위한 곱셈 수단을 포함한다.A frequency phase detection apparatus at a receiving end of a wireless communication system, comprising: code determination means for discriminating a code of a frequency offset from a signal received through a multipath; A pilot extraction filter having a narrow bandwidth from among at least one filter extracting a pilot according to a frequency offset value according to the code determined by the code determining means, and a pilot for amplifying the pilot signal extracted through the selected corresponding filter Extraction filtering means; Complex frequency multiplication means for receiving a received pilot signal and an oscillation signal and performing complex frequency multiplication; Phase conversion means for converting a frequency phase of a real part signal among the output signals of said complex frequency multiplication means; Limiting means for limiting an output signal from said phase shifting means to output different signals before and after frequency synchronization convergence; Synchronization detection means for receiving the output of the limiting means and detecting whether the frequency synchronization is converged using the sum of the outputs and an absolute value; Mode selection means for selectively limiting the band of the imaginary part signal among the output signals of the complex frequency multiplication means, using whether or not the synchronization detection is detected by the synchronization detection means; And multiplication means for multiplying the output of said limiting means and the output of said mode selection means.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 무선통신 시스템 수신단 등에 이용됨.The present invention is used in a wireless communication system receiving end.

주파수 위상 검출, 부호 결정, 파일럿 추출 필터, 리미터, 8-VSB, 동기 검출 Frequency Phase Detection, Sign Determination, Pilot Extraction Filter, Limiter, 8-VSB, Sync Detection

Description

Apparatus and method for adaptive frequency phase locked loop

도 1 은 일반적인 8 레벨 잔류측파대(8-VSB) 수신 시스템의 구성도, 1 is a block diagram of a typical eight-level residual sideband (8-VSB) receiving system;

도 2 는 상기 도 1의 반송파 복원부 중 주파수 위상 검출부의 상세 구성도,2 is a detailed configuration diagram of a frequency phase detection unit of the carrier recovery unit of FIG. 1;

도 3 은 본 발명에 따른 적응형 주파수 위상 검출 장치가 적용되는 무선통신 시스템 수신단의 구성 예시도, 3 is an exemplary configuration diagram of a wireless communication system receiving end to which an adaptive frequency phase detection apparatus according to the present invention is applied;

도 4 는 상기 도 3의 적응형 주파수 위상 검출 장치 중 부호 결정부 내부의 주파수 옵셋 부호에 따른 대역통과필터의 입력을 나타낸 일실시예 설명도,4 is a diagram illustrating an input of a bandpass filter according to a frequency offset code inside a code determiner of the adaptive frequency phase detection device of FIG.

도 5 는 상기 도 3의 적응형 주파수 위상 검출 장치 중 부호 결정부의 일실시예 상세 구성도,FIG. 5 is a detailed block diagram of an embodiment of a code determiner of the adaptive frequency phase detection apparatus of FIG.

도 6 은 상기 도 3의 적응형 주파수 위상 검출 장치 중 파일럿 추출 필터부의 주파수 옵셋 추정 가능범위를 나타낸 일실시예 설명도,FIG. 6 is a diagram for explaining a frequency offset estimation range of a pilot extraction filter unit in the adaptive frequency phase detection apparatus of FIG. 3; FIG.

도 7 은 상기 도 3의 적응형 주파수 위상 검출 장치 중 파일럿 추출 필터부의 일실시예 상세 구성도,7 is a detailed block diagram of an embodiment of a pilot extraction filter unit in the adaptive frequency phase detection apparatus of FIG.

도 8 은 상기 도 3의 적응형 주파수 위상 검출 장치 중 동기 검출부의 동작을 나타낸 일실시예 설명도,8 is a diagram for explaining an operation of a synchronization detector of the adaptive frequency phase detection apparatus of FIG. 3;

도 9 는 상기 도 3의 적응형 주파수 위상 검출 장치 중 동기 검출부의 일실시예 상세 구성도이다. 9 is a detailed block diagram of an embodiment of a synchronization detector of the adaptive frequency phase detection apparatus of FIG. 3.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

30 : 주파수 위상 검출부 31 : 부호 결정부30: frequency phase detection unit 31: code determination unit

32 : 파일럿 추출 필터부 33,34,40 : 곱셈기32: pilot extraction filter unit 33, 34, 40: multiplier

35 : 복소주파수 곱셈기 36 : 제1 저역통과필터35: complex frequency multiplier 36: first low pass filter

37 : 리미터 38 : 동기 검출부37: limiter 38: synchronization detection unit

39 : 모드 선택부39: mode selector

본 발명은 주파수 위상 검출 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 무선통신 시스템 수신단에서 수신된 신호에 포함된 반송파의 주파수와 위상을 복원함에 있어, 주파수 위상 검출 루프(FPLL : Frequency Phase Locked Loop)를 사용하는 경우, 복원된 반송파의 위상잡음의 양을 줄이기 위한 적응형 주파수 위상 검출 장치 및 그 방법에 관한 것이다.The present invention relates to a frequency phase detection apparatus and a method thereof, and more particularly, to recovering the frequency and phase of a carrier wave included in a signal received at a wireless communication system receiver, a frequency phase locked loop (FPLL). ), And a method and an adaptive frequency phase detection device for reducing the amount of phase noise of the recovered carrier.

우선, 무선통신 시스템에서 반송파 복원에 대해 간단히 살펴보면, 반송파 복원이란 수신기에 입력되는 신호의 반송파와 수신기에서 자체적으로 발생시키는 반 송파와의 주파수 및 위상을 일치시키는 과정으로, 주파수의 차이, 즉 주파수 옵셋을 제거하는 것을 '주파수 동기'라고 하며, 일치된 주파수를 갖는 반송파의 위상을 일치시키는 것을 '위상 동기'라고 한다. First, a brief description of carrier recovery in a wireless communication system, carrier recovery is a process of matching a frequency and a phase of a carrier of a signal input to a receiver with a carrier generated by the receiver itself. The elimination of is called 'frequency synchronization', and the matching of phases of carriers having a matching frequency is called 'phase synchronization'.

이러한 동기 과정은, 오차를 줄여가는 포착(acquisition)과 동기를 유지시키는 추적(tracking) 과정으로 이루어고, 포착후 추적이 시작되는 동기 과정을 수렴이라고 한다. This synchronization process consists of an acquisition process that reduces errors and a tracking process that maintains synchronization, and a synchronization process where tracking starts after acquisition is called convergence.

예를 들어, 종래의 무선통신 시스템 수신단에서 주파수 위상 검출 루프(FPLL)를 사용하여 반송파를 복원함에 있어, 8레벨 잔류측파대(8-VSB : 8-Vestigial Side Band)를 변조 방식으로 사용하는 미국형 디지털 전송 규격인 ATSC(Advanced Television System Committee) 시스템은 다음과 같다. For example, in the case of reconstructing a carrier wave using a frequency phase detection loop (FPLL) at a receiving end of a conventional wireless communication system, the US uses an 8-VSB (8-VSB: 8-Vestigial Side Band) as a modulation method. The Advanced Television System Committee (ATSC) system, a digital transmission standard, is as follows.

8-VSB 송신 시스템에서는 신호 스펙트럼이 대칭이라는 점을 이용하여 10.76Msps(symbol per second)의 데이터 전송을 위해 10.76MHz 대역의 절반인 5.38MHz와 롤-오프 팩터(roll-off factor)에 의해 추가된 대역을 합쳐 총 6MHz의 아날로그 방송 대역을 통하여 신호를 전송한다.In the 8-VSB transmission system, the signal spectrum is symmetrical, added by a roll-off factor of 5.38 MHz, half of the 10.76 MHz band, for data transmission at 10.76 Msps (symbol per second). The bands are combined to transmit signals through a total of 6MHz analog broadcast bands.

또한, 8-VSB 송신 시스템에서는 심볼 타이밍 동기나 등화를 위해 일정한 간격으로 삽입된 기준 신호를 이용한다. 그러나, 주파수 동기를 위해서는 특별히 정해진 기준 신호를 이용하지 않고 잔류측파대 변조전에 각 신호마다 파일럿이라고 하는 일정한 직류 성분을 더하여 전송한다. 이 파일럿은 수신시 기저대역에서 직류 성분의 위치에 있게 되며, 무선주파수(RF : Radio Frequency) 대역으로 주파수를 상향시키면 단일 주파수 성분, 즉 파일럿 톤으로 나타나게 된다.In addition, the 8-VSB transmission system uses reference signals inserted at regular intervals for symbol timing synchronization or equalization. However, for frequency synchronization, a predetermined DC component called a pilot is added to each signal before transmission of the residual sideband modulation without using a special reference signal. This pilot is located at the position of the DC component in the baseband upon reception. When the frequency is raised to the radio frequency (RF) band, the pilot appears as a single frequency component, that is, a pilot tone.

이와 같이 8-VSB 변조된 신호는 공중으로 전파되고, 이는 8-VSB 수신부를 거쳐 복조된다. The 8-VSB modulated signal is propagated to the air, which is demodulated via the 8-VSB receiver.

상기 복조 과정을 간단히 설명하면, 튜너로 원하는 채널 주파수를 선택하고 표면탄성파 필터(SAW Filter : Surface Acoustic Wave Filter)로 타 채널의 신호를 제거한 VSB 신호를 아날로그/디지털 변환부에서 샘플링하여 디지털 신호로 변환시킨다. 이와 같이 디지털화된 8-VSB 신호는 곱셈기에서 수치제어 발진부에서 생성하는 반송파 신호(5.38MHz)와 곱해져서 실수부(I)와 허수부(Q) 성분으로 분리되며, 실수부(I)와 허수부(Q) 성분 각각은 정합 필터를 거쳐 다시 곱셈기에서 고정주파수 발진부의 신호(2.69MHz)와 곱해져서 기저대역의 신호로 복원된 후, 채널 등화부를 통과한다. 이를 도 1 및 도 2를 참조하여 좀더 상세히 살펴보면 다음과 같다.Briefly describing the demodulation process, a VSB signal obtained by selecting a desired channel frequency with a tuner and removing another channel signal with a surface acoustic wave filter (SAW Filter) is sampled by an analog / digital converter and converted into a digital signal. Let's do it. The digitized 8-VSB signal is multiplied by the carrier signal (5.38 MHz) generated by the numerically controlled oscillator in the multiplier to be divided into a real part (I) and an imaginary part (Q), and a real part (I) and an imaginary part. Each of the (Q) components is multiplied by a signal of a fixed frequency oscillator (2.69 MHz) through a matched filter, reconstructed into a baseband signal, and then passed through a channel equalizer. This will be described in more detail with reference to FIGS. 1 and 2 as follows.

도 1 은 일반적인 8레벨 잔류측파대(8-VSB) 수신 시스템의 구성도이다.1 is a block diagram of a typical 8-level residual sideband (8-VSB) receiving system.

도 1에 도시된 바와 같이, 8레벨 잔류측파대(8-VSB) 수신 시스템은 튜너(11), 표면탄성파(SAW) 필터(12), 아날로그/디지털 변환부(13), 8-VSB 복조부(14), 반송파 복원부(15), 채널 등화부(16), 타이밍 복원부(17) 등을 포함한다. As shown in FIG. 1, the eight-level residual sideband (8-VSB) receiving system includes a tuner 11, a surface acoustic wave (SAW) filter 12, an analog / digital converter 13, and an 8-VSB demodulator. 14, a carrier recovery unit 15, a channel equalizer 16, a timing recovery unit 17, and the like.

상기 8-VSB 복조부(14)는 곱셈기(141,142), 정합필터(1143,144), 곱셈기(145,146), 덧셈기(147) 등을 구비하고, 상기 반송파 복원부(15)는 수치제어 발진부(151), 덧셈기(152,153), 고정주파수 발진부(154), 주파수 위상 검출부(155), 루프필터(156), 대역통과필터(157) 등을 구비한다. The 8-VSB demodulator 14 includes multipliers 141 and 142, matching filters 1143 and 144, multipliers 145 and 146, an adder 147, and the carrier recovery unit 15 includes a numerically controlled oscillator 151. ), Adders 152, 153, fixed frequency oscillator 154, frequency phase detector 155, loop filter 156, band pass filter 157, and the like.

8레벨 잔류측파대(8-VSB) 수신 시스템의 동작을 설펴보면, 무선주파수 대역의 8-VSB 신호가 안테나를 통해 수신되면, 튜너(11)는 헤테로다인 복조 방식을 이 용하여 원하는 채널 주파수를 선택한 후 채널 주파수에 실려진 무선주파수 대역의 VSB 신호를 고정된 중간주파수 대역으로 보내고, SAW 필터(12)는 타 채널의 신호를 적절히 제거하게 된다. Referring to the operation of the 8-level residual sideband (8-VSB) receiving system, when an 8-VSB signal in the radio frequency band is received through an antenna, the tuner 11 selects a desired channel frequency using a heterodyne demodulation scheme. After sending the VSB signal of the radio frequency band loaded on the channel frequency to a fixed intermediate frequency band, the SAW filter 12 is appropriately removed the signal of the other channel.

그리고, 이러한 중간주파수 대역의 신호는 타이밍 복원부(18)에서 복원된 클럭을 이용하여 아날로그/디지털 변환부(13)에서 샘플링되어 디지털 신호로 변환된다. 이때, 아날로그/디지털 변환부(13)를 통과한 수신신호는 그 중심 주파수가 최종 중간주파수(5.38MHz)에 위치한다. The signal of the intermediate frequency band is sampled by the analog / digital converter 13 using the clock recovered by the timing recovery unit 18 and converted into a digital signal. At this time, the center signal of the received signal passing through the analog-digital converter 13 is located at the final intermediate frequency (5.38MHz).

이와 같이 디지털화된 8-VSB 신호는 8-VSB 복조부(14)를 거쳐 채널 등화부(16)를 거치게 된다. 즉, 디지털화된 8-VSB 신호는 수치제어 발진부(151)에서 발생되는 반송파 신호와 곱셈기(141,142)에서 곱해져서 각각 실수부(I)와 허수부(Q) 성분으로 분리된 후, 각각 정합필터(143,144)를 거치고 다시 곱셈기(145,146)에서 고정주파수 발진부(154)의 신호(2.69MHz)와 곱해져 기저대역의 신호로 복원된 후, 덧셈기(147)에서 다시 더해진 후 채널 등화부(16)를 거치게 된다. The digitized 8-VSB signal passes through the channel equalizer 16 through the 8-VSB demodulator 14. That is, the digitized 8-VSB signal is multiplied by the carrier signal generated by the numerically controlled oscillator 151 and the multipliers 141 and 142 and separated into the real part I and the imaginary part Q, respectively. 143, 144, multiplied by the signal of the fixed frequency oscillator 154 (2.69 MHz) in the multipliers (145, 146) and restored to a baseband signal, and then added again in the adder (147) and then passed through the channel equalizer (16). do.

그런데, 이러한 8-VSB 신호의 수신시, 공중파 전송채널, 튜너(11), 그리고 무선 주파수 발진기에 의해 수백 kHz의 주파수 옵셋과 위상 잡음 등이 발생하게 되는데, 이를 최소화시켜야 정확한 수신신호 복원이 가능하다. 따라서, 도 1의 대역통과필터(157), 주파수 위상 검출부(155), 루프필터(156), 수치제어 발진부(151), 및 고정주파수 발진부(154) 등으로 구성된 반송파 복원부(15)는 주파수 옵셋과 위상 잡음을 최소화시키는 방향으로 동작하여야 한다. However, when the 8-VSB signal is received, a frequency offset and phase noise of several hundred kHz are generated by the over-the-air transmission channel, the tuner 11, and the radio frequency oscillator. . Accordingly, the carrier recovery unit 15 including the band pass filter 157, the frequency phase detector 155, the loop filter 156, the numerically controlled oscillator 151, the fixed frequency oscillator 154, and the like of FIG. Operate in a direction that minimizes offset and phase noise.

그럼, 도 2를 참조하여 8 레벨 잔류측파대(8-VSB) 반송파 복원부(15)의 주파 수 위상 검출부(155)에 대해 보다 상세하게 살펴보기로 한다. Next, the frequency phase detection unit 155 of the 8-level residual side band (8-VSB) carrier recovery unit 15 will be described in more detail.

도 2에 도시된 바와 같이, 상기 반송파 복원부(15)의 주파수 위상 검출부(155)는, 디지털화된 8-VSB 수신 신호와 고정주파수 발진부(154)에서 생성된 신호에 대해 복소주파수 곱셈을 수행하는 복소주파수 곱셈기(21)와, 복소주파수 곱셈기(21)에서 출력된 실수부 신호의 주파수 위상을 전환하는 저역통과필터(22)와, 저역통과 필터(22)의 출력을 제한하는 리미터(23)와, 리미터(23)의 출력(주파수 위상 전환된 실수부 신호)과 복소주파수 곱셈기(21)에서 출력된 허수부 신호를 곱하는 곱셈기(24)를 포함한다.As shown in FIG. 2, the frequency phase detector 155 of the carrier recovery unit 15 performs a complex frequency multiplication on the digitized 8-VSB received signal and the signal generated by the fixed frequency oscillator 154. A complex frequency multiplier 21, a low pass filter 22 for switching the frequency phase of the real part signal output from the complex frequency multiplier 21, a limiter 23 for limiting the output of the low pass filter 22, and And a multiplier 24 for multiplying the output of the limiter 23 (frequency phase shifted real part signal) and the imaginary part signal output from the complex frequency multiplier 21.

상기 주파수 위상 검출부(155)의 동작을 도 1 및 도 2를 참조하여 좀더 상세히 살펴보면 다음과 같다. The operation of the frequency phase detector 155 will now be described in more detail with reference to FIGS. 1 and 2.

아날로그/디지털 변환부(13)를 통해 디지털화된 8-VSB 신호는 먼저 수치제어 발진부(151)에서 발생되는 반송파 신호(5.38MHz)와 곱셈기(141,142)를 통해 곱해진 후 실수부(I)와 허수부(Q) 성분으로 각각 분리되고, 이때 8-VSB 신호의 파일럿 성분은 2.69MHz 대역에 위치하게 된다. The 8-VSB signal digitized by the analog / digital converter 13 is first multiplied by the carrier signal (5.38 MHz) generated by the numerically controlled oscillator 151 through the multipliers 141 and 142, followed by the real part I and the imaginary number. Each of the negative (Q) components is separated, where the pilot component of the 8-VSB signal is located in the 2.69MHz band.

따라서, 이러한 파일럿 성분만을 추출하기 위하여, 각각의 신호를 2.69MHz를 중심으로 하는 대역통과필터(BPF : Band Pass Filter)(157)에 입력한다. 이때, 대역통과필터(157)의 통과대역은 반송파 복원 초기 동작시 수치제어 발진부(151)에서 반송파 복원이 이루어지지 않은 채 자유 발진하는 반송파 신호와 공중파 전송 채널, 튜너(11) 그리고 무선주파수 발진기에 의해 발생되는 수백 kHz의 주파수 옵셋에 의해 파일럿의 레벨이 영향을 받지 않도록 충분히 넓어야 한다. 그러나, 고정된 단일 형태의 파일럿 추출 필터 사용시, 파일럿 신호와 함께 추출되는 잡음의 양과 추정 가능한 최대 주파수 옵셋의 범위가 파일럿 추출 필터의 대역폭에 크게 제한을 받는다는 문제점이 있다. 또한, 주파수 옵셋의 크기가 필터의 추정범위안에 포함되는 경우에도 필터의 중심으로부터 멀어질수록 신호레벨이 감소되는 필터의 특성상 추출되는 파일럿 신호의 크기가 감소된다는 단점이 존재한다. Therefore, in order to extract only these pilot components, each signal is input to a band pass filter (BPF) 157 centered on 2.69 MHz. At this time, the pass band of the band pass filter 157 is used in the carrier signal, the air wave transmission channel, the tuner 11 and the radio frequency oscillator which are freely oscillated without performing the carrier recovery in the numerical control oscillator 151 during the initial operation of the carrier recovery. It should be wide enough so that the level of the pilot is not affected by the frequency offset of hundreds of kHz generated by it. However, when using a fixed type of pilot extraction filter, the amount of noise extracted with the pilot signal and the range of the maximum frequency offset that can be estimated are greatly limited by the bandwidth of the pilot extraction filter. In addition, even when the magnitude of the frequency offset falls within the filter's estimated range, there is a disadvantage in that the size of the pilot signal extracted decreases due to the characteristics of the filter, which decreases as the signal level decreases from the center of the filter.

상기 대역통과필터(157)를 통과한 실수부(I) 및 허수부(Q) 신호는, 발진기(201)와 90도 위상 변환기(202)로 구성되는 고정주파수 발진부(154)에서 2.69MHz 주파수를 갖고 출력되는 실수부(I') 및 허수부(Q') 신호와 복소주파수 곱셈기(21)에서 각각 복소주파수 곱이 수행되어, 각각 실수부(I") 및 허수부(Q") 신호로 출력된다.The real part (I) and imaginary part (Q) signals passing through the band pass filter 157 have a frequency of 2.69 MHz in the fixed frequency oscillator 154 including the oscillator 201 and the 90-degree phase shifter 202. The complex frequency multiplication is performed by the real part I 'and imaginary part Q' signals and the complex frequency multiplier 21, respectively, and are output as real part I "and imaginary part Q" signals. .

이후, 실수부(I") 신호는 저역통과필터(LPF : Low Pass Filter)(22)를 통과하게 되는데, 저역통과필터(22)의 특성은 직류 성분을 중심으로 주파수 옵셋에 따라 위상 응답이 90도 차이가 나는 것을 특징으로 한다. 이와 같은 저역통과필터(22)를 통과한 실수부(I") 신호는 리미터(23)를 통과하게 되는데, 리미터(23)는 입력 신호의 부호가 양인 경우에는 +1을, 음인 경우에는 -1을 출력한다.Subsequently, the real part I ″ signal passes through a low pass filter (LPF) 22. The characteristics of the low pass filter 22 have a phase response of 90 according to a frequency offset centered on a direct current component. The real part I "signal passing through the low pass filter 22 passes through the limiter 23, and the limiter 23 is positive when the sign of the input signal is positive. Outputs +1, -1 if negative.

이와 같은 리미터(208)의 출력과 허수부(Q") 신호를 곱셈기(24)에서 곱하게 되면, 주파수 옵셋에 따라 양의 신호 혹은 음의 신호가 출력되므로 주파수 옵셋의 크기를 검출할 수 있다. 이후에, 검출된 주파수 옵셋 신호는 루프필터(156)를 거쳐 수치제어 발진부(151)에 입력되어 복원된 반송파를 발생시키게 되는데, 이러한 과정을 거쳐 '주파수 동기'를 맞추게 된다. 즉, 복원된 주파수가 입력되는 주파수 보 다 작게 되면 주파수 옵셋 검출 신호는 양의 신호 성분을 갖게 되고, 그에 따라 수치제어 발진부(151)의 주파수를 증가시켜 입력되는 주파수와 같게 되도록 한다. 이 때, 루프필터(156)는 검출된 주파수 옵셋 신호의 고주파 성분을 제거하고 검출된 주파수 옵셋 신호의 크기를 누적시키는 역할을 한다.When the output of the limiter 208 and the imaginary part Q ″ signal are multiplied by the multiplier 24, the magnitude of the frequency offset can be detected because a positive signal or a negative signal is output according to the frequency offset. Subsequently, the detected frequency offset signal is input to the numerically controlled oscillator 151 via the loop filter 156 to generate a restored carrier, thereby adjusting the 'frequency synchronization' through this process. If is smaller than the input frequency, the frequency offset detection signal has a positive signal component, thereby increasing the frequency of the numerically controlled oscillator 151 to be equal to the input frequency. Removes the high frequency components of the detected frequency offset signal and accumulates the magnitude of the detected frequency offset signal.

한편, '주파수 동기'가 종료되면, 위상 옵셋을 검출하는데, 검출된 위상 옵셋 신호 역시 루프필터(156)를 거쳐 수치제어 발진부(151)에 입력되어 위상 옵셋을 보상하게 된다.On the other hand, when the 'frequency synchronization' ends, the phase offset is detected, and the detected phase offset signal is also input to the numerically controlled oscillator 151 through the loop filter 156 to compensate for the phase offset.

여기서, 루프필터(156)의 대역폭은 대역통과필터(157)에서 추출된 파일럿 신호를 기준으로 수치제어 발진부(151)의 주파수 및 위상 옵셋을 보상하는 동기 과정의 수렴 시간과 수렴후 잔존하는 위상잡음의 양을 결정한다. 즉, 대역폭이 넓게 되면 수렴시간은 줄어들 수 있으나, 수렴후 위상잡음의 양이 증가하게 되고, 대역폭이 좁으면 위상잡음의 양은 줄어들게 되지만, 수렴시간이 증가하게 되는 문제점이 있다.Here, the bandwidth of the loop filter 156 is the convergence time of the synchronization process for compensating the frequency and phase offset of the numerically controlled oscillator 151 based on the pilot signal extracted from the bandpass filter 157 and the phase noise remaining after convergence. Determine the amount of. In other words, if the bandwidth is wider, the convergence time may be reduced, but after convergence, the amount of phase noise is increased. If the bandwidth is narrow, the amount of phase noise is decreased, but the convergence time is increased.

또한, 수신된 신호의 파일럿 신호만을 선택하는 대역통과필터(157)의 대역폭은 반송파 복원 초기 동작시 수치제어 발진부(151)에서 반송파 복원이 이루어지지 않은 채 자유 발진하는 반송파 신호와 공중파 전송채널 그리고 튜너(11)나 무선주파수 발진기에 의해 발생되는 수백 kHz의 주파수 옵셋에 의해 파일럿의 레벨이 영향을 받지 않도록 고려해야 하므로, 파일럿 신호 뿐만 아니라 데이터 신호 스펙트럼 성분도 같이 통과시키게 된다. 따라서, 넓은 범위의 주파수 옵셋을 보상하기 위해서는 대역통과필터(157)의 대역을 넓게 설정해야 하고, 이 경우 대역통과필터 (157)를 통과한 파일럿 신호에 데이터 신호 스펙트럼 성분이 많이 포함되어 수렴후 위상 잡음이 증가하게 되는 문제점이 있다.In addition, the bandwidth of the bandpass filter 157 that selects only the pilot signal of the received signal is a carrier signal, an airwave transmission channel, and a tuner that are freely oscillated without performing carrier recovery in the numerical control oscillator 151 during the carrier recovery initial operation. Since the pilot level is not affected by the frequency offset of hundreds of kHz generated by (11) or the RF generator, not only the pilot signal but also the data signal spectrum components are passed together. Therefore, in order to compensate for a wide range of frequency offsets, the band of the bandpass filter 157 should be set wide. In this case, the pilot signal passing through the bandpass filter 157 includes a large number of data signal spectral components and thus the phase after convergence. There is a problem that the noise is increased.

본 발명은 상기 제반 문제점을 해결하기 위하여 제안된 것으로, 무선통신 시스템 수신단에서 주파수 위상 검출 루프(FPLL)를 사용하여 반송파를 복원하는 경우, 주파수 옵셋 추정범위를 확대시킬 뿐만 아니라, 파일럿 신호레벨 감쇄에도 강인한 적응형 주파수 위상 검출 장치 및 그 방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems, and when the carrier is recovered by using a frequency phase detection loop (FPLL) at the receiving end of the wireless communication system, not only the frequency offset estimation range is extended but also the pilot signal level is reduced. It is an object of the present invention to provide a robust adaptive frequency phase detection device and a method thereof.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기 목적을 달성하기 위한 본 발명은, 무선통신 시스템 수신단에서의 주파수 위상 검출 장치에 있어서, 다중경로를 통해 수신된 신호로부터 주파수 옵셋의 부호를 판별하기 위한 부호 결정 수단; 상기 부호 결정 수단에서 판별된 부호에 따라 '주파수 옵셋값에 따라 파일럿을 추출하는 적어도 하나의 필터' 중 대역폭이 좁은 파일럿 추출 필터를 선택하고, 선택된 해당 필터를 통해 추출된 파일럿 신호를 증폭하기 위한 파일럿 추출 필터링 수단; 수신 파일럿 신호와 발진 신호를 입력받아, 복소주파수 곱셈을 수행하기 위한 복소주파수 곱셈 수단; 상기 복소주파수 곱셈 수단의 출력 신호 중 실수부 신호의 주파수 위상을 변환시키기 위한 위상 변환 수단; 상기 위상 변환 수단으로부터의 출력 신호를 제한하여, 주파수 동기 수렴 전후에 서로 다른 신호를 출력하기 위한 리미팅 수단; 상기 리미팅 수단의 출력을 입력받아, 출력의 합과 절대값을 이용하여 주파수 동기 수렴 여부를 검출하기 위한 동기 검출 수단; 상기 동기 검출 수단에서의 동기 수렴 검출 여부를 제어 신호로 하여, 상기 복소주파수 곱셈 수단의 출력 신호 중 허수부 신호의 대역을 선택적으로 제한하기 위한 모드 선택 수단; 및 상기 리미팅 수단의 출력과 상기 모드 선택 수단의 출력을 곱하기 위한 곱셈 수단을 포함하여 이루어진 것을 특징으로 한다. According to an aspect of the present invention, there is provided a frequency phase detection apparatus at a receiving end of a wireless communication system, comprising: code determination means for discriminating a code of a frequency offset from a signal received through a multipath; A pilot extraction filter having a narrow bandwidth from among at least one filter extracting a pilot according to a frequency offset value according to the code determined by the code determining means, and a pilot for amplifying the pilot signal extracted through the selected corresponding filter Extraction filtering means; Complex frequency multiplication means for receiving a received pilot signal and an oscillation signal and performing complex frequency multiplication; Phase conversion means for converting a frequency phase of a real part signal among the output signals of said complex frequency multiplication means; Limiting means for limiting an output signal from said phase shifting means to output different signals before and after frequency synchronization convergence; Synchronization detection means for receiving the output of the limiting means and detecting whether the frequency synchronization is converged using the sum of the outputs and an absolute value; Mode selection means for selectively limiting the band of the imaginary part signal among the output signals of the complex frequency multiplication means, using whether or not the synchronization detection is detected by the synchronization detection means; And multiplication means for multiplying the output of said limiting means and the output of said mode selection means.

한편, 본 발명은, 무선통신 시스템 수신단에서의 주파수 위상 검출 방법에 있어서, 주파수 위상 동기 검출 루프(FPLL)를 이용하여 반송파를 복원하는 경우, 다중경로를 통해 수신된 신호에 포함된 주파수 옵셋의 부호를 판별하여, 판별된 부호에 따라 대역폭이 좁은 파일럿 추출 필터를 선택하여, 해당 필터를 통과한 파일럿 신호를 증폭함으로써, 최대의 신호대 잡음비를 갖는 파일럿 신호를 추출하는 것을 특징으로 한다. On the other hand, the present invention, in the frequency phase detection method at the receiving end of the wireless communication system, in the case of recovering the carrier using the frequency phase synchronization detection loop (FPLL), the sign of the frequency offset included in the signal received through the multipath It is characterized in that for extracting a pilot signal having a maximum signal-to-noise ratio by selecting a pilot extraction filter having a narrow bandwidth according to the determined code, and amplifying the pilot signal passing through the filter.

다른 한편, 본 발명은, 무선통신 시스템 수신단에서의 주파수 위상 검출 방법에 있어서, 주파수 위상 동기 검출 루프(FPLL)를 이용하여 반송파를 복원하는 경우, FPLL내의 리미터 출력의 합과 절대값을 이용하여 입력 신호의 채널 상황에 따른 주파수 동기 수렴점을 찾아내어, 그 결과에 따라 주파수 동기 수렴전에는 허수부 신호라인에 저역통과필터를 선택적으로 연결하지 않고 주파수 수렴 동작을 수행하고, 주파수 동기 수렴후에는 허수부 신호라인에 저역통과필터를 선택적으로 연결하여 추적 과정에서 노이즈의 영향을 줄임으로써, 복원된 반송파의 위상 잡음을 감소시키는 것을 특징으로 한다. On the other hand, the present invention relates to a frequency phase detection method in a wireless communication system receiving terminal, in which a carrier is recovered using a frequency phase locked detection loop (FPLL), using the sum and absolute values of the limiter outputs in the FPLL. Find the frequency synchronization convergence point according to the channel condition of the signal, and according to the result, perform the frequency convergence operation without selectively connecting the low pass filter to the imaginary part signal line before the frequency synchronization convergence, and the imaginary part after the frequency synchronization convergence. By selectively connecting a low pass filter to the signal line to reduce the influence of noise in the tracking process, it is characterized in that to reduce the phase noise of the recovered carrier.

본 발명은 다중경로를 통해 수신된 신호에서 주파수 옵셋의 부호를 부호 결정부를 통해 적응적으로 찾아내고, 그 부호에 따라 파일럿 추출 필터부에 있는 필터들을 선택적으로 통과후 증폭함으로써, 주파수 옵셋 추정범위를 확대시키는 한편, 파일럿 신호 레벨 감쇄에도 강인하도록 한다. The present invention adaptively finds the sign of the frequency offset in the signal received through the multipath through the sign determiner, and selectively passes and amplifies the filters in the pilot extraction filter according to the sign, thereby improving the frequency offset estimation range. In addition, it is robust against pilot signal level attenuation.

이를 위해, 본 발명은 먼저 부호 결정부를 이용하여 수신된 신호에 포함된 주파수 옵셋의 부호를 판단하고, 그 부호에 따라 대역폭이 좁은 다수의 파일럿 추출 필터를 선택적으로 연결하여 최대한 잡음신호가 제거된 파일럿 신호를 추출하는 한편, 이를 증폭함으로써 반송파 주파수 동기를 위한 최적의 신호대 잡음비를 갖게 한다. 즉, FPLL을 이용하여 반송파의 복원을 하는 경우, 부호 결정부의 제어를 받는 파일럿 추출 필터부를 통해 주파수 옵셋값에 따라 파일럿을 추출하는 각기 다른 필터를 통과시킨 후 증폭기를 거쳐 파일럿 신호의 감쇄에 따른 수신성능의 저하를 최소화하여 주파수 및 위상 동기를 복원한다. To this end, the present invention first determines the sign of the frequency offset included in the received signal by using a sign determiner, and selectively connects a plurality of narrow bandwidth pilot extracting filters according to the sign to remove the noise signal as much as possible pilot While extracting the signal, it amplifies it to have an optimal signal-to-noise ratio for carrier frequency synchronization. That is, when the carrier is restored by using the FPLL, the pilot extracting filter under the control of the code determining unit passes through different filters for extracting the pilot according to the frequency offset value, and then receives the amplifier according to the attenuation of the pilot signal through the amplifier. Restores frequency and phase synchronization by minimizing performance degradation.

다음으로, 주파수 동기 수렴점을 주파수 위상 검출 루프(FPLL)내의 리미터 출력을 이용하여 변화하는 입력신호의 변화하는 채널 상황에 따라 적응적으로 찾아내고 주파수 동기 수렴 검출 여부에 따라 저역통과필터를 선택적으로 연결함으로써 파일럿 신호 레벨 감쇄에 따른 FPLL의 위상 잡음의 영향을 줄일 수 있다. 즉, FPLL을 이용하여 반송파의 복원을 하는 경우, FPLL를 구성하는 리미터(Limiter) 출력을 이용하여 변화하는 채널 상황에 따라 적응적으로 주파수 동기 수렴점을 찾아내고, 이의 통제를 받아 주파수 동기 수렴전에는 허수부에 저역통과필터를 선택적으로 연결하지 않고 주파수 수렴 동작을 수행하고, 주파수 동기 수렴후에는 허수부에 저역통과필터를 선택적으로 연결하여 노이즈의 영향을 줄임으로써 복원된 반송파의 위상 잡음을 감소시킨다. Next, the frequency synchronization convergence point is adaptively found using the limiter output in the frequency phase detection loop (FPLL) according to the changing channel conditions of the changing input signal, and the low pass filter is selectively selected depending on whether the frequency synchronization convergence is detected. This reduces the effect of phase noise on the FPLL due to pilot signal level attenuation. In other words, when restoring the carrier using the FPLL, the limiter output constituting the FPLL is used to adaptively find the frequency synchronization convergence point according to the changing channel condition, and under the control, before the frequency synchronization convergence is performed. Perform frequency convergence without selectively connecting the lowpass filter to the imaginary part, and reduce the effect of noise by selectively connecting the lowpass filter to the imaginary part after frequency synchronization convergence to reduce the phase noise of the restored carrier. .

이처럼 본 발명은 무선통신 시스템의 수신단에서 주파수 위상 동기 검출 루프(FPLL)를 이용하여 반송파를 복원하는 경우, 부호 결정부의 출력을 이용하여 주파수 옵셋의 부호에 따라 대역폭이 좁은 최적의 파일럿 추출 필터를 선택하고, 이를 증폭하여 최대의 신호대 잡음비를 갖는 파일럿 신호를 추출함으로써 파일럿 신호 레벨 감쇄에 강인한 성능을 갖는다. 또한, 주파수 위상 동기 검출 루프(FPLL)내의 리미터 출력을 이용하여 변화하는 입력 신호의 변화하는 채널 상황에 따라 적응적으로 주파수 동기 수렴점을 찾아내고, 그 결과에 따라 주파수 동기 수렴전에는 허수부 신호라인에 저역통과필터를 선택적으로 연결하지 않고 주파수 동기 수렴후에는 허수부 신호라인에 저역통과필터를 선택적으로 연결하여 추적 과정에서 노이즈의 영향을 줄임으로써, 수렴시간의 증가없이 추적 과정에서의 위상 잡음을 감소시켜 반송파 동기 성능을 향상시킬 수 있다.As described above, the present invention selects an optimal pilot extraction filter having a narrow bandwidth according to the code of the frequency offset by using the output of the code determiner when the carrier is restored using the frequency phase locked detection loop (FPLL) at the receiving end of the wireless communication system. By amplifying it, the pilot signal having the maximum signal-to-noise ratio is extracted to have a robust performance for pilot signal level attenuation. In addition, the limiter output in the frequency phase synchronization detection loop (FPLL) is used to find the frequency synchronization convergence point adaptively according to the changing channel condition of the changing input signal, and according to the result, the imaginary signal line before the frequency synchronization convergence. After the frequency synchronization convergence without selectively connecting the lowpass filter to the LF signal, the lowpass filter is selectively connected to the imaginary signal line to reduce the influence of noise in the tracking process, thereby reducing the phase noise in the tracking process without increasing the convergence time. By reducing the carrier synchronization performance can be improved.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명 이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3 은 본 발명에 따른 적응형 주파수 위상 검출 장치가 적용되는 무선통신 시스템 수신단의 구성 예시도이다. 3 is an exemplary configuration diagram of a wireless communication system receiving end to which an adaptive frequency phase detection apparatus according to the present invention is applied.

본 발명에 따른 적응형 주파수 위상 검출 장치(주파수 위상 검출부(30))가 적용되는 무선통신 시스템 수신단은, 바람직하게는 8레벨 잔류측파대(8-VSB) 수신 시스템으로서, 튜너, 표면탄성파(SAW) 필터, 아날로그/디지털 변환부(13), 8-VSB 복조부(14), 반송파 복원부, 채널 등화부(16), 타이밍 복원부 등으로 구성된다. The wireless communication system receiving end to which the adaptive frequency phase detecting device (frequency phase detecting unit 30) according to the present invention is applied is preferably an eight-level residual sideband (8-VSB) receiving system, and includes a tuner and a surface acoustic wave (SAW). ), An analog / digital converter 13, an 8-VSB demodulator 14, a carrier recovery unit, a channel equalizer 16, a timing recovery unit, and the like.

상기 8-VSB 복조부(14)는 곱셈기(141,142), 정합필터(1143,144), 곱셈기(145,146), 덧셈기(147) 등을 구비하여, 아날로그/디지털 변환부(13)에서 샘플링되어 디지털 신호로 변환된 8-VSB 신호를 수치제어 발진부(151)에서 발생되는 반송파 신호(cosω_ct, sinω_ct)와 곱셈기(141,142)에서 각각 곱해 실수부(I)와 허수부(Q) 성분으로 분리한 후, 각 실수부(I) 신호 및 허수부(Q) 신호를 정합필터(143,144)를 거쳐 다시 곱셈기(145,146)에서 고정주파수 발진부(154)의 신호(2.69MHz)와 각각 곱해 기저대역의 신호로 복원한 후, 덧셈기(147)에서 다시 더해 채널 등화부(16)로 출력한다. The 8-VSB demodulator 14 includes multipliers 141 and 142, matching filters 1143 and 144, multipliers 145 and 146, an adder 147, and the like, and are sampled by the analog / digital converter 13 and are digital signals. The 8-VSB signal, which is transformed into, is multiplied by the carrier signals (cosω _c t, sinω _c t) generated by the numerically controlled oscillator 151 and the multipliers 141 and 142, respectively, and separated into a real part (I) and an imaginary part (Q). Then, each real part (I) signal and an imaginary part (Q) signal are multiplied by the signals of the fixed frequency oscillator 154 (2.69 MHz) by the multipliers 145 and 146 again through the matching filters 143 and 144, respectively. After restoring to, it is added again by the adder 147 and output to the channel equalizer 16.

상기 반송파 복원부는 수치제어 발진부(151), 고정주파수 발진부(154), 주파수 위상 검출부(30), 루프필터(156) 등을 구비하여, 수신신호를 복원하는데, 이때 주파수 옵셋과 위상 잡음을 최소화시키는 방향으로 동작한다. 이중 본 발명은 주파수 옵셋 추정범위를 확대하고 파일럿 신호 레벨 감쇄에도 강인한 주파수 위상 검출부(30)에 관한 것이다. The carrier recovery unit includes a numerically controlled oscillator 151, a fixed frequency oscillator 154, a frequency phase detector 30, a loop filter 156, and the like to restore the received signal, and at this time, minimizes frequency offset and phase noise. Direction. In particular, the present invention relates to a frequency phase detection unit 30 that extends the frequency offset estimation range and is robust to pilot signal level attenuation.

도 3에 도시된 바와 같이, 본 발명에 따른 적응형 주파수 위상 검출 장치(주파수 위상 검출부(30))는, 다중경로를 통해 수신된 신호로부터 주파수 옵셋의 부호를 판별하기 위한 부호 결정부(31)와, 부호 결정부(31)에서 판별된 부호에 따라 '주파수 옵셋값에 따라 파일럿을 추출하는 적어도 하나의 필터' 중 최적의 필터(대역폭이 좁은 파일럿 추출 필터)를 적응적으로 선택하고, 해당 필터를 통해 추출된 파일럿 신호를 증폭하기 위한 파일럿 추출 필터부(32)와, 수신 파일럿 신호와 발진 신호를 입력받아, 복소주파수 곱셈을 수행하기 위한 복소주파수 곱셈기(35)와, 복소주파수 곱셈기(35)의 출력 신호 중 실수부 신호의 주파수 위상을 변환시키기 위한 제1 저역통과필터(36)와, 제1 저역통과필터(36)로부터의 출력 신호를 제한하여, 주파수 동기 수렴 전후에 서로 다른 신호를 출력하기 위한 리미터(37)와, 리미터(37)의 출력을 입력받아, 출력의 합과 절대값을 이용하여 적응적으로 주파수 동기 수렴 여부를 검출하기 위한 동기 검출부(38)와, 동기 검출부(38)에서의 주파수 동기 수렴 검출 여부를 제어 신호로 하여, 복소주파수 곱셈기(35)의 출력 신호 중 허수부 신호의 대역을 선택적으로 제한하기 위한 모드 선택부(39)와, 리미터(37)의 출력과 모드 선택부(39)의 출력을 곱하기 위한 곱셈기(40)를 포함한다. As shown in FIG. 3, the adaptive frequency phase detection device (frequency phase detection unit 30) according to the present invention includes a code determination unit 31 for determining a sign of a frequency offset from a signal received through a multipath. And adaptively select an optimal filter (a pilot extraction filter having a narrow bandwidth) from among at least one filter for extracting pilots according to a frequency offset value according to the sign determined by the sign determiner 31. A pilot extraction filter unit 32 for amplifying the pilot signal extracted through the signal, a received pilot signal and an oscillation signal are received, a complex frequency multiplier 35 for performing complex frequency multiplication, and a complex frequency multiplier 35. The first low pass filter 36 and the output signal from the first low pass filter 36 for converting the frequency phase of the real part signal among the output signals of the signal are limited to each other before and after the frequency synchronization convergence. A limiter 37 for outputting a different signal, an output of the limiter 37, and a synchronization detector 38 for adaptively detecting whether or not frequency synchronization is converged by using the sum of the outputs and an absolute value, and the synchronization A mode selector 39 and a limiter 37 for selectively limiting the band of the imaginary part signal among the output signals of the complex frequency multiplier 35 by using the detection unit 38 as a control signal whether or not frequency synchronization convergence is detected. And a multiplier 40 for multiplying the output of the multiplier with the output of the mode selector 39.

상기 모드 선택부(39)는 동기 검출부(38)에서의 동기 수렴 검출 여부를 제어 신호로 하여 복소주파수 곱셈기(35)의 출력 신호 중 허수부 신호를 동기 수렴 전에는 제2 저역통과필터(392)에 연결하지 않고 그냥 통과시키고 동기 수렴후에는 연결 하기 위한 스위치(391)와, 스위치(391)의 상황에 따라 복소주파수 곱셈기(35)의 출력 신호 중 허수부 신호의 잡음 대역을 감소시키기 위한 제2 저역통과필터(392)를 포함한다.The mode selector 39 sets the imaginary convergence detected by the synchronization detector 38 as a control signal to the second low pass filter 392 before the synchronous convergence of the imaginary part of the output signals of the complex frequency multiplier 35. A second low pass for reducing the noise band of the imaginary part signal of the output signal of the complex frequency multiplier 35 according to the situation of the switch 391 and the switch 391 after passing through the synchronous convergence. Pass filter 392 is included.

파일럿 추출/증폭부는 디지털화된 8-VSB 수신 신호에서 주파수 옵셋에 따라 옵셋의 부호를 판별하기 위한 부호 결정부(31)와, 부호 결정부(31)의 출력을 입력받아 적응적으로 대역폭이 좁은 파일럿 추출 필터를 선택하여 파일럿을 추출하고 증폭하는 파일럿 추출 필터부(32)로 구성된다. The pilot extractor / amplifier receives an output of the code determiner 31 and the code determiner 31 for determining the sign of the offset according to the frequency offset in the digitized 8-VSB received signal. It consists of a pilot extraction filter unit 32 for selecting an extraction filter to extract and amplify the pilot.

즉, 파일럿 추출/증폭부의 입력(실수부(I) 신호, 허수부(Q) 신호)은 주파수 옵셋의 부호에 따라 서로 다른 수렴값을 출력하는 부호 결정부(31)를 통과한다.That is, the input of the pilot extracting / amplifying part (real part I signal, imaginary part Q signal) passes through a code determining part 31 which outputs different convergence values according to the sign of the frequency offset.

다음 단의 파일럿 추출 필터부(32)는 입력된 부호 결정부(31)의 출력 신호로부터 주파수 옵셋 부호에 따라 최적의 파일럿 추출 필터(바람직하게는 대역폭이 좁은 파일럿 추출 필터)를 선택하여 파일럿 신호를 추출하고, 이 신호를 증폭함으로써 파일럿 추출 필터에 의해 추출된 파일럿 신호가 최적의 신호대 잡음비를 갖도록 한다. The pilot extraction filter unit 32 of the next stage selects an optimal pilot extraction filter (preferably a narrow bandwidth pilot extraction filter) from the output signal of the input code determination unit 31 according to the frequency offset code and selects a pilot signal. By extracting and amplifying the signal, the pilot signal extracted by the pilot extraction filter has an optimal signal-to-noise ratio.

이후, 파일럿 추출 필터부(32)에서 추출된 파일럿 신호는 수치제어 발진부(151)에서 발생되는 반송파 신호(cosω_ct, sinω_ct)와 곱셈기(33,34)에서 곱해져서 실수부(I)와 허수부(Q) 성분으로 분리된 후, 복소주파수 곱셈기(35)의 입력으로 들어가게 된다. Thereafter, the pilot signal extracted by the pilot extraction filter unit 32 is multiplied by the carrier signals (cosω _c t and sinω _c t) generated by the numerically controlled oscillator 151 by the multipliers 33 and 34 so that the real part I is obtained. After separating into the imaginary part (Q) component and enters the input of the complex frequency multiplier (35).

복소주파수 곱셈기(35)는 디지털화된 8-VSB 수신 신호에서 추출된 파일럿 신 호(실수부(I) 및 허수부(Q) 신호)와 고정주파수 발진부(154)에서 생성된 신호(즉, 고정주파수 발진부(154)에서 2.69MHz 주파수를 갖고 출력되는 실수부(I') 및 허수부(Q') 신호)를 입력받아, 복소주파수 곱셈을 수행하여, 실수부(I") 및 허수부(Q") 신호를 출력한다. The complex frequency multiplier 35 is a pilot signal (real number I and imaginary part Q) extracted from the digitized 8-VSB received signal and a signal generated from the fixed frequency oscillator 154 (that is, fixed frequency). The oscillator 154 receives a real part I 'and an imaginary part Q' signal outputted with a 2.69 MHz frequency, performs complex frequency multiplication, and performs a real part I "and an imaginary part Q". ) Outputs a signal.

상기 복소주파수 곱셈기(35)를 통과한 실수부 신호(I")는 주파수 옵셋 크기에 따라 주파수 위상을 90도 변환시켜 주파수 편차를 검출하는 제1 저역통과필터(36)를 통과한다. 즉, 제1 저역통과필터(36)는 복소주파수 곱셈기(34)의 출력 신호(즉, 실수부(I") 및 허수부(Q") 신호) 중 실수부(I") 신호의 위상을 90도 변환시켜 주파수 편차를 검출한다. The real part signal I ″ passing through the complex frequency multiplier 35 passes through a first low pass filter 36 which detects a frequency deviation by converting the frequency phase by 90 degrees according to the frequency offset. 1 The low pass filter 36 converts the phase of the real part I ″ signal of the output signal of the complex frequency multiplier 34 (that is, the real part I ″ and the imaginary part Q ″ signals) by 90 degrees. Detect frequency deviation.

이후, 리미터(37)는 제1 저역통과필터(36)의 출력을 입력으로 하여 주파수 동기 수렴전에는 양의 신호 또는 음의 신호를 출력하고, 주파수 동기 수렴 후에는 양의 신호 또는 음의 신호 중 한 값만 일정하게 출력한다. 즉, 리미터(37)는 제1 저역통과필터(36)의 출력 신호를 입력받아 주파수 동기 수렴전에는 +1 또는 -1의 값을 출력하고, 주파수 수렴후에는 +1 또는 -1 중의 한 값만 출력하여 제1 저역통과필터(36)의 출력 신호를 제한한다. Thereafter, the limiter 37 receives the output of the first low pass filter 36 as an input and outputs a positive signal or a negative signal before frequency synchronization convergence, and after the frequency synchronization convergence, one of the positive signals or negative signals is received. Only the values are output consistently. That is, the limiter 37 receives the output signal of the first low pass filter 36 and outputs a value of +1 or -1 before frequency synchronization convergence, and outputs only one value of +1 or -1 after frequency convergence convergence. The output signal of the first low pass filter 36 is limited.

그리고, 리미터(37)의 출력은 두 방향으로 나뉘어 하나는 곱셈기(40)로 입력되어 허수부(Q")의 신호 또는 모드 선택부(39)의 제2 저역통과필터(392)를 통과하여 대역이 제한된 허수부의 신호와 곱해져 주파수 및 위상 편차를 검출하는데 이용되고, 다른 하나는 동기 검출부(38)에 입력된다. The output of the limiter 37 is divided in two directions, one of which is input to the multiplier 40 and passes through a signal of the imaginary part Q ″ or the second low pass filter 392 of the mode selector 39. This signal is multiplied by the restricted imaginary part and used to detect the frequency and phase deviation, and the other is input to the synchronization detector 38.

다음으로, 동기 검출부(38)는 리미터(37)의 출력을 받아 적응적으로 동기 수 렴 여부를 검출한다. 즉, 동기 검출부(38)는 매시간 +1과 -1로 한정된 값을 출력하는 리미터(37)의 출력의 합과 그에 대한 절대값을 이용하여 상황에 따른 적절한 주파수 동기 수렴점을 찾아내며, 수렴전에는 0을, 수렴후에는 1을 출력하여 모드 선택부(39)의 스위치(391)를 제어한다. 이때, 동기 검출부(38)는 반송파 복원부로 입력되는 신호의 주파수 옵셋의 양에 따라 자동적으로 문턱값을 조절하여 주파수 동기를 검출한다. Next, the synchronization detecting unit 38 receives the output of the limiter 37 and adaptively detects whether or not the synchronization has converged. That is, the synchronization detector 38 finds an appropriate frequency synchronization convergence point according to the situation by using the sum of the outputs of the limiter 37 outputting the values limited to +1 and -1 every hour and the absolute value thereof. After convergence, 0 is outputted to control the switch 391 of the mode selector 39. At this time, the synchronization detector 38 automatically adjusts the threshold value according to the amount of frequency offset of the signal input to the carrier recovery unit to detect frequency synchronization.

한편, 모드 선택부(39)는 동기 검출부(38)의 출력을 제어 신호로 하여 복소주파수 곱셈기(35)의 출력 신호(즉, 실수부(I") 및 허수부(Q") 신호) 중 허수부(Q") 신호를 선택적으로 제2 저역통과필터(392)에 연결하거나 연결하지 않는, 즉 동기 검출부(38)에서의 동기 수렴 검출 여부를 제어 신호로 하여 동기 수렴전에는 복소주파수 곱셈기(35)로부터의 허수부(Q") 신호를 통과시키고 동기 수렴후에는 복소주파수 곱셈기(35)로부터의 허수부(Q") 신호의 대역을 제한한다. On the other hand, the mode selector 39 uses the output of the synchronization detector 38 as a control signal, and an imaginary number of the output signals of the complex frequency multiplier 35 (that is, the real part I "and the imaginary part Q" signal). The complex frequency multiplier 35 before or after the synchronization convergence, with or without a negative (Q ") signal selectively connected to or connected to the second low pass filter 392, i.e., whether or not the synchronization detection is detected by the synchronization detection section 38 as a control signal. Pass the imaginary part Q " signal from and limit the band of the imaginary part Q " signal from the complex frequency multiplier 35 after synchronous convergence.

즉, 복소주파수 곱셈기(35)를 통과한 허수부(Q")의 신호는 모드 선택부(39)를 통과하게 되는데, 모드 선택부(39)의 스위치(391)는 동기 검출부(38)로부터 제어 신호를 입력받아 주파수 동기 수렴전에는 허수부(Q")의 신호를 그대로 통과시켜 빠른 주파수 동기 수렴이 이루어지도록 하고, 주파수 동기 수렴후에는 제2 저역통과필터(392)를 통과시켜 모든 주파수 대역에 낮게 깔려있는 잡음 성분을 제2 저역통과필터(392)의 대역폭으로 제한함으로써 잡음 대역을 감소시킨다.That is, the signal of the imaginary part Q "passing through the complex frequency multiplier 35 passes through the mode selector 39. The switch 391 of the mode selector 39 is controlled from the synchronization detector 38. It receives the signal and passes the signal of the imaginary part (Q ") as it is before the frequency synchronization convergence, so that fast frequency synchronization converges, and after the frequency synchronization converges, it passes through the second low pass filter 392 to lower all the frequency bands. The noise band is reduced by limiting the noise component to the bandwidth of the second low pass filter 392.

파일럿 신호가 없는 경우를 가정한다면, 주파수 옵셋이 없는 경우 기저대역의 스펙트럼은 대칭적 특성을 갖는다. 반면, 주파수 옵셋이 있는 경우 신호 스펙트 럼은 기저대역에서 한쪽으로 이동해 비대칭적인 스펙트럼이 되며, 옵셋이 증가할수록 비대칭적 특성이 커지게 되므로 이러한 특성을 이용하여 주파수 옵셋의 부호를 추정해 볼 수 있다. 하지만, 실제로 스펙트럼의 중심으로부터 2.69㎒만큼 떨어진 위치에 파일럿 신호가 삽입되어 있기 때문에 주파수 옵셋이 없는 경우에도 대칭성이 심하게 왜곡된다. 따라서, 스펙트럼의 대칭적 특성을 이용하기 위해 파일럿이 배제될 수 있도록 2.69㎒와 3㎒ 사이의 대역만을 통과할 수 있는 대역통과필터(IIR BPF)를 사용한다.Assuming no pilot signal, the baseband spectrum is symmetrical in the absence of a frequency offset. On the other hand, if there is a frequency offset, the signal spectrum is shifted from the baseband to one side and becomes an asymmetrical spectrum. As the offset increases, the asymmetrical characteristic becomes larger, so that the sign of the frequency offset can be estimated using this characteristic. However, since the pilot signal is inserted at a position 2.69 MHz away from the center of the spectrum, the symmetry is severely distorted even when there is no frequency offset. Thus, to take advantage of the symmetrical nature of the spectrum, a bandpass filter (IIR BPF) is used that can only pass bands between 2.69 MHz and 3 MHz so that pilots can be excluded.

곱셈기(40)는 리미터(37)의 출력과 모드 선택부(39)의 출력을 곱하여 주파수 편차를 검출한다. The multiplier 40 multiplies the output of the limiter 37 by the output of the mode selector 39 to detect the frequency deviation.

도 4 는 상기 도 3의 적응형 주파수 위상 검출 장치 중 부호 결정부 내부의 주파수 옵셋 부호에 따른 대역통과필터의 입력을 나타낸 일실시예 설명도이다. FIG. 4 is an exemplary explanatory diagram illustrating an input of a band pass filter according to a frequency offset code inside a code determiner of the adaptive frequency phase detection apparatus of FIG. 3.

도 4에서, (a)는 실수부에서 관찰한 대역통과 필터의 입력 스펙트럼이고, (b)는 허수부에서 관찰한 입력 스펙트럼이다. 여기서, 실선으로 표시된 부분은 양의 스펙트럼을 나타내고, 점선으로 표시된 부분은 양의 스펙트럼에 의한 이미지 신호에 따른 음의 스펙트럼을 나타낸다. In Figure 4, (a) is the input spectrum of the bandpass filter observed in the real part, (b) is the input spectrum observed in the imaginary part. Here, the portion indicated by the solid line represents the positive spectrum, and the portion indicated by the dotted line represents the negative spectrum according to the image signal by the positive spectrum.

부호 결정부(31)는 양의 대역통과필터 출력의 전력을 측정하여 반송파 주파수 옵셋의 부호를 판별한다. The code determiner 31 determines the sign of the carrier frequency offset by measuring the power of the positive bandpass filter output.

도 4에서 알 수 있듯이, 실수부의 경우에는 주파수 옵셋의 부호에 관계없이 모두 양의 부호를 갖는다. 그러나, 허수부의 경우에는 양의 옵셋일 경우 양의 값을, 음의 주파수 옵셋일 경우에는 음의 값을 출력하게 된다. 즉, 주파수 옵셋의 부 호에 따라 대역통과 필터에 입력되는 신호 부호의 차이가 발생하게 된다. 따라서, 허수부의 대역통과필터 출력의 신호에 따라 주파수 옵셋의 부호를 판별하는 것이 가능하게 된다.As can be seen from FIG. 4, the real part has a positive sign regardless of the sign of the frequency offset. However, in the imaginary part, a positive value is output in the case of a positive offset, and a negative value is output in the case of a negative frequency offset. That is, a difference in the signal code input to the bandpass filter occurs according to the code of the frequency offset. Therefore, it is possible to determine the sign of the frequency offset according to the signal of the bandpass filter output of the imaginary part.

도 5 는 상기 도 3의 적응형 주파수 위상 검출 장치 중 부호 결정부의 일실시예 상세 구성도이다. FIG. 5 is a detailed block diagram of an embodiment of the code determiner of the adaptive frequency phase detection apparatus of FIG. 3.

도 5에 도시된 바와 같이, 디지털화된 8-VSB 수신 신호에서 주파수 옵셋에 따라 옵셋의 부호를 판별하기 위한 부호 결정부(31)는, 실수부(I) 및 허수부(Q) 신호 스펙트럼의 가장자리만을 추출(양끝의 측대역 추출)하기 위한 대역통과필터(51,52), 실수측 대역통과필터(51)를 통과한 신호중 주파수 대역에서의 위상회전 효과를 주기 위해 실수부에 위치한 지연기(52)와, 지연기(52)를 통과한 실수부 값과 지연기(52)를 통하지 않는 허수부 값(즉, 허수측 대역통과필터(53)만을 통과한 허수부 값)을 곱하기 위한 곱셈기(54)와, 잡음의 영향으로 인하여 대역통과필터 출력에 지터가 발생시 지터의 영향을 최소화하기 위해 곱셈기(54)의 출력신호의 평균값을 구하는 평균값 계산기(55)와, 평균값 계산기(55)의 수렴값에 따라 파일럿 추출 필터부(32)의 스위치를 제어하기 위한 스레쉬홀드 검출기(56)를 포함한다.As shown in FIG. 5, the code determiner 31 for determining the sign of the offset according to the frequency offset in the digitized 8-VSB received signal includes an edge of a real part I and an imaginary part Q signal spectrum. Band pass filters 51 and 52 for extracting bays (side band extraction at both ends), and a delay unit 52 located in the real part to give a phase rotation effect in the frequency band among the signals passed through the real band pass filter 51. ) And a multiplier 54 for multiplying the real part value passing through the delay unit 52 and the imaginary part value not passing through the delay unit 52 (that is, the imaginary part value passing only the imaginary side bandpass filter 53). And averaging calculator 55 for calculating the average value of the output signal of multiplier 54 in order to minimize the influence of jitter when the jitter occurs at the bandpass filter output due to the noise. Switch for controlling the switch of the pilot extraction filter section 32 accordingly. And a threshold detector 56.

이를 수식적으로 표현하면 다음과 같다. This can be expressed as a formula.

실수측 대역통과필터(51)를 통과한 신호를 I, 허수측 대역통과필터(52)를 통과한 신호를 Q로 정의하고 I_a(f), Q_a(f)를 각각 실수부와 허수부의 대역통과필터(51,52)를 통과한 스펙트럼 중 양의 주파수 성분이라고 하면, I, Q는 하기의 [수학 식 1]과 같이 표현된다.The signal passing through the real band pass filter 51 is defined as I and the signal passing through the imaginary band pass filter 52 is defined as Q, and I _a (f) and Q _a (f) are defined as the real part and the imaginary part, respectively. Supposing the positive frequency components in the spectrum passing through the bandpass filters 51 and 52, I and Q are expressed as shown in Equation 1 below.

시간 영역에서의 지연은 주파수 영역에서의 위상 회전과 같기 때문에 실수부의 지연 소자를 통과한 신호 I'(f)는 하기의 [수학식 2]와 같다.Since the delay in the time domain is equal to the phase rotation in the frequency domain, the signal I '(f) passing through the delay element of the real part is expressed by Equation 2 below.

상기 [수학식 2]에서, f는 대역통과필터 대역에 해당하는 주파수를 나타내고, ΔT는 샘플링 시간을 나타낸다. 시간 영역에서의 곱셈은 주파수 영역에서의 콘볼루션(convolution)이므로 부호 결정부(31)의 곱셈기(54) 출력은

가 된다. 여기서 "

"은 콘볼루션을 나타낸다. 도 4의 (b)의 허수부 스펙트럼 중 주파수 옵셋이 없을 경우에는 대역통과필터(51,52)의 출력부분이 상하로 같기 때문에 신호가 없어진다. 즉, 대역통과필터(51,52) 부분에서 Q=0가 되기 때문에 부호 결정부(31)의 출력은 항상 0이 된다.In Equation 2, f represents a frequency corresponding to a bandpass filter band, and ΔT represents a sampling time. Since the multiplication in the time domain is convolution in the frequency domain, the output of the multiplier 54 of the sign determiner 31 is

Becomes here "

Indicates a convolution. If there is no frequency offset in the imaginary part spectrum of Fig. 4 (b), the signal is lost because the output portions of the band pass filters 51 and 52 are the same up and down. That is, the band pass filter ( Since Q = 0 in the

part

51, 52, the output of the sign determining unit 31 is always zero.

반면에, 주파수 옵셋이 있는 경우, 부호 결정부(31)의 출력은 다음과 같이 저주파 대역의 신호로써 근사화가 가능하다. F_Q(f)를 부호 결정부(31)의 출력이라고 하면, 그 결과는 하기의 [수학식 3]과 같다.On the other hand, when there is a frequency offset, the output of the sign determiner 31 can be approximated as a signal of a low frequency band as follows. If F _Q (f) is the output of the sign determining unit 31, the result is as shown in Equation 3 below.

I_a(-f)=I_a(f)이고 Q_a(-f)=-Q_a(f)이기 때문에 상기 [수학식 3]은 하기의 [수학식 4]와 같이 요약될 수 있다.Since I _a (−f) = I _a (f) and Q _a (−f) = − Q _a (f), Equation 3 may be summarized as Equation 4 below.

I_a(f)의 부호가 항상 양이며, cos(2πfΔT)는 f만이 변수인데 대역통과필터(51,52)의 주파수 범위의 절대값이 Δf/4보다 조금 큰 부분의 좁은 대역이기 때문에 cos(2πfΔT)의 위상은 항상 90°보다 조금 크고 그 결과는 항상 음의 값을 갖는다. 따라서, 부호 결정부(31)의 출력은 허수부 스펙트럼 가운데 양의 주파수 부 분인 Q_a(f)의 부호에 의해 결정된다.The sign of I _a (f) is always positive, and cos (2πfΔT) is the only variable, but cos ( The phase of 2πfΔT) is always slightly greater than 90 ° and the result is always negative. Therefore, the output of the sign determining unit 31 is determined by the sign of Q _a (f), which is the positive frequency part of the imaginary part spectrum.

도 6 은 상기 도 3의 적응형 주파수 위상 검출 장치 중 파일럿 추출 필터부의 주파수 옵셋 추정 가능범위를 나타낸 일실시예 설명도이다. FIG. 6 is an exemplary diagram illustrating a frequency offset estimation range of the pilot extraction filter unit in the adaptive frequency phase detection apparatus of FIG. 3.

도 6에 도시된 것과 같이, 대역폭이 좁은 다수의 대역통과필터를 중첩되게 배치함으로써 주파수 옵셋 추정 가능범위는 넓은 반면, 추출된 파일럿 신호에 포함된 잡음은 적은 구조를 얻을 수 있다.As illustrated in FIG. 6, a structure in which the frequency offset estimation range is wide while the bandpass filters having narrow bandwidths are overlapped is large while the noise included in the extracted pilot signal is small.

도 7 은 상기 도 3의 적응형 주파수 위상 검출 장치 중 파일럿 추출 필터부의 일실시예 상세 구성도이다. FIG. 7 is a detailed block diagram of an embodiment of a pilot extraction filter unit in the adaptive frequency phase detection apparatus of FIG. 3.

도 7에 도시된 바와 같이, 부호 결정부(31)에서 판별된 부호에 따라 '주파수 옵셋값에 따라 파일럿을 추출하는 다수의 필터' 중 최적의 필터를 적응적으로 선택하고, 해당 필터를 통해 추출된 파일럿 신호를 증폭하기 위한 파일럿 추출 필터부(32)는, 부호 결정부(31)의 제어를 받아 파일럿 추출 필터(72-1~72-4)를 선택하기 위한 스위치(71)와, 스위치(71)의 동작에 의해 수신 신호로부터 파일럿 신호를 추출해내는 파일럿 추출 필터(72-1~72-4)와, 파일럿 추출 필터(72-1~72-4)에 의해 추출된 파일럿 신호를 증폭하는 증폭기(73-1~73-4)를 포함한다.As shown in FIG. 7, an optimal filter is adaptively selected from among a plurality of filters for extracting pilots according to a frequency offset value according to a code determined by the code determiner 31, and extracted through a corresponding filter. The pilot extraction filter unit 32 for amplifying the extracted pilot signal includes a switch 71 for selecting pilot extraction filters 72-1 to 72-4 under the control of the code determining unit 31, and a switch ( An amplifier for amplifying the pilot extraction filters 72-1 to 72-4 for extracting the pilot signal from the received signal by the operation of 71 and the pilot signals extracted by the pilot extraction filters 72-1 to 72-4. (73-1 through 73-4).

이러한 구조는 수신된 8-VSB 신호로부터 최대한 잡음 성분을 제거시킨 채로 파일럿 신호를 추출한 후 그 신호를 증폭시킴으로써 파일럿 신호레벨을 더욱 높이게 된다. 따라서, 이를 반송파 주파수 동기에 적용시, 주파수 옵셋 추정 범위 확장과 더불어 파일럿 신호레벨 감쇄에도 강인한 구조를 얻을 수 있다.This structure further increases the pilot signal level by extracting the pilot signal with the maximum noise component removed from the received 8-VSB signal and then amplifying the signal. Therefore, when applied to the carrier frequency synchronization, it is possible to obtain a structure that is robust to the pilot signal level attenuation as well as the frequency offset estimation range.

도 8 은 상기 도 3의 적응형 주파수 위상 검출 장치 중 동기 검출부의 동작을 나타낸 일실시예 설명도이다. FIG. 8 is an exemplary diagram illustrating an operation of a synchronization detector of the adaptive frequency phase detection apparatus of FIG. 3.

도 ８에 도시된 바와 같이, 좌측 그래프는 리미터의 출력값의 합을 나타내는 그래프로서, 주파수 수렴전에는 +1과 -1의 기울기를 가지고 움직이던 출력이 주파수 수렴후에는 +1 또는 -1 중 하나의 기울기로 일정하게 유지되고 있고, 우측 그래프는 좌측의 결과에 대하여 절대값을 취한 그래프로서, 수렴후에는 반드시 +1의 일정한 기울기로 유지된다.As shown in Fig. 9, the left graph shows the sum of the output values of the limiter, and the output which moved with the slope of +1 and -1 before the frequency convergence is the slope of one of +1 or -1 after the frequency convergence. The graph on the right is a graph in which the absolute value is taken with respect to the result on the left side, and after convergence, it is always maintained at a constant slope of +1.

동기 검출부(38)의 동작은 크게 두 과정으로 나뉘어진다. The operation of the synchronization detector 38 is largely divided into two processes.

예를 들어, 도 8의 (a) 그래프를 설명하면, 첫 번째 과정은 수렴전의 동작 과정으로서, 'a' 점과 같은 최대값을 찾는 동작을 수행한다. 이를 위해, 최대값을 저장하기 위한 임시 버퍼를 하나 두고, 매 심볼마다 현재 심볼값과 버퍼에 저장된 심볼값을 비교하여 큰 값을 다시 버퍼에 넣는 동작을 반복함으로써, 수렴전의 구간에서 최대값을 검출한다. For example, referring to the graph of FIG. 8A, the first process is an operation process before convergence and performs an operation of finding a maximum value such as a point 'a'. To this end, a temporary buffer is stored to store the maximum value, and the maximum value is detected in the section before convergence by repeating the operation of comparing the current symbol value with the symbol value stored in the buffer and putting the large value back into the buffer for each symbol. do.

두 번째 과정은 수렴후의 동작 과정으로서, 동기 루프가 일정한 수렴값을 유지하게 되어 일정한 기울기 1을 가지는 구간이 나타났을 때, 현재의 심볼값과 상기 첫 번째 과정에서 버퍼에 저장된 최대값(a)을 비교하여 일치하는 값(b)에 도달하면 이 점을 수렴점으로 판단하고 모드를 전환하게 된다. The second process is the post-convergence operation. When the synchronization loop maintains a constant convergence value and a section having a constant slope 1 appears, the current symbol value and the maximum value (a) stored in the buffer in the first process are shown. In comparison, when the matching value (b) is reached, this point is determined as a convergence point and the mode is switched.

이와 같은 특징으로 인하여 모드 전환시 별도의 문턱값을 설정해 주지 않더라도 상황에 따라 적응적으로 문턱값을 추정하여 모드를 전환할 수 있다.Due to this feature, even if a separate threshold value is not set when switching modes, the threshold value can be adaptively changed according to a situation to switch modes.

도 9 는 상기 도 3의 적응형 주파수 위상 검출 장치 중 동기 검출부의 일실 시예 상세 구성도이다. FIG. 9 is a detailed structural diagram of an example of a synchronization detector of the adaptive frequency phase detection apparatus of FIG. 3.

도 9에 도시된 바와 같이, 리미터(37)의 출력을 입력받아, 적응적으로 동기 수렴 여부를 검출하기 위한 동기 검출부(38)는, 리미터(37)의 출력을 더하여 값을 누적시키기 위한 누적부(91)와, 누적부(91)의 출력 최대값을 인지하여 주파수 동기 여부를 판단하는데 이용할 수 있도록 누적부(91)의 출력값을 절대값으로 변환시키기 위한 절대값 변환기(92)와, 절대값 변환기(92)의 출력값을 입력받아 과거의 값과 현재 입력되는 값을 비교하여 과거의 값이 클 경우에는 과거값을 최대값으로서 루프안에 유지하고, 현재의 값이 클 경우에는 현재값을 최대값으로 루프안에 유지하고 루프 밖으로 신호를 출력하기 위한 비교부(93)와, 절대값 변환기(92)의 현재값이 과거값보다 클 경우 루프밖으로 출력된 비교부(93)의 신호에 따라 모드 선택부(39)의 스위치(391)를 제어하기 위한 스레쉬홀드 검출기(94)를 포함한다.As shown in FIG. 9, the synchronization detector 38 for receiving the output of the limiter 37 and adaptively detecting the convergence of the limiter is an accumulation unit for accumulating the values by adding the output of the limiter 37. And an absolute value converter 92 for converting the output value of the accumulation unit 91 into an absolute value so that the output maximum value of the accumulation unit 91 can be used to determine whether or not the frequency is synchronized. The output value of the converter 92 is input and the past value is compared with the currently input value. If the past value is large, the past value is kept in the loop as the maximum value, and the present value is the maximum value if the current value is large. And the mode selector according to the signal of the comparator 93 outputted out of the loop when the current value of the absolute value converter 92 is greater than the past value. To control switch 391 It includes a threshold detector 94.

상기 누적부(91)는, 리미터(37)의 출력값을 더하는 덧셈기(911)와, 덧셈기(911)의 출력값을 지연시킨 후에, 그 지연된 값을 다시 덧셈기(911)에 입력시키는 지연기(912)를 포함한다.The accumulator 91 adds an output value of the limiter 37 and a delayer 912 for inputting the delayed value to the adder 911 after delaying the output value of the adder 911. It includes.

상기 비교부(93)는, 절대값 변환기(92)의 출력값과 제1 지연기(933)로부터의 과거값을 입력받아 비교하는 제1 및 제2 비교기(931,932)와, 절대값 변환기(92)의 출력값과 제1 비교기(931)의 출력값을 곱하는 제1 곱셈기(935)와, 제2 비교기(932)의 출력값과 제2 지연기(934)의 출력값(과거값)을 곱하는 제2 곱셈기(936)와, 제1 곱셈기(935)의 출력값과 제2 곱셈기(936)의 출력값을 더하는 덧셈기(937)와, 덧셈기(937)의 출력값을 입력받아 그 값을 제1 및 제2 비교기(931,932)에 입력하는 제1 지연기(933)와, 덧셈기(937)의 출력값을 입력받아 그 값을 제2 곱셈기(936)에 입력하는 제2 지연기(934)를 포함한다.The comparator 93 includes first and second comparators 931 and 932 for comparing an output value of the absolute value converter 92 with a past value from the first delay unit 933, and an absolute value converter 92. The first multiplier 935 to multiply the output value of the multiplier and the output value of the first comparator 931, and the second multiplier 936 to multiply the output value of the second comparator 932 and the output value (past value) of the second delayer 934. ), An adder 937 that adds an output value of the first multiplier 935 and an output value of the second multiplier 936, and an output value of the adder 937 to be input to the first and second comparators 931 and 932. And a second delayer 934 for receiving an input value of the adder 937 and inputting the output value to the second multiplier 936.

상기 동기 검출부(38)의 동작을 살펴보면, 누적부(91)는 매 순간 입력들의 합을 구하여 현재값으로 삼고, 절대값 변환기(92)에서는 누적부(91)에서 누적한 값을 절대값으로 변환하여 그 절대값을 현재값으로 하여 비교부(93)로 입력한다. Referring to the operation of the synchronization detector 38, the accumulator 91 calculates the sum of inputs at every instant and makes the current value, and the absolute value converter 92 converts the value accumulated by the accumulator 91 to an absolute value. And input the absolute value to the comparison unit 93 using the absolute value as the present value.

이후, 비교부(93)의 제1 및 제2 비교기(931,932)에서는 현재값과 버퍼 역할을 하는 제1 지연기(933)와 제2 지연기(934)에 유지되어 있는 과거값을 비교하여, 현재값이 과거값보다 작을 경우 제1 비교기(931)에서는 0을, 제2 비교기(932)에서는 1을 출력하여 최대값이 루프안에 유지되도록 하고, 현재값이 과거값보다 클 경우 반대로 제1 비교기(931)에서는 1을, 제2 비교기(932)에서는 0을 출력하여 현재값이 최대값으로서 루프안에 유지되도록 하고 스레쉬홀드 검출기(94)에 1을 전달하여, 스레쉬홀드 검출기(94)가 모드 선택부(39)의 스위치(391)에 제어 신호를 출력하도록 한다.Subsequently, the first and second comparators 931 and 932 of the comparator 93 compare the present value with past values held in the first delayer 933 and the second delayer 934 serving as buffers. If the present value is less than the past value, the first comparator 931 outputs 0 and the second comparator 932 outputs 1 so that the maximum value is maintained in the loop. In 931, the second comparator 932 outputs 0 so that the current value is maintained in the loop as the maximum value, and 1 is transmitted to the threshold detector 94, so that the threshold detector 94 The control signal is output to the switch 391 of the mode selector 39.

이와 같은 제어 신호, 즉 동기 검출부(38)의 출력은, 복소주파수 곱셈기(35)를 통과한 허수부(Q") 신호에 연결된 모드 선택부(39)의 스위치(391)를 제어하여 주파수 동기 수렴전에는 제2 저역통과필터(392)를 연결하지 않고 주파수 동기 수렴후에는 제2 저역통과필터(392)를 연결한다. 따라서, 본 발명에 따른 적응형 주파수 위상 검출 장치는, 동일한 루프 필터를 갖는 조건에서 보상할 수 있는 주파수 옵셋의 크기와 수렴 속도가 종래의 방식과 동일하면서도 주파수 동기 수렴후의 추적 과정에서 위상 잡음이 줄어들어 복원된 반송파의 위상잡음을 제거하는 효과가 있다.This control signal, i.e., the output of the synchronization detector 38, controls the switch 391 of the mode selector 39 connected to the imaginary part Q "signal passed through the complex frequency multiplier 35 to converge frequency synchronization. The second low pass filter 392 is not connected before, and after the frequency synchronization converges, the second low pass filter 392 is connected. Accordingly, the adaptive frequency phase detection device according to the present invention is provided with a condition having the same loop filter. Although the size and convergence speed of the frequency offset that can be compensated for are the same as those of the conventional method, phase noise is reduced in the tracking process after the frequency synchronization convergence, thereby removing the phase noise of the restored carrier.

한편, 주파수 동기가 검출되면, 위상 옵셋을 검출하는데 검출된 위상 옵셋 신호 역시 루프필터(156)를 거쳐 수치제어 발진부(151)에 입력되어 위상 옵셋을 보상하게 된다. 상기와 같은 위상 검출 과정은 상기 주파수 검출 과정과 동일하므로 별도로 설명하지 않기로 한다.On the other hand, if frequency synchronization is detected, the phase offset signal detected to detect the phase offset is also input to the numerically controlled oscillator 151 through the loop filter 156 to compensate for the phase offset. The phase detection process as described above is the same as the frequency detection process and will not be described separately.

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.As described above, the method of the present invention may be implemented as a program and stored in a recording medium (CD-ROM, RAM, ROM, floppy disk, hard disk, magneto-optical disk, etc.) in a computer-readable form. Since this process can be easily implemented by those skilled in the art will not be described in more detail.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.

상기와 같은 본 발명은, 무선통신 시스템의 수신단에서 반송파를 복원하는 경우, 고정된 형태의 파일럿 추출 필터 대신 다수의 파일럿 추출 필터를 중복 배치한 파일럿 추출 필터부를 적용하여 주파수 옵셋에 따라 최적의 파일럿 신호를 추출 가능한 필터가 동작토록 함으로써, 파일럿 신호의 레벨 감쇄에 따른 성능저하를 최소화하는 한편, 변화하는 입력 신호에 따라 적응적으로 주파수 동기 수렴점을 찾아 내고, 그 결과에 따라 주파수 동기 수렴전에는 허부수에 저역통과필터를 선택적으로 연결하지 않고 주파수 동기 수렴후에는 허수부에 저역통과필터를 선택적으로 연결하여 위상잡음을 감소시켜 복원된 신호의 신호대 잡음비를 높임으로써, 에러 발생율을 낮출 수 있는 효과가 있다.The present invention as described above, when restoring the carrier at the receiving end of the wireless communication system, by applying a pilot extraction filter unit that is a plurality of pilot extraction filters are arranged in place of the fixed pilot extraction filter of the optimal pilot signal according to the frequency offset By minimizing the performance degradation caused by the level attenuation of the pilot signal, the frequency-convergent convergence point can be adaptively found according to the changing input signal, and the imaginary number before the frequency synchronization convergence. After the frequency synchronization converges without selectively connecting the lowpass filter to the imaginary part, the lowpass filter is selectively connected to the imaginary part to reduce the phase noise, thereby increasing the signal-to-noise ratio of the restored signal, thereby reducing the error occurrence rate. .

Claims

In the frequency phase detection apparatus at the receiving end of a wireless communication system,

Code determination means for discriminating the sign of the frequency offset from the signal received via the multipath;

A pilot extraction filter having a narrow bandwidth from among at least one filter extracting a pilot according to a frequency offset value according to the code determined by the code determining means, and a pilot for amplifying the pilot signal extracted through the selected corresponding filter Extraction filtering means;

Complex frequency multiplication means for receiving a received pilot signal and an oscillation signal and performing complex frequency multiplication;

Phase conversion means for converting a frequency phase of a real part signal among the output signals of said complex frequency multiplication means;

Limiting means for limiting an output signal from said phase shifting means to output different signals before and after frequency synchronization convergence;

Synchronization detection means for receiving the output of the limiting means and detecting whether the frequency synchronization is converged using the sum of the outputs and an absolute value;

Mode selection means for selectively limiting a band of the imaginary part signal among the output signals of the complex frequency multiplication means, using whether or not frequency synchronization convergence detection is detected by the synchronization detection means; And

Multiplication means for multiplying the output of the limiting means and the output of the mode selection means

Adaptive frequency phase detection device comprising a.

The method of claim 1,

The code determining means,

A bandpass filter for extracting sidebands at both ends from a received baseband signal (real and imaginary signal) spectrum;

A first delay unit located in a real part to give a phase rotation effect in a frequency band among the signals passing through the band pass filter;

A first multiplier for multiplying a real part value passing through the first delay unit with an imaginary part value not passing through the first delay unit;

An average calculator for calculating an average value of the first multiplier output signal in order to minimize the influence of jitter when jitter occurs in the bandpass filter output due to noise; And

A first threshold detector for controlling a first switch of said pilot extraction filtering means in accordance with a convergence value of said average calculator

Adaptive frequency phase detection device comprising a.

The method of claim 2,

The code determining means,

Adaptive frequency phase detection, characterized in that the difference in the signal code input to the band pass filter according to the sign of the frequency offset, the code of the frequency offset can be determined according to the signal of the band pass filter output of the imaginary part Device.

The method of claim 2,

The pilot extraction filtering means,

The first switch for selecting a predetermined pilot extraction filter under the control of the first threshold detector;

At least one pilot extraction filter for extracting a pilot signal from a received signal by an operation of the first switch; And

At least one amplifier for amplifying a pilot signal extracted by the predetermined pilot extraction filter

Adaptive frequency phase detection device comprising a.

The method according to any one of claims 1 to 4,

The synchronization detecting means is

Adaptive frequency phase characterized by finding the frequency synchronization convergence point using the sum of the output of the limiting means and the absolute value thereof, and controlling the second switch of the mode selection means by varying the output values before and after convergence. Detection device.

The method of claim 5,

The synchronization detecting means is

An accumulator for receiving the output of the limiting means and continuously accumulating the input values;

An absolute value converter for converting the output value of the accumulator to an absolute value;

The output value of the absolute value converter is input, and the past value is compared with the currently input value. If the past value is large, the past value is kept in the loop as the maximum value, and if the present value is large, the present value is the maximum value. A comparator for holding in the loop and outputting a signal out of the loop; And

A second threshold detector for receiving an output signal of the comparator and transferring a control signal to the mode selection means;

Adaptive frequency phase detection device comprising a.

The method of claim 6,

The accumulation unit,

A first adder for adding an output value of the limiting means; And

A second delayer for inputting the delayed value to the first adder after delaying the output value of the first adder

Adaptive frequency phase detection device comprising a.

The method of claim 6,

The comparison unit,

First and second comparators configured to receive and compare an output value of the absolute value converter with a past value from a third delayer;

A second multiplier for multiplying the output value of the absolute value converter with the output value of the first comparator;

A third multiplier that multiplies the output value of the second comparator by the output value (past value) of the fourth delayer;

A second adder for adding an output value of the second multiplier and an output value of the third multiplier;

The third delayer receiving an output value of the second adder and inputting the value to the first and second comparators; And

The fourth delayer which receives an output value of the second adder and inputs the value to the third multiplier

Adaptive frequency phase detection device comprising a.

The method of claim 5,

The mode selection means,

A second switch for passing the imaginary part signal of the output signal of the complex frequency multiplication means before the synchronization convergence and switching to the low pass filter after the synchronization convergence, using whether or not the synchronization detection is detected by the synchronization detection means; And

The low pass filter for limiting the pass band by receiving an imaginary part signal of the output signal of the complex frequency multiplication means in accordance with the switching of the second switch

Adaptive frequency phase detection device comprising a.

The method of claim 5,

The phase conversion means,

And a low pass filter converting the frequency phase by 90 degrees according to the frequency offset of the real part signal among the output signals of the complex frequency multiplication means.

The method of claim 1,

The wireless communication system receiving end,

Adaptive frequency phase detection device, characterized in that it is an 8-level residual sideband (8-VSB) receiving system.

In the frequency phase detection method at the receiving end of the wireless communication system,

In the case of restoring a carrier using a frequency phase locked detection loop (FPLL), a code of a frequency offset included in a signal received through a multipath is determined, and a pilot extraction filter having a narrow bandwidth is selected according to the determined code. And amplifying the pilot signal passing through the filter, thereby extracting a pilot signal having the maximum signal-to-noise ratio.

When restoring the carrier using the frequency phase-locked detection loop (FPLL), the frequency synchronization convergence point according to the channel condition of the input signal is found by using the sum and the absolute value of the limiter outputs in the FPLL, and accordingly the frequency synchronization Frequency convergence is performed without selectively connecting the lowpass filter to the imaginary signal line before convergence, and after the frequency synchronization convergence, the lowpass filter is selectively connected to the imaginary signal line to reduce the influence of noise in the tracking process. Adaptive frequency phase detection method, characterized in that to reduce the phase noise of the recovered carrier.