KR100643487B1 - Method for fabricating fine pattern of semiconductor device - Google Patents

Method for fabricating fine pattern of semiconductor device Download PDF

Info

Publication number
KR100643487B1
KR100643487B1 KR1020000066350A KR20000066350A KR100643487B1 KR 100643487 B1 KR100643487 B1 KR 100643487B1 KR 1020000066350 A KR1020000066350 A KR 1020000066350A KR 20000066350 A KR20000066350 A KR 20000066350A KR 100643487 B1 KR100643487 B1 KR 100643487B1
Authority
KR
South Korea
Prior art keywords
film
forming
fine pattern
semiconductor device
organic arc
Prior art date
Application number
KR1020000066350A
Other languages
Korean (ko)
Other versions
KR20020036254A (en
Inventor
최병열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000066350A priority Critical patent/KR100643487B1/en
Publication of KR20020036254A publication Critical patent/KR20020036254A/en
Application granted granted Critical
Publication of KR100643487B1 publication Critical patent/KR100643487B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Abstract

유기 ARC(Anti-Reflective Coating)를 적용한 반도체 소자의 미세 패턴 형성시 식각가스로 "O2/CHF3/CF4/Ar"의 혼합가스를 사용하므로써, 폴리머 증가에 따른 미세 패턴의 프로파일 불량 발생을 막을 수 있도록 한 반도체 소자의 미세 패턴 형성방법이 개시된다. When using a mixed gas of "O 2 / CHF 3 / CF 4 / Ar" as an etching gas when forming a fine pattern of a semiconductor device to which an organic ARC (Anti-Reflective Coating) is applied, the occurrence of a poor profile of the fine pattern due to the increase of the polymer Disclosed is a method of forming a fine pattern of a semiconductor device which can be prevented.

이를 위해 본 발명에서는, 폴리실리콘막이 적층된 하부구조 상에 "패드산화막/질화막/유기 ARC" 구조의 적층막을 형성하는 단계와, 상기 유기 ARC의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로해서, 상기 적층막을 "O2/CHF3/CF4/Ar"의 혼합가스를 이용하여 건식식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법이 제공된다. To this end, in the present invention, the step of forming a laminate film of "pad oxide film / nitride film / organic ARC" structure on the substructure on which the polysilicon film is laminated, and the photoresist on the laminated film to expose a predetermined portion of the surface of the organic ARC Forming a pattern, and dry etching the stacked layer using a mixed gas of "O 2 / CHF 3 / CF 4 / Ar" using the photoresist pattern as a mask. A method is provided.

그 결과, 건식식각중에 발생되는 카본(C) 성분의 일부를 O2와 반응시켜 CO 또는 CO2의 형태로 배출시킬 수 있게 되므로, 무기 ARC 적용시 대비 폴리머의 량이 증가하는 것을 막을 수 있게 되어, 미세 패턴을 원하는 형상 그대로 재현성있게 구현할 수 있게 된다. As a result, a part of the carbon (C) component generated during dry etching can be reacted with O 2 to be discharged in the form of CO or CO 2 , thereby preventing an increase in the amount of polymer compared to inorganic ARC application. Fine patterns can be reproduced as desired.

Description

반도체 소자의 미세 패턴 형성방법{Method for fabricating fine pattern of semiconductor device} Method for fabricating fine pattern of semiconductor device             

도 1a 내지 도 1c는 본 발명에서 제안된 유기 ARC를 적용한 반도체 소자의 미세 패턴 형성방법을 보인 공정수순도,1A to 1C are process flowcharts showing a method of forming a fine pattern of a semiconductor device to which the organic ARC proposed in the present invention is applied;

도 2는 도 1a 내지 도 1c에 대응되는 반도체 소자의 미세 패턴 형성방법을 보인 공정블럭도이다.
FIG. 2 is a process block diagram illustrating a method of forming a fine pattern of a semiconductor device corresponding to FIGS. 1A to 1C.

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 유기 ARC(Anti-Reflective Coating)를 적용한 반도체 소자의 미세 패턴 형성방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a fine pattern of a semiconductor device to which an organic anti-reflective coating (ARC) is applied.

반도체 소자의 집적도가 커지고 디자인 룰이 감소함에 따라 단위 공정에서의 공정 마진(margin) 역시 작아지고 있다. 이에 따라 현재는 미세 가공 공정 구현시 빛의 난반사를 막고자 포토레지스트에 무기 ARL(Anti-Reflective Layer)을 적용하는 것이 일반화되었다. As the integration of semiconductor devices increases and design rules decrease, the process margin in the unit process also decreases. As a result, it is now common to apply inorganic anti-reflective layers (ALLs) to photoresists to prevent diffuse reflection of light when implementing micromachining processes.                         

하지만 무기 ARL을 적용할 경우에는 FAB에서의 파티클 발생, 단위 공정 수의 증가(무기 ARL 막질 증착 전후에 유기 ARC에서는 필요치 않는 크리닝 공정과 건조 공정이 요구됨)등과 같은 공정 진행상의 문제가 수반되므로, 현재는 유기 ARC 막질로 변경되고 있는 추세이다. However, the application of inorganic ARL involves problems in the process such as particle generation in FAB and an increase in the number of unit processes (a cleaning process and a drying process are not required in organic ARC before and after inorganic ARL film deposition). Is a trend towards organic ARC membranes.

유기 ARC의 경우, 무기 ARL과는 달리 포토(photo) 공정의 일부로서 속해 있어 막질 형성이 증착 공정이 아닌 코팅(coating)법에 의해 이루어지므로, 소자 제조시 별도의 크리닝 작업이나 건조 작업이 필요치 않아 단위 공정의 수를 줄일 수 있으며 파티클(particle) 발생이 없다는 장점을 지닌다. In the case of organic ARC, unlike inorganic ARL, it belongs as a part of the photo process, and thus film formation is performed by a coating method rather than a deposition process, so that no additional cleaning or drying work is required when manufacturing a device. It has the advantage of reducing the number of unit processes and generating no particles.

하지만 유기 ARC는 그 성분이 포토레지스트와 같이 C, H의 조합으로 이루어져 있어, 포토레지스트 패턴을 마스크로 이용한 건식식각시, PE-SiON 계열의 무기 ARC 적용할 때 사용되던 혼합가스(CHF3/CF4/Ar의 혼합가스)를 그대로 사용할 경우 원하는 미세 패턴을 제대로 형성할 수 없다는 문제가 발생된다. However, organic ARC is composed of a combination of C and H, such as photoresist, and the mixed gas (CHF 3 / CF) used when applying inorganic ARC of PE-SiON series during dry etching using photoresist pattern as a mask. If 4 / Ar mixed gas) is used as it is, a problem occurs in that a desired fine pattern cannot be formed properly.

이는, 유기 ARC 성분중의 하나인 카본(C) 성분의 증가로 인해 건식식각중에 발생되는 폴리머 성분이 기존의 무기 ARC 적용시 대비 증가하게 되어, 이것이 유기 ARC 하단 막질의 측면에 사이드 패시베이션(side passivation) 형태로 부착되는 현상이 야기되기 때문이다.
This is due to an increase in the carbon (C) component, one of the organic ARC components, the polymer component generated during dry etching increases compared to the conventional inorganic ARC application, which is the side passivation (side passivation) on the side of the organic ARC bottom film This is because the phenomenon of attachment in the form of) is caused.

이에 본 발명의 목적은, 유기 ARC를 적용하여 미세 패턴 형성시 "O2/CHF3/CF4/Ar"의 혼합가스를 식각가스로 사용하므로써, 건식식각 과정에서 생성되는 폴리머의 량을 감소시켜, 미세 패턴의 프로파일을 원하는 형상 그대로 재현할 수 있도록 한 반도체 소자의 미세 패턴 형성방법을 제공함에 있다.
Accordingly, an object of the present invention is to reduce the amount of polymer produced during the dry etching process by using a mixed gas of "O 2 / CHF 3 / CF 4 / Ar" as an etching gas when applying an organic ARC to form a fine pattern. The present invention provides a method of forming a fine pattern of a semiconductor device in which a profile of a fine pattern can be reproduced in a desired shape.

상기 목적을 달성하기 위하여 본 발명에서는, 폴리실리콘막이 적층된 하부구조 상에 패드산화막 상에는 질화막이 형성되고, 상기 질화막 상에는 유기 ARC가 형성되는 구조의 적층막을 형성하는 단계와, 상기 유기 ARC의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로해서, 상기 적층막을 "O2/CHF3/CF4/Ar"의 혼합가스를 이용하여 건식식각하는 단계로 이루어진 반도체 소자의 미세 패턴 형성방법이 제공된다. In order to achieve the above object, in the present invention, a nitride film is formed on a pad oxide film on a substructure on which a polysilicon film is laminated, and forming a laminated film having a structure in which an organic ARC is formed on the nitride film, and the surface of the organic ARC is Forming a photoresist pattern on the laminated film so as to expose a predetermined portion, dry etching using the mixed gas of "O 2 / CHF 3 / CF 4 / Ar" using the photoresist pattern as a mask, the laminated film Provided is a method of forming a fine pattern of a semiconductor device.

상기와 같이 "O2/CHF3/CF4/Ar"의 혼합가스를 적용하여 미세 패턴을 형성하기 위한 식각 공정을 진행할 경우, 건식식각 과정에서 카본(C) 성분의 일부와 O2가 반응하여 CO 또는 CO2의 형태로 배출되므로, 식각 과정에서 질화막의 측면에 증착되는 폴리머의 량을 감소시킬 수 있게 된다. As described above, when the etching process for forming a fine pattern is performed by applying a mixed gas of "O 2 / CHF 3 / CF 4 / Ar", part of the carbon (C) component and O 2 react during the dry etching process. Since it is discharged in the form of CO or CO 2 , it is possible to reduce the amount of polymer deposited on the side of the nitride film during the etching process.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1a 내지 도 1d는 본 발명에서 제안된 유기 ARC를 적용한 반도체 소자의 미세 패턴 형성방법을 보인 공정수순도로서, 이를 도 2에 제시된 공정블럭도를 참조하여 제 4 단계로 구분하여 설명하면 다음과 같다. 1A to 1D are process flowcharts illustrating a method of forming a fine pattern of a semiconductor device to which an organic ARC proposed in the present invention is applied, and this is divided into fourth steps with reference to the process block diagram shown in FIG. same.

제 1 단계(200)로서, 도 1a와 같이 폴리실리콘이 적층된 하부구조(100) 상에 패드산화막(102)과 질화막(102) 및 유기 ARC(106)을 순차 적층하여, "패드산화막(102)/질화막(102)/유기 ARC(106)" 구조의 3층 적층막을 형성한다. As the first step 200, the pad oxide film 102, the nitride film 102, and the organic ARC 106 are sequentially stacked on the substructure 100 in which polysilicon is stacked as shown in FIG. ) / Nitride film 102 / organic ARC 106 " structure to form a three-layer laminated film.

제 2 단계(210)로서, 도 1b와 같이 상기 유기 ARC(106)의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴(108)을 형성한다. As a second step 210, as shown in FIG. 1B, a photoresist pattern 108 is formed on the laminated layer such that the surface of the organic ARC 106 is partially exposed.

제 3 단계(220)로서, 도 1c와 같이 포토레지스트 패턴(108)을 마스크로 이용하여 하부구조(100)의 표면이 소정 부분 노출되도록 상기 적층막을 "O2/CHF3/CF4/Ar"의 혼합가스를 이용하여 건식식각한다. In a third step 220, the layered film is “O 2 / CHF 3 / CF 4 / Ar” such that the surface of the lower structure 100 is partially exposed using the photoresist pattern 108 as a mask as shown in FIG. 1C. Dry etch using mixed gas of.

제 4 단계(230)로서, 도 1d와 같이 상기 포토레지스트 패턴(108)을 제거하므로써, 미세 패턴 형성을 완료한다. As a fourth step 230, by removing the photoresist pattern 108 as shown in Figure 1d, the fine pattern formation is completed.

이와 같이 "O2/CHF3/CF4/Ar"의 혼합가스를 사용하여 적층막을 건식식각할 경우, 카본(C) 성분의 일부를 O2와 반응시켜 CO 또는 CO2의 형태로 배출시킬 수 있게 되므로, 질화막(104)의 측면에 증착되는 폴리머의 량을 "CHF3/CF4/Ar"의 혼합가스를 사용한 경우보다 현격하게 감소시킬 수 있게 된다. 따라서, 이 경우는 무기 ARC 대신에 유기 ARC를 사용하더라도 미세 패턴을 원하는 형상대로 재현성있게 구현할 수 있게 된다.
As described above, when the laminated film is dry-etched using a mixed gas of "O 2 / CHF 3 / CF 4 / Ar", part of the carbon (C) component may react with O 2 to be discharged in the form of CO or CO 2 . Therefore, the amount of polymer deposited on the side of the nitride film 104 can be significantly reduced than when using a mixed gas of "CHF 3 / CF 4 / Ar". Therefore, in this case, even if the organic ARC is used instead of the inorganic ARC, the fine pattern can be reproducibly implemented in the desired shape.

이상에서 살펴본 바와 같이 본 발명에 의하면, 유기 ARC를 적용하여 미세 패턴을 형성할 때 식각가스로 "O2/CHF3/CF4/Ar"의 혼합가스를 사용하므로써, 식각 공정 중에 생성되는 폴리머를 CO 또는 CO2의 형태로 배출시킬 수 있게 되므로, 질화막의 측면에 증착되는 폴리머를 감소시킬 수 있게 되어, 폴리머 증가에 따른 미세 패턴의 프로파일 불량 발생을 막을 수 있게 된다. As described above, according to the present invention, when the organic ARC is applied to form a fine pattern, the polymer produced during the etching process by using a mixed gas of "O 2 / CHF 3 / CF 4 / Ar" as an etching gas is used. Since it is possible to discharge in the form of CO or CO 2 , it is possible to reduce the polymer deposited on the side of the nitride film, it is possible to prevent the occurrence of poor profile of the fine pattern according to the increase of the polymer.

Claims (1)

폴리실리콘막이 적층된 하부구조 상에 패드산화막 상에는 질화막이 형성되고, 상기 질화막 상에는 유기 ARC가 형성되는 구조의 적층막을 형성하는 단계;Forming a laminated film having a structure in which a nitride film is formed on a pad oxide film on a substructure on which a polysilicon film is stacked, and an organic ARC is formed on the nitride film; 상기 유기 ARC의 표면이 소정 부분 노출되도록 상기 적층막 상에 포토레지스트 패턴을 형성하는 단계; 및Forming a photoresist pattern on the laminated film such that the surface of the organic ARC is partially exposed; And 상기 포토레지스트 패턴을 마스크로해서, 상기 적층막을 "O2/CHF3/CF4/Ar"의 혼합가스를 이용하여 건식식각하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법. And etching the laminated film using a mixed gas of "O 2 / CHF 3 / CF 4 / Ar" using the photoresist pattern as a mask.
KR1020000066350A 2000-11-09 2000-11-09 Method for fabricating fine pattern of semiconductor device KR100643487B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000066350A KR100643487B1 (en) 2000-11-09 2000-11-09 Method for fabricating fine pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000066350A KR100643487B1 (en) 2000-11-09 2000-11-09 Method for fabricating fine pattern of semiconductor device

Publications (2)

Publication Number Publication Date
KR20020036254A KR20020036254A (en) 2002-05-16
KR100643487B1 true KR100643487B1 (en) 2006-11-10

Family

ID=19698026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066350A KR100643487B1 (en) 2000-11-09 2000-11-09 Method for fabricating fine pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR100643487B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438405B1 (en) * 2002-06-18 2004-07-02 동부전자 주식회사 Method for forming protector film of semiconductor device
KR100955927B1 (en) * 2003-06-30 2010-05-03 주식회사 하이닉스반도체 Method for forming fine pattern of semiconductor device
KR100850130B1 (en) * 2006-09-22 2008-08-04 동부일렉트로닉스 주식회사 Method for forming metal line of semiconductor device
KR101121047B1 (en) * 2008-09-04 2012-03-15 주식회사 엘지화학 Method for patterning of nano-particle and wire grid polarizer manufactured by thereof

Also Published As

Publication number Publication date
KR20020036254A (en) 2002-05-16

Similar Documents

Publication Publication Date Title
KR100510558B1 (en) Method for forming pattern
US6362111B1 (en) Tunable gate linewidth reduction process
KR100581244B1 (en) Fabricating method of semiconductor device
KR100643487B1 (en) Method for fabricating fine pattern of semiconductor device
US7241634B2 (en) Semiconductor device and method for producing the same
KR100602099B1 (en) Method for forming trench in a active area of semiconductor device
US6586324B2 (en) Method of forming interconnects
KR100472035B1 (en) Fabrication method of semiconductor device
KR100609234B1 (en) Method for forming shallow trench isolation of bottom antireflective coating
KR101016334B1 (en) Method of forming gate electrode in semiconductor device
KR101064555B1 (en) Manufacturing Method for Gate of Semiconductor Device
KR100688786B1 (en) Method for manufacturing metal insulator metal capacitor
JP3308714B2 (en) Method for manufacturing semiconductor device
KR100405934B1 (en) Method for manufacturing a contact hole of semiconductor device
KR19990065142A (en) Method for forming vertical profile pattern of material layer containing silicon
KR100807521B1 (en) A method of fabricating semiconductor device
JPH0677182A (en) Flattening method of rugged insulating film
KR100895826B1 (en) Method for forming contact hole in semiconductor device
KR20020027773A (en) Method for fabricating contact of semiconductor device
JPH04280433A (en) Manufacture of semiconductor device
JP2006186020A (en) Method of manufacturing semiconductor device
KR20060075318A (en) Method for fabricating semiconductor device
KR20020021820A (en) Method of manufacturing metal wire in high density semiconductor memory device
KR20040039776A (en) Method for forming the gate electrode in semiconductor device
KR20030002835A (en) Method for etching semiconductor device using high selective ratio

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee