KR100641512B1 - Gold printed lead frame - Google Patents
Gold printed lead frame Download PDFInfo
- Publication number
- KR100641512B1 KR100641512B1 KR20020086408A KR20020086408A KR100641512B1 KR 100641512 B1 KR100641512 B1 KR 100641512B1 KR 20020086408 A KR20020086408 A KR 20020086408A KR 20020086408 A KR20020086408 A KR 20020086408A KR 100641512 B1 KR100641512 B1 KR 100641512B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- lead
- semiconductor package
- coated
- conductor
- Prior art date
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
반도체 패키지 공정에서의 리드 프레임 구조를 개시한다.A lead frame structure in a semiconductor package process is disclosed.
본 발명은 댐버를 제외한 리드 프레임의 모든 리드 둘레 전체에 부도체 및 골드 프린트(gold print)가 형성되는 반도체 패키지 공정에서의 리드 프레임 구조에 관한 것으로, 둘레 전체가 부도체로 코팅된 댐버와; 둘레 전체가 부도체로 1차 코팅되고, 코팅된 부도체 외부가 골드 프린팅된, 댐버와 연결되는 리드로 이루어진다.The present invention relates to a lead frame structure in a semiconductor package process in which a non-conductor and a gold print are formed all around the lead circumference of the lead frame except for the dam, and the entire circumference is coated with a non-conductor; The entire circumference consists of a lead which is first coated with a non-conductor, and the outside of the coated non-conductor is gold-printed and connected to the dam.
따라서, 본 발명은, 트림 공정과 플레이팅 공정이 불필요하게 되므로, 공정 시간이 단축되고 단위 공정의 장비 투자와 그에 대한 생산 인력이 감소되며 장비 유지 보수비가 절감되는 효과가 있다.Therefore, the present invention, since the trim process and the plating process is unnecessary, the process time is shortened, the equipment investment of the unit process and the production manpower for it is reduced and the equipment maintenance cost is reduced.
Description
도 1은 본 발명에 따른 리드 프레임 구조의 평면도,1 is a plan view of a lead frame structure according to the present invention;
도 2a는 도 1의 A-A' 구간의 절단면,2A is a cross-sectional view taken along the line A-A 'of FIG. 1,
도 2b는 도 1의 B-B' 구간의 절단면.FIG. 2B is a cross-sectional view taken along the line BB ′ of FIG. 1. FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 리드 프레임 12 : 댐버10
본 발명은 반도체 패키지 제조 기술에 관한 것으로, 특히, 트림(trim) 및 플레이팅(plating) 공정 없이 반도체 패키지를 제조하는데 적합한 반도체 패키지 공정에서의 리드 프레임 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor package fabrication techniques, and more particularly to lead frame structures in semiconductor package processes suitable for fabricating semiconductor packages without trim and plating processes.
통상적인 반도체 패키지 제조 공정은 다음과 같은 수순을 따른다.A typical semiconductor package manufacturing process follows the following procedure.
먼저, 리드 프레임의 패들(paddle)위에 에폭시(Epoxy)를 바른 뒤, 웨이퍼(wafer)로부터 절단(sawing)된 칩(chip)을 부착하는 다이본딩(die bonding) 공정을 수행하고, 이 다이본딩된 칩의 패드(pad)와, 리드 프레임의 내부 리드(inner lead)를 와이어(wire)로 전기적 접속을 가능하게 하는 와이어 본딩 공 정을 수행한다.First, epoxy is applied on a paddle of a lead frame, and then a die bonding process of attaching a chip sawed from a wafer is performed. A wire bonding process is performed to enable electrical connection between the pad of the chip and the inner lead of the lead frame with a wire.
이후, 칩이 얹히는 패들(paddle) 부위와 인너리드를 포함하는 일정 면적을 에폭시(epoxy) 수지로 몰딩(molding)한 다음, 리드 프레임과 패들을 연결하는 서포트바(support bar)와, 각 리드를 연결하는 댐버(damber)와, 섹션바(section bar)를 각각 절단하는 트림(trim) 공정을 실시하여 독립된 패키지를 제작한다.Then, a certain area including the paddle portion and the inner lead on which the chip is placed is molded by epoxy resin, and then a support bar connecting the lead frame and the paddle, and each lead In order to fabricate an independent package by performing a trimming process for cutting the dam and connecting the section bar.
마지막으로, 리드 프레임을 납(Pb)으로 도금하는 플레이팅(plating) 공정과 패키지 표면을 마킹(marking)하는 마킹 공정을 각각 수행한 다음, 패키지의 각 아웃리드(out lead)를 소정형태로 절곡하는 포밍(forming)공정을 수행함으로써 반도체 패키지의 제조가 완료된다.Finally, a plating process for plating the lead frame with lead (Pb) and a marking process for marking the surface of the package are performed respectively, and then each out lead of the package is bent into a predetermined shape. The manufacturing of the semiconductor package is completed by performing a forming process.
이상과 같이, 종래의 반도체 패키지 제조 공정은 그 과정이 매우 복잡하여 패키지 제조까지 많은 시간이 소요됨을 알 수 있다.As described above, it can be seen that the conventional semiconductor package manufacturing process is very complicated and takes a long time to manufacture the package.
이에, 본 발명은 상술한 리드 프레임의 코팅 및 프린팅 구조를 변경한다면, 상술한 공정 과정들 중 댐버를 제거하는 트림 공정과 리드 프레임에 납을 도금하는 플레이팅 공정의 삭제가 가능하다는데 착안하였다.Thus, the present invention has been conceived that, if the coating and printing structure of the lead frame described above is changed, the trimming process of removing the damper and the plating process of plating lead on the lead frame may be eliminated.
본 발명은 상술한 착안에 의해 안출한 것으로, 댐버를 제외한 리드 프레임의 모든 리드 둘레 전체에 부도체 및 골드 프린트(gold print)가 형성되는 반도체 패키지 공정에서의 리드 프레임 구조를 제공하는데 그 목적이 있다.An object of the present invention is to provide a lead frame structure in a semiconductor package process in which a non-conductor and a gold print are formed all around the lead circumference of the lead frame except for the damper.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 패키지 공정에서의 리드 프레임 구조에 있어서, 둘레 전체가 부도체로 코팅된 댐버 와; 둘레 전체가 부도체로 1차 코팅되고, 코팅된 부도체 외부가 골드 프린팅된, 댐버와 연결되는 리드를 갖는 반도체 패키지 공정에서의 리드 프레임 구조를 제공한다.According to a preferred embodiment of the present invention for achieving this object, a lead frame structure in a semiconductor package process, the entire circumference is coated with a non-conductor; Provided is a lead frame structure in a semiconductor package process having leads connected to a damper, the entire circumference of which is first coated with a nonconductor, and the coated nonconductor exterior is gold printed.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 패키지 공정에서의 리드 프레임 구조로서, 리드(10)와 댐버(12)가 연결된 상태로 이루어진다.1 is a lead frame structure in a semiconductor package process according to a preferred embodiment of the present invention, in which the
본 발명은, 기존의 리드 프레임 구조에서 댐버(12)를 포함한 모든 리드 부분(내부 리드 및 외부 리드)을 부도체로 코팅하고 난 다음, 댐버(12)를 제외한 모든 리드 둘레 전체를 내부 리드에서 외부 리드가 형성되는 부분까지 골드 프린팅하는 것을 특징으로 한다.According to the present invention, after coating all the lead portions (inner lead and outer lead) including the
즉, 본 발명에 따른 리드 프레임 구조는, 둘레 전체가 부도체로 코팅된 댐버(12)와, 이 댐버(12)와 연결되며, 둘레 전체가 부도체로 1차 코팅되고, 코팅된 부도체 외부가 골드 프린팅된 리드로 이루어진다.That is, in the lead frame structure according to the present invention, the entire circumference is coated with a non-conductor 12, and the
도 1의 A-A' 구간의 단면을 도시한 도 2a를 살펴보면, 리드(10)는 그 중심으로부터 리드 프레임(10), 코팅층(20), 골드 프린트층(22)의 순으로 그 단면이 형성됨을 알 수 있다.Referring to FIG. 2A, which shows a cross section of the AA ′ section of FIG. 1, it is understood that the
그리고, 도 1의 B-B' 구간의 단면을 도시한 도 2b를 살펴보면, 댐버(12)는 그 중심으로부터 리드 프리엠(10), 코팅층(20)의 순으로 그 단면이 형성됨을 알 수 있다.Referring to FIG. 2B, which shows a cross section of the section B-B 'of FIG. 1, it can be seen that the
본 발명은, 리드 프레임 구조에서 내부 리드에서부터 댐버(12)를 거쳐 포밍(forming)되는 리드 부분까지 일직선으로 리드 센터에 골드 프린트하여 회로를 형성한 것이다. 단, 골드 프린트 라인은 댐버(12)를 지나지 않아야 한다.According to the present invention, a circuit is formed by gold-printing a lead center in a lead frame structure from an internal lead to a lead portion formed through the
즉, 도 2b에 도시한 바와 같이, 댐버(12) 부분은 골드 프린트 라인이 형성되지 않는 바, 댐버(12)를 절단하고 납으로 도금하는 공정을 수행하지 않아도 전기적으로 절연되는 패키지 형성이 가능하게 되는 것이다.That is, as shown in FIG. 2B, the portion of the
따라서, 본 발명은, 트림 공정과 플레이팅 공정이 불필요하게 되므로, 공정 시간이 단축되고 단위 공정의 장비 투자와 그에 대한 생산 인력이 감소되며 장비 유지 보수비가 절감되는 효과가 있다.Therefore, the present invention, since the trim process and the plating process is unnecessary, the process time is shortened, the equipment investment of the unit process and the production manpower for it is reduced and the equipment maintenance cost is reduced.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.As mentioned above, although this invention was concretely demonstrated based on the Example, this invention is not limited to this Example, Of course, various changes are possible within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020086408A KR100641512B1 (en) | 2002-12-30 | 2002-12-30 | Gold printed lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020086408A KR100641512B1 (en) | 2002-12-30 | 2002-12-30 | Gold printed lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040059903A KR20040059903A (en) | 2004-07-06 |
KR100641512B1 true KR100641512B1 (en) | 2006-10-31 |
Family
ID=37351861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20020086408A KR100641512B1 (en) | 2002-12-30 | 2002-12-30 | Gold printed lead frame |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100641512B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2648353B2 (en) | 1988-12-06 | 1997-08-27 | 新光電気工業株式会社 | Lead frame manufacturing method |
JP2001313361A (en) | 2000-04-28 | 2001-11-09 | Azuma Denka:Kk | Lead frame for semiconductor integrated circuit |
JP2001326312A (en) | 2000-05-17 | 2001-11-22 | Azuma Denka:Kk | Lead frame for semiconductor integrated circuit |
-
2002
- 2002-12-30 KR KR20020086408A patent/KR100641512B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2648353B2 (en) | 1988-12-06 | 1997-08-27 | 新光電気工業株式会社 | Lead frame manufacturing method |
JP2001313361A (en) | 2000-04-28 | 2001-11-09 | Azuma Denka:Kk | Lead frame for semiconductor integrated circuit |
JP2001326312A (en) | 2000-05-17 | 2001-11-22 | Azuma Denka:Kk | Lead frame for semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20040059903A (en) | 2004-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
EP0108502B1 (en) | A plastics moulded semiconductor device and a method of producing it | |
CN101847584B (en) | Manufacture method based on leadframe based flash memory cards | |
KR100275660B1 (en) | Lead frame with increased strengh and manufacture of semiconductor device | |
US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
KR20040057928A (en) | A semiconductor device and a method of manufacturing the same | |
US6333211B1 (en) | Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps | |
JP2602182B2 (en) | Semiconductor package and manufacturing method thereof | |
JPH08125097A (en) | Lead frame | |
JPH09129808A (en) | Plastic molded semiconductor device and its manufacture | |
KR100641512B1 (en) | Gold printed lead frame | |
JPS63131557A (en) | Lead frame for resin seal type semiconductor device and resin type semiconductor device | |
JPH0738036A (en) | Manufacture of semiconductor device | |
JPH08172153A (en) | Method of lead forming for semiconductor device and metal mold therefor | |
JPH01146376A (en) | Chip led | |
CN218101253U (en) | Pre-molded lead frame for semiconductor device and semiconductor device | |
KR100201389B1 (en) | Semiconductor package | |
JPS5986251A (en) | Leadframe for resin-sealed semiconductor device | |
KR0157891B1 (en) | Semiconductor package | |
KR100374135B1 (en) | Leadfram for manufacturing semiconductor package and its manufacturing method | |
KR19980020498A (en) | Semiconductor chip package having center bonding pad and manufacturing method thereof | |
KR19980044619U (en) | Semiconductor package | |
KR200148634Y1 (en) | Semiconductor package | |
JPH0645498A (en) | Semiconductor device | |
JPS6217383B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |