KR100640909B1 - apparatus and method for information encryption and information decryption - Google Patents
apparatus and method for information encryption and information decryption Download PDFInfo
- Publication number
- KR100640909B1 KR100640909B1 KR1019980043483A KR19980043483A KR100640909B1 KR 100640909 B1 KR100640909 B1 KR 100640909B1 KR 1019980043483 A KR1019980043483 A KR 1019980043483A KR 19980043483 A KR19980043483 A KR 19980043483A KR 100640909 B1 KR100640909 B1 KR 100640909B1
- Authority
- KR
- South Korea
- Prior art keywords
- information
- key
- encryption
- transmitted
- encrypted
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Mathematical Physics (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Storage Device Security (AREA)
Abstract
하드웨어 인터페이스에서의 정보 암호화장치는 원래의 정보를 복원한 후 다음 블록으로 전송할 경우 이를 암호화하여 전송하도록 하기 위한 것으로서, 원래의 정보를 암호화하여 기판상의 하드웨어 인터페이스를 통해 전송하는 암호화부와, 상기 기판상의 하드웨어 인터페이스를 통해 전송된 신호를 원래의 정보로 복원하는 역암호화부로 구성되는데 그 요지가 있다.The information encryption apparatus in the hardware interface is to restore the original information and then transmit the encrypted information when transmitting to the next block, and encrypts the original information and transmits the original information through a hardware interface on the substrate. It is composed of an inverse encryption unit which restores a signal transmitted through a hardware interface to original information.
Description
본 발명은 정보 암호화장치에 관한 것으로, 특히 하드웨어 인터페이스에서의 정보 암호화장치에 관한 것이다.The present invention relates to an information encryption apparatus, and more particularly, to an information encryption apparatus in a hardware interface.
이하, 종래 기술에 따른 정보 암호화장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an information encryption apparatus according to the prior art will be described with reference to the accompanying drawings.
도 1 은 일반적인 버스시스템을 이용한 홈네트워크의 구성예를 나타낸 도면으로, 서버(1)와, 제 1 및 제 2 DTV(2)(3)와, 제 1 DVD(4)와, 제 1 DVCR(5)과, PC(6)와, CD-ROM(7)간의 1394 트위스트 페어 케이블로 연결 구성된다.FIG. 1 is a diagram showing an example of a configuration of a home network using a general bus system, which includes a server 1, first and second DTVs 2 and 3, a first DVD 4, and a first DVCR ( 5), the PC 6 and the CD-ROM 7 are connected by a 1394 twisted pair cable.
도 2 는 종래 1394 트위스트 페어 케이블로 연결 구성된 정보 암호화장치의 일실시예를 나타낸 도면으로, VSB(11)와, 트랜스포트 스트림 파서(12)와, 엠펙 디코더(13)와, 1394 시리얼 버스 인터페이스부(14)로 구성된다.FIG. 2 is a view showing an embodiment of an information encryption apparatus configured by a conventional 1394 twisted pair cable. The VSB 11, the transport stream parser 12, the MPEG decoder 13, and the 1394 serial bus interface unit are illustrated in FIG. It consists of 14.
이와 같이 구성된 종래 기술에 따른 정보 암호화장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The operation of the information encryption apparatus according to the related art configured as described above will be described in detail with reference to the accompanying drawings.
먼저, 도 1 에 도시된 바와 같이, 제 1 또는 제 2 DTV(2)(3)내 각각의 튜너로 수신된 방송신호 등이 1394 트위스트 페어 케이블을 통해 각 기기로 전송된다.First, as shown in FIG. 1, a broadcast signal or the like received by each tuner in the first or second DTV 2 or 3 is transmitted to each device through a 1394 twisted pair cable.
또한, 도 2 에 도시된 바와 같이, 안테나를 통해 VSB(11)로 수신된 암호화된 정보는 트랜스포트 스트림 파서(12)에서 역암호화되어 원래의 정보로 복원된다.In addition, as shown in FIG. 2, the encrypted information received by the VSB 11 via the antenna is de-encrypted by the transport stream parser 12 and restored to the original information.
상기 복원된 원래의 정보를 엠펙 디코더(13)를 통해 디코딩된 후 디스플레이장치에 디스플레이된다.The restored original information is decoded through the MPEG decoder 13 and then displayed on the display apparatus.
아울러 상기 복원된 원래의 정보는 1394 시리얼 버스 인터페이스부(14)를 통해 암호화된 후 1394 트위스트 페어 케이블을 통해 다른 기기로 전송된다.In addition, the restored original information is encrypted through the 1394 serial bus interface unit 14 and then transmitted to another device through a 1394 twisted pair cable.
그러나 종래 기술에 따른 하드웨어 인터페이스에서의 정보 암호화장치에 있어서는 트랜스포트 스트림 파서에서 역암호화되어 복원된 원래의 정보를 다음 다른 블럭으로 전송할 경우 기기의 기판에서 직접 신호를 인출하게 되면 원래의 정보를 인출할 수 있기 때문에 불법적인 신호 복사 및 재생을 방지하지 못하는 문제점이 있다.However, in the information encryption apparatus in the hardware interface according to the prior art, when the original information, which is de-encrypted and restored by the transport stream parser, is transferred to the next other block, when the signal is extracted directly from the board of the device, the original information may be extracted. Since there is a problem that can not prevent illegal signal copying and reproduction.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 원래의 정보를 복원한 후 다음 블록으로 전송할 경우 이를 암호화하여 전송하도록 한 하드웨어 인터페이스에서의 정보 암호화장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an information encryption apparatus in a hardware interface that encrypts and transmits the original information when the original information is restored and then transmitted to the next block.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 특징은, 원래의 정보를 암호화하여 기판상의 하드웨어 인터페이스를 통해 전송하는 암호화부와, 상기 기판상의 하드웨어 인터페이스를 통해 전송된 신호를 원래의 정보로 복원하는 역암호화부를 포함하여 구성되는데 있다.A feature of the information encryption device in the hardware interface according to the present invention for achieving the above object is an encryption unit for encrypting the original information transmitted through the hardware interface on the substrate, and transmitted through the hardware interface on the substrate It includes the inverse encryption unit for restoring the signal to the original information.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 다른 특징은, 상기 하드웨어 인터페이스가 칩과 칩사이를 연결하는 데이터 라인이라는데 있다.Another feature of the information encryption apparatus in the hardware interface according to the present invention for achieving the above object is that the hardware interface is a data line connecting the chip and the chip.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 또다른 특징은, 상기 암호화부가 상기 데이터 라인의 출력을 리오더링(Reordering)하여 출력하는데 있다.Another feature of an information encryption apparatus in a hardware interface according to the present invention for achieving the above object is that the encryption unit reorders the output of the data line and outputs it.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 또다른 특징은, 상기 암호화부는 암호화 정보를 별도의 제어라인으로 전송하는데 있다.Another feature of the information encryption apparatus in the hardware interface according to the present invention for achieving the above object, the encryption unit to transmit the encrypted information to a separate control line.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 또다른 특징은, 상기 암호화부 및 역암호화부가 공통키와 개별키를 쌍으로 가지고 있으며, 상기 암호화부는 암호화 정보를 공통키로 암호화하여 전송하며, 상기 역암호화부는 개별키로 상기 암호화 정보를 해석하여 역암호화하는데 있다.Another feature of the information encryption apparatus in the hardware interface according to the present invention for achieving the above object, the encryption unit and the reverse encryption unit has a common key and a private key pair, the encryption unit common encryption information The encryption is transmitted using a key, and the reverse encryption unit deciphers the encryption information by interpreting the encryption information with an individual key.
이하, 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of an information encryption apparatus in a hardware interface according to the present invention will be described with reference to the accompanying drawings.
도 3 는 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치를 나타낸 도면으로서, VSB(101)와, 역암호화부(102)와, 엠펙 디코더(103)와, 1394 인터페이스부(104)로 구성된다.3 is a diagram showing an information encryption apparatus in a hardware interface according to the present invention, which is composed of a VSB 101, a reverse encryption unit 102, an MPEG decoder 103, and a 1394 interface unit 104. As shown in FIG.
상기 역암호화부(102)는 상기 VSB(101)의 신호를 역암호화하여 원래의 정보를 복원하는 트랜스포트 스트림 파서(102a)와, 상기 복원된 원래의 정보를 암호화하여 상기 암호화 과정을 제어라인을 통해, 암호화된 정보를 기판상의 하드웨어 인터페이스를 통해 전송하거나 상기 암호화 과정을 암호화된 정보 앞에 실어 기판상의 하드웨어 인터페이스를 통해 전송하는 암호화부(102b)로 구성된다.The reverse encryption unit 102 decodes the signal of the VSB 101 to recover the original information by transport stream parser 102a, and encrypts the restored original information to control the encryption process. Through this, it consists of an encryption unit 102b for transmitting the encrypted information through a hardware interface on the substrate or carrying the encryption process in front of the encrypted information through the hardware interface on the substrate.
상기 1394 시리얼 버스 인터페이스부(104)는 상기 암호화부(102b)로부터 제어라인을 통해 전송된 암화화 과정을 검출하여 상기 기판상의 하드웨어 인터페이스를 통해 전송된 암호화 정보를 역암호화하여 원래의 정보를 복원하거나 상기 기판상의 하드웨어 인터페이스를 통해 전송된 암호화 과정을 검출하여 암호화된 정보를 원래의 정보로 복원하는 역암호화부(104a)와, 상기 복원된 원래의 정보를 암호화하여 1394 시리얼 버스를 통해 전송하는 1394 암호화부(104b)로 구성된다.The 1394 serial bus interface unit 104 detects an encryption process transmitted from the encryption unit 102b through a control line and de-encrypts the encryption information transmitted through the hardware interface on the substrate to restore original information. Decryption unit 104a for detecting the encryption process transmitted through the hardware interface on the substrate and restoring the encrypted information to the original information, and 1394 encryption for encrypting the restored original information and transmitting it through a 1394 serial bus. It is comprised of the part 104b.
도 4 는 도 3 의 일실시예를 나타낸 도면이고, 도 5a 및 도 5b 는 도 3 의 다른 실시예 및 암호화 정보 포맷의 실시예를 나타낸 도면이다.4 is a diagram illustrating an embodiment of FIG. 3, and FIGS. 5A and 5B are diagrams illustrating another embodiment of FIG. 3 and an embodiment of an encryption information format.
이와 같이 구성된 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The operation of the information encryption device in the hardware interface according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.
먼저, 안테나를 통해 VSB(101)로 수신된 암호화된 정보는 역암호화부(102)에서 역암호화되어 원래의 정보로 복원된 후 암호화 과정을 거쳐 암호화되어 전송된다.First, the encrypted information received by the VSB 101 through the antenna is de-encrypted by the de-encryption unit 102, restored to the original information, and then encrypted and transmitted through an encryption process.
즉 상기 역암호화부(102)내 트랜스포트 스트림 파서(102a)는 상기 VSB(101)의 신호를 역암호화하여 원래의 정보를 복원한다.That is, the transport stream parser 102a in the inverse encryption unit 102 inversely encrypts the signal of the VSB 101 to restore original information.
그러면 암호화부(102b)는 상기 복원된 원래의 정보를 도 4 에 도시된 바와 같이 암호화한 후 상기 암호화 과정을 제어라인에 통해 전송한다.The encryption unit 102b then encrypts the restored original information as shown in FIG. 4 and transmits the encryption process to the control line.
아울러 암호화부(102b)는 상기 암호화 과정을 통해 리오더링(Reordering)된 데이터를 하드웨어 인터페이스를 통해 실어 전송한다.In addition, the encryption unit 102b transmits the reordered data through the hardware interface through the encryption process.
상기 하드에어 인터페이스는 칩과 칩사이의 데이터 라인을 말한다.The hard air interface refers to a chip and a data line between the chips.
또한, 암호화부(102b)는 상기 원래의 정보를 도 5a 에 도시된 바와 같이 공통키/개별키(public key/private key)의 암호화 알고리즘의 공통키(public key)를 이용하여 암호화한 후 상기 암호화 과정을 도 5b 에 도시된 바와 같이 상기 공통키(public key)에 의해 리오더링(Reordering)된 데이터 앞에 실어 하드웨어 인터페이스를 통해 전송한다.In addition, the encryption unit 102b encrypts the original information using a public key of an encryption algorithm of a common key / private key as shown in FIG. 5A, and then encrypts the original information. The process is carried out in front of the data reordered by the public key as shown in FIG. 5B and transmitted through a hardware interface.
상기 공통키(public key)는 자신과 쌍을 이루는 개별키(private key)와 함께 정보를 암호화 또는 역암호화하기 위하여 각각의 칩에 기 저장된다.The public key is stored in each chip in order to encrypt or de-encrypt the information together with a private key paired with the public key.
이에 따라 엠펙 디코더(103)는 상기 기판상의 제어라인를 통해 전송된 제어신호에 따른 암호화 과정에 따라 상기 기판상의 하드웨어 인터페이스를 통해 전송된 암호화된 정보를 디코딩된 후 디스플레이장치에 디스플레이한다.Accordingly, the MPEG decoder 103 decodes the encrypted information transmitted through the hardware interface on the substrate according to an encryption process according to the control signal transmitted through the control line on the substrate and displays the decoded information on the display apparatus.
아울러 엠펙 디코더(103)는 상기 기판상의 하드웨어 인터페이스를 통해 전송된 정보로부터 상기 암호화 과정의 공통키(public key)를 검출한 후 그에 상응하는 개별키(private key)를 이용하여 상기 리오더링(Reordering)된 데이터를 디코딩된 후 디스플레이장치에 디스플레이한다.In addition, the MPEG decoder 103 detects a public key of the encryption process from information transmitted through a hardware interface on the substrate, and then reorders the same using a corresponding private key. The decoded data is displayed on the display device after decoding.
또한, 1394 시리얼 버스 인터페이스부(104)는 상기 기판상의 제어라인을 통해 전송된 제어신호에 따른 암호화 과정에 따라 상기 암호화된 정보를 원래의 정보로 복원한 후 재차 암호화하여 1394 트위스트 페어 케이블을 통해 다른 기기로 전송된다.In addition, the 1394 serial bus interface unit 104 restores the encrypted information to the original information according to an encryption process according to a control signal transmitted through the control line on the board, and then encrypts it again to perform another encryption through a 1394 twisted pair cable. Is sent to the device.
즉 1394 시리얼 버스 인터페이스부(104)내 역암호화부(104a)는 상기 기판상의 제어라인을 통해 전송된 제어신호에 따른 암호화 과정을 검출하여 상기 하드웨어 인터페이스를 통해 전송된 암호화 정보를 역암호화하여 원래의 정보를 복원한다.That is, the inverse encryption unit 104a in the 1394 serial bus interface unit 104 detects an encryption process according to a control signal transmitted through a control line on the substrate, and inversely encrypts the encryption information transmitted through the hardware interface. Restore the information.
아울러 1394 암호화부(140b)는 상기 복원된 원래의 정보를 암호화하여 1394 시리얼 버스를 통해 다른 기기로 전송한다.In addition, the 1394 encryption unit 140b encrypts the restored original information and transmits it to another device through a 1394 serial bus.
또한, 1394 시리얼 버스 인터페이스부(104)는 상기 기판상의 하드웨어 인터페이스를 통해 전송된 정보로부터 상기 암호화 과정을 검출한 후 디코딩하여 원래의 정보로 복원한 후 재차 암호화하여 1394 트위스트 페어 케이블을 통해 다른 기기로 전송된다.In addition, the 1394 serial bus interface unit 104 detects the encryption process from the information transmitted through the hardware interface on the board, decodes it, restores the original information, and encrypts it again to another device through a 1394 twisted pair cable. Is sent.
즉 1394 시리얼 버스 인터페이스부(104)내 역암호화부(104a)는 상기 기판상의 하드웨어 인터페이스를 통해 전송된 정보로부터 상기 암호화 과정의 공통키(public key)를 검출한 후 그에 상응하는 개별키(private key)를 이용하여 리오더링(Reordering)된 데이터를 역암호화하여 원래의 정보를 복원한다.That is, the inverse encryption unit 104a in the 1394 serial bus interface unit 104 detects the public key of the encryption process from the information transmitted through the hardware interface on the board, and then corresponds to the corresponding private key. The original information is restored by inversely encrypting the reordered data using.
이어 1394 암호화부(104b)는 상기 복원된 원래의 정보를 재차 암호화하여 1394 시리얼 버스를 통해 다른 기기로 전송한다.Subsequently, the 1394 encryption unit 104b encrypts the restored original information again and transmits the encrypted original information to another device through a 1394 serial bus.
이상에서 설명한 바와 같이 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치는 원래의 정보를 복원한 후 다음 블록으로 전송할 경우 이를 암호화하여 전송하도록 함으로써 기판에서 직접 신호를 인출하더라도 암호화된 정보를 출력되기 때문에 불법적인 신호 복사 및 재생을 방지할 수 있는 효과가 있다.As described above, the information encryption apparatus in the hardware interface according to the present invention is illegal because the encrypted information is output even if a signal is directly extracted from the board by restoring the original information and transmitting the encrypted information when transmitting to the next block. There is an effect that can prevent the signal signal reproduction and reproduction.
도 1 은 일반적인 버스시스템을 이용한 홈네트워크의 구성예를 나타낸 도면1 is a diagram showing an example of a configuration of a home network using a general bus system;
도 2 는 종래 1394 트위스트 페어 케이블로 연결 구성된 정보 암호화장치의 일실시예를 나타낸 도면2 is a view showing an embodiment of an information encryption device configured by a conventional 1394 twisted pair cable
도 3 는 본 발명에 따른 하드웨어 인터페이스에서의 정보 암호화장치를 나타낸 도면3 illustrates an information encryption apparatus in a hardware interface according to the present invention.
도 4 는 도 3 의 일실시예를 나타낸 도면4 illustrates an embodiment of FIG. 3.
도 5a 및 도 5b 는 도 3 의 다른 실시예 및 암호화 정보 포맷의 실시예를 나타낸 도면5A and 5B illustrate another embodiment of FIG. 3 and an embodiment of an encrypted information format.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
101 : VSB 102 : 역암호화부101: VSB 102: reverse encryption unit
102a : 트랜스포트 스트림 파서 102b : 암호화부102a: transport stream parser 102b: encryption unit
103 : 엠펙 디코더 104 : 1394 인터페이스부103: MPEG decoder 104: 1394 interface unit
104a : 역암호화부 104b : 1394 암호화부104a: reverse encryption unit 104b: 1394 encryption unit
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980043483A KR100640909B1 (en) | 1998-10-17 | 1998-10-17 | apparatus and method for information encryption and information decryption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980043483A KR100640909B1 (en) | 1998-10-17 | 1998-10-17 | apparatus and method for information encryption and information decryption |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050064247A Division KR100566546B1 (en) | 2005-07-15 | 2005-07-15 | apparatus and method of encryption/decryption |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000026102A KR20000026102A (en) | 2000-05-06 |
KR100640909B1 true KR100640909B1 (en) | 2006-12-19 |
Family
ID=19554373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980043483A KR100640909B1 (en) | 1998-10-17 | 1998-10-17 | apparatus and method for information encryption and information decryption |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100640909B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164988A (en) * | 1991-10-31 | 1992-11-17 | International Business Machines Corporation | Method to establish and enforce a network cryptographic security policy in a public key cryptosystem |
-
1998
- 1998-10-17 KR KR1019980043483A patent/KR100640909B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164988A (en) * | 1991-10-31 | 1992-11-17 | International Business Machines Corporation | Method to establish and enforce a network cryptographic security policy in a public key cryptosystem |
Also Published As
Publication number | Publication date |
---|---|
KR20000026102A (en) | 2000-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100314774B1 (en) | Apparatus, method and computer program product for protecting copyright data within a computer system | |
JP4698106B2 (en) | System and method for copy protection of transmitted information | |
US7957531B2 (en) | Method and apparatus for detection of loss of cipher synchronization | |
JP4094216B2 (en) | Automatic resynchronization of cryptographic synchronization information | |
US20070116294A1 (en) | Cryptographic key distribution system and method for digital video systems | |
US20020129243A1 (en) | System for selective encryption of data packets | |
JP4235174B2 (en) | Encryption / decryption device, encryption device, decryption device, and transmission / reception device | |
CA2441392A1 (en) | Encrypting apparatus | |
US8355504B2 (en) | AV communication control circuit for realizing copyright protection with respect to radio LAN | |
KR102095911B1 (en) | Digital content protection over audio return data link | |
US7035290B1 (en) | Method and system for temporary interruption of video data transmission | |
KR20040040381A (en) | Communication device and communication method | |
WO2012136152A1 (en) | Secure transmission method and apparatus for transport stream | |
JP2005003844A (en) | Data transmission/reception device and data transmission/reception system | |
KR20030045055A (en) | Streamcipher information redundant in next packet of encrypted frame | |
KR100640909B1 (en) | apparatus and method for information encryption and information decryption | |
KR100566546B1 (en) | apparatus and method of encryption/decryption | |
US8200973B2 (en) | Method and apparatus for encrypted authentication | |
JP4671602B2 (en) | How to safely process digital signals | |
JPS60102038A (en) | Cipher communication system | |
WO2024077857A1 (en) | Data transmission method and apparatus, and device and storage medium | |
US20070011721A1 (en) | Data transmitting apparatus and data receiving apparatus | |
JP3057724B2 (en) | Encryption device | |
JP2005057459A (en) | Copyright protecting method of digital receiver | |
JPS6094553A (en) | Ciphering circuit of start-stop data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |