KR100639238B1 - 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법 - Google Patents

선형 전력 증폭기의 멀티 증폭 장치 및 그 방법 Download PDF

Info

Publication number
KR100639238B1
KR100639238B1 KR1020040087943A KR20040087943A KR100639238B1 KR 100639238 B1 KR100639238 B1 KR 100639238B1 KR 1020040087943 A KR1020040087943 A KR 1020040087943A KR 20040087943 A KR20040087943 A KR 20040087943A KR 100639238 B1 KR100639238 B1 KR 100639238B1
Authority
KR
South Korea
Prior art keywords
signal
output
unit
amplifier
main
Prior art date
Application number
KR1020040087943A
Other languages
English (en)
Other versions
KR20060038793A (ko
Inventor
김태형
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020040087943A priority Critical patent/KR100639238B1/ko
Publication of KR20060038793A publication Critical patent/KR20060038793A/ko
Application granted granted Critical
Publication of KR100639238B1 publication Critical patent/KR100639238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit

Abstract

본 발명은 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법을 제공하기 위한 것으로, 캐리어 신호에 대해 스위칭하는 제 1 스위치와; 캐리어 캔셀러 및 IMD 캔셀러가 수행되도록 제어하고, 전치 보상 제어를 수행하는 제어부와; 제 1 신호 분리부에서 분리된 메인 경로와 에러 경로의 사이에 연결되어 병렬 합성 멀티 경로 증폭이 수행되도록 하는 멀티 경로부와; 멀티 경로부의 다음 단에 위치하여 에러 증폭 기능과 메인 증폭 기능을 수행하는 증폭부와; 제 2 지연 라인과 증폭부의 출력을 입력받아 IMD 캔셀러 기능과 전력 결합 기능을 수행하는 신호 결합부를 포함하여 구성함으로써, 기존의 피드 포워드 LPA에서 최대정격출력 이후 전치 보상 기능을 추가하고 메인 증폭기와 에러 증폭기를 스위치를 이용하여 병렬 합성 2 경로 증폭기로 구성하여 출력을 2배 개선시킴으로서 기존의 피드 포워드 LPA에서 LPA 모듈 1개를 더 추가시키지 않고도 출력을 2배로 증가시킬 수 있게 되는 것이다.

Description

선형 전력 증폭기의 멀티 증폭 장치 및 그 방법{Apparatus and method for multi amplifying in linear power amplifier}
도 1은 종래 선형 전력 증폭기의 블록구성도이고,
도 2는 도 1에서 블록별 주파수 및 전력 스펙트럼을 보인 블록구성도이며,
도 3은 종래 선형 전력 증폭 방법을 보인 흐름도이고,
도 4는 본 발명에 의한 선형 전력 증폭기의 멀티 증폭 장치의 블록구성도이며,
도 5는 본 발명에 의한 선형 전력 증폭기의 멀티 증폭 방법을 보인 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 제 1 신호 분리부 22 : 제 1 신호 조정부
23 : 메인 증폭부 24 : 방향성 커플러
25 : 제 1 지연 라인 26 : 감쇠부
27 : 캐리어 캔셀러 28 : 제 2 지연 라인
29 : 제 2 신호 조정부 40 : 제 1 스위치
50 : 제어부 60 : 멀티 증폭부
61 : 제 2 신호 분리부 62 : 제 3 지연 라인
63 : 제 2 스위치 70 : 증폭부
80 : 신호 결합부
본 발명은 선형 전력 증폭기(Linear Power Amplifier, LPA)에 관한 것으로, 특히 기존의 피드 포워드(Feed forward) LPA(Linear Power Amplifier)에서 최대정격출력 이후 전치 보상(Predistorter) 기능을 추가하고 메인 증폭기와 에러 증폭기를 스위치를 이용하여 병렬 합성 2 경로 증폭기로 구성하여 출력을 2배 개선시킴으로서 기존의 피드 포워드 LPA에서 LPA 모듈 1개를 더 추가시키지 않고도 출력을 2배로 증가시키기에 적당하도록 한 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법에 관한 것이다.
일반적으로 선형 전력 증폭기는 선형 방식으로 송신 신호를 필요한 크기로 출력을 증폭시키는 장치이다.
도 1은 종래 선형 전력 증폭기의 블록구성도이다.
이에 도시된 바와 같이, 입력 신호를 메인 경로와 에러 경로로 분리시키는 신호 분리부(Splitter)(1)와; 상기 신호 분리부(1)에서 분리된 메인 신호의 크기감쇠와 위상조정과 진폭조정을 수행하는 제 1 신호 조정부(2)와; 상기 제 1 신호 조정부(2)의 출력에 대해 이득 만큼 메인 신호 증폭을 수행하는 메인 증폭부(3)와; 상기 메인 증폭부(3)에서 출력된 메인 증폭신호를 제 2 지연 라인의 입력신호와 일 정신호의 커플링(Coupling) 신호로 분리시키는 방향성 커플러(Directional Coupler)(4)와; 상기 신호 분리부(1)의 에러 경로의 신호를 입력받아 메인 증폭신호와 캐리어(Carrier)와의 시간 지연(Time Delay)을 보상하는 제 1 지연 라인(5)과; 상기 방향성 커플러(4)의 출력을 입력받아 메인 증폭신호와 캐리어 신호와의 크기를 맞추기 위한 감쇠를 수행하는 감쇠부(6)와; 상기 감쇠부(6)에서 출력된 메인 증폭신호의 위상을 180도 이동시킨 후 캐리어 신호와 합하여 IMD(Inter Modulation Distortion, 왜곡 신호 성분 또는 에러 신호) 신호를 출력시키는 캐리어 캔셀러(Carrier Canceller)(7)와; 상기 방향성 커플러(4)의 출력을 입력받아 메인 증폭신호와 에러 증폭신호와의 시간 지연을 보상하는 제 2 지연 라인(8)과; 상기 캐리어 캔셀러(7)의 출력을 입력받아 에러 신호에 대한 크기감쇠와 위상조정과 진폭조정을 수행하는 제 2 신호 조정부(9)와; 캐리어 캔셀러 및 IMD 캔셀러가 수행되도록 상기 제 1 및 제 2 신호 조정부(2)(9)를 각각 제어하는 포워드 제어부(Feed forward Control)(10)와; 상기 제 2 신호 조정부(9)의 출력을 입력받아 이득 만큼 에러 신호의 증폭을 수행하는 에러 증폭부(11)와; 상기 제 2 지연 라인(8)을 통해 메인 증폭신호를 입력받고 상기 에러 증폭부(11)를 통해 에러 증폭신호를 입력받아 합하여 IMD 신호를 제거한 신호를 출력시키는 IMD 캔셀러(IMD Canceller)(12)로 구성된다.
도 2는 도 1에서 블록별 주파수 및 전력 스펙트럼을 보인 블록구성도이다.
도 3은 종래 선형 전력 증폭 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 출력 신호의 크기가 최대 정격 출력 이내인지 판별 하는 단계(ST1)와; 출력 신호의 크기가 최대 정격 출력 이내이면 피드 포워드 제어로 선형 전력 증폭을 수행하고, 출력 신호의 크기가 최대 정격 출력 이내가 아니면 종료하는 단계(ST2)를 수행한다.
이와 같이 구성된 종래 기술의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
먼저 도 1 및 도 2에서 보면, 입력 캐리어 메인 신호는 신호 분리부(1)에서 메인 증폭부(3)로 가는 RF(Radio Frequency) 신호와 IMD 신호(에러 신호)를 만들기 위한 신호로 나뉘어 진다.
그리고 메인 RF 신호는 나중에 캐리어 캔셀러(7)를 통해서 정확하게 캐리어만 캔슬(Cancel) 될 수 있도록 제 1 신호 조정부(2)를 통해 일정한 크기감쇠, 위상조정, 진폭조정을 수행한 다음 메인 증폭부(3)로 입력된다.
메인 증폭부(3)에서는 일반적으로 50dB 이상의 이득이 발생하며 전력을 증폭하지만, 비선형적 특성에 의해 IMD 신호를 함께 만들어 낸다.
그리고 방향성 커플러(4)에서 한 경로는 거의 손실없이 제 2 지연 라인(8)으로 신호를 통과시키고, 다른 한 경로는 일정량의 신호를 커플링 시켜 캐리어 캔슬 경로(Carrier Cancel path)로 내보낸다.
한편 제 1 지연 라인(5)으로 입력된 신호는 메인 증폭부(3)에서 증폭하는 과정에서 발생된 소요시간을 보상해준다.
그리고 캐리어 캔셀러(7)에서는 제 1 지연 라인(5)을 통과한 캐리어에서 감쇠부(6)를 통해 입력된 메인 캐리어 + IMD 신호를 빼서(-) 캐리어 신호를 제거시키 고, IMD 신호(에러신호)를 출력시킨다.
이제 IMD 만의 신호는 제 2 신호 조정부(9)에 의해 일정한 크기감쇠, 위상조정, 진폭조정을 수행한 다음 에러 증폭부(11)에서 증폭되고 IMD 캔셀러(12)로 입력된다.
IMD 캔셀러(12)에서는 에러 증폭부(11)에서 증폭하는 과정에서 발생된 소요시간을 보상하는 제 2 지연 라인(8)을 거쳐 입력된 메인 캐리어 + IMD 신호와 에러 증폭부(11)에서 출력된 IMD 신호를 합하여 메인 증폭부(3)에서 발생한 IMD 신호를 제거한다.
결국 비선형성에 의해 발생된 신호를 외부에서 똑 같은 IMD 신호를 만들어 서로 상쇄시킴으로써 비선형성의 효과를 제거하게 된다.
이는 도 2에서 각 단의 신호 파형을 참조하여 보면 알 수 있다.
그러나 이러한 종래 기술은 다음과 같은 문제점이 있었다.
즉, 메인 증폭부와 동일한 출력을 내는 에러 증폭부를 사용하면서도 결국에는 메인 증폭부 정격출력만이 출력이 되므로 효율성 측면에서 매우 비효율적인 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 기존의 피드 포워드 LPA에서 최대정격출력 이후 전치 보상 기능을 추가하고 메인 증폭기와 에러 증폭기를 스위치를 이용하여 병렬 합성 2 경로 증폭기로 구성하여 출력을 2배 개선시킴으로서 기존의 피드 포워드 LPA에서 LPA 모듈 1개를 더 추가시키지 않고도 출력을 2배로 증가시킬 수 있는 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 선형 전력 증폭기의 멀티 증폭 장치는,
입력 신호를 분리시키는 제 1 신호 분리부와, 상기 제 1 신호 분리부에서 분리된 메인 신호의 조정을 수행하는 제 1 신호 조정부와, 상기 제 1 신호 조정부의 출력을 증폭시키는 메인 증폭부와, 상기 메인 증폭부의 분리시키는 방향성 커플러와, 상기 제 1 신호 분리부에서 분리된 에러 경로의 신호를 지연시키는 제 1 지연 라인과, 상기 방향성 커플러의 출력을 감쇠시키는 감쇠부와, 상기 감쇠부의 출력과 상기 제 1 지연 라인의 출력을 합하여 IMD 신호를 출력시키는 캐리어 캔셀러와, 상기 방향성 커플러의 출력을 지연시키는 제 2 지연 라인과, 상기 캐리어 캔셀러의 출력에 대해 신호 조정을 수행하는 제 2 신호 조정부를 구비한 선형 전력 증폭기에 있어서,
상기 제 1 신호 분리부와 상기 제 1 지연 라인 사이에 위치하여 캐리어 신호가 상기 제 1 지연 라인으로 입력되게 하거나 또는 제어부로 입력되도록 스위칭하는 제 1 스위치와; 캐리어 캔셀러 및 IMD 캔셀러가 수행되도록 상기 제 1 및 제 2 신호 조정부를 각각 제어하고, 상기 제 1 스위치에서 스위칭된 에러 경로 신호와 신호 결합부에서 출력되는 신호를 입력받아 전치 보상 제어를 수행하는 제어부와; 상기 제 1 신호 분리부에서 분리된 메인 경로와 에러 경로의 사이에 연결되어 병렬 합성 멀티 경로 증폭이 수행되도록 하는 멀티 경로부와; 상기 멀티 경로부의 다음 단에 위치하여 최대 정격 출력까지는 에러 증폭 기능을 수행하고, 최대 정격 출력 이상에서는 메인 증폭 기능을 수행하는 증폭부와; 상기 제 2 지연 라인과 상기 증폭부의 출력을 입력받아 최대 정격 출력까지는 IMD 캔셀러 기능을 수행하고 최대 정격 출력 이상에서는 전력 결합 기능을 수행하는 신호 결합부를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 선형 전력 증폭기의 멀티 증폭 방법은,
출력 신호의 크기가 최대 정격 출력 이내인지 판별하는 제 1 단계와; 출력 신호의 크기가 최대 정격 출력 이내이면 피드 포워드 제어로 선형 전력 증폭을 수행하는 제 2 단계와; 상기 출력 신호의 크기가 최대 정격 출력 이내가 아니면 전치 보상 제어로 선형 전력 증폭을 수행하는 제 3 단계를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명에 의한 선형 전력 증폭기의 멀티 증폭 장치의 블록구성도이다.
이에 도시된 바와 같이, 입력 신호를 분리시키는 제 1 신호 분리부(21)와, 상기 제 1 신호 분리부(21)에서 분리된 메인 신호의 조정을 수행하는 제 1 신호 조정부(22)와, 상기 제 1 신호 조정부(22)의 출력을 증폭시키는 메인 증폭부(23)와, 상기 메인 증폭부(23)의 분리시키는 방향성 커플러(24)와, 상기 제 1 신호 분리부(21)에서 분리된 에러 경로의 신호를 지연시키는 제 1 지연 라인(25)과, 상기 방향성 커플러(24)의 출력을 감쇠시키는 감쇠부(26)와, 상기 감쇠부(26)의 출력과 상기 제 1 지연 라인(25)의 출력을 합하여 IMD 신호를 출력시키는 캐리어 캔셀러(27)와, 상기 방향성 커플러(24)의 출력을 지연시키는 제 2 지연 라인(28)과, 상기 캐리어 캔셀러(27)의 출력에 대해 신호 조정을 수행하는 제 2 신호 조정부(29)를 구비한 선형 전력 증폭기에 있어서,
상기 제 1 신호 분리부(21)와 상기 제 1 지연 라인(25) 사이에 위치하여 캐리어 신호가 상기 제 1 지연 라인(25)으로 입력되게 하거나 또는 제어부(50)로 입력되도록 스위칭하는 제 1 스위치(40)와; 캐리어 캔셀러 및 IMD 캔셀러가 수행되도록 상기 제 1 및 제 2 신호 조정부(22)(29)를 각각 제어하고, 상기 제 1 스위치(40)에서 스위칭된 에러 경로 신호와 신호 결합부(80)에서 출력되는 신호를 입력받아 전치 보상(Predistorter) 제어를 수행하는 제어부(50)와; 상기 제 1 신호 분리부(21)에서 분리된 메인 경로와 에러 경로의 사이에 연결되어 병렬 합성 멀티 경로 증폭이 수행되도록 하는 멀티 경로부(60)와; 상기 멀티 경로부(60)의 다음 단에 위치하여 최대 정격 출력까지는 에러 증폭 기능을 수행하고, 최대 정격 출력 이상에서는 메인 증폭 기능을 수행하는 증폭부(70)와; 상기 제 2 지연 라인(28)과 상기 증폭부(70)의 출력을 입력받아 최대 정격 출력까지는 IMD 캔셀러 기능을 수행하고 최대 정격 출력 이상에서는 전력 결합 기능을 수행하는 신호 결합부(80)를 포함하여 구성된다.
상기에서 멀티 경로부(60)는, 상기 제 1 신호 조정부(22)의 다음 단에 위치 하여 신호를 분리시키는 제 2 신호 분리부(61)와; 상기 제 2 신호 분리부(61)에서 분리된 신호를 입력받아 지연시키는 제 3 지연 라인(62)과; 상기 제 3 지연 라인(62)의 신호와 상기 제 2 신호 조정부(29)의 신호를 입력받아 스위칭에 의해 상기 증폭부(70)로 입력되도록 하는 제 2 스위치(63)를 더욱 포함하여 구성된다.
상기에서 제어부(50)는, 출력 신호의 크기가 최대 정격 출력 이내이면 상기 제 1 및 제 2 신호 조정부(29)에 대해 피드 포워드 제어에 의해 선형 전력 증폭을 수행하도록 제어하고, 상기 출력 신호의 크기가 최대 정격 출력 이내가 아니면 상기 제 1 및 제 2 신호 조정부(29)에 대해 전치 보상 제어에 의해 선형 전력 증폭을 수행하도록 제어하는 것을 특징으로 한다.
상기에서 제어부(50)는, 또 하나의 입력으로 최종 RF 출력을 입력받아 크기 왜곡성분 및 위상 왜곡성분에 대해 보상하기 위해 매그니튜드 인버스 제어 신호(Magnitude inverse control signal), 위상 인버스 제어 신호(Phase inverse control signal)를 발생시켜 전치 보상(Predistorter)이 수행되도록 제어하는 것을 특징으로 한다.
도 5는 본 발명에 의한 선형 전력 증폭기의 멀티 증폭 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 출력 신호의 크기가 최대 정격 출력 이내인지 판별하는 제 1 단계(ST11)와; 출력 신호의 크기가 최대 정격 출력 이내이면 피드 포워드 제어로 선형 전력 증폭을 수행하는 제 2 단계(ST12)와; 상기 출력 신호의 크기가 최대 정격 출력 이내가 아니면 전치 보상 제어로 선형 전력 증폭을 수행하는 제 3 단계(ST13)를 포함하여 수행한다.
상술한 본원발명의 구성에서 상기 제 1 스위치(40) 및 제 2 스위치(63)는 송신전력이 메인 증폭부(23)의 최대 정격 출력을 초과하도록 하기 위하여 사용자에 의해 수동으로 스위칭되거나, 또는 방향성 커플러(24)의 출력 신호를 검출한 후 출력 신호가 메인 증폭부(23)의 최대 정격 출력 값을 가지는 경우 자동으로 스위칭되도록 설정될 수 있다. 여기서, 자동으로 스위칭되록 구성되는 경우에는 방향성 커플러(24)의 출력 신호를 메인 증폭부(23)의 최대 정격 출력 값과 비교하여 방향성 커플러(24)의 출력 신호가 메인 증폭부(23)의 최대 정격 출력 값인 경우 스위칭 신호를 출력하는 비교기를 구비하고 비교기의 출력 신호에 따라 제 1 스위치(40) 및 제 2 스위치(40)가 스위칭되록 구성될 수 있다. 상술한 바와 같은 제 1 스위치(40) 및 제 2 스위치(63)의 사용자에 의한 수동 스위칭 또는 자동 스위칭을 위한 구성은 당업자에게는 자명한 사항이므로 그 상세한 도시 및 설명은 생략한다.
이와 같이 구성된 본 발명에 의한 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 기존의 피드 포워드 LPA에서 최대정격출력 이후 전치 보상 기능을 추가하고 메인 증폭기와 에러 증폭기를 스위치를 이용하여 병렬 합성 2 경로 증폭기로 구성하여 출력을 2배 개선시키고자 한 것이다.
그래서 본 발명은 종래의 피드 포워드 LPA 구조에서 스위치 2개, 신호 분리부 1개를 추가하고, 제어부(50)에 전치 보상 기능을 추가한다. 이에 따라 증폭부(70)와 신호 결합부(80)의 기능이 확장되게 된다.
그리고 전치 보상 기능은 첫째, 출력 신호의 매그니튜드(Magnitude) 왜곡을 보상하기 위한 매그니튜드 인버스(Magnitude inverse) 제어 신호 출력 기능, 둘째 위상(Phase) 왜곡을 보상하기 위한 위상 인버스(Phase inverse) 제어 신호 출력 기능이다.
한편 출력 신호의 크기가 메인 증폭부(23)의 최대정격 출력까지는 종래의 피드 포워드 LPA와 동일하게 동작이 된다.
즉, 입력 캐리어 메인 신호는 제 1 신호 분리부(21)에서 메인 증폭부(23)로 가는 RF(Radio Frequency) 신호와 IMD 신호(에러 신호)를 만들기 위한 신호로 나뉘어 진다.
그리고 메인 RF 신호는 나중에 캐리어 캔셀러(27)를 통해서 정확하게 캐리어만 캔슬(Cancel) 될 수 있도록 제 1 신호 조정부(22)를 통해 일정한 크기감쇠, 위 상조정, 진폭조정을 수행한 다음 메인 증폭부(23)로 입력된다.
메인 증폭부(23)에서는 일반적으로 50dB 이상의 이득이 발생하며 전력을 증폭하지만, 비선형적 특성에 의해 IMD 신호를 함께 만들어 낸다.
그리고 방향성 커플러(24)에서 한 경로는 거의 손실없이 제 2 지연 라인(28)으로 신호를 통과시키고, 다른 한 경로는 일정량의 신호를 커플링 시켜 캐리어 캔슬 경로(Carrier Cancel path)로 내보낸다.
한편 제 1 지연 라인(25)으로 입력된 신호는 메인 증폭부(23)에서 증폭하는 과정에서 발생된 소요시간을 보상해준다.
그리고 캐리어 캔셀러(27)에서는 제 1 지연 라인(25)을 통과한 캐리어에서 감쇠부(26)를 통해 입력된 메인 캐리어 + IMD 신호를 빼서(-) 캐리어 신호를 제거시키고, IMD 신호(에러신호)를 출력시킨다.
이제 IMD 만의 신호는 제 2 신호 조정부(29)에 의해 일정한 크기감쇠, 위상조정, 진폭조정을 수행한 다음 증폭부(70)에서 증폭되고 신호 결합부(80)로 입력된다.
신호 결합부(80)에서는 증폭부(70)에서 증폭하는 과정에서 발생된 소요시간을 보상하는 제 2 지연 라인(28)을 거쳐 입력된 메인 캐리어 + IMD 신호와 증폭부(70)에서 출력된 IMD 신호를 합하여 메인 증폭부(23)에서 발생한 IMD 신호를 제거하게 된다.
한편 출력 신호 크기가 메인 증폭부(23)의 최대정격 출력을 초과하여 출력시킬 때는 다음과 같이 동작하도록 한다.
즉, 출력 신호 크기가 메인 증폭부(23)의 최대정격 출력을 초과하여 출력시킬 경우 증폭부(70)를 메인 증폭 기능을 수행하도록 동작시켜 LPA를 병렬 합성 2 경로 증폭기의 구조로 변환하여 출력을 2배로 증가시키도록 한다.
그래서 먼저 스위치 동작을 설명하면, 제 1 스위치(40)는 제 1 신호 분리부(21)의 출력 신호가 제 1 지연 라인(25)에서 제어부(50)에 의해 전치 보상 제어가 수행되도록 스위칭 시킨다.
제 2 스위치는 증폭부(70)가 메인 증폭 기능을 수행하도록 증폭부(70)의 입력을 캐리어 캔셀러(27)의 출력에서 제 3 지연 라인(62)을 통한 멀티 경로부(60)로 연결되게끔 스위칭 시킨다.
이제 상세 동작을 살펴보면 다음과 같다.
먼저 입력 캐리어 메인 신호는 제 1 신호 분리부(21)에서 메인 증폭부(23)로 가는 RF 신호와 제 1 스위치(40)로 가는 신호로 나뉘어진다. 제 1 스위치(40)를 통과한 신호는 제어부(50)로 입력된다.
제어부(50)에서는 또 하나의 입력으로 최종 RF 출력을 입력받아 크기 왜곡성분 및 위상 왜곡성분에 대해 보상하기 위해 두 개의 전치 보상(Predistorter) 제어 신호, 즉 매그니튜드 인버스 제어 신호(Magnitude inverse control signal), 위상 인버스 제어 신호(Phase inverse control signal)를 발생시킨다.
한편, 메인 증폭부(23)로 가기 위한 RF 신호는 제 1 신호 조정부(22)에서 크기감쇠, 위상조정, 진폭조정이 수행된 다음 전치 보상 제어 신호를 입력받아 전치 보상 신호가 된다.
그리고 멀티 경로부(60) 내의 제 2 신호 분리부(61)에서 메인 증폭부(23)로 가는 RF 신호(MAIN RF 1)와 증폭부(70)로 가는 RF 신호(MAIN RF 2)로 나뉘어 진다.
MAIN RF 1 신호는 메인 증폭부(23)에서 증폭되고, 제 2 지연 라인(28)을 거쳐 신호 결합부(80)로 입력된다.
또한 MAIN RF 2 신호는 멀티 경로부(60) 내의 제 3 지연 라인(62)을 거쳐 제 2 스위치(63)를 통해 증폭부(70)에서 증폭되어 신호 결합부(80)로 입력된다.
그러면 신호 결합부(80)에서는 MAIN RF 1 신호와 MAIN RF 2 신호를 합성하여 최종적으로 메인 증폭부(23)의 출력과 비교할 때 2배 만큼 큰 출력 신호를 내보내게 된다.
이처럼 본 발명은 기존의 피드 포워드 LPA에서 최대정격출력 이후 전치 보상 기능을 추가하고 메인 증폭기와 에러 증폭기를 스위치를 이용하여 병렬 합성 2 경로 증폭기로 구성하여 출력을 2배 개선시킴으로서 기존의 피드 포워드 LPA에서 LPA 모듈 1개를 더 추가시키지 않고도 출력을 2배로 증가시키게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법은 기존의 피드 포워드 LPA에서 최대정격출력 이후 전치 보상 기능 을 추가하고 메인 증폭기와 에러 증폭기를 스위치를 이용하여 병렬 합성 2 경로 증폭기로 구성하여 출력을 2배 개선시킴으로서 기존의 피드 포워드 LPA에서 LPA 모듈 1개를 더 추가시키지 않고도 출력을 2배로 증가시킬 수 있는 효과가 있게 된다.
또한 본 발명은 기존의 1개의 LPA를 이용하여 2배의 출력을 발생시키므로 효율성 측면에서 월등히 우수한 효과가 있게 된다.

Claims (5)

  1. 입력 신호를 분리시키는 제 1 신호 분리부와, 상기 제 1 신호 분리부에서 분리된 메인 신호의 조정을 수행하는 제 1 신호 조정부와, 상기 제 1 신호 조정부의 출력을 증폭시키는 메인 증폭부와, 상기 메인 증폭부의 분리시키는 방향성 커플러와, 상기 제 1 신호 분리부에서 분리된 에러 경로의 신호를 지연시키는 제 1 지연 라인과, 상기 방향성 커플러의 출력을 감쇠시키는 감쇠부와, 상기 감쇠부의 출력과 상기 제 1 지연 라인의 출력을 합하여 IMD 신호를 출력시키는 캐리어 캔셀러와, 상기 방향성 커플러의 출력을 지연시키는 제 2 지연 라인과, 상기 캐리어 캔셀러의 출력에 대해 신호 조정을 수행하는 제 2 신호 조정부를 구비한 선형 전력 증폭기에 있어서,
    상기 제 1 신호 분리부와 상기 제 1 지연 라인 사이에 위치하여 캐리어 신호가 상기 제 1 지연 라인으로 입력되게 하거나 또는 제어부로 입력되도록 스위칭하는 제 1 스위치와;
    캐리어 캔셀러 및 IMD 캔셀러가 수행되도록 상기 제 1 및 제 2 신호 조정부를 각각 제어하고, 상기 제 1 스위치에서 스위칭된 에러 경로 신호와 신호 결합부에서 출력되는 신호를 입력받아 전치 보상 제어를 수행하는 제어부와;
    상기 제 1 신호 분리부에서 분리된 메인 경로와 에러 경로의 사이에 연결되어 병렬 합성 멀티 경로 증폭이 수행되도록 하는 멀티 경로부와;
    상기 멀티 경로부의 다음 단에 위치하여 최대 정격 출력까지는 에러 증폭 기능을 수행하고, 최대 정격 출력 이상에서는 메인 증폭 기능을 수행하는 증폭부와;
    상기 제 2 지연 라인과 상기 증폭부의 출력을 입력받아 최대 정격 출력까지는 IMD 캔셀러 기능을 수행하고 최대 정격 출력 이상에서는 전력 결합 기능을 수행하는 신호 결합부를 포함하여 구성된 것을 특징으로 하는 선형 전력 증폭기의 멀티 증폭 장치.
  2. 제 1 항에 있어서, 상기 멀티 경로부는,
    상기 제 1 신호 조정부의 다음 단에 위치하여 신호를 분리시키는 제 2 신호 분리부와;
    상기 제 2 신호 분리부에서 분리된 신호를 입력받아 지연시키는 제 3 지연 라인과;
    상기 제 3 지연 라인의 신호와 상기 제 2 신호 조정부의 신호를 입력받아 스위칭에 의해 상기 증폭부로 입력되도록 하는 제 2 스위치를 더욱 포함하여 구성된 것을 특징으로 하는 선형 전력 증폭기의 멀티 증폭 장치.
  3. 제 1 에 있어서, 상기 제어부는,
    출력 신호의 크기가 최대 정격 출력 이내이면 상기 제 1 및 제 2 신호 조정부에 대해 피드 포워드 제어에 의해 선형 전력 증폭을 수행하도록 제어하고, 상기 출력 신호의 크기가 최대 정격 출력 이내가 아니면 상기 제 1 및 제 2 신호 조정부에 대해 전치 보상 제어에 의해 선형 전력 증폭을 수행하도록 제어하는 것을 특징으로 하는 선형 전력 증폭기의 멀티 증폭 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제어부는,
    또 하나의 입력으로 최종 RF 출력을 입력받아 크기 왜곡성분 및 위상 왜곡성분에 대해 보상하기 위해 매그니튜드 인버스 제어 신호, 위상 인버스 제어 신호를 발생시켜 전치 보상이 수행되도록 제어하는 것을 특징으로 하는 선형 전력 증폭기의 멀티 증폭 장치.
  5. 출력 신호의 크기가 최대 정격 출력 이내인지 판별하는 제 1 단계와;
    출력 신호의 크기가 최대 정격 출력 이내이면 피드 포워드 제어로 선형 전력 증폭을 수행하는 제 2 단계와;
    상기 출력 신호의 크기가 최대 정격 출력 이내가 아니면 전치 보상 제어로 선형 전력 증폭을 수행하는 제 3 단계를 포함하여 수행하는 것을 특징으로 하는 선형 전력 증폭기의 멀티 증폭 방법.
KR1020040087943A 2004-11-01 2004-11-01 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법 KR100639238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087943A KR100639238B1 (ko) 2004-11-01 2004-11-01 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087943A KR100639238B1 (ko) 2004-11-01 2004-11-01 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060038793A KR20060038793A (ko) 2006-05-04
KR100639238B1 true KR100639238B1 (ko) 2006-10-30

Family

ID=37146252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087943A KR100639238B1 (ko) 2004-11-01 2004-11-01 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100639238B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102666B1 (ko) * 2009-10-07 2012-01-05 엘지이노텍 주식회사 와이브로 단말의 송신 장치
KR102048235B1 (ko) * 2013-04-10 2019-11-25 삼성전자주식회사 무선 통신 시스템에서 디지털 전치 왜곡 장치 및 방법
CN103607175A (zh) * 2013-11-29 2014-02-26 深圳市虹远通信有限责任公司 基于信号提取抵消的射频功放装置

Also Published As

Publication number Publication date
KR20060038793A (ko) 2006-05-04

Similar Documents

Publication Publication Date Title
US7308234B2 (en) Feedforward spur cancellation approach using low IP amplifier
JPH09503373A (ja) フィードフォワード電力増幅の方法および装置
WO2000030248A9 (en) Rf power amplifier linearization using parallel rf power amplifiers having intermod-complementing predistortion paths
JP2005520448A (ja) 同じタイプの予歪増幅器を有する電力増幅器アレイ
KR970031238A (ko) 선형 증폭 장치 및 방법
US6275105B1 (en) Adaptive linearization of a feedforward amplifier by complex gain stabilization of the error amplifier
KR101102109B1 (ko) Ｒｆ 전력 증폭기의 피드포워드 선형화
US6148185A (en) Feed-forward amplifying device and method of controlling the same and base station with feed-forward amplifying device
US20030001669A1 (en) Balanced distortion reduction circuit
KR100639238B1 (ko) 선형 전력 증폭기의 멀티 증폭 장치 및 그 방법
KR100309720B1 (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
CN103036513A (zh) 线性功率放大装置
US6654591B1 (en) Low distortion signal amplifier system and method
KR101131910B1 (ko) 이동통신시스템의 출력단
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
WO2002050997A1 (fr) Amplificateur a correction precursive, appareil de communication, procede d'amplification a correction precursive, programme et procede
KR101023258B1 (ko) 디지털 무선 송수신 시스템에서의 송신장치 및 송신장치의 선형화 방법
KR20010087936A (ko) 선형 증폭기
KR19980069488A (ko) 선형증폭 장치 및 방법
KR100206469B1 (ko) 전송시스템에서 왜곡 보상 회로
KR101098231B1 (ko) 공진 상쇄 선형화기, 공진 상쇄 선형화기를 이용한 고전력 증폭 시스템 및 고전력 증폭 방법
KR20020054150A (ko) 선형화기의 왜곡 보정 회로
JPH0629752A (ja) 非線形補償回路および高周波増幅器
KR20000033110A (ko) 피드백을 이용한 선형 고출력 증폭기
KR20060027657A (ko) 전력증폭기용 피드포워드 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110909

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee