KR100637304B1 - Organic el display and active matrix substrate - Google Patents

Organic el display and active matrix substrate Download PDF

Info

Publication number
KR100637304B1
KR100637304B1 KR1020057009013A KR20057009013A KR100637304B1 KR 100637304 B1 KR100637304 B1 KR 100637304B1 KR 1020057009013 A KR1020057009013 A KR 1020057009013A KR 20057009013 A KR20057009013 A KR 20057009013A KR 100637304 B1 KR100637304 B1 KR 100637304B1
Authority
KR
South Korea
Prior art keywords
terminal
switch
control
video signal
control terminal
Prior art date
Application number
KR1020057009013A
Other languages
Korean (ko)
Other versions
KR20050085053A (en
Inventor
마꼬또 시부사와
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20050085053A publication Critical patent/KR20050085053A/en
Application granted granted Critical
Publication of KR100637304B1 publication Critical patent/KR100637304B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Abstract

전원 단자(31)에 접속된 제1 단자와 제어 단자와 제2 단자를 포함한 구동 제어 소자(30)와, 제2 단자와 전원 단자(34)의 사이에 접속된 유기 EL 소자(20)와, 제어 단자에 접속된 커패시터(38)와, 영상 신호 입력 단자(35)와 제2 단자를 신호 기입 기간에서 접속 상태로 함과 함께 발광 기간에서 비접속 상태로 하는 전환을 주사 신호에 따라 행하는 제1 스위치(37)와, 제어 단자와 제2 단자를 신호 기입 기간에서 접속 상태로 함과 함께 제1 스위치(37)가 비접속 상태로 되기 전에 비접속 상태로 하는 전환을 주사 신호에 따라 행하는 제2 스위치(32)를 포함한 액티브 매트릭스형 유기 EL 디스플레이(1)가 제공된다.A drive control element 30 including a first terminal and a control terminal and a second terminal connected to the power supply terminal 31, an organic EL element 20 connected between the second terminal and the power supply terminal 34, A first operation of switching the capacitor 38 connected to the control terminal, the video signal input terminal 35 and the second terminal into the connected state in the signal writing period, and switching from the light emitting period to the unconnected state according to the scanning signal. A second for switching the switch 37, the control terminal, and the second terminal into the connected state in the signal write-in period, and switching the non-connected state before the first switch 37 goes into the disconnected state according to the scanning signal; An active matrix organic EL display 1 including a switch 32 is provided.

유기 EL 디스플레이, 액티브 매트릭스 기판, 표시 소자, 플랫 패널 디스플레이, 화소 회로 Organic EL display, active matrix substrate, display element, flat panel display, pixel circuit

Description

유기 EL 디스플레이 및 액티브 매트릭스 기판{ORGANIC EL DISPLAY AND ACTIVE MATRIX SUBSTRATE}ORGANIC EL DISPLAY AND ACTIVE MATRIX SUBSTRATE}

본 발명은 액티브 매트릭스형 디스플레이 및 액티브 매트릭스 기판에 관한 것으로, 특히 표시 소자로서 유기 EL(Electro-Luminescent) 소자를 포함한 액티브 매트릭스형 유기 EL 디스플레이 및 그것에 사용 가능한 액티브 매트릭스 기판에 관한 것이다.TECHNICAL FIELD The present invention relates to an active matrix display and an active matrix substrate, and more particularly to an active matrix organic EL display including an organic electroluminescent (EL) element as a display element and an active matrix substrate usable therein.

액정 디스플레이로 대표되는 플랫 패널 디스플레이에는, CRT 디스플레이와 비교하여, 박형, 경량, 저소비 전력이라고 하는 특징이 있다. 이들 특징에 의해, 플랫 패널 디스클레이의 수요는 급속히 신장하고 있다.Flat panel displays typified by liquid crystal displays have features such as thinner, lighter weight, and lower power consumption than CRT displays. Due to these features, the demand for flat panel display is growing rapidly.

액티브 매트릭스형의 플랫 패널 디스플레이에서는, 각 화소에, 온 상태 화소와 오프 상태 화소를 전기적으로 분리 가능하게 하는 스위치가 설치되어 있다. 통상, 이 화소에는, 영상 신호를 보유하는 커패시터가 더 설치되어 있다. 그 때문에, 이 디스플레이는, 인접 화소간에서의 크로스토크가 없는 양호한 표시 품위를 실현할 수 있다. 이와 같은 이유에서, 액티브 매트릭스형의 플랫 패널 디스플레이는, 휴대 정보 단말을 시작으로 하는 각종 전자 기기의 디스플레이로서 이용되게 되었다.In an active matrix flat panel display, a switch for electrically separating the on-state pixels and the off-state pixels is provided in each pixel. Usually, the pixel is further provided with a capacitor for holding a video signal. Therefore, this display can realize the favorable display quality without crosstalk between adjacent pixels. For this reason, an active matrix flat panel display is used as a display of various electronic devices including a portable information terminal.

최근, 유기 EL 디스플레이의 개발이 활발히 행해지고 있다. 유기 EL 디스플레이는 자기 발광형의 디스플레이로서, 액정 디스플레이와 비교하여 고속 응답 및 광 시야각을 실현하는데 있어서 유리하다.In recent years, development of organic electroluminescent display is actively performed. An organic EL display is a self-luminous display, which is advantageous in realizing a high speed response and a wide viewing angle compared with a liquid crystal display.

Knapp 등은, 미국 특허 제6,373,454 B1호에 있어서, 유기 EL 디스플레이에서 사용 가능한 화소 회로를 개시하고 있다.Knapp et al., In US Pat. No. 6,373,454 B1, disclose a pixel circuit that can be used in an organic EL display.

도 1은 Knapp 등이 개시하는 화소 회로의 등가 회로도이다. 이 회로의 동작은 2단계로 행해진다. 또, 제1 및 제2 단계에 있어서, 전원선(31)은 전위 V1으로, 전원선(34)은 전위 V1보다도 높은 전위 V2로 설정된다.1 is an equivalent circuit diagram of a pixel circuit disclosed by Knapp et al. The operation of this circuit is performed in two stages. In the first and second steps, the power supply line 31 is set to the potential V1, and the power supply line 34 is set to the potential V2 higher than the potential V1.

제1 단계에서는, 우선, 스위치(33)를 열고(0FF), 스위치(32, 37)를 닫는다(0N). 이 상태에서, 신호 전류를 입력 신호로서 영상 신호 배선(35)으로부터 유기 EL 소자(20)에 공급한다. 트랜지스터(30)는 스위치(32)에 의해 다이오드 접속되고 있기 때문에, 커패시터(38)에는 신호 전류를 흘리고 있는 트랜지스터(30)의 게이트-소스간 전압과 동일한 전압이 축적된다. 그 후, 스위치(32, 37)를 연다.In the first step, first, the switch 33 is opened (0FF), and the switches 32 and 37 are closed (0N). In this state, the signal current is supplied from the video signal wiring 35 to the organic EL element 20 as an input signal. Since the transistor 30 is diode-connected by the switch 32, the capacitor 38 accumulates a voltage equal to the gate-source voltage of the transistor 30 through which the signal current flows. Thereafter, the switches 32 and 37 are opened.

제2 단계에서는, 스위치(33)를 닫고, 유기 EL 소자(20)와 트랜지스터(30)의 드레인을 접속한다. 커패시터(38)에는 입력 신호에 대응한 전압이 축적되어 있으므로, 유기 EL 소자(20)에는 입력 신호와 거의 동일한 전류가 공급된다.In the second step, the switch 33 is closed to connect the organic EL element 20 and the drain of the transistor 30. Since the voltage corresponding to the input signal is accumulated in the capacitor 38, the organic EL element 20 is supplied with a current almost equal to the input signal.

이 화소 회로에서는, 스위치(32, 37)의 스위칭, 즉 ON/OFF 동작은 동시에 행해진다. 그 때문에, 스위치(32, 37)의 스위칭은 동일 제어선을 이용하여 제어할 수 있다.In this pixel circuit, the switching of the switches 32 and 37, that is, the ON / OFF operation is performed at the same time. Therefore, switching of the switches 32 and 37 can be controlled using the same control line.

그러나, 이들 제어를 동일 제어선을 이용하여 행하는 데도 불구하고, 화소 회로 패턴의 설계나 프로세스에 유래한 특성의 변동에 기인하여, 스위치(32, 37)의 스위칭이 동시에 행해지지 않는 경우가 있다.However, although these controls are performed using the same control line, switching of the switches 32 and 37 may not be performed at the same time due to variations in the characteristics resulting from the design and the process of the pixel circuit pattern.

스위치(32)의 OFF 동작이 스위치(37)의 그것보다 나중에 행해지는 경우, 스위치(37)의 OFF 동작으로부터 스위치(32)의 OFF 동작까지의 기간에, 트랜지스터(30)의 게이트로부터 스위치(32) 및 트랜지스터(30)를 통해 전원선(31)으로 전류가 흐른다. 그 결과, 트랜지스터(30)의 게이트-소스간 전압이 저하한다. 그 때문에, 이 경우, 계조 일그러짐이 발생할 가능성이 있다. 특히, 그 OFF 동작의 시간차가 화소간에서 불균일하면, 또한, 휘도의 면내 불균일이 생길 가능성이 있다.When the OFF operation of the switch 32 is performed later than that of the switch 37, in the period from the OFF operation of the switch 37 to the OFF operation of the switch 32, the switch 32 from the gate of the transistor 30 is switched. And the current flows to the power supply line 31 through the transistor 30. As a result, the gate-source voltage of the transistor 30 decreases. Therefore, in this case, gradation distortion may occur. In particular, if the time difference of the OFF operation is nonuniform between pixels, there is a possibility that an in-plane nonuniformity of luminance may occur.

이 문제는, 스위치(32)용의 제어선과 스위치(37)용의 제어선을 각각 설치하여, 후자에 OFF 신호를 공급하기 보다도 앞서, 전자에 OFF 신호를 공급함으로써 회피 가능하다. 그러나, 이 경우, 화소의 각 열마다 제어선이 1개 증가하게 된다. 그 때문에, 화소 레이아웃의 제약이 엄격해져, 개개의 유기 EL 소자가 배치 가능한 면적이 감소한다. 작은 유기 EL 소자에서 밝은 표시를 행하면, 휘도 수명이 짧아진다.This problem can be avoided by providing a control line for the switch 32 and a control line for the switch 37, respectively, and supplying the OFF signal to the former before supplying the OFF signal to the latter. In this case, however, one control line is increased for each column of the pixels. Therefore, restrictions on pixel layout become strict, and the area in which the individual organic EL elements can be arranged is reduced. When bright display is performed on a small organic EL element, the luminance life is shortened.

<발명의 개시><Start of invention>

본 발명의 목적은, 비교적 적은 배선수로 뛰어난 표시 품위를 실현 가능한 액티브 매트릭스형 유기 EL 디스플레이 및 그것에 사용 가능한 액티브 매트릭스 기판을 제공하는 것에 있다.An object of the present invention is to provide an active matrix organic EL display which can realize excellent display quality with a relatively small number of wirings, and an active matrix substrate usable therein.

본 발명의 제1 측면에 따르면, 제1 전원 단자에 접속된 제1 단자와, 영상 신호 입력 단자로부터 영상 신호가 공급되는 제어 단자와, 상기 제어 단자와 상기 제 1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와, 상기 제2 단자와 제2 전원 단자의 사이에 접속된 유기 EL 소자와, 한쪽의 전극이 상기 제어 단자에 접속되고, 상기 제어 단자와 상기 제1 단자 사이의 전압을 상기 영상 신호에 대응한 크기로 유지 가능한 커패시터와, 주사 신호에 따라, 신호 기입 기간에 있어서 상기 영상 신호 입력 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 신호 기입 기간에 이어지는 발광 기간에 있어서 상기 영상 신호 입력 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제1 스위치와, 상기 주사 신호에 따라, 상기 신호 기입 기간에 있어서 상기 제어 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 제1 스위치가 비접속 상태로 되기 전에 상기 제어 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제2 스위치를 구비한 액티브 매트릭스형 유기 EL 디스플레이가 제공된다.According to the first aspect of the present invention, a first terminal connected to a first power supply terminal, a control terminal to which a video signal is supplied from a video signal input terminal, and a magnitude corresponding to a voltage between the control terminal and the first terminal A drive control element having a second terminal for outputting a drive current of; an organic EL element connected between the second terminal and the second power supply terminal; and one electrode connected to the control terminal; And a capacitor capable of maintaining a voltage between the first terminal and the first terminal in a magnitude corresponding to the video signal, and connecting the video signal input terminal and the second terminal in a signal writing period in accordance with a scan signal. A first switch for switching the video signal input terminal and the second terminal into a non-connected state in a light emitting period subsequent to the signal writing period, and in accordance with the scanning signal, In the signal writing period, the control terminal and the second terminal are brought into a connected state, and the switching of the control terminal and the second terminal into a non-connected state is performed before the first switch is turned off. An active matrix organic EL display having a second switch is provided.

본 발명의 제2 측면에 따르면, 제1 전원 단자에 접속된 제1 단자와, 제어 단자와, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와, 상기 제2 단자와 제2 전원 단자의 사이에 접속된 유기 EL 소자와, 정전위 단자와 상기 제어 단자의 사이에 접속된 커패시터와, 상기 영상 신호 입력 단자와 상기 제2 단자의 사이에 접속된 제1 스위치와, 상기 제어 단자와 상기 제2 단자의 사이에 접속된 제2 스위치를 구비하고, 상기 제1 스위치의 스위칭을 제어하는 제어 단자는 상기 제2 스위치의 스위칭을 제어하는 제어 단자에 접속되고 있으며, 상기 제1 스위치의 임계치는 상기 제2 스위치의 임계치보다도 얕은 액티브 매트릭스형 유기 EL 디스플레이가 제공된다.According to a second aspect of the present invention, there is provided a first terminal connected to a first power supply terminal, a control terminal, and a second terminal for outputting a driving current having a magnitude corresponding to a voltage between the control terminal and the first terminal. A drive control element provided, an organic EL element connected between the second terminal and the second power supply terminal, a capacitor connected between the electrostatic potential terminal and the control terminal, the video signal input terminal and the second A first switch connected between the terminals, and a second switch connected between the control terminal and the second terminal, wherein a control terminal for controlling switching of the first switch is configured to perform switching of the second switch. It is connected to the control terminal to control, and the active-matrix type organic electroluminescent display with a threshold value of the said 1st switch is shallower than the threshold value of the said 2nd switch is provided.

본 발명의 제3 측면에 따르면, 제1 전원 단자에 접속된 제1 단자와, 제어 단자와, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와, 상기 제2 단자와 제2 전원 단자의 사이에 접속된 유기 EL 소자와, 정전위 단자와 상기 제어 단자의 사이에 접속된 커패시터와, 제어 신호 입력 단자에 접속된 입력 단자와 제어 신호 입력 단자로부터 공급되는 제어 신호를 출력하는 출력 단자를 구비한 지연 소자와, 상기 영상 신호 입력 단자와 상기 제2 단자의 사이에 접속된 제1 스위치와, 상기 제어 단자와 상기 제2 단자의 사이에 접속된 제2 스위치를 구비하고, 상기 제1 스위치의 스위칭을 제어하는 제어 단자는 상기 출력 단자에 접속되며, 상기 제2 스위치의 스위칭을 제어하는 제어 단자는 상기 제어 신호 입력 단자에 접속된 액티브 매트릭스형 유기 EL 디스플레이가 제공된다.According to a third aspect of the present invention, there is provided a first terminal connected to a first power supply terminal, a control terminal, and a second terminal for outputting a driving current having a magnitude corresponding to a voltage between the control terminal and the first terminal. A drive control element provided, an organic EL element connected between the second terminal and the second power supply terminal, a capacitor connected between the positive potential terminal and the control terminal, and an input terminal connected to the control signal input terminal. And a delay element having an output terminal for outputting a control signal supplied from a control signal input terminal, a first switch connected between the video signal input terminal and the second terminal, the control terminal and the second terminal. A control terminal for controlling switching of the first switch is connected to the output terminal, and a control terminal for controlling switching of the second switch is connected to the first switch. An active matrix type organic EL display connected to the signal input terminal is provided.

본 발명의 제4 측면에 따르면, 유기 EL 소자가 형성되어야 하는 액티브 매트릭스 기판으로서, 전원 단자에 접속된 제1 단자와, 영상 신호 입력 단자로부터 영상 신호가 공급되는 제어 단자와, 상기 유기 EL 소자에 접속됨과 함께 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와, 한쪽의 전극이 상기 제어 단자에 접속되고, 상기 제어 단자와 상기 제1 단자 사이의 전압을 상기 영상 신호에 대응한 크기로 유지 가능한 커패시터와, 주사 신호에 따라, 신호 기입 기간에 있어서 상기 영상 신호 입력 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 신호 기입 기간에 이어지는 발광 기간에 있어서 상기 영상 신호 입력 단자와 상기 제2 단자를 비접속 상 태로 하는 전환을 행하는 제1 스위치와, 상기 주사 신호에 따라, 상기 신호 기입 기간에 있어서 상기 제어 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 제1 스위치가 비접속 상태로 되기 전에 상기 제어 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제2 스위치를 구비한 액티브 매트릭스 기판이 제공된다.According to a fourth aspect of the present invention, there is provided an active matrix substrate on which an organic EL element is to be formed, comprising: a first terminal connected to a power supply terminal, a control terminal to which a video signal is supplied from a video signal input terminal, and an organic EL element. A drive control element having a second terminal connected thereto and outputting a drive current having a magnitude corresponding to a voltage between the control terminal and the first terminal, and one electrode connected to the control terminal; The capacitor capable of maintaining a voltage between the first terminal to a magnitude corresponding to the video signal, and the video signal input terminal and the second terminal connected in a signal writing period in accordance with a scan signal; A first switch for switching between the video signal input terminal and the second terminal in a non-connected state in a light emitting period subsequent to a signal writing period; The control terminal and the second terminal are connected to the control terminal and the second terminal in the signal writing period in response to the scanning signal and before the first switch is turned off. There is provided an active matrix substrate having a second switch that switches over to a non-connected state.

본 발명의 제5 측면에 따르면, 화소 전극과, 전원 단자에 접속된 제1 단자와, 영상 신호 입력 단자로부터 영상 신호가 공급되는 제어 단자와, 상기 화소 전극에 접속됨과 함께 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와, 한쪽의 전극이 상기 제어 단자에 접속되고, 상기 제어 단자와 상기 제1 단자 사이의 전압을 상기 영상 신호에 대응한 크기로 유지 가능한 커패시터와, 주사 신호에 따라, 신호 기입 기간에 있어서 상기 영상 신호 입력 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 신호 기입 기간에 이어지는 발광 기간에 있어서 상기 영상 신호 입력 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제1 스위치와, 상기 주사 신호에 따라, 상기 신호 기입 기간에 있어서 상기 제어 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 제1 스위치가 비접속 상태로 되기 전에 상기 제어 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제2 스위치를 구비한 액티브 매트릭스 기판이 제공된다.According to a fifth aspect of the present invention, a pixel electrode, a first terminal connected to a power supply terminal, a control terminal to which a video signal is supplied from a video signal input terminal, and the control terminal and the A drive control element having a second terminal for outputting a drive current having a magnitude corresponding to a voltage between one terminal; and one electrode connected to the control terminal; and a voltage between the control terminal and the first terminal. The capacitor capable of maintaining the size corresponding to the video signal, the video signal input terminal and the second terminal connected to each other in the signal writing period in accordance with the scanning signal, and in the light emitting period following the signal writing period. A first switch for switching the video signal input terminal and the second terminal into a non-connected state, and the signal writing period in accordance with the scanning signal And a second switch for making the control terminal and the second terminal connected, and for switching the control terminal and the second terminal to a non-connected state before the first switch is disconnected. One active matrix substrate is provided.

도 1은 종래의 화소 회로의 등가 회로도.1 is an equivalent circuit diagram of a conventional pixel circuit.

도 2는 본 발명의 제1 형태에 관한 유기 EL 디스플레이를 개략적으로 나타내 는 평면도.2 is a plan view schematically showing an organic EL display according to a first aspect of the present invention.

도 3은 도 2에 나타내는 유기 EL 디스플레이의 화소에 채용 가능한 구조의 일례를 개략적으로 나타내는 평면도.FIG. 3 is a plan view schematically showing an example of a structure that can be employed in a pixel of the organic EL display shown in FIG. 2. FIG.

도 4는 도 1의 유기 EL 디스플레이의 구동 방법의 일례를 나타내는 타이밍 차트.4 is a timing chart showing an example of a method of driving the organic EL display of FIG. 1;

도 5는 도 3의 화소 구조의 일 변형예를 개략적으로 나타내는 평면도.FIG. 5 is a plan view schematically illustrating a modification of the pixel structure of FIG. 3. FIG.

도 6은 제2 스위치에 채용 가능한 구조의 일례를 개략적으로 도시하는 단면도.6 is a cross-sectional view schematically showing an example of a structure that can be employed in a second switch.

도 7은 제1 스위치에 채용 가능한 구조의 일례를 개략적으로 도시하는 단면도.FIG. 7 is a sectional views schematically showing an example of a structure that can be employed in a first switch. FIG.

도 8은 본 발명의 제2 형태에 관한 유기 EL 디스플레이를 개략적으로 나타내는 평면도.8 is a plan view schematically illustrating an organic EL display according to a second aspect of the present invention.

도 9는 지연 소자에 입력되는 신호 및 지연 소자가 출력하는 신호 파형의 일례를 나타내는 도면.9 is a diagram illustrating an example of a signal input to a delay element and a signal waveform output by the delay element.

도 10은 도 8의 유기 EL 디스플레이에 채용 가능한 화소 회로의 일례를 나타내는 등가 회로도.FIG. 10 is an equivalent circuit diagram showing an example of a pixel circuit employable in the organic EL display of FIG. 8. FIG.

도 11은 도 8의 유기 EL 디스플레이에 채용 가능한 화소 회로의 다른 예를 나타내는 등가 회로도.FIG. 11 is an equivalent circuit diagram showing another example of the pixel circuit employable for the organic EL display of FIG. 8. FIG.

도 12는 도 8의 유기 EL 디스플레이에 채용 가능한 화소 회로의 또 다른 예를 나타내는 등가 회로도.FIG. 12 is an equivalent circuit diagram showing still another example of the pixel circuit employable for the organic EL display of FIG. 8. FIG.

<발명을 실시하기 위한 최량의 형태><Best mode for carrying out the invention>

본 발명의 몇 형태에 대해, 도면을 참조하면서 설명한다. 이하의 각 형태에서는, 일례로서 본 발명을 유기 EL 디스플레이에 적용한다.Some aspects of the present invention will be described with reference to the drawings. In each of the following forms, this invention is applied to an organic electroluminescent display as an example.

도 2는 본 발명의 제1 형태에 관한 유기 EL 디스플레이를 개략적으로 나타내는 평면도이다. 도 3은 도 2에 나타내는 유기 EL 디스플레이의 화소에 채용 가능한 구조의 일례를 개략적으로 나타내는 평면도이다.2 is a plan view schematically showing an organic EL display according to a first aspect of the present invention. FIG. 3 is a plan view schematically showing an example of a structure that can be employed in pixels of the organic EL display shown in FIG. 2.

이 유기 EL 디스플레이(1)는, 예를 들면 유리 등의 절연 기판(10)을 포함하고 있다. 기판(10)상에는, 매트릭스 형상으로 배열한 복수의 화소와 이들 화소를 구동하는 구동 회로가 배치되어 있다.The organic EL display 1 includes an insulating substrate 10 such as glass, for example. On the board | substrate 10, the some pixel arranged in matrix form and the drive circuit which drives these pixels are arrange | positioned.

구동 회로는 영상 신호선 드라이버(11)와, 주사 신호선 드라이버(12)와, 영상 신호선 드라이버(11)에 접속된 영상 신호선(35)과, 주사 신호선 드라이버(12)에 접속된 주사 신호선인 제어선(36)과, 제1 전원선(31)과, 제2 전원선(34)을 포함하고 있다. 이 구동 회로는, 외부로부터 공급되는 제어 신호(YST, YCLK, XST, XCLK), 전원 전위(Vdd, Vss), 그리고 데이터 신호(Iin)에 기초하여, 각 화소 회로를 구동한다.The driving circuit includes a video signal line driver 11, a scan signal line driver 12, a video signal line 35 connected to the video signal line driver 11, and a control line which is a scan signal line connected to the scan signal line driver 12 ( 36, the first power supply line 31, and the second power supply line 34 are included. This drive circuit drives each pixel circuit based on control signals YST, YCLK, XST, and XCLK supplied from the outside, power supply potentials Vdd and Vss, and data signals Iin.

각 화소는 표시 소자(20)와, 이 표시 소자(20)를 구동하는 화소 회로를 포함하고 있다. 화소 회로와 표시 소자(20)는, 전위(Vdd)로 설정되는 제1 전원 단자와 전위(Vss)로 설정되는 제2 전원 단자의 사이에서 직렬로 접속되어 있다. 제1 및 제2 전원 단자는, 각각, 제1 전원선(31) 및 제2 전원선(34)에 접속되어 있다. 또, 여기에서는, 전위(Vdd)은 전위(Vss)보다 고전위로 되도록 설정되어 있다.Each pixel includes a display element 20 and a pixel circuit for driving the display element 20. The pixel circuit and the display element 20 are connected in series between a first power supply terminal set at the potential Vdd and a second power supply terminal set at the potential Vss. The first and second power supply terminals are connected to the first power supply line 31 and the second power supply line 34, respectively. In this case, the potential Vdd is set to be higher than the potential Vss.

표시 소자(20)는 대향한 한 쌍의 전극과, 그들 사이에 개재한 활성층(active layer)을 포함하고 있다. 또, 여기에서 말하는 「활성층」은 전극간에 인가하는 전압에 따라 휘도나 투과율 등의 광학 특성이 변화하는 층이다. 이 예에서는, 표시 소자(20)는 유기 EL 소자이며, 활성층으로서 유기 발광층을 포함한 유기물층을 갖고 있다.The display element 20 includes a pair of opposing electrodes and an active layer interposed therebetween. In addition, the "active layer" here is a layer in which optical characteristics, such as a brightness | luminance and a transmittance | permeability, change with the voltage applied between electrodes. In this example, the display element 20 is an organic EL element and has an organic material layer including an organic light emitting layer as an active layer.

화소 회로는 구동 제어 소자(30)와, 커패시터(38)와, 제1 스위치(37)와, 제2 스위치(32)와, 제3 스위치(33)를 포함하고 있다. 구동 제어 소자(30) 및 스위치(37, 32 및 33)로서는, 예를 들면 제1 도전형의 전계 효과 트랜지스터를 사용할 수 있다. 이 예에서는, 구동 제어 소자(3O) 및 스위치(37, 32 및 33)로서 p채널 박막 트랜지스터를 사용하고 있다.The pixel circuit includes the drive control element 30, the capacitor 38, the first switch 37, the second switch 32, and the third switch 33. As the drive control element 30 and the switches 37, 32, and 33, for example, a field effect transistor of the first conductivity type can be used. In this example, p-channel thin film transistors are used as the drive control element 30 and the switches 37, 32, and 33.

구동 제어 소자(30)의 제1 단자, 즉 소스는, 전위(Vdd)로 설정되는 제1 전원 단자에 접속되어 있다. 커패시터(38)는 한쪽의 전극이 구동 제어 소자(30)의 제어 단자, 즉 게이트와 접속되어, 영상 신호에 대응한 구동 제어 소자(30)의 제1 단자 및 제어 단자간의 전위차를 유지한다. 여기에서는, 커패시터(38)는 제1 전원 단자와 구동 제어 소자(30)의 제어 단자 사이에 접속되어 있다. 제1 스위치(37)는 영상 신호 입력 단자와 구동 제어 소자(30)의 제2 단자, 즉 드레인의 사이에 접속되어 있다. 또, 영상 신호 입력 단자는 영상 신호선(35)에 접속되어 있다. 제2 스위치(32)는 구동 제어 소자(30)의 게이트와 드레인의 사이에 접속되어 있다. 제1 스위치(37) 및 제2 스위치(32)의 제어 단자, 즉 게이트는, 주사 신호선인 제어선(36)에 접속되어 있다. 제3 스위치(33)는 구동 제어 소자(30)의 드레인과 표시 소 자(20)의 제1 전극(21)의 사이에 접속되어 있다.The first terminal of the drive control element 30, that is, the source, is connected to the first power supply terminal set to the potential Vdd. One electrode of the capacitor 38 is connected to the control terminal of the drive control element 30, that is, the gate, so as to maintain the potential difference between the first terminal and the control terminal of the drive control element 30 corresponding to the video signal. Here, the capacitor 38 is connected between the first power supply terminal and the control terminal of the drive control element 30. The first switch 37 is connected between the video signal input terminal and the second terminal of the drive control element 30, that is, the drain. The video signal input terminal is connected to the video signal line 35. The second switch 32 is connected between the gate and the drain of the drive control element 30. The control terminals, that is, the gates of the first switch 37 and the second switch 32 are connected to the control line 36 which is a scan signal line. The third switch 33 is connected between the drain of the drive control element 30 and the first electrode 21 of the display element 20.

이 예에서는, 제1 전극(21)은 양극이며, 표시 소자(20)의 제2 전극은 전위(Vss)로 설정되는 제2 전원 단자에 접속된 음극이다. 또한, 이 예에서는, 커패시터(38)를 접속해야 할 정전위 단자로서 제1 전원 단자를 사용하고 있지만, 커패시터(38)는 다른 정전위 단자와 구동 제어 소자(30)의 제어 단자의 사이에 접속하여도 된다.In this example, the first electrode 21 is an anode, and the second electrode of the display element 20 is a cathode connected to the second power supply terminal set to the potential Vss. In this example, the first power supply terminal is used as the potential terminal to which the capacitor 38 should be connected, but the capacitor 38 is connected between the other potential terminal and the control terminal of the drive control element 30. You may also do it.

이 유기 EL 디스플레이(1)에서는, 각 화소열에 포함되는 스위치(37)의 입력 단자, 즉 소스는, 열마다 공통인 1개의 영상 신호선(35)에 접속되어 있다. 영상 신호선(35)에는 영상 신호선 드라이버(11)로부터, 입력 신호 혹은 영상 신호(Iin)로서 신호 전류가 공급된다.In this organic EL display 1, the input terminal of the switch 37 included in each pixel column, that is, the source, is connected to one video signal line 35 common to each column. The video signal line 35 is supplied with a signal current from the video signal line driver 11 as an input signal or a video signal Iin.

또한, 각 화소행에 포함되는 스위치(37, 32)의 제어 단자, 즉 게이트는, 행마다 공통으로 1개의 주사 신호선(36)에 접속되어 있다. 주사 신호선(36)에는 주사 신호선 드라이버(12)로부터, 주사 신호(Scan)로서 전압 신호가 차례로 공급된다.In addition, the control terminals of the switches 37 and 32 included in each pixel row, that is, the gate, are connected to one scan signal line 36 in common for each row. The scan signal line 36 is sequentially supplied with a voltage signal as the scan signal Scan from the scan signal line driver 12.

또, 이 유기 EL 디스플레이(1)로부터 적어도 표시 소자(20)의 한쪽의 전극 및 활성층을 제거한 것이 액티브 매트릭스 기판에 상당한다. 이 액티브 매트릭스 기판은 절연 기판(10)과, 영상 신호선(35), 주사 신호선(36) 및 전원선 등의 배선과 화소 회로를 포함한다. 또한, 이 액티브 매트릭스 기판은, 임의로, 영상 신호선 드라이버(11), 주사 신호선 드라이버(12), 및 표시 소자(20)의 제1 전극(21)을 포함할 수 있다.In addition, the removal of at least one electrode and the active layer of the display element 20 from the organic EL display 1 corresponds to the active matrix substrate. This active matrix substrate includes an insulating substrate 10, wirings such as an image signal line 35, a scanning signal line 36 and a power supply line, and a pixel circuit. In addition, the active matrix substrate may optionally include a video signal line driver 11, a scan signal line driver 12, and a first electrode 21 of the display element 20.

이 유기 EL 디스플레이(1)에서는, 제1 스위치(37) 및 제2 스위치(32)는 동일한 적층 구조를 가질 수 있어, 동시에 형성할 수 있다. 예를 들면, 이들 제1 스위치(37) 및 제2 스위치(32)는 반도체층에 폴리실리콘을 이용한 탑 게이트 구조를 가지면서 또한 동시에 형성한 박막 트랜지스터이다.In this organic EL display 1, the 1st switch 37 and the 2nd switch 32 can have the same laminated structure, and can be formed simultaneously. For example, these first switches 37 and second switches 32 are thin film transistors having a top gate structure using polysilicon in the semiconductor layer and formed simultaneously.

본 형태에서는, 제1 스위치(37)와 제2 스위치(32)란, 제1 스위치(37)의 채널 길이(L1)를 제2 스위치(32)의 채널 길이(L2)보다도 짧게 설정하는 것 이외에는, 서로 동일한 구조를 갖도록 설계한다. 이에 따라, 보다 얕은 임계치(Vth1)를 갖는 제1 스위치(37)와 보다 깊은 임계치(Vth2)를 갖는 제2 스위치(32)를 얻는다.In this embodiment, the first switch 37 and the second switch 32 are other than setting the channel length L1 of the first switch 37 to be shorter than the channel length L2 of the second switch 32. And, they are designed to have the same structure. Thus, a first switch 37 having a shallower threshold Vth1 and a second switch 32 having a deeper threshold Vth2 are obtained.

예를 들면, 제1 스위치(37) 및 제2 스위치(32)로서, 반도체층에 폴리실리콘을 이용한 탑 게이트 구조(코플래너형)의 박막 트랜지스터를 사용한다. 이들 제1 스위치(37) 및 제2 스위치(32)에는 동일한 적층 구조를 채용하고, 그들은 동시에 형성한다. 또한, 예를 들면, 제1 스위치(37) 및 제2 스위치(32)의 채널폭을 모두 3㎛로 하고, 제1 스위치(37) 및 제2 스위치(32)의 채널 길이는, 예를 들면 각각 3㎛ 및 4.5㎛로 한다. 이렇게 하면, 보다 얕은 임계치(Vth1)를 갖는 제1 스위치(37)와, 보다 깊은 임계치(Vth2)를 갖는 제2 스위치(32)를 얻을 수 있다.For example, as the first switch 37 and the second switch 32, a thin film transistor having a top gate structure (coplanar type) using polysilicon for the semiconductor layer is used. These first switches 37 and second switches 32 adopt the same stacked structure, and they are formed at the same time. For example, the channel widths of the first switch 37 and the second switch 32 are all 3 µm, and the channel lengths of the first switch 37 and the second switch 32 are, for example. 3 micrometers and 4.5 micrometers, respectively. In this way, a first switch 37 having a shallower threshold Vth1 and a second switch 32 having a deeper threshold Vth2 can be obtained.

각각의 화소 회로에 있어서, 제1 스위치(37) 및 제2 스위치(32)의 게이트는, 동일한 주사 신호선(36)에 접속되어 있다. 그 때문에, 제1 스위치(37) 및 제2 스위치(32)의 게이트에는 동일한 제어 신호가 동시에 공급된다.In each pixel circuit, the gates of the first switch 37 and the second switch 32 are connected to the same scan signal line 36. Therefore, the same control signal is simultaneously supplied to the gates of the first switch 37 and the second switch 32.

동일한 OFF 신호를 제1 스위치(37) 및 제2 스위치(32)의 게이트에 동시에 공급했을 경우, 보다 깊은 임계치(Vth2)를 갖는 제2 스위치(32)는, 보다 얕은 임계치 (Vth1)를 갖는 제1 스위치(37)의 OFF 동작에 앞서, OFF 동작을 개시한다. 즉, 이 유기 EL 디스플레이(1)에서는, 제1 스위치(37)가 비접속 상태로 되기 전에, 제2 스위치(32)를 비접속 상태로 할 수 있다.When the same OFF signal is supplied to the gates of the first switch 37 and the second switch 32 at the same time, the second switch 32 having a deeper threshold Vth2 is formed of a first having a shallower threshold Vth1. Prior to the OFF operation of the switch 37, the OFF operation is started. That is, in this organic EL display 1, before the 1st switch 37 turns into a non-connection state, the 2nd switch 32 can be made into a non-connection state.

그러므로, 제2 스위치(32)의 OFF 동작이 제1 스위치(37)의 OFF 동작에 선행하는 것, 및 그것에 기인하여 구동 제어 소자(30)의 게이트-소스간 전압이 변동하는 것을 방지할 수 있다. 따라서, 계조 일그러짐이나 휘도의 면내 불균일이 생기는 것을 억제하는 것이 가능해져, 비교적 적은 배선수로 뛰어난 표시 품위를 실현할 수 있다.Therefore, it is possible to prevent the OFF operation of the second switch 32 preceding the OFF operation of the first switch 37 and the fluctuation of the gate-source voltage of the drive control element 30 due to it. . Therefore, it is possible to suppress the occurrence of gradation distortion and in-plane unevenness of luminance, and to achieve excellent display quality with a relatively small number of wirings.

제1 스위치(32) 및 제2 스위치(37)의 채널 길이는, 화소 회로에 포함되는 다른 트랜지스터, 커패시터, 배선 등의 배치에 지장을 초래하지 않는 범위에서 적절히 설정할 수 있다.The channel length of the 1st switch 32 and the 2nd switch 37 can be set suitably in the range which does not interfere with the arrangement | positioning of the other transistor, capacitor, wiring, etc. which are contained in a pixel circuit.

제3 스위치(33) 및 구동 제어 소자(30)에는, 제1 스위치(32) 및 제2 스위치(37)와 거의 같은 구조를 갖도록 설계할 수 있다. 예를 들면, 구동 제어 소자(30) 그리고 제1 내지 제3 스위치(32, 37 및 33)로서 제1 도전형의 박막 트랜지스터를 사용하고, 이것들을 동시에 형성하여도 된다. 이 경우, 비교적 적은 공정으로 화소 회로를 형성할 수 있다.The third switch 33 and the drive control element 30 can be designed to have almost the same structure as the first switch 32 and the second switch 37. For example, the first conductive thin film transistors may be used as the drive control element 30 and the first to third switches 32, 37, and 33, and they may be formed simultaneously. In this case, the pixel circuit can be formed in a relatively small process.

다음으로, 이 유기 EL 디스플레이(1)의 동작에 대해, 보다 상세하게 설명한다.Next, the operation of the organic EL display 1 will be described in more detail.

도 4는 도 1의 유기 EL 디스플레이의 구동 방법의 일례를 나타내는 타이밍 차트이다.4 is a timing chart illustrating an example of a method of driving the organic EL display of FIG. 1.

주사 신호선 드라이버(12)는 제1 스위치(37) 및 제2 스위치(32)를 도통 상태로 하는 주사 신호(Scan)를 주사 신호선(36)에 차례로 출력한다. 주사 신호(Scan)의 상승 및 하강은 배선 저항이나 용량에 기인하여 완만하게 되어 있다. 예를 들면, 도 4에 나타내는 바와 같이, 주사 신호(Scan)의 전위 파형은, 시상수분만큼 무디어져 있다.The scan signal line driver 12 sequentially outputs the scan signal Scan which makes the first switch 37 and the second switch 32 conduction to the scan signal line 36. The rise and fall of the scan signal Scan is gentle due to the wiring resistance and the capacitance. For example, as shown in FIG. 4, the potential waveform of the scan signal Scan is blunted by the time constant.

또한, 주사 신호선 드라이버(12)는 제3 스위치(33)를 도통 상태로 하는 제어 신호(G)를, 제3 스위치(33)의 행에 차례로 출력한다. 발광 기간은 제3 스위치(33)가 도통 상태에 있는 기간이다. 여기에서는, 행 단위로 영상 신호의 기입을 행하고, 어떠한 행의 기입을 하고 있는 기간을 다른 행의 발광 기간으로 하고 있다. 통상, 신호 기입 기간에 있어서는, 제3 스위치(33)는 비도통 상태로 하여, 표시 소자(30)와 화소 회로를 전기적으로 절연하여 둔다.In addition, the scanning signal line driver 12 sequentially outputs the control signal G which makes the third switch 33 conduction to the row of the third switch 33. The light emission period is a period during which the third switch 33 is in a conductive state. In this case, video signals are written in units of rows, and a period in which one row is written is a light emission period in another row. Usually, in the signal writing period, the third switch 33 is in a non-conductive state, and the display element 30 and the pixel circuit are electrically insulated from each other.

기입 기간에는, 주사 신호선(36)에는 제1 스위치(37) 및 제2 스위치(32)를 도통 상태로 하는 주사 신호(Scan)가 공급된다. 이에 따라, 우선, 보다 얕은 임계치(Vth1)를 갖는 제1 스위치(37)가 도통 상태로 되고, 그 다음에, 보다 깊은 임계치(Vth2)를 갖는 제2 스위치(32)가 도통 상태로 된다. 이 때, 영상 신호선 드라이버(11)로부터 영상 신호선(35)을 통해 화소 회로에 입력 신호(Iin)를 공급한다. 즉, 입력 신호(Iin)에 대응한 구동 전류를 구동 제어 소자에 흘린다. 이에 따라, 구동 제어 소자(30)의 게이트 전위는 입력 신호(Iin)에 대응한 값으로 설정된다.In the writing period, the scan signal Scan which makes the first switch 37 and the second switch 32 conduction is supplied to the scan signal line 36. Accordingly, firstly, the first switch 37 having the shallower threshold Vth1 is in a conductive state, and then the second switch 32 having the deeper threshold Vth2 is in a conductive state. At this time, the input signal Iin is supplied from the video signal line driver 11 to the pixel circuit through the video signal line 35. That is, the drive current corresponding to the input signal Iin flows to the drive control element. Accordingly, the gate potential of the drive control element 30 is set to a value corresponding to the input signal Iin.

그 후, 주사 신호선 드라이버(12)로부터 주사 신호선(36)에 공급되는 주사 신호(Scan)는, 제1 스위치(37) 및 제2 스위치(32)를 도통 상태로 하는 ON 신호로부 터, 그것들을 비도통 상태로 하는 OFF 신호로 변화한다. 이에 수반하여, 우선, 보다 깊은 임계치(Vth2)를 갖는 제2 스위치(32)가 비도통 상태로 되고, 이어서, 보다 얕은 임계치(Vth1)를 갖는 제1 스위치(37)가 비도통 상태로 된다. 그 때문에, 커패시터(38)로부터의 전하의 리크가 방지되어, 구동 제어 소자(30)의 게이트 전위는 입력 신호(Iin)에 대응한 값으로 유지된다.Thereafter, the scan signal Scan supplied from the scan signal line driver 12 to the scan signal line 36 is supplied from an ON signal for bringing the first switch 37 and the second switch 32 into a conductive state. Is changed to the OFF signal which makes the non-conducting state. In connection with this, first, the second switch 32 having a deeper threshold Vth2 is in a non-conductive state, and then the first switch 37 having a shallower threshold Vth1 is in a non-conductive state. Therefore, leakage of charge from the capacitor 38 is prevented, and the gate potential of the drive control element 30 is maintained at a value corresponding to the input signal Iin.

발광 기간에는, 제3 스위치(33)는 이에 공급되는 제어 신호(G)에 의해 도통 상태로 된다. 구동 제어 소자(30)의 게이트 전위는 입력 신호(Iin)에 대응한 값으로 유지되고 있으므로, 유기 EL 소자(20)에는 입력 신호(Iin)와 거의 같은 전류가 흐른다. 즉, 유기 EL 소자(20)는 입력 신호(Iin)에 따른 휘도로 발광한다.In the light emission period, the third switch 33 is brought into a conductive state by the control signal G supplied thereto. Since the gate potential of the drive control element 30 is maintained at a value corresponding to the input signal Iin, a current almost equal to the input signal Iin flows through the organic EL element 20. That is, the organic EL element 20 emits light with luminance according to the input signal Iin.

이와 같이, 본 형태에서는, 제2 스위치(32)의 채널 길이(L2)를 제1 스위치(37)의 채널 길이(L1)보다도 길게 설정한다. 이렇게 하면, 제2 스위치(32)의 임계치(Vth2)는, 제1 스위치(37)의 임계치(Vth1)보다 깊어진다. 그 결과, 제1 스위치(37) 및 제2 스위치(32)의 게이트에 동일한 OFF 신호를 공급했을 경우에, 제1 스위치(37)가 비도통 상태로 되기에 앞서, 제2 스위치(32)를 비도통 상태로 할 수 있다. 따라서, 본 형태에 의하면, 계조 일그러짐이나 휘도의 면내 불균일이 억제된 유기 EL 디스플레이(1)를 실현할 수 있다.In this manner, in this embodiment, the channel length L2 of the second switch 32 is set longer than the channel length L1 of the first switch 37. In this way, the threshold value Vth2 of the second switch 32 is deeper than the threshold value Vth1 of the first switch 37. As a result, when the same OFF signal is supplied to the gates of the first switch 37 and the second switch 32, the second switch 32 is turned off before the first switch 37 is turned off. It can be made into a non-conductive state. Therefore, according to this aspect, the organic electroluminescent display 1 by which in-plane nonuniformity of gradation distortion and brightness was suppressed can be implement | achieved.

또, 상술한 형태에서, 제1 스위치(37) 및 제2 스위치(32)의 각각은, 소스 및 드레인간에 1개의 채널을 갖고 있지만, 이들 스위치는 다른 구조를 갖고 있어도 된다. 예를 들면, 제1 스위치(37) 및 제2 스위치(32)에는, 소스 및 드레인간에 복수의 채널을 갖는 멀티게이트 구조를 채용해도 된다. 이 경우, 제2 스위치(32)의 합 계 채널 길이(L2)(=L2′+L2″+ ···)가 제1 스위치(37)의 합계 채널 길이(L1)(=L1′+L1″+···)보다 길면, 앞서 설명한 것과 마찬가지의 효과를 얻을 수 있다.Moreover, in the form mentioned above, although each of the 1st switch 37 and the 2nd switch 32 has one channel between a source and a drain, these switches may have a different structure. For example, a multi-gate structure having a plurality of channels between the source and the drain may be employed for the first switch 37 and the second switch 32. In this case, the total channel length L2 of the second switch 32 (= L2 ′ + L2 ″ + ···) is the total channel length L1 of the first switch 37 (= L1 ′ + L1 ″). If it is longer than + ·), the same effect as described above can be obtained.

도 5는 도 3의 화소 구조의 일 변형예를 개략적으로 나타내는 평면도이다. 멀티게이트 구조는 제1 스위치(37) 및 제2 스위치(32)의 한쪽 또는 양쪽에 채용할 수 있다. 단, OFF 전류가 표시 동작에게 주는 영향을 억제하는 관점에서는, 도 5에 나타내는 바와 같이 제2 스위치(32)에 멀티게이트 구조를 채용하는 것이 바람직하다.5 is a plan view schematically illustrating a modified example of the pixel structure of FIG. 3. The multi-gate structure can be employed on one or both of the first switch 37 and the second switch 32. However, from the viewpoint of suppressing the influence of the OFF current on the display operation, it is preferable to employ a multi-gate structure for the second switch 32 as shown in FIG. 5.

제1 스위치(37)와 제2 스위치(32)의 임계치의 차는, 0.2V 내지 1V 정도인 것이 바람직하다. 이 경우, 보다 확실하게 제1 스위치(37)가 비도통 상태로 되기에 앞서, 제2 스위치(32)를 비도통 상태로 할 수 있다.It is preferable that the difference of the threshold value of the 1st switch 37 and the 2nd switch 32 is about 0.2V-1V. In this case, the 2nd switch 32 can be made into the non-conduction state more reliably, before the 1st switch 37 turns into a non-conduction state.

전술의 형태에 있어서는, 채널 길이를 이용하여 제1 스위치(37)와 제2 스위치(32)에서 임계치를 상이하게 하였지만, 그들 임계치는 다른 방법으로 상이하게 할 수도 있다. 예를 들면, 채널수를 이용하여 제1 스위치(37)와 제2 스위치(32)에서 임계치를 상이하게 하여도 된다. 즉, 채널 길이의 합계치가 동일하여도, 제2 스위치(32)의 채널수가 제1 스위치(37)의 채널수보다 많은 경우, 제2 스위치(32)의 임계치는 제1 스위치(37)의 임계치보다도 깊어진다.In the above-described form, although the thresholds are different in the first switch 37 and the second switch 32 using the channel length, these thresholds may be different in other ways. For example, the threshold value may be different between the first switch 37 and the second switch 32 using the number of channels. That is, even if the total value of the channel lengths is the same, when the number of channels of the second switch 32 is larger than the number of channels of the first switch 37, the threshold of the second switch 32 is the threshold of the first switch 37. Deeper than

혹은, 제1 스위치(37)와 제2 스위치(32)에서 불순물의 도우즈량을 상이하게 하여도 된다. 예를 들면, 제1 스위치(37) 및 제2 스위치(32)로서 p채널 박막 트랜지스터를 사용했을 경우, 제1 스위치(37)의 채널로의 p타입 도펀드의 도우즈량이, 제2 스위치(32)의 채널로의 p타입 도펀드의 도우즈량보다 많으면, 제2 스위치(32)의 임계치는 제1 스위치(37)의 임계치보다도 깊어진다.Alternatively, the dose of impurities may be different in the first switch 37 and the second switch 32. For example, when the p-channel thin film transistor is used as the first switch 37 and the second switch 32, the dose of the p-type dopant to the channel of the first switch 37 is the second switch ( If the dose of the p-type dopant in the channel 32 is greater than the dose of the p-type dopant, the threshold of the second switch 32 is deeper than the threshold of the first switch 37.

불순물의 도우즈량이 상이한 제1 스위치(37) 및 제2 스위치(32)는, 예를 들면 이하의 방법으로 제작할 수 있다. 즉, 박막 트랜지스터를 형성하는 통상의 프로세스에 있어서, 제1 스위치(37)의 채널 영역에 불순물을 도핑하는 회수를, 제2 스위치(32)의 채널 영역에 불순물을 도핑하는 회수보다도 많게 한다. 예를 들면, 우선, 제1 스위치(37) 및 제2 스위치(32)의 채널 영역에 불순물을 도핑한다. 그 다음에, 포토레지스트를 이용하여, 제2 스위치(32)의 채널 영역을 마스크한다. 계속하여, 제1 스위치(37)의 채널 영역에 불순물을 다시 도핑한다. 이렇게 하면, 제1 스위치(37)의 채널로의 도펀드의 도우즈량은, 제2 스위치(32)의 채널로의 p타입 도펀드의 도우즈량보다도 많아진다.The 1st switch 37 and the 2nd switch 32 from which the dose amount of an impurity differs can be manufactured, for example by the following method. That is, in the normal process of forming the thin film transistor, the number of times of doping impurities in the channel region of the first switch 37 is made larger than the number of times of doping impurities in the channel region of the second switch 32. For example, first, impurities are doped in the channel regions of the first switch 37 and the second switch 32. Then, the photoresist is used to mask the channel region of the second switch 32. Subsequently, impurities are doped again in the channel region of the first switch 37. In this way, the dose of the dopant to the channel of the 1st switch 37 becomes larger than the dose of the p type dopant to the channel of the 2nd switch 32. FIG.

불순물의 도우즈량을 이용하여 제1 스위치(37)와 제2 스위치(32)에서 임계치를 상이하게 하는 경우, 그들 스위치간에서 도우즈량은 1×1011cm-2 내지 5×1011cm-2 정도 상이한 것이 바람직하다. 이 경우, 보다 확실하게, 제1 스위치(37)가 비도통 상태로 되기에 앞서, 제2 스위치(32)를 비도통 상태로 할 수 있다.In the case where the thresholds are different in the first switch 37 and the second switch 32 by using the dose amount of impurities, the dose amount is between 1 × 10 11 cm −2 and 5 × 10 11 cm −2 between those switches. It is preferred that the degree is different. In this case, more reliably, the 2nd switch 32 can be made into a non-conduction state, before the 1st switch 37 turns into a non-conduction state.

제1 스위치(37)의 임계치와 제2 스위치(32)의 임계치는, 또 다른 방법으로 상이하게 할 수 있다.The threshold of the first switch 37 and the threshold of the second switch 32 can be different in another way.

도 6은 제1 스위치에 채용 가능한 구조의 일례를 개략적으로 도시하는 단면도이다. 도 7은 제2 스위치에 채용 가능한 구조의 일례를 개략적으로 도시하는 단 면도이다.6 is a sectional views schematically showing an example of a structure that can be employed in the first switch. 7 is a schematic diagram schematically showing an example of a structure that can be employed in the second switch.

도 6에 도시하는 제1 스위치(37)는 탑 게이트형의 p채널 박막 트랜지스터이다. 이 박막 트랜지스터는 소스(S) 및 드레인(D)과 그들 사이에 개재한 채널(Ch)이 형성된 반도체층을 포함하고 있다. 채널(Ch)의 상방에는, 게이트 절연막(GI)을 개재하여 게이트(TG)가 배치되어 있다. 게이트(TG)는 층간 절연막(II)으로 피복되어 있고, 층간 절연막(II)상에는 소스 전극(SE) 및 드레인 전극(DE)이 형성되어 있다. 이들 소스 전극(SE) 및 드레인 전극(DE)은, 게이트 절연막(GI) 및 층간 절연막(II)에 형성된 스루홀을 통해 소스(S) 및 드레인(D)에 각각 접속되어 있다.The first switch 37 shown in Fig. 6 is a top gate p-channel thin film transistor. This thin film transistor includes a semiconductor layer in which a source S and a drain D and a channel Ch interposed therebetween are formed. The gate TG is disposed above the channel Ch via the gate insulating film GI. The gate TG is covered with the interlayer insulating film II, and the source electrode SE and the drain electrode DE are formed on the interlayer insulating film II. These source electrodes SE and drain electrodes DE are connected to the source S and the drain D, respectively, through through holes formed in the gate insulating film GI and the interlayer insulating film II.

도 7에 도시하는 제2 스위치(32)는, 채널(Ch)의 하방에 절연막(BI)을 개재하여 백 게이트(BG)가 배치되어 있는 것 이외에는, 도 6에 도시하는 제1 스위치(37)와 마찬가지의 구조를 갖고 있다. 이 백 게이트(BG)에는, 제2 스위치(32)의 임계치를 깊게 하는 바이어스를 인가한다. 예를 들면, 제2 스위치(32)의 백 게이트(BG)와 소스(S) 사이의 전압을, +0.2V 내지 +1.0V 정도로 설정한다.As for the 2nd switch 32 shown in FIG. 7, the 1st switch 37 shown in FIG. 6 except the back gate BG is arrange | positioned under the channel Ch via the insulating film BI. It has the same structure as The bias which deepens the threshold value of the 2nd switch 32 is applied to this back gate BG. For example, the voltage between the back gate BG and the source S of the second switch 32 is set to about + 0.2V to + 1.0V.

제1 스위치(37) 및 제2 스위치(32)에 도 6 및 도 7의 구조를 각각 채용하면, 제2 스위치(32)의 임계치는 제1 스위치(37)의 임계치보다도 깊어진다. 따라서, 이 경우도, 제2 스위치(32)를 제1 스위치(37)보다도 먼저 비도통 상태로 할 수 있다.When the structures of FIGS. 6 and 7 are employed in the first switch 37 and the second switch 32, respectively, the threshold of the second switch 32 is deeper than the threshold of the first switch 37. FIG. Therefore, also in this case, the second switch 32 can be brought into a non-conductive state before the first switch 37.

또, 도 6 및 도 7에는 톱 게이트형의 박막 트랜지스터를 예시하였지만, 제1 스위치(37) 및 제2 스위치(32)로서는, 보텀 게이트형의 박막 트랜지스터를 이용하여도 된다. 이 경우도, 제2 스위치(32)에 백 게이트 구조를 채용하면, 제2 스위치(32)의 임계치는 제1 스위치(37)의 임계치보다도 깊어진다. 또, 여기에서 말하는 백 게이트란, 제어 단자에 대해 게이트 절연막 및 반도체층을 개재하여 대향 배치되는 게이트이다.6 and 7 illustrate a top gate thin film transistor, the bottom gate type thin film transistor may be used as the first switch 37 and the second switch 32. Also in this case, when the back gate structure is adopted for the second switch 32, the threshold of the second switch 32 is deeper than the threshold of the first switch 37. FIG. In addition, the back gate here is the gate arrange | positioned facing a control terminal via a gate insulating film and a semiconductor layer.

제1 형태에서 설명한 기술은 서로 조합시킬 수 있다. 즉, 제1 스위치(37)와 제2 스위치(32)에서 임계치를 상이하게 하기 위해, 채널 길이를 이용하는 방법, 채널수를 이용하는 방법, 불순물의 도우즈량을 이용하는 방법, 및 백 게이트 구조를 이용하는 방법의 2개 이상을 조합하여도 된다.The techniques described in the first aspect can be combined with each other. That is, in order to make the thresholds different in the first switch 37 and the second switch 32, a method using a channel length, a method using a channel number, a method using a dose of impurities, and a method using a back gate structure Two or more of these may be combined.

제1 형태에서는, 제2 스위치(32)를 제1 스위치(37)보다도 먼저 비도통 상태로 하기 위해서, 제1 스위치(37) 및 제2 스위치(32)의 임계치를 상이하게 하였다. 이와 같은 스위칭의 시간차는 다른 방법에서도 발생시킬 수 있다.In the 1st aspect, in order to make the 2nd switch 32 into a non-conduction state before the 1st switch 37, the threshold value of the 1st switch 37 and the 2nd switch 32 differed. This time difference of switching can be generated by other methods.

도 8은 본 발명의 제2 형태에 관한 유기 EL 디스플레이를 개략적으로 나타내는 평면도이다.8 is a plan view schematically showing an organic EL display according to a second aspect of the present invention.

이 유기 EL 디스플레이(1)는, 이하의 구조를 제외하고, 도 1의 유기 EL 디스플레이(1)와 마찬가지의 구조를 갖고 있다. 즉, 도 8의 유기 EL 디스플레이(1)에서는, 제1 스위치(37)와 제2 스위치(32)가 동일한 구조를 갖고 있다. 그 밖에, 이 디스플레이(1)에서는, 제1 스위치(37)의 제어 단자가 지연 소자(39)를 통해 주사 신호선(36)에 접속되고, 제2 스위치(32)의 제어 단자는 주사 신호선(36)에 직접 접속되어 있다. 또, 도 8의 유기 EL 디스플레이(1)는 제1 형태에서 도 4를 참조하면서 설명한 것과 마찬가지의 방법에 의해 구동할 수 있다.This organic EL display 1 has the structure similar to the organic EL display 1 of FIG. 1 except the following structure. That is, in the organic EL display 1 of FIG. 8, the first switch 37 and the second switch 32 have the same structure. In addition, in this display 1, the control terminal of the first switch 37 is connected to the scan signal line 36 through the delay element 39, and the control terminal of the second switch 32 is the scan signal line 36. Is directly connected to the The organic EL display 1 of FIG. 8 can be driven by the same method as described with reference to FIG. 4 in the first embodiment.

도 9는 지연 소자에 입력되는 신호 및 지연 소자가 출력하는 신호 파형의 일례를 나타내는 도면이다.9 is a diagram illustrating an example of a signal input to a delay element and a signal waveform output from the delay element.

지연 소자(39)는 제1 스위치(37)의 스위칭을 지연시키는 역할을 한다. 예를 들면, 도 9에 나타내는 바와 같이, 지연 소자(39)는 이것에 입력된 주사 신호(Scan)의 상승 및 하강을 완만하게 하여 제1 스위치(37)의 제어 단자로 출력한다. 한편, 제2 스위치(37)의 제어 단자에는, 지연 소자(39)에 입력된 것과 동일한 주사 신호(Scan)가 공급된다. 그 때문에, 제1 스위치(37)의 임계치와 제2 스위치(32)의 임계치가 거의 같으면, 주사 신호선 드라이버(12)로부터 주사 신호선(36)에 OFF 신호를 공급했을 경우에, 제2 스위치(32)는 제1 스위치(37)보다 먼저 비도통 상태로 된다.The delay element 39 serves to delay the switching of the first switch 37. For example, as shown in FIG. 9, the delay element 39 smoothly raises and lowers the scan signal Scan input thereto and outputs it to the control terminal of the first switch 37. On the other hand, the same scan signal Scan as input to the delay element 39 is supplied to the control terminal of the second switch 37. Therefore, when the threshold value of the 1st switch 37 and the threshold value of the 2nd switch 32 are substantially the same, when the OFF signal is supplied to the scanning signal line 36 from the scanning signal line driver 12, the 2nd switch 32 will be carried out. ) Becomes non-conductive prior to the first switch 37.

이와 같이, 도 8의 유기 EL 디스플레이(1)에서도 제2 스위치(32)를 제1 스위치(37)보다도 먼저 비도통 상태로 할 수 있다. 따라서, 본 형태에 따르면, 계조 일그러짐이나 휘도의 면내 불균일이 억제된 유기 EL 디스플레이(1)를 실현할 수 있다.Thus, also in the organic electroluminescent display 1 of FIG. 8, the 2nd switch 32 can be made into the non-conduction state before the 1st switch 37. FIG. Therefore, according to this aspect, the organic electroluminescent display 1 by which the gradation distortion and the in-plane nonuniformity of brightness were suppressed can be implement | achieved.

지연 소자(39)로서는 여러가지 소자를 이용할 수 있다.Various elements can be used as the delay element 39.

도 10은 도 8의 유기 EL 디스플레이에 채용 가능한 화소 회로의 일례를 나타내는 등가 회로도이다.FIG. 10 is an equivalent circuit diagram illustrating an example of a pixel circuit employable for the organic EL display of FIG. 8.

이 화소 회로에서는, 지연 소자(39)로서 저항 소자(39R)를 사용하고 있다. 이 경우, 도 9에 나타내는 바와 같이, 제1 스위치(37)의 제어 단자에 공급되는 신호는, 제2 스위치(32)의 제어 단자에 공급되는 신호에 대해 지연한다.In this pixel circuit, the resistance element 39R is used as the delay element 39. In this case, as shown in FIG. 9, the signal supplied to the control terminal of the first switch 37 is delayed with respect to the signal supplied to the control terminal of the second switch 32.

저항 소자(39R)로서는, 예를 들면 폴리실리콘층을 사용하여도 된다. 저항 소자(39R)로서 사용하는 폴리실리콘층은, 구동 제어 소자(30)나 각종 스위치의 폴 리실리콘층과 동시에 형성할 수 있다.As the resistance element 39R, for example, a polysilicon layer may be used. The polysilicon layer used as the resistance element 39R can be formed simultaneously with the polysilicon layers of the drive control element 30 and various switches.

저항 소자(39R)에는, 폴리실리콘층으로서, 예를 들면 n+형 폴리실리콘층이나 p+형 폴리실리콘층이나 i형 폴리실리콘층 등을 사용할 수 있다. 이들 폴리실리콘층 중에서, i형 폴리실리콘층은 가장 비저항이 크다. 그 때문에, i형 폴리실리콘층을 사용하면, 저항 소자(39R)의 치수를 작게 했을 경우에도, 제1 스위치(37)의 스위칭을 제2 스위치(32)의 스위칭에 대해 충분히 지연시킬 수 있다. 예를 들면, 저항 소자(39R)의 면적을 400㎛2 내지 1000㎛2 정도로 할 수 있다.As the polysilicon layer, for example, an n + type polysilicon layer, a p + type polysilicon layer, an i type polysilicon layer, or the like can be used for the resistance element 39R. Of these polysilicon layers, the i-type polysilicon layer has the largest resistivity. Therefore, when the i-type polysilicon layer is used, even when the size of the resistance element 39R is reduced, the switching of the first switch 37 can be sufficiently delayed with respect to the switching of the second switch 32. For example, the area of the resistive element 39R can be about 400 µm 2 to 1000 µm 2 .

도 11은 도 8의 유기 EL 디스플레이에 채용 가능한 화소 회로의 다른 예를 나타내는 등가 회로도이다.FIG. 11 is an equivalent circuit diagram illustrating another example of the pixel circuit employable for the organic EL display of FIG. 8.

이 화소 회로에서는, 지연 소자(39)로서 제1 스위치(37)의 제어 단자로부터 주사 신호선(36)으로 순방향 전류를 흘리도록 접속된 다이오드(39D)를 사용하고 있다. 이와 같은 화소 회로에서는, 주사 신호(Scan)가 하강하면, 다이오드(39D)에 순방향 전류가 흐른다. 그 때문에, 주사 신호(Scan)의 하강으로부터 지연하는 일 없이 혹은 약간 지연하여, 제1 스위치(37)의 제어 단자에 ON 신호가 공급된다. 또한, 주사 신호(Scan)가 상승하면, 역바이어스가 다이오드(39D)에 가해져서, 다이오드(39D)에 리크 전류가 흐른다. 그 때문에, 주사 신호(Scan)의 상승으로부터 지연하여, 제1 스위치(37)의 제어 단자에 0FF 신호가 공급된다. 즉, 도 11의 화소 회로에서도, 제1 스위치(37)의 제어 단자에 공급되는 OFF 신호는 제2 스위치(32)의 제어 단자에 공급되는 OFF 신호에 대해 지연한다.In this pixel circuit, as the delay element 39, a diode 39D connected to flow a forward current from the control terminal of the first switch 37 to the scan signal line 36 is used. In such a pixel circuit, when the scan signal Scan falls, a forward current flows through the diode 39D. Therefore, the ON signal is supplied to the control terminal of the first switch 37 without delay or slightly delayed from falling of the scan signal Scan. Further, when the scan signal Scan rises, reverse bias is applied to the diode 39D, so that a leak current flows in the diode 39D. Therefore, 0FF signal is supplied to the control terminal of the 1st switch 37 delayed from the rise of the scanning signal Scan. That is, also in the pixel circuit of FIG. 11, the OFF signal supplied to the control terminal of the first switch 37 is delayed with respect to the OFF signal supplied to the control terminal of the second switch 32.

다이오드(39D)로서는, 예를 들면 다이오드 접속된 박막 트랜지스터를 사용할 수 있다. 여기에서는, 도 11에 나타내는 바와 같이, 다이오드(39D)로서 제1 스위치(37)의 제어 단자와 주사 신호선(36)의 사이에 접속됨과 함께, 게이트가 드레인에 접속된 p채널 박막 트랜지스터를 사용하고 있다. 이와 같이 접속된 트랜지스터(39D)는 다이오드로서 기능한다. 다이오드(39D)로서 다이오드 접속된 박막 트랜지스터를 사용하였을 경우, 다이오드(39D)는 구동 제어 소자(30)나 각종 스위치와 동시에 형성할 수 있다.As the diode 39D, for example, a diode-connected thin film transistor can be used. Here, as shown in FIG. 11, a p-channel thin film transistor having a gate connected to a drain while being connected between the control terminal of the first switch 37 and the scan signal line 36 as the diode 39D is used. have. The transistor 39D connected in this way functions as a diode. When a diode-connected thin film transistor is used as the diode 39D, the diode 39D can be formed simultaneously with the drive control element 30 and various switches.

도 12는 도 8의 유기 EL 디스플레이에 채용 가능한 화소 회로의 또 다른 예를 나타내는 등가 회로도이다. 이 화소 회로에서는, 지연 소자(39)로서 제1 다이오드(39D1) 및 제2 다이오드(39D2)를 사용하고 있다. 이들 다이오드(39D1, 39D2)는 제1 스위치(37)의 제어 단자와 제2 스위치(32)의 제어 단자 사이에 병렬로 접속되어 있다. 또한, 제1 다이오드(39D1)의 순방향과 제2 다이오드(39D2)의 순방향은 역방향이다.FIG. 12 is an equivalent circuit diagram showing still another example of the pixel circuit employable for the organic EL display of FIG. 8. In this pixel circuit, the first diode 39D1 and the second diode 39D2 are used as the delay element 39. These diodes 39D1 and 39D2 are connected in parallel between the control terminal of the first switch 37 and the control terminal of the second switch 32. In addition, the forward direction of the first diode 39D1 and the forward direction of the second diode 39D2 are reverse.

이와 같은 화소 회로에서는, 주사 신호(Scan)가 하강하면, 제1 다이오드(39D1)에 순방향 전류가 흐른다. 즉, 주사 신호(Scan)가 하강함에 수반하여, 제1 스위치(37)의 제어 단자에 ON 신호가 공급된다. 또한, 주사 신호(Scan)가 상승하면, 제2 다이오드(39D2)에 순방향 전류가 흐른다. 제2 다이오드(39D2)의 순방향 저항은 주사 신호(Scan)의 상승으로부터 지연하여, 제1 스위치(37)의 제어 단자에 OFF 신호가 공급되도록 설정한다. 이와 같이 다이오드(39D1, 39D2)의 순방향 저항을 설정하면, 제1 스위치(37)의 제어 단자에 공급되는 OFF 신호는 제2 스위치(32) 의 제어 단자에 공급되는 OFF 신호에 대해 지연한다.In such a pixel circuit, when the scan signal Scan falls, forward current flows through the first diode 39D1. That is, as the scanning signal Scan falls, the ON signal is supplied to the control terminal of the first switch 37. In addition, when the scan signal Scan rises, forward current flows through the second diode 39D2. The forward resistance of the second diode 39D2 is set to be delayed from the rise of the scan signal Scan so that the OFF signal is supplied to the control terminal of the first switch 37. When the forward resistances of the diodes 39D1 and 39D2 are set in this manner, the OFF signal supplied to the control terminal of the first switch 37 is delayed with respect to the OFF signal supplied to the control terminal of the second switch 32.

도 12의 화소 회로에서는, 제1 스위치(37)의 제어 단자에 공급해야 할 ON 신호의 지연 시간은, 제1 다이오드(39D1)의 순방향 저항에 부합하여 조절할 수 있다. 또한, 이 화소 회로에서는, 제1 스위치(37)의 제어 단자에 공급해야 할 OFF 신호의 지연 시간은, 제2 다이오드(39D2)의 순방향 저항에 따라 조절할 수 있다. 즉, OFF 신호의 지연 시간을, ON 신호의 지연 시간과는 독립하여 설정할 수 있다. 그 때문에, 화소 회로에 도 12의 구조를 채용했을 경우, 보다 높은 자유도에서의 설계가 가능하다.In the pixel circuit of FIG. 12, the delay time of the ON signal to be supplied to the control terminal of the first switch 37 can be adjusted in accordance with the forward resistance of the first diode 39D1. In this pixel circuit, the delay time of the OFF signal to be supplied to the control terminal of the first switch 37 can be adjusted in accordance with the forward resistance of the second diode 39D2. In other words, the delay time of the OFF signal can be set independently of the delay time of the ON signal. Therefore, when the structure of FIG. 12 is employ | adopted as a pixel circuit, design at higher degrees of freedom is possible.

다이오드(39D1, 39D2)로서는, 예를 들면 다이오드 접속된 박막 트랜지스터를 사용할 수 있다. 여기에서는, 도 12에 나타내는 바와 같이, 제1 다이오드(39D1)로서 제1 스위치(37)의 제어 단자와 주사 신호선(36)의 사이에 접속됨과 함께, 게이트가 드레인에 접속된 p채널 박막 트랜지스터를 사용하고 있다. 또한, 제2 다이오드(39D2)로서는, 제1 스위치(37)의 제어 단자와 주사 신호선(36)의 사이에 접속됨과 함께, 게이트가 소스에 접속된 p채널 박막 트랜지스터를 사용하고 있다. 이와 같이 접속된 트랜지스터(39D1, 39D2)는 순방향이 역방향인 다이오드로서 기능한다. 다이오드(39D1, 39D2)로서 다이오드 접속된 박막 트랜지스터를 사용했을 경우, 다이오드(39D1, 39D2)는 구동 제어 소자(30)나 각종 스위치와 동시에 형성할 수 있다.As the diodes 39D1 and 39D2, for example, a diode-connected thin film transistor can be used. Here, as shown in FIG. 12, a p-channel thin film transistor having a gate connected to a drain while being connected between the control terminal of the first switch 37 and the scan signal line 36 as the first diode 39D1 is used. I use it. As the second diode 39D2, a p-channel thin film transistor connected between the control terminal of the first switch 37 and the scan signal line 36 and whose gate is connected to the source is used. The transistors 39D1 and 39D2 connected in this way function as diodes whose forward direction is reverse. When diode-connected thin film transistors are used as the diodes 39D1 and 39D2, the diodes 39D1 and 39D2 can be formed simultaneously with the drive control element 30 and various switches.

제2 형태에서 설명한 기술은, 서로 조합시킬 수 있다. 예를 들면, 지연 소자(39)로서 저항 소자(39R)와 다이오드(39D)를 직렬로 접속한 것을 사용하여도 된 다. 혹은, 지연 소자(39)로서 저항 소자(39R)와 이에 병렬로 접속된 다이오드(39D1, 39D2)를 사용하여도 된다.The techniques described in the second aspect can be combined with each other. For example, the delay element 39 may be used in which a resistance element 39R and a diode 39D are connected in series. Alternatively, the resistor 39R and the diodes 39D1 and 39D2 connected in parallel thereto may be used as the delay element 39.

상술한 제1 형태 및 제2 형태의 기술은, 서로 조합시킬 수 있다. 즉, 제1 형태에서 설명한 바와 같이 제1 스위치(37) 및 제2 스위치(32)의 임계치를 상이하게 함과 함께, 화소 회로에 제2 형태에서 설명한 지연 소자(39)를 형성하여도 된다.The technique of the first aspect and the second aspect described above can be combined with each other. That is, as described in the first aspect, the thresholds of the first switch 37 and the second switch 32 may be different, and the delay element 39 described in the second aspect may be formed in the pixel circuit.

또 다른 이익 및 변형은, 당업자에게는 용이하다. 그러므로, 본 발명은, 그 보다 넓은 측면에 있어서, 여기에 기재된 특정한 기재나 대표적인 형태로 한정되어야만 하는 것은 아니다. 따라서, 첨부한 청구의 범위 및 그 등가물에 의해 규정되는 본 발명의 포괄적 개념의 진의 또는 범위로부터 일탈하지 않는 범위내에서, 여러가지 변형이 가능하다. Still other benefits and modifications are easy for those skilled in the art. Therefore, in the broader aspect, this invention should not be limited to the specific description and typical form described here. Accordingly, various modifications are possible without departing from the spirit or scope of the general concept of the invention as defined by the appended claims and their equivalents.

Claims (15)

제1 전원 단자에 접속된 제1 단자와, 영상 신호 입력 단자로부터 영상 신호가 공급되는 제어 단자와, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와,A first terminal connected to the first power supply terminal, a control terminal to which a video signal is supplied from the video signal input terminal, and a second terminal for outputting a driving current having a magnitude corresponding to the voltage between the control terminal and the first terminal; A drive control element having a; 상기 제2 단자와 제2 전원 단자의 사이에 접속된 유기 EL 소자와,An organic EL element connected between the second terminal and the second power supply terminal, 한쪽의 전극이 상기 제어 단자에 접속되고, 상기 제어 단자와 상기 제1 단자 사이의 전압을 상기 영상 신호에 대응한 크기로 유지 가능한 커패시터와,A capacitor, wherein one electrode is connected to the control terminal, the capacitor capable of maintaining a voltage between the control terminal and the first terminal in a magnitude corresponding to the video signal; 주사 신호에 따라, 신호 기입 기간에서 상기 영상 신호 입력 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 신호 기입 기간에 이어지는 발광 기간에서 상기 영상 신호 입력 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제1 스위치와,According to the scanning signal, the video signal input terminal and the second terminal are connected to each other in the signal writing period, and the video signal input terminal and the second terminal are not connected to each other in the light emitting period following the signal writing period. A first switch for switching to 상기 주사 신호에 따라, 상기 신호 기입 기간에서 상기 제어 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 제1 스위치가 비접속 상태로 되기 전에 상기 제어 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제2 스위치를 구비한 액티브 매트릭스형 유기 EL 디스플레이.According to the scanning signal, the control terminal and the second terminal are connected to each other in the signal writing period, and the control terminal and the second terminal are disconnected before the first switch is disconnected. An active matrix organic EL display provided with a second switch for switching over to. 제1 전원 단자에 접속된 제1 단자와, 제어 단자와, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와,A drive control element having a first terminal connected to a first power supply terminal, a control terminal, and a second terminal for outputting a drive current having a magnitude corresponding to a voltage between the control terminal and the first terminal; 상기 제2 단자와 제2 전원 단자의 사이에 접속된 유기 EL 소자와,An organic EL element connected between the second terminal and the second power supply terminal, 정전위 단자와 상기 제어 단자의 사이에 접속된 커패시터와,A capacitor connected between the positive potential terminal and the control terminal; 상기 영상 신호 입력 단자와 상기 제2 단자의 사이에 접속된 제1 스위치와,A first switch connected between the video signal input terminal and the second terminal; 상기 제어 단자와 상기 제2 단자의 사이에 접속된 제2 스위치를 구비하고,A second switch connected between said control terminal and said second terminal, 상기 제1 스위치의 스위칭을 제어하는 제어 단자는 상기 제2 스위치의 스위칭을 제어하는 제어 단자에 접속되어 있고, 상기 제1 스위치의 임계치는 상기 제2 스위치의 임계치보다도 얕은 액티브 매트릭스형 유기 EL 디스플레이.A control terminal for controlling switching of the first switch is connected to a control terminal for controlling switching of the second switch, and the threshold of the first switch is shallower than the threshold of the second switch. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제1 및 제2 스위치는 제1 도전형의 박막 트랜지스터인 디스플레이.And the first and second switches are thin film transistors of a first conductivity type. 제3항에 있어서, The method of claim 3, 상기 제2 스위치의 채널 길이는 상기 제1 스위치의 채널 길이보다도 긴 디스플레이.And the channel length of the second switch is longer than the channel length of the first switch. 제3항에 있어서, The method of claim 3, 상기 제2 스위치는 멀티게이트 구조를 갖고 있는 디스플레이.And the second switch has a multi-gate structure. 제3항에 있어서, The method of claim 3, 상기 제1 스위치는 상기 제2 스위치와 비교하여, 채널 영역에서의 제1 도전 형 불순물의 농도가 보다 높은 디스플레이.And wherein the first switch has a higher concentration of first conductivity type impurities in the channel region compared to the second switch. 제3항에 있어서, The method of claim 3, 상기 구동 제어 소자는 제1 도전형의 박막 트랜지스터인 디스플레이.And the drive control element is a thin film transistor of a first conductivity type. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제1 스위치의 임계치와 상기 제2 스위치의 임계치의 차의 절대치는 0.2V 내지 1V인 디스플레이.The absolute value of the difference between the threshold of the first switch and the threshold of the second switch is 0.2V to 1V. 제1 전원 단자에 접속된 제1 단자와, 제어 단자와, 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와,A drive control element having a first terminal connected to a first power supply terminal, a control terminal, and a second terminal for outputting a drive current having a magnitude corresponding to a voltage between the control terminal and the first terminal; 상기 제2 단자와 제2 전원 단자의 사이에 접속된 유기 EL 소자와,An organic EL element connected between the second terminal and the second power supply terminal, 정전위 단자와 상기 제어 단자의 사이에 접속된 커패시터와,A capacitor connected between the positive potential terminal and the control terminal; 제어 신호 입력 단자에 접속된 입력 단자와 제어 신호 입력 단자로부터 공급되는 제어 신호를 출력하는 출력 단자를 구비한 지연 소자와,A delay element having an input terminal connected to the control signal input terminal and an output terminal for outputting a control signal supplied from the control signal input terminal; 상기 영상 신호 입력 단자와 상기 제2 단자의 사이에 접속된 제1 스위치와,A first switch connected between the video signal input terminal and the second terminal; 상기 제어 단자와 상기 제2 단자의 사이에 접속된 제2 스위치를 구비하고,A second switch connected between said control terminal and said second terminal, 상기 제1 스위치의 스위칭을 제어하는 제어 단자는 상기 출력 단자에 접속되고, 상기 제2 스위치의 스위칭을 제어하는 제어 단자는 상기 제어 신호 입력 단자 에 접속된 액티브 매트릭스형 유기 EL 디스플레이. And a control terminal for controlling switching of the first switch is connected to the output terminal, and a control terminal for controlling switching of the second switch is connected to the control signal input terminal. 제9항에 있어서, The method of claim 9, 상기 지연 소자는 저항 소자인 디스플레이.And the delay element is a resistance element. 제10항에 있어서, The method of claim 10, 상기 저항 소자는 불순물을 함유한 폴리실리콘층인 디스플레이.And the resistive element is a polysilicon layer containing impurities. 제9항에 있어서, The method of claim 9, 상기 지연 소자는 상기 제어 신호 입력 단자와 상기 제1 스위치의 제어 단자의 사이에 접속된 다이오드인 디스플레이.And the delay element is a diode connected between the control signal input terminal and the control terminal of the first switch. 제9항에 있어서, The method of claim 9, 상기 지연 소자는 상기 제어 신호 입력 단자와 상기 제1 스위치의 제어 단자의 사이에 병렬로 접속된 제1 및 제2 다이오드를 구비하고, 상기 제1 다이오드의 순방향과 상기 제2 다이오드의 순방향은 역방향인 디스플레이.The delay element has first and second diodes connected in parallel between the control signal input terminal and the control terminal of the first switch, and the forward direction of the first diode and the forward direction of the second diode are reverse. display. 유기 EL 소자가 형성될 액티브 매트릭스 기판으로서,An active matrix substrate on which an organic EL element is to be formed, 전원 단자에 접속된 제1 단자와, 영상 신호 입력 단자로부터 영상 신호가 공급되는 제어 단자와, 상기 유기 EL 소자에 접속됨과 함께 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와,A first terminal connected to a power supply terminal, a control terminal to which a video signal is supplied from a video signal input terminal, and a drive current of a magnitude corresponding to a voltage between the control terminal and the first terminal while being connected to the organic EL element A drive control element having a second terminal for outputting a; 한쪽 전극이 상기 제어 단자에 접속되고, 상기 제어 단자와 상기 제1 단자 사이의 전압을 상기 영상 신호에 대응한 크기로 유지 가능한 커패시터와,A capacitor connected to the control terminal, the one electrode being capable of maintaining a voltage between the control terminal and the first terminal in a magnitude corresponding to the video signal; 주사 신호에 따라, 신호 기입 기간에서 상기 영상 신호 입력 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 신호 기입 기간에 이어지는 발광 기간에서 상기 영상 신호 입력 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제1 스위치와,According to the scanning signal, the video signal input terminal and the second terminal are connected to each other in the signal writing period, and the video signal input terminal and the second terminal are not connected to each other in the light emitting period following the signal writing period. A first switch for switching to 상기 주사 신호에 따라, 상기 신호 기입 기간에서 상기 제어 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 제1 스위치가 비접속 상태로 되기 전에 상기 제어 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제2 스위치를 구비한 액티브 매트릭스 기판.According to the scanning signal, the control terminal and the second terminal are connected to each other in the signal writing period, and the control terminal and the second terminal are disconnected before the first switch is disconnected. An active matrix substrate provided with a second switch for switching. 화소 전극과,A pixel electrode, 전원 단자에 접속된 제1 단자와, 영상 신호 입력 단자로부터 영상 신호가 공급되는 제어 단자와, 상기 화소 전극에 접속됨과 함께 상기 제어 단자와 상기 제1 단자 사이의 전압에 대응한 크기의 구동 전류를 출력하는 제2 단자를 구비한 구동 제어 소자와,A first terminal connected to a power supply terminal, a control terminal to which a video signal is supplied from a video signal input terminal, and a driving current having a magnitude corresponding to a voltage between the control terminal and the first terminal while being connected to the pixel electrode. A drive control element having a second terminal to output; 한쪽 전극이 상기 제어 단자에 접속되고, 상기 제어 단자와 상기 제1 단자 사이의 전압을 상기 영상 신호에 대응한 크기로 유지 가능한 커패시터와,A capacitor connected to the control terminal, the one electrode being capable of maintaining a voltage between the control terminal and the first terminal in a magnitude corresponding to the video signal; 주사 신호에 따라, 신호 기입 기간에서 상기 영상 신호 입력 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 신호 기입 기간에 이어지는 발광 기간에서 상기 영상 신호 입력 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제1 스위치와,According to the scanning signal, the video signal input terminal and the second terminal are connected to each other in the signal writing period, and the video signal input terminal and the second terminal are not connected to each other in the light emitting period following the signal writing period. A first switch for switching to 상기 주사 신호에 따라, 상기 신호 기입 기간에서 상기 제어 단자와 상기 제2 단자를 접속 상태로 함과 함께, 상기 제1 스위치가 비접속 상태로 되기 전에 상기 제어 단자와 상기 제2 단자를 비접속 상태로 하는 전환을 행하는 제2 스위치를 구비한 액티브 매트릭스 기판.According to the scanning signal, the control terminal and the second terminal are connected to each other in the signal writing period, and the control terminal and the second terminal are disconnected before the first switch is disconnected. An active matrix substrate provided with a second switch for switching.
KR1020057009013A 2002-11-20 2003-11-19 Organic el display and active matrix substrate KR100637304B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002336920 2002-11-20
JPJP-P-2002-00336920 2002-11-20

Publications (2)

Publication Number Publication Date
KR20050085053A KR20050085053A (en) 2005-08-29
KR100637304B1 true KR100637304B1 (en) 2006-10-23

Family

ID=32321824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009013A KR100637304B1 (en) 2002-11-20 2003-11-19 Organic el display and active matrix substrate

Country Status (6)

Country Link
EP (1) EP1571643A4 (en)
JP (1) JP4619793B2 (en)
KR (1) KR100637304B1 (en)
CN (1) CN1711577A (en)
TW (1) TWI277045B (en)
WO (1) WO2004047064A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478134B (en) * 2006-05-31 2015-03-21 Semiconductor Energy Lab Display device, driving method of display device, and electronic appliance
JP5130667B2 (en) * 2006-07-27 2013-01-30 ソニー株式会社 Display device
KR100824854B1 (en) 2006-12-21 2008-04-23 삼성에스디아이 주식회사 Organic light emitting display
KR100952836B1 (en) 2008-07-21 2010-04-15 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Device Using the Same
TWI437551B (en) 2011-10-24 2014-05-11 Au Optronics Corp Image privacy protecting method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084509A (en) * 1997-04-23 2005-08-26 사르노프 코포레이션 Active matrix light emitting diode pixel structure and method
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP4126909B2 (en) * 1999-07-14 2008-07-30 ソニー株式会社 Current drive circuit, display device using the same, pixel circuit, and drive method
JP2001147659A (en) * 1999-11-18 2001-05-29 Sony Corp Display device
JP2003195815A (en) * 2000-11-07 2003-07-09 Sony Corp Active matrix type display device and active matrix type organic electroluminescence display device
JP3951687B2 (en) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 Driving data lines used to control unit circuits
JP5070666B2 (en) * 2001-08-24 2012-11-14 パナソニック株式会社 Pixel configuration and active matrix display device
US7209101B2 (en) * 2001-08-29 2007-04-24 Nec Corporation Current load device and method for driving the same
JP4603233B2 (en) * 2001-08-29 2010-12-22 日本電気株式会社 Current load element drive circuit

Also Published As

Publication number Publication date
JP4619793B2 (en) 2011-01-26
TWI277045B (en) 2007-03-21
CN1711577A (en) 2005-12-21
EP1571643A1 (en) 2005-09-07
WO2004047064A1 (en) 2004-06-03
JPWO2004047064A1 (en) 2006-03-23
KR20050085053A (en) 2005-08-29
TW200414804A (en) 2004-08-01
EP1571643A4 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
US10529280B2 (en) Display device
US10431645B2 (en) Display device, method for driving the same, and electronic apparatus
JP3772889B2 (en) Electro-optical device and driving device thereof
KR100684514B1 (en) Drive circuit and display apparatus
US6633270B2 (en) Display device
US8736521B2 (en) Display device and electronic apparatus have the same
US10720102B2 (en) Driving method for display device
US7333079B2 (en) Organic EL display and active matrix substrate
US7286122B2 (en) Electronic device, element substrate, electro-optical device, method of producing the electro-optical device, and electronic apparatus
US8368073B2 (en) Display device and electronic apparatus
US9024929B2 (en) Display device and electronic apparatus
KR20040104399A (en) A pixel circuit and display device
JP2014098779A (en) Light-emitting element, display device and electronic apparatus
KR101559366B1 (en) Display device method of laying out wiring in display device and electronic device
JP4039441B2 (en) Electro-optical device and electronic apparatus
KR20060096919A (en) Display and array substrate
US20050212448A1 (en) Organic EL display and active matrix substrate
JP3783064B2 (en) Organic EL display and active matrix substrate
KR100637304B1 (en) Organic el display and active matrix substrate
TWI413067B (en) Display, method of driving display, and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 12