KR100637252B1 - Organic light emitting display device - Google Patents
Organic light emitting display device Download PDFInfo
- Publication number
- KR100637252B1 KR100637252B1 KR1020050123996A KR20050123996A KR100637252B1 KR 100637252 B1 KR100637252 B1 KR 100637252B1 KR 1020050123996 A KR1020050123996 A KR 1020050123996A KR 20050123996 A KR20050123996 A KR 20050123996A KR 100637252 B1 KR100637252 B1 KR 100637252B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- organic light
- substrate
- thin film
- pixels
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
도 1은 SLS법에 의해 제조된 폴리 실리콘 결정구조를 찍은 사진, 1 is a photograph of a polysilicon crystal structure produced by the SLS method,
도 2는 도 1의 결정구조를 개략적으로 도시한 그림,2 is a view schematically showing the crystal structure of FIG.
도 3은 본 발명의 평판 표시장치의 일 실시예인 유기 발광 표시장치의 일 단위 픽셀의 픽셀 회로를 개략적으로 도시한 회로도,FIG. 3 is a circuit diagram schematically illustrating a pixel circuit of one unit pixel of an organic light emitting diode display according to an exemplary embodiment of the flat panel display of the present invention; FIG.
도 4는 도 3에 대한 보다 구체적인 예를 도시한 회로도,4 is a circuit diagram illustrating a more specific example of FIG. 3;
도 5는 도 4의 픽셀회로의 레이아웃을 나타낸 평면도,5 is a plan view showing the layout of the pixel circuit of FIG.
도 6은 도 4에서 구동 TFT, 커패시터, 및 유기 발광 소자를 도시한 단면도,6 is a cross-sectional view illustrating a driving TFT, a capacitor, and an organic light emitting device in FIG. 4;
도 7은 본 발명의 픽셀들의 활성층들을 개략적으로 도시한 평면도.7 is a plan view schematically showing the active layers of the pixels of the present invention;
본 발명은 유기 발광 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 활성층의 결정화 패턴에 기인한 모아레 현상을 방지할 수 있는 유기 발광 표시장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to an organic light emitting display device and a method of manufacturing the same, which can prevent moiré phenomenon caused by the crystallization pattern of an active layer.
액티브 매트릭스형(Active Matrix type, AM) 유기 발광 표시장치는 각 픽셀 마다 픽셀 구동회로를 구비하며, 이 픽셀 구동회로는 실리콘을 이용한 박막 트랜지스터를 포함한다. 박막 트랜지스터를 구성하는 실리콘으로는 비정질 실리콘 또는 다결정질 실리콘이 사용된다.An active matrix type (AM) organic light emitting display device includes a pixel driving circuit for each pixel, and the pixel driving circuit includes a thin film transistor using silicon. As the silicon constituting the thin film transistor, amorphous silicon or polycrystalline silicon is used.
픽셀 구동회로에 사용되는 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT: a-Si TFT)는 소스, 드레인 및 채널을 구성하는 반도체 활성층이 비정질 실리콘이기 때문에 1㎠/Vs 이하의 낮은 전자 이동도를 갖는다. 이에 따라 최근에는 상기 비정질 실리콘 박막 트랜지스터를 다결정질 실리콘 박막 트랜지스터(polycrystalline silicon TFT: poly-Si TFT)로 대체하는 경향으로 가고 있다. 상기 다결정질 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 전자 이동도가 크고, 빛의 조사에 대한 안정성이 우수하다. 따라서, 이 다결정질 실리콘 박막 트랜지스터는 AM 유기 발광 표시장치의 구동 및/또는 스위칭 박막 트랜지스터의 활성층으로 사용되기에 매우 적합하다.The amorphous silicon TFT (a-Si TFT) used in the pixel driving circuit has a low electron mobility of 1 cm 2 / Vs or less because the semiconductor active layer constituting the source, drain, and channel is amorphous silicon. Accordingly, in recent years, there is a tendency to replace the amorphous silicon thin film transistor with a polycrystalline silicon TFT (poly-Si TFT). The polycrystalline silicon thin film transistor has a higher electron mobility and superior stability to light irradiation than an amorphous silicon thin film transistor. Accordingly, this polycrystalline silicon thin film transistor is well suited for use as an active layer for driving and / or switching thin film transistors in AM organic light emitting displays.
상기와 같은 다결정질 실리콘을 여러 가지 방법으로 제작할 수 있는 데, 이는 다결정 실리콘을 직접 증착하는 방법과, 비정질 실리콘을 증착한 후 결정화하는 방법으로 크게 두 가지로 구분될 수 있다.The polycrystalline silicon as described above may be manufactured by various methods, which may be classified into two types: a method of directly depositing polycrystalline silicon and a method of depositing amorphous silicon and then crystallizing it.
다결정질 실리콘을 직접 증착하는 방법에는 열화학기상증착법(Chemical Vapor Deposition: CVD), Photo CVD, HR(hydrogen radical) CVD, ECR(electron cyclotron resonance) CVD, PE(Plasma Enhanced) CVD, LP(Low Pressure) CVD 등의 방법이 있다.Direct deposition of polycrystalline silicon includes chemical vapor deposition (CVD), photo CVD, hydrogen radical (HR) CVD, electron cyclotron resonance (ECR) CVD, plasma enhanced (CVD) CVD, low pressure (LP) There is a method such as CVD.
한편, 비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(Solid Phase Crystallization: SPC)법, 엑시머 레이저(Excimer Laser Crystallization: ELC)법, 금속 유도 결정화(Metal Induced Crystallization: MIC)법, 금속 유도 측면 결정화(Metal Induced Lateral Crystallization: MILC)법, 연속측면고상화(Sequential Lateral Solidification: SLS)법 등이 있다. Meanwhile, the method of crystallizing amorphous silicon after deposition includes solid phase crystallization (SPC), excimer laser crystallization (ELC), metal induced crystallization (MIC), and metal induced lateral crystallization. (Metal Induced Lateral Crystallization (MILC)) and Sequential Lateral Solidification (SLS).
그런데, 상기 고상결정화법은 600℃ 이상의 고온에서 장시간 유지되어야 하므로 그 실용성이 현저히 떨어지며, 엑시머 레이저법은 저온 결정화를 이룰 수 있다는 장점이 있지만 레이저 빔을 광학계를 이용해 넓힘으로써 균일성이 떨어지는 단점이 있다. However, since the solid phase crystallization method has to be maintained for a long time at a high temperature of 600 ° C or more, its practicality is remarkably decreased, and the excimer laser method has an advantage of achieving low temperature crystallization, but has a disadvantage of inferior uniformity by widening the laser beam using an optical system. .
금속 유도 결정화법은 비정질 실리콘의 표면에 금속 박막을 증착한 후 이를 결정화 촉매로 삼아 실리콘막의 결정화를 진행해 나가는 것으로 결정화 온도를 낮출 수 있다는 장점을 갖는다. 그러나, 이 금속 유도 결정화법 또한 다결정질 실리콘막이 금속에 의해 오염되어 있어 이 실리콘 막으로 형성한 박막 트랜지스터 소자의 특성이 불량하게 되며, 형성되는 결정 또한 크기가 작고 무질서한 문제가 있었다.The metal-induced crystallization method has the advantage of lowering the crystallization temperature by depositing a metal thin film on the surface of amorphous silicon and using it as a crystallization catalyst to proceed with crystallization of the silicon film. However, this metal-induced crystallization method also causes the polycrystalline silicon film to be contaminated by metal, resulting in poor characteristics of the thin film transistor element formed from this silicon film, and the crystals formed also have small size and disordered problems.
연속 측면 고상화법(이하 SLS법 이라 함)은 실리콘의 결정립(Grain)이 액상과 고상의 경계면에서 그 경계면에 대하여 수직한 방향으로 성장한다는 사실을 이용한 것으로, 마스크를 이용하여 특정 영역에 레이저 빔을 투과시켜 비정질 실리콘의 일부를 용융시키고, 용융된 실리콘의 부분과 용융되지 않은 실리콘의 부분의 경계로부터 용융된 실리콘의 부분으로 결정성장이 이루어지도록 함으로써 결정화를 이루는 것이다. 이 SLS법은 저온 다결정 실리콘(Low Temperature Poly-Si)의 제조 방법으로 주목받고 있다.The continuous lateral solidification method (hereinafter referred to as SLS method) takes advantage of the fact that the grain of silicon grows in the direction perpendicular to the interface at the interface between the liquid and the solid phase. By permeation, a part of the amorphous silicon is melted, and crystallization is achieved by allowing crystal growth to occur from the boundary between the part of the molten silicon and the part of the unmelted silicon to the part of the molten silicon. This SLS method has attracted attention as a method for producing low temperature polycrystalline silicon (Low Temperature Poly-Si).
이러한 SLS법에 의해 제조된 폴리 실리콘 결정구조는 도 1 및 도 2와 같은 구조를 나타낸다.The polysilicon crystal structure manufactured by the SLS method shows the structure shown in FIGS. 1 and 2.
도 1은 SLS법에 의해 제조된 폴리 실리콘 결정구조를 찍은 사진이고, 도 2는 도 1의 결정구조를 개략적으로 도시한 그림이다. 도 1의 결정구조는 글라스 기판 위에 형성된 비정질 실리콘막에 1 J/㎠의 에너지 밀도, 100 Hz의 주파수, 20mm×20mm 사이즈의 레이저 빔을 15cm/sec의 속도로 이동하면서 결정화한 경우의 사진이다.FIG. 1 is a photograph of a polysilicon crystal structure manufactured by the SLS method, and FIG. 2 is a view schematically showing the crystal structure of FIG. 1. The crystal structure of FIG. 1 is a photograph in the case where an amorphous silicon film formed on a glass substrate is crystallized while moving an energy density of 1 J / cm 2, a frequency of 100 Hz, and a laser beam of 20 mm x 20 mm size at a speed of 15 cm / sec.
이러한 SLS법에 의해 형성된 결정구조는 도 2에서 볼 수 있는 바와 같이, 서로 소정 간격 이격된 복수개의 제 1 결정입계(11: primary grain boundary)와, 이 제 1 결정입계(11)의 사이에 제 1 결정입계(11)에 대략 수직한 방향으로 연장된 제 2 결정입계(12: secondary grain boundary)로 구비되어 있다. 전술한 바와 같이, SLS법에 의하면, 마스크에 의해 비정질 실리콘이 국부적으로 용융되고, 용융된 부분과 용융되지 않은 부분의 경계로부터 결정립이 용융 중심부를 향해 성장해 나간다. 제2결정입계(12)는 용융 중심부를 향해 성장해 나가는 결정립 사이의 입계를 말하며, 상기 제 1 결정입계(11)는 용융 중심부를 향해 성장해 온 결정립들이 이 용융 중심부에서 서로 만나 형성된 입계를 말한다. As shown in FIG. 2, the crystal structure formed by the SLS method is formed between a plurality of
이 제1결정입계(11)는 도 1에서 볼 수 있듯이, 일정한 간격을 갖는 돌출부의 형태로 나타난다. 그런데, 이렇게 돌출부의 형태로 존재하는 제1결정입계(11)를 갖는 다결정질 실리콘 막으로 TFT의 활성층을 형성할 경우, 이 돌출부가 표시장치의 외부에서 봤을 때 모아레를 일으키는 원인을 제공할 수 있다. 즉, 상기 제1결정입계(11)의 돌출부가 픽셀 회로의 배선 및 전극 등 다양한 패턴들과 간섭 효과를 일으켜, 디스플레이 구현 시에 모아레로 나타나게 되고, 이는 화상의 불균일을 야기시키게 되는 것이다.This
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 다결정질 실리콘재 활성층으로 인한 모아레 현상을 방지할 수 있는 유기 발광 표시장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide an organic light emitting display device capable of preventing the moiré phenomenon caused by the polycrystalline silicon active layer.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판 상에 구획된 복수개의 화소와, 상기 기판 상에 형성되고, 상기 각 화소 내에 위치하며, 다결정 반도체로 구비된 활성층을 구비한 박막 트랜지스터와, 상기 각 화소 내에 위치하고, 상기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자를 포함하고, 상기 활성층의 다결정 반도체는 그 표면에 각각 복수개의 돌출부들을 구비하며, 상기 각 활성층에 존재하는 돌출부들의 개수는, 상기 각 화소들에서 동일한 유기 발광 표시장치를 제공한다.In order to achieve the above object, the present invention provides a substrate comprising a substrate, a plurality of pixels partitioned on the substrate, and an active layer formed on the substrate, located in each of the pixels, and provided with a polycrystalline semiconductor. And a thin film transistor and an organic light emitting element positioned in each pixel and electrically connected to the thin film transistor, wherein the polycrystalline semiconductor of the active layer has a plurality of protrusions on its surface, and the number of protrusions present in each of the active layers. The same provides an organic light emitting display device in each of the pixels.
본 발명은 또한 전술한 목적을 달성하기 위하여, 기판과, 상기 기판 상에 구획된 복수개의 화소와, 상기 기판 상에 형성되고, 상기 각 화소 내에 위치하며, 다 결정 반도체로 구비된 활성층을 구비한 박막 트랜지스터와, 상기 각 화소 내에 위치하고, 상기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자를 포함하고, 상기 활성층의 다결정 반도체는 그 표면에 각각 복수개의 돌출부들을 구비하며, 상기 각 활성층에 존재하는 돌출부들이 차지하는 면적의 총합이 상기 각 화소들에서 동일한 유기 발광 표시장치를 제공한다.The present invention also provides a substrate, a plurality of pixels partitioned on the substrate, and an active layer formed on the substrate, located in each of the pixels, and provided with a polycrystalline semiconductor. And a thin film transistor and an organic light emitting element positioned in each pixel and electrically connected to the thin film transistor, wherein the polycrystalline semiconductor of the active layer has a plurality of protrusions on its surface, and the protrusions present in each of the active layers occupy. The sum of the areas provides the same organic light emitting display device in each of the pixels.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 . Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 유기 발광 표시장치의 일 단위 픽셀의 픽셀 회로(PC)를 개략적으로 도시한 것이다.FIG. 3 schematically illustrates a pixel circuit PC of one unit pixel of the organic light emitting diode display of the present invention.
도 3에서 볼 수 있듯이, 각 픽셀에는 데이터 라인(Data), 스캔 라인(Scan)이 유기 발광 소자(OLED: Organic Light Emitting Diode)의 일 구동전원이 되는 Vdd 전원라인(Vdd)이 구비된다. As shown in FIG. 3, each pixel includes a Vdd power line Vdd in which a data line Data and a scan line serve as one driving power of an organic light emitting diode (OLED).
각 픽셀의 픽셀 회로(PC)는 이들 데이터 라인(Data), 스캔 라인(Scan), 및 Vdd 전원라인(Vdd)에 전기적으로 연결되어 있으며, 유기 발광 소자(OLED)의 발광을 제어하게 된다.The pixel circuit PC of each pixel is electrically connected to the data line Data, the scan line, and the Vdd power line Vdd, and controls the light emission of the OLED.
도 4는 위 도 3에 대한 보다 구체적인 예를 도시한 것으로, 각 픽셀의 픽셀회로(PC)가 2개의 박막 트랜지스터(M1)(M2)와 하나의 커패시터 유닛(Cst)을 포함한 것이다.FIG. 4 illustrates a more specific example of FIG. 3, wherein the pixel circuit PC of each pixel includes two thin film transistors M1 and M2 and one capacitor unit Cst.
도 4를 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 유기 발광표 시장치의 각 픽셀은 스위칭 TFT(M2)와, 구동 TFT(M1)의 적어도 2개의 박막 트랜지스터와, 커패시터 유닛(Cst) 및 유기 전계 발광 소자(OLED)를 구비한다. Referring to FIG. 4, each pixel of the organic light emitting diode market value according to an exemplary embodiment of the present invention includes a switching TFT M2, at least two thin film transistors of the driving TFT M1, and a capacitor unit Cst. And an organic electroluminescent element (OLED).
상기 스위칭 TFT(M2)는 스캔 라인(Scan)에 인가되는 스캔 신호에 의해 ON/OFF되어 데이터 라인(Data)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 구동 TFT(M1)에 전달한다. 스위칭 소자로는 반드시 도 4와 같이 스위칭 TFT(M2)만에 한정되는 것은 아니며, 복수개의 박막 트랜지스터와 커패시터를 구비한 스위칭 회로가 구비될 수도 있고, 구동 TFT(M1)의 Vth값을 보상해주는 회로나, 구동전원(Vdd)의 전압강하를 보상해주는 회로가 더 구비될 수도 있다.The switching TFT M2 is turned on / off by a scan signal applied to the scan line Scan to transfer a data signal applied to the data line Data to the storage capacitor Cst and the driving TFT M1. The switching element is not necessarily limited to the switching TFT M2 as shown in FIG. 4, and may include a switching circuit including a plurality of thin film transistors and capacitors, and a circuit that compensates for the Vth value of the driving TFT M1. Alternatively, a circuit for compensating for the voltage drop of the driving power source Vdd may be further provided.
상기 구동 TFT(M1)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호에 따라, 유기 발광 소자(OLED)로 유입되는 전류량을 결정한다. The driving TFT M1 determines the amount of current flowing into the organic light emitting element OLED according to the data signal transmitted through the switching TFT M2.
상기 커패시터 유닛(Cst)은 스위칭 TFT(M2)를 통해 전달되는 데이터 신호를 한 프레임동안 저장한다. The capacitor unit Cst stores a data signal transmitted through the switching TFT M2 for one frame.
도 4에 따른 회로도에서 구동 TFT(M1) 및 스위칭 TFT(M2)는 PMOS TFT로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 구동 TFT(M1) 및 스위칭 TFT(M2) 중 적어도 하나를 NMOS TFT로 형성할 수도 있음은 물론이다. 그리고, 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막 트랜지스터 및 커패시터를 구비할 수 있음은 물론이다.In the circuit diagram according to FIG. 4, the driving TFT M1 and the switching TFT M2 are illustrated as PMOS TFTs, but the present invention is not necessarily limited thereto, and at least one of the driving TFT M1 and the switching TFT M2 is provided. Can be formed of an NMOS TFT, of course. In addition, the number of the thin film transistors and capacitors as described above is not necessarily limited thereto, and of course, a larger number of thin film transistors and capacitors may be provided.
한편, 본 발명에 있어서, 상기와 같은 픽셀 회로는 도 5와 같은 레이아웃 및 도 6과 같은 단면으로 구현될 수 있다. 도 6은 도 4 및 도 5의 픽셀 회로(PC)에 있 어, 구동 TFT(M1) 및 커패시터(Cst)만을 도시하였다. Meanwhile, in the present invention, the pixel circuit as described above may be embodied in a layout as shown in FIG. 5 and a cross section as shown in FIG. FIG. 6 shows only the driving TFT M1 and the capacitor Cst in the pixel circuit PC of FIGS. 4 and 5.
도시된 바와 같이 투명한 기판(100)에는 픽셀 회로(PC) 및 유기 발광 소자(OLED)가 구비된다. 도 6에 따른 실시예에 의하면, 기판(100) 상에 픽셀 회로(PC)가 구비되고, 이 픽셀 회로(PC)를 덮도록 패시베이션막(108)이 형성되며, 이 패시베이션막(108) 상에 유기 발광 소자(OLED)가 형성된다.As illustrated, the transparent substrate 100 includes a pixel circuit PC and an organic light emitting diode OLED. According to the embodiment according to FIG. 6, a pixel circuit PC is provided on the substrate 100, and a
상기 기판(100)은 투명한 글라스재를 사용할 수 있는 데, 반드시 이에 한정되지 않으며, 투명한 플라스틱재를 사용할 수도 있다.The substrate 100 may use a transparent glass material, but is not limited thereto, and may use a transparent plastic material.
기판(100)의 상면에는 SiOx(x≥1)나 SiNx(x≥1)로 이루어진 버퍼층(101)이 더 형성된다.A buffer layer 101 made of SiOx (x ≧ 1) or SiNx (x ≧ 1) is further formed on the top surface of the substrate 100.
이 버퍼층(101) 상에 소정의 패턴으로 배열된 다결정질 실리콘 박막의 반도체 활성층(102)이 형성된 후, 반도체 활성층(102)이 게이트 절연층(103)에 의해 매립된다. 반도체 활성층(102)은 소스 영역(102b)과 드레인 영역(102c)을 갖고, 그 사이에 채널 영역(102a)을 더 포함한다. 이러한 활성층(102)은 버퍼층(101) 상에 비정질 실리콘막을 형성한 후, 이를 결정화하여 다결정질 실리콘막으로 형성하고, 이 다결정질 실리콘막을 패터닝하여 형성할 수 있다. 상기 활성층(102)은 구동 TFT(M1), 스위칭 TFT(M2) 등 TFT 종류에 따라, 그 소스 및 드레인 영역(102b)(102c)이 불순물에 의해 도핑된다. 본 발명에 있어, 상기 비정질 실리콘막의 다결정질 실리콘막으로의 결정화는 연속 측면 고상화(SLS)법에 의해 행할 수 있고, 이 경우, 결정구조는 도 1 및 도 2와 같은 형태로 나타날 수 있다.After the semiconductor
상기 게이트 절연층(103)의 상면에는 상기 반도체 활성층(102)과 대응되는 게이트 전극(104)과 이를 매립하는 층간 절연층(105)이 형성된다. A
그리고, 상기 층간 절연층(105)과 게이트 절연층(103)에 콘택홀을 형성한 후, 층간 절연층(105) 상에 소스 전극(106) 및 드레인 전극(107)을 각각 소스 영역(102b) 및 드레인 영역(102c)에 콘택되도록 형성한다. After contact holes are formed in the
한편, 상기 게이트 전극(104)의 형성과 동시에, 커패시터(Cst)의 하층 전극(111)이 형성되고, 상기 소스 전극(106)의 형성과 동시에, 커패시터(Cst)의 상층 전극(110)이 형성된다. 커패시터(Cst)의 상층 전극(110)은 상기 소스 전극(106)과 연결될 수 있다.Meanwhile, at the same time as the
이렇게 형성된 박막 트랜지스터와 커패시터의 상부로는 패시베이션막(108)이 형성되고, 이 패시베이션막(108) 상부에 유기 발광 소자(OLED)의 화소 전극(112)이 형성된다. 이 화소 전극(112)은 패시베이션막(108)에 형성된 비아 홀에 의해 구동 TFT(M1)의 드레인 전극(107)에 콘택된다. 상기 패시베이션막(108)은 무기물 및/또는 유기물로 형성될 수 있는 데, 도 6에서와 같이, 하부에 위치한 막의 굴곡을 따라 굴곡이 가도록 형성될 수도 있는 반면, 하부 막의 굴곡에 관계없이 상면이 평탄하게 되도록 평탄화막으로 형성될 수 있다.The
패시베이션막(108) 상에 화소 전극(112)을 형성한 후에는 이 화소 전극(112) 및 패시베이션막(108)을 덮도록 화소 정의막(109)이 유기물 및/또는 무기물에 의해 형성되고, 화소전극(112)이 노출되도록 개구된다.After the
그리고, 적어도 상기 화소 전극(112) 상에 유기층(113) 및 대향 전극(114)이 형성된다.The
상기 화소 전극(112)은 애노우드 전극의 기능을 하고, 상기 대향 전극(114)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(112)과 대향 전극(114)의 극성은 반대로 되어도 무방하다. The
도 6과 같은 배면 발광형(bottom emission type)일 경우, 상기 화소 전극(112)은 투명 전극으로 구비될 수 있고, 대향 전극(114)은 반사 전극으로 구비될 수 있다. 이 때, 이러한 투명 전극은 일함수가 높고 투명한 ITO, IZO, In2O3, 및 ZnO 등을 사용하여 형성할 수 있고, 대향 전극(114)인 반사 전극은 일함수가 낮은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등의 금속재로 구비될 수 있다.In the bottom emission type shown in FIG. 6, the
상기 화소 전극(112)과 대향 전극(114)은 상기 유기층(113)에 의해 서로 절연되어 있으며, 유기층(113)에 서로 다른 극성의 전압을 가해 유기층(113)에서 발광이 이뤄지도록 한다.The
상기 유기층(113)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하 게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다. 이 때, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 픽셀에 공통으로 적용될 수 있다. 따라서, 도 6과는 달리, 이들 공통층들은 대향전극(114)과 같이, 전체 픽셀들을 덮도록 형성될 수 있다.The
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.
상기와 같은 유기층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.The organic layer as described above is not necessarily limited thereto, and various embodiments may be applied.
이렇게 유기 발광 소자(OLED)를 형성한 후에는, 이를 밀봉하여 외기로부터 차단한다. After the organic light emitting diode OLED is formed, the organic light emitting diode OLED is sealed and shielded from outside air.
한편, 본 발명에 있어서, 상기 활성층(102)은 전술한 바와 같이, 비정질 실리콘막을 연속 측면 고상화법에 의해 다결정질 실리콘막으로 결정화하여 형성하는 데, 이에 따라 각 활성층(102)은 도 1 및 도 2와 같은 결정구조를 갖게 된다. Meanwhile, in the present invention, as described above, the
이 때, 도 7에서 볼 수 있듯이, 구동 TFT(M1)의 활성층(102) 및 스위칭 TFT(M2)의 활성층(202)에 포함되어 있는 제1결정입계를 형성하는 돌출부(13)들은 모든 픽셀에 있어 그 개수가 대략 동일하게 되도록 한다. 이에 따라 모든 픽셀에서 활성층(102)(202)들의 결정구조가 균일하게 되고, 광학적 모아레를 일으킬 수 있는 돌출부(13)들이 균일한 패턴을 갖게 되므로, 모아레를 예방할 수 있게 된다.In this case, as shown in FIG. 7, the
이러한 각 픽셀에서의 돌출부(13)들의 균일성은 각 활성층에서 돌출부(13)들이 차지하는 면적의 총합이 모든 픽셀에서 동일하게 되도록 함으로써 얻어질 수도 있다.The uniformity of the
도 7에서는 스위칭 TFT(M2)의 활성층(202)과 구동 TFT(M1)의 활성층(102)이 모든 픽셀에서 동일한 수, 또는 동일한 면적 총합의 돌출부(13)들을 구비하도록 하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 적어도 구동 TFT(M1)의 활성층(102)의 돌출부(13)들이 모든 픽셀에서 동일하거나, 스위칭 TFT(M2)의 활성층(202)의 돌출부(13)들이 모든 픽셀에서 동일하도록 함으로써, 소기의 목적을 달성할 수도 있다.In FIG. 7, the
상기한 실시예들은 유기 발광 표시장치에 대하여 기술되었으나, 유기 발광 표시장치 이외에 액정 표시장치 등 다양한 종류의 평판 표시장치에도 적용될 수 있다.Although the above embodiments have been described with respect to an organic light emitting display, the present invention can be applied to various kinds of flat panel displays such as a liquid crystal display in addition to the organic light emitting display.
상기한 바와 같은 본 발명에 따르면, 활성층의 결정구조에 따른 모아레 현상을 방지하고, 이에 따라, 화상 불균일을 방지할 수 있다.According to the present invention as described above, it is possible to prevent the moiré phenomenon according to the crystal structure of the active layer, thereby preventing the image unevenness.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050123996A KR100637252B1 (en) | 2005-12-15 | 2005-12-15 | Organic light emitting display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050123996A KR100637252B1 (en) | 2005-12-15 | 2005-12-15 | Organic light emitting display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100637252B1 true KR100637252B1 (en) | 2006-10-23 |
Family
ID=37621656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050123996A KR100637252B1 (en) | 2005-12-15 | 2005-12-15 | Organic light emitting display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100637252B1 (en) |
-
2005
- 2005-12-15 KR KR1020050123996A patent/KR100637252B1/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4058440B2 (en) | Organic electroluminescent display device and manufacturing method thereof | |
US8182304B2 (en) | Method of manufacturing an organic electroluminescent device having organic light-emitting transistors | |
KR101807848B1 (en) | Organinc light emitting display device and manufacturing method for the same | |
KR100496300B1 (en) | Flat panel display with TFT | |
US7223504B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
US7385223B2 (en) | Flat panel display with thin film transistor | |
KR100863909B1 (en) | A flat panel display device, and a method for manufacturing the same | |
KR102184448B1 (en) | Thin film transistor panel and manufacturing method thereof | |
KR100708722B1 (en) | Organic light emitting display device and manufacturing method thereof | |
KR100490552B1 (en) | Flat panel display with TFT | |
KR100544117B1 (en) | Flat panel display with TFT | |
KR20080078409A (en) | Thin film transitor and flat display appratus comprising the same | |
KR100599727B1 (en) | A method for manufacturing capacitor in an organic electro-luminescence light emitting cell | |
KR100637252B1 (en) | Organic light emitting display device | |
KR101965256B1 (en) | Organic light emitting display device and the manufacturing method thereof | |
KR100563060B1 (en) | Flat panel display with TFT | |
KR100573108B1 (en) | Flat panel display with TFT | |
KR100669709B1 (en) | Organic electro-luminescent display device and method for fabricating thereof | |
KR100553744B1 (en) | Flat panel display with TFT | |
KR100501314B1 (en) | Flat panel display device | |
KR100669415B1 (en) | Method of manufacturing thin film transistor | |
KR20040094058A (en) | Flat panel display with TFT | |
KR20060001350A (en) | Thin film transistor, method of manufacturing of that tft, and flat panel display device with that tft |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 14 |