KR100637141B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100637141B1
KR100637141B1 KR1020030085784A KR20030085784A KR100637141B1 KR 100637141 B1 KR100637141 B1 KR 100637141B1 KR 1020030085784 A KR1020030085784 A KR 1020030085784A KR 20030085784 A KR20030085784 A KR 20030085784A KR 100637141 B1 KR100637141 B1 KR 100637141B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
partition wall
front dielectric
electrode
substrate
Prior art date
Application number
KR1020030085784A
Other languages
Korean (ko)
Other versions
KR20050052614A (en
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085784A priority Critical patent/KR100637141B1/en
Publication of KR20050052614A publication Critical patent/KR20050052614A/en
Application granted granted Critical
Publication of KR100637141B1 publication Critical patent/KR100637141B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 하전입자의 크로스토크를 방지하는 동시에 배기가 원활히 이루어지는 구조를 가진 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여 본 발명은 전면기판, 전면기판의 하면에서 일정한 패턴으로 형성되어 단위 방전셀마다 쌍으로 형성되는 공통, 주사전극인 복수의 유지전극쌍들, 유지전극쌍들을 매립하는 제1 전면유전체층, 및 제1 전면유전체층 하면에서 일정한 패턴을 가지고 형성되는 복수의 제2 전면유전체층들, 전면기판과 대향하여 이격되도록 결합된 후면기판, 후면기판의 상면에 유지전극쌍들과 교차하며 소정의 패턴으로 형성되는 복수의 어드레스전극들, 어드레스전극을 매립하는 후면유전체층, 제 2 전면유전체층과 교차하며, 전면기판과 일정한 유격을 가지는 제1 격벽, 및 제2 전면유전체층의 하면과 접하는 상면을 가지며, 제1 격벽에 비하여 낮은 높이를 가지는 제2 격벽을 구비하며, 후면유전체층의 상면에 형성되는 격벽, 및 방전셀 내에 도포되는 형광체를 구비한 플라즈마 디스플레이 패널을 제공한다.An object of the present invention is to provide a plasma display panel having a structure that prevents crosstalk of charged particles and at the same time exhausts smoothly. In order to achieve this object, the present invention is a front substrate, a lower surface of the front substrate in a predetermined pattern A plurality of sustain electrode pairs which are common and are formed in pairs for each unit discharge cell, a first front dielectric layer filling the sustain electrode pairs, and a plurality of second electrodes having a predetermined pattern on the bottom surface of the first front dielectric layer Front dielectric layers, a rear substrate coupled to be spaced apart from the front substrate, a plurality of address electrodes formed in a predetermined pattern by crossing pairs of sustain electrodes on an upper surface of the rear substrate, a rear dielectric layer filling the address electrode, and a second A first partition wall and a second front dielectric layer which intersect the front dielectric layer and have a constant gap with the front substrate; If the contact has an upper surface, and a second partition wall having a height lower than the first bank, there is provided a plasma display panel provided with a phosphor is applied in the partition wall, and discharge cells formed on the upper surface of the rear dielectric layer.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1 은 종래의 통상적인 플라즈마 디스플레이 패널을 도시한 사시도이고,1 is a perspective view showing a conventional conventional plasma display panel,

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1,

도 3은 다른 종래의 플라즈마 디스플레이 패널의 단면을 도시한 단면도이고,3 is a cross-sectional view showing a cross section of another conventional plasma display panel;

도 4는 도 3의 단면과 직교하는 단면을 도시한 단면도이고,4 is a cross-sectional view showing a cross section perpendicular to the cross section of FIG. 3,

도 5는 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 사시도이고,5 is a perspective view schematically showing a plasma display panel according to the present invention;

도 6은 도 5의 플라즈마 디스플레이 패널의 격벽 및 유지전극쌍들을 도시한 평면도이고, 6 is a plan view illustrating partition walls and sustain electrode pairs of the plasma display panel of FIG. 5;

도 7은 도 6의 Ⅶ-Ⅶ선을 따라 취한 단면도이고,7 is a cross-sectional view taken along the line VII-VII of FIG. 6,

도 8은 도 6의 Ⅷ-Ⅷ선을 따라 취한 단면도이고,8 is a cross-sectional view taken along the line VII-VII of FIG. 6,

도 9는 도 6의 Ⅸ-Ⅸ선을 따라 취한 단면도이고,9 is a cross-sectional view taken along the line VII-VII of FIG. 6,

도 10은 제1 격벽의 상면과 제1 전면유전체층의 하면간의 거리에 대한 오방전 확률을 도시한 그래프이고, FIG. 10 is a graph illustrating mis-discharge probability versus distance between the top surface of the first partition wall and the bottom surface of the first front dielectric layer;

도 11은 도 5의 플라즈마 디스플레이 패널에 채택된 유지전극쌍의 변형예를 도시한 평면도이고,11 is a plan view showing a modification of the sustain electrode pair employed in the plasma display panel of FIG.

도 12는 도 5의 플라즈마 디스플레이 패널에 채택된 버스전극의 변형예를 도 시한 평면도이다.12 is a plan view illustrating a modification of the bus electrode employed in the plasma display panel of FIG. 5.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200: 플라즈마 디스플레이 패널 222: 전면기판200: plasma display panel 222: front substrate

223: 유지전극쌍 224: 공통전극223: sustain electrode pair 224: common electrode

224a: 공통투명전극 224b: 공통버스전극224a: common transparent electrode 224b: common bus electrode

225: 주사전극 225a: 주사투명전극225: scanning electrode 225a: scanning transparent electrode

225b: 주사버스전극 226: 제1 전면유전체층225b: scan bus electrode 226: first front dielectric layer

228: 보호막 232: 후면기판228: shield 232: backplane

235: 어드레스전극 236: 후면유전체층235: address electrode 236: rear dielectric layer

238: 형광체 240: 격벽238: phosphor 240: partition wall

241: 제1 격벽 242: 제2 격벽241: first partition 242: second partition

266: 제2 전면유전체층 D: 제2 전면유전체층 상면 폭266: second front dielectric layer D: upper surface width of second front dielectric layer

G: 제1 격벽과 제1 전면유전체층 사이의 간격 G: the gap between the first partition wall and the first front dielectric layer

H: 제2 전면유전체층 높이H: height of second front dielectric layer

H1: 제1 격벽 상면과 제2 전면유전체층 하면 사이의 간격H1: gap between the upper surface of the first partition wall and the lower surface of the second front dielectric layer

L1: 제1 격벽 높이 L2: 제2 격벽 높이L1: height of first partition wall L2: height of second partition wall

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 더욱 상세하게 는 전면기판과 후면기판이 결합된 후 통기가 원활히 되도록 전면유전체층 및 격벽의 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which the structure of the front dielectric layer and the partition wall is improved to facilitate ventilation after the front substrate and the rear substrate are coupled.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.Recently, a plasma display panel, which is drawing attention as a replacement of a conventional cathode ray tube display device, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed. The phosphor formed in a predetermined pattern by the ultraviolet rays is excited to obtain a desired image.

이러한 플라즈마 디스플레이 패널은 방전 형식에 따라 직류형과 교류형으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널에서는 전극들이 방전 공간에 노출되어 하전입자의 이동이 대응 전극들 사이에서 직접적으로 이루어지고, 교류형 플라즈마 디스플레이 패널에서는 적어도 한 전극이 유전체층으로 덮여져서, 상호 대응하는 전극들의 직접적인 전하의 이동 대신 벽전하(Wall Charge)의 전계에 의하여 방전이 수행된다. The plasma display panel may be classified into a direct current type and an alternating current type according to a discharge type. In the DC plasma display panel, the electrodes are exposed to the discharge space so that the movement of charged particles is directly performed between the corresponding electrodes. In the AC plasma display panel, at least one electrode is covered with a dielectric layer, so that the direct charges of the corresponding electrodes are mutually reduced. The discharge is performed by the electric field of the wall charge instead of the movement of.

종래에 채택된 플라즈마 디스플레이 패널에 채택된 격벽은 어드레스전극을 따라서 형성되는 스트라이프 타입(stripe type)의 세로격벽이다. 상기 세로격벽은 전면기판의 유지전극쌍과 교차하도록 형성되며, 방전셀을 구획한다. The partition wall adopted in the conventionally adopted plasma display panel is a stripe type vertical partition wall formed along the address electrode. The vertical partition wall is formed to cross the sustain electrode pair of the front substrate and partitions the discharge cell.

그런데, 스트라이프 타입의 격벽을 채용할 경우, 상, 하측 방전셀 간이 개방되어서 배기에 필요한 통로가 충분히 확보되어 배기는 용이하나, 방전에 의한 자외선 및 가시광이 이웃 방전셀로 원활하게 이동할 수가 있기 때문에 방전에 의한 자외선이 낭비되어, 휘도가 저하되는 요인으로 작용한다. 또한, 이웃 방전셀간의 하 전입자들의 간섭으로 인하여 크로스 토크(cross-talk) 및 오방전을 일으킬 염려가 있다. 특히, 디스플레이가 고정세 화면을 구현하는 추세로서, 상기 고정세의 화면을 구현하기 위해서는 인접하는 방전셀간의 거리가 좁아지게 되며, 구동전압이 높아짐에 따라 오방전 및 크로스토크의 발생은 빈번하다.By the way, when the stripe-type partition wall is adopted, the upper and lower discharge cells are opened so that a sufficient passage for the exhaust is secured and the exhaust is easy. Ultraviolet rays are wasted, which acts as a factor of lowering luminance. In addition, there is a concern that crosstalk and mis-discharge may occur due to interference of charged particles between neighboring discharge cells. In particular, as a display tends to implement a high definition screen, in order to implement the high definition screen, the distance between adjacent discharge cells is narrowed, and as the driving voltage increases, mis-discharge and crosstalk are frequently generated.

따라서 최근의 플라즈마 디스플레이 패널은 고정세의 화면을 구현하기 위하여, 어드레스전극을 따라서 형성된 세로격벽 외에, 어드레스전극과 교차하도록 형성되어 이를 경계로 상, 하 방전셀간의 크로스토크를 방지하는 가로격벽을 가지는 매트릭스 타입(matrix type)의 격벽을 구비한다.Therefore, in order to realize a high-definition screen, a recent plasma display panel has a horizontal partition wall formed to intersect the address electrode in addition to the vertical partition wall formed along the address electrode to prevent crosstalk between upper and lower discharge cells. A partition of the matrix type is provided.

도 1은 종래의 통상적인 매트릭스 타입의 격벽을 구비한 플라즈마 디스플레이 패널을 개략적으로 도시하고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취한 단면을 도시한다. 도시한 바와 같이, 매트릭스 타입의 격벽을 구비한 교류형 플라즈마 디스플레이 패널(10)은, 사용자에게 화상을 보여주는 전면기판(22)과, 상기 전면기판과 이격되며 대향하여 결합되는 후면기판(32)을 구비한다. FIG. 1 schematically shows a plasma display panel having a conventional matrix type partition wall, and FIG. 2 shows a cross section taken along the line II-II of FIG. As illustrated, the AC plasma display panel 10 having a matrix-type partition wall includes a front substrate 22 showing an image to a user and a rear substrate 32 spaced apart from and coupled to the front substrate. Equipped.

상기 전면기판(22) 하면에는 공통전극(24)과 주사전극(25)이 쌍을 이루며 배치되고, 상기 전면기판(22)의 공통, 주사전극(24, 25)이 배치된 면에 대향하는 후면기판(32)의 상면에는 어드레스전극(35)이 전면기판(22)의 전극들(24, 25)과 교차하도록 배치된다. 상기 전면기판(22)의 공통, 주사전극(24, 25)은 통상 투명전극(24a, 25a)과 버스전극(24b, 25b)으로 이루어진다. 투명전극(24a, 25a)은 보통 ITO(Indium Tin Oxide)로 된 투명한 전극으로서, 이들 투명전극의 하면에는 라인 저항을 줄이기 위하여, 예컨대 금속재질로 이루어지고 좁은 폭으로 형성된 버 스전극(24b, 25b)이 배치된다. 이렇게 배치된 한 쌍의 공통, 주사전극(24, 25), 및 이와 교차하는 어드레스전극(35)에 의하여 이루어지는 공간이 단위 방전셀(cell)로서 하나의 방전공간을 형성하게 된다. A common electrode 24 and a scan electrode 25 are arranged in pairs on the lower surface of the front substrate 22, and a rear surface of the front substrate 22 opposite to a surface on which the common and scan electrodes 24 and 25 are disposed. The address electrode 35 is disposed on the upper surface of the substrate 32 so as to intersect the electrodes 24 and 25 of the front substrate 22. The scan electrodes 24 and 25 common to the front substrate 22 are usually made of transparent electrodes 24a and 25a and bus electrodes 24b and 25b. The transparent electrodes 24a and 25a are transparent electrodes usually made of indium tin oxide (ITO). The lower electrodes of the transparent electrodes 24b and 25b are made of, for example, metal and have a narrow width in order to reduce line resistance. ) Is placed. The space formed by the pair of common, scan electrodes 24 and 25 and the address electrodes 35 intersecting the same form one discharge space as a unit discharge cell.

이렇게 공통, 주사전극(24, 25)이 구비된 전면기판(22)의 하면과, 어드레스전극(35)이 구비된 후면기판(32)의 상면에는, 각 전극들을 매립하도록 각각 전면유전체층(26) 및 후면유전체층(36)이 형성된다. 상기 전면유전체층(26) 하면에는 통상 MgO로 된 보호막(38)이 형성되며, 후면유전체층(36) 상면에는 방전거리를 유지하고 방전셀간의 전기적 광학적 크로스토크(cross-talk)를 방지하는 매트릭스 타입의 격벽(40)이 형성된다. In this manner, the front dielectric layer 26 is embedded in the lower surface of the front substrate 22 provided with the scan electrodes 24 and 25 and the upper surface of the back substrate 32 provided with the address electrode 35. And a backside dielectric layer 36 is formed. A protective film 38 made of MgO is formed on the lower surface of the front dielectric layer 26, and a matrix type that maintains a discharge distance on the upper surface of the rear dielectric layer 36 and prevents electro-optic crosstalk between discharge cells. The partition 40 is formed.

이 격벽(40)은 어드레스전극을 따라서 형성되어, 좌, 우 방전셀 사이를 구획하는 세로격벽(41) 및 상기 어드레스전극과 교차하도록 형성되어, 상, 하 방전셀 사이를 구획하는 가로격벽(42)을 구비한다. 이 경우 가로격벽(42)과 세로격벽(41)은 서로 연결되어 있다.The partition wall 40 is formed along the address electrode, and is formed to intersect the vertical partition wall 41 partitioning between the left and right discharge cells and the address electrode, and the horizontal partition wall 42 partitioning between the upper and lower discharge cells. ). In this case, the horizontal bulkhead 42 and the vertical bulkhead 41 are connected to each other.

상기 방전셀 내부인 격벽(40)의 양 측면과, 격벽(40)이 형성되지 않은 후면유전체층(36)의 상면에는 레드(red), 그린(green), 블루(blue)의 형광체(38)가 도포된다.Red, green, and blue phosphors 38 are formed on both side surfaces of the partition wall 40 inside the discharge cell and on an upper surface of the rear dielectric layer 36 on which the partition wall 40 is not formed. Is applied.

이러한 구조를 가진 플라즈마 디스플레이 패널(10)을 구동하는 구동방식은 비디오데이터에 따라 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Level)를 구현하게 되며, 이러한 계조(gray level)를 표현하기 위하여 통상적으로 한 프레임을 방전횟수가 다른 여러 서브필드(sub field)로 나누어 구동하는 ADS(Address and Display Period Separated)방식이 이용된다.The driving method for driving the plasma display panel 10 having such a structure realizes gray levels necessary for displaying an image by adjusting the number of sustain discharges according to video data, and to express such gray levels. In general, an ADS (Address and Display Period Separated) method is used in which one frame is divided into several subfields having different discharge times.

상기 각각의 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 발광되는 방전셀을 선택하기 위한 어드레스기간, 방전횟수에 따라 계조를 표현하는 유지기간 및 소거기간으로 나뉘어진다.Each of the subfields is further divided into a reset period for uniformly generating a discharge, an address period for selecting a discharge cell to emit light, and a sustain period for expressing gray scale according to the number of discharges, and an erase period.

어드레스기간에서는, 어드레스전극(35)과 주사전극(25)에 소정의 전압이 인가되면, 발광을 위한 방전셀이 선택되고, 두 전극 사이에서 어드레스방전이 일어나 전면유전체층(26) 상에 벽전하가 충전된다. 그 후 유지기간에서, 공통전극(24)과 주사전극(25) 사이에 소정의 전압이 교대로 인가되어, 이 공통전극(24)과 주사전극 (25) 사이에서 벽전하가 이동하면서 방전가스로 하여금 유지방전을 일으키게 하고, 이에 의해 방전가스가 자외선을 발생하게 되며, 이 발생된 자외선이 형광체(38)를 여기시켜 화상을 형성하게 된다. In the address period, when a predetermined voltage is applied to the address electrode 35 and the scan electrode 25, a discharge cell for emitting light is selected, and an address discharge occurs between the two electrodes, so that wall charges on the front dielectric layer 26 are generated. Is charged. Then, in the sustaining period, a predetermined voltage is alternately applied between the common electrode 24 and the scan electrode 25, so that wall charges move between the common electrode 24 and the scan electrode 25 to discharge gas. This causes sustain discharge, which causes the discharge gas to generate ultraviolet rays, which excite the phosphor 38 to form an image.

상기한 바와 같이 매트릭스 타입 격벽은, 좌우 방전셀간의 크로스토크를 방지하는 세로격벽(41) 외에, 상기 어드레스전극(35)과 교차하도록 형성되어, 상하 방전셀간의 크로스토크를 방지하는 가로격벽(42)을 구비한다. 따라서, 방전에 의한 자외선 및 가시광이 인접 방전셀로 전달되지 못하도록, 각각의 방전셀이 격벽에 의해 둘러싸여 있는 형태로 형성되어, 좌우 및 상하로 인접 방전셀간의 하전입자들로 인한 크로스토크를 방지할 수 있고, 상기 크로스토크로 인한 오방전을 방지할 수가 있다.As described above, the matrix type partition wall is formed so as to intersect the address electrode 35 in addition to the vertical partition wall 41 that prevents crosstalk between the left and right discharge cells, and the horizontal partition wall 42 that prevents crosstalk between the upper and lower discharge cells. ). Therefore, each discharge cell is formed in a form surrounded by a partition wall so that ultraviolet rays and visible light due to discharge are not transmitted to adjacent discharge cells, thereby preventing crosstalk due to charged particles between adjacent discharge cells in the left and right directions. It is possible to prevent erroneous discharge due to the crosstalk.

그러나, 스트라이프 타입 격벽에 의해 야기되는 문제를 해결하기 위해 매트릭스 타입 격벽 구조를 채용할 경우, 각각의 방전셀들이 격벽에 의해 좌우, 상하가 차단되어 있기 때문에 플라즈마 디스플레이 패널 내부에 통기저항이 커져서, 배기가스의 원활한 흐름이 차단되어, 배기가 극히 어려우며, 배기에 소요되는 시간이 매우 길어진다는 단점이 있다. However, in order to solve the problems caused by the stripe-type barrier ribs, when the matrix-type barrier rib structure is adopted, each discharge cell is blocked by the barrier ribs, so that the ventilation resistance is increased inside the plasma display panel, thereby exhausting the exhaust. Since the smooth flow of gas is blocked, exhaust is extremely difficult and the time required for exhaust is very long.

이와 더불어, 불완전한 배기로 인하여 잔류된 가스가 방전영역 내에 존재할 경우, 잔류 가스가 방전셀 내의 구동조건을 변화시켜 오방전을 일으키는 요인으로 작용한다.In addition, when residual gas is present in the discharge region due to incomplete exhaust gas, the residual gas acts as a cause of erroneous discharge by changing the driving conditions in the discharge cell.

이런 문제점을 해결하기 위하여 한국특허공개번호 제2000-0048321호에 기재된 교류형 플라즈마 디스플레이 패널에서는, 도 3 및 도 4에 도시된 바와 같이, 공통투명전극(124a) 및 공통버스전극(124b)으로 이루어진 공통전극(124)과, 주사투명전극(125a) 및 주사버스전극(125b)으로 이루어진 주사전극(125)을 구비하는 유지전극쌍(123)들 사이에 전면유전체층(126)이 돌출되어 있다. 이와 더불어 격벽(140)은 상기 어드레스전극(135)과 나란한 세로격벽(141)과, 상기 어드레스전극(135)과 교차하는 가로격벽(142)이 같은 높이를 가지고 형성된다. 이 경우, 상기 가로격벽(142)은 상면이 상기 돌출된 전면유전체층(126)의 하면과 접촉되어 있다. In order to solve this problem, in the AC plasma display panel described in Korean Patent Publication No. 2000-0048321, as shown in FIGS. 3 and 4, the common transparent electrode 124a and the common bus electrode 124b are formed. The front dielectric layer 126 protrudes between the sustain electrode pair 123 including the common electrode 124 and the scan electrode 125 including the scan transparent electrode 125a and the scan bus electrode 125b. In addition, the partition wall 140 is formed with the same height as the vertical partition wall 141 parallel to the address electrode 135 and the horizontal partition wall 142 crossing the address electrode 135. In this case, the horizontal partition wall 142 is in contact with the bottom surface of the front dielectric layer 126 protruding from the upper surface.

따라서, 상, 하 방전셀 사이에는, 도 3에 도시된 바와 같이 상기 어드레스전극(135)을 교차하는 가로격벽(142)과 상기 전면유전체층(126)이 접함으로써, 하전입자의 크로스토크를 방지한다. 이와 달리, 좌, 우 방전셀 사이에는, 도 4에 도시된 바와 같이, 상기 어드레스전극(135)을 따라서 형성된 세로격벽(141)과 전면유전체층(126) 사이에 일정한 갭(G)이 형성되어, 상기 갭이 통기통로역할을 하여 배기가스가 방출되도록 한다. Accordingly, as shown in FIG. 3, the horizontal partition wall 142 and the front dielectric layer 126 intersect the upper and lower discharge cells to prevent crosstalk of the charged particles. . In contrast, as shown in FIG. 4, between the left and right discharge cells, a constant gap G is formed between the vertical partition wall 141 formed along the address electrode 135 and the front dielectric layer 126. The gap acts as a vent to allow exhaust gas to be released.

그런데, 전면유전체층(126)의 돌출높이는 크게 형성되며, 가로격벽(142)과 세로격벽(141)의 높이가 동일함으로 인하여, 전면유전체층(126)과 세로격벽(141) 사이의 갭(G)이 커지게 되고, 이로 인하여 인접하는 방전셀 사이에 크로스토크가 생겨서, 오방전이 발생한다는 문제점이 발생한다. 이와 더불어 격벽(140) 측면에서, 형광체(138)가 덮고 있는 면적이 적게 되어, 가시광선의 전면기판 투과율도 낮아진다. However, the protrusion height of the front dielectric layer 126 is large, and because the heights of the horizontal barrier rib 142 and the vertical barrier rib 141 are the same, the gap G between the front dielectric layer 126 and the vertical barrier rib 141 is increased. As a result, crosstalk is generated between adjacent discharge cells, thereby causing a problem of erroneous discharge. In addition, the area covered by the phosphor 138 on the side of the partition wall 140 is reduced, so that the front substrate transmittance of visible light is also lowered.

본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 인접방전셀 사이의 격벽을 통하여 하전입자가 크로스토크 되는 것을 방지하는 동시에 배기가 원활하게 되는 통기 구조를 가진 격벽 및 전면유전체층을 구비한 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.The present invention is to solve the various problems including the above problems, the barrier ribs and the front dielectric layer having a ventilation structure to prevent the cross-talk of the charged particles through the partition walls between adjacent discharge cells and at the same time smoothly exhaust. It is an object to provide a plasma display panel having a.

상기와 같은 목적을 달성하기 위하여, 본 발명은:In order to achieve the above object, the present invention is:

전면기판과; A front substrate;

상기 전면기판의 하면에서 일정한 패턴으로 형성되어 단위 방전셀마다 쌍으로 형성되는 공통, 주사전극인 복수의 유지전극쌍들과; A plurality of sustain electrode pairs, which are common and scan electrodes, formed in a predetermined pattern on a lower surface of the front substrate and formed in pairs for each unit discharge cell;

상기 유지전극쌍들을 매립하는 제1 전면유전체층, 및 상기 제1 전면유전체층 하면에서 일정한 패턴을 가지고 형성되는 복수의 제2 전면유전체층들과; A first front side dielectric layer filling the sustain electrode pairs, and a plurality of second front side dielectric layers formed in a predetermined pattern on a lower surface of the first front side dielectric layer;

상기 전면기판과 대향하여 이격되도록 결합된 후면기판과; A rear substrate coupled to be spaced apart from the front substrate;

상기 후면기판의 상면에 상기 유지전극쌍들과 교차하며 소정의 패턴으로 형 성되는 복수의 어드레스전극들과; A plurality of address electrodes intersecting the sustain electrode pairs and formed in a predetermined pattern on an upper surface of the rear substrate;

상기 어드레스전극을 매립하는 후면유전체층과; A backside dielectric layer filling the address electrode;

상기 제 2 전면유전체층과 교차하며, 상기 전면기판과 일정한 유격을 가지는 제1 격벽, 및 제2 전면유전체층의 하면과 접하는 상면을 가지며, 상기 제1 격벽에 비하여 낮은 높이를 가지는 제2 격벽을 구비하며, 상기 후면유전체층의 상면에 형성되는 격벽; 및 And a first partition wall intersecting the second front dielectric layer, a first partition wall having a constant gap with the front substrate, and an upper surface contacting a bottom surface of the second front dielectric layer, and having a second partition wall having a lower height than the first partition wall. Barrier ribs formed on an upper surface of the rear dielectric layer; And

상기 방전셀 내에 도포되는 형광체;를 구비한 플라즈마 디스플레이 패널을 제공한다.It provides a plasma display panel having a; a phosphor applied in the discharge cell.

상기 제1 격벽 중 상기 제2 전면유전체층에 대응하는 부분은 그 높이가 상기 제2 격벽과 동일하도록 오목한 형상인 것이 바람직하다.Part of the first partition wall corresponding to the second front dielectric layer is preferably concave so that the height thereof is the same as the second partition wall.

또한, 상기 제2 전면유전체층의 높이는 10 내지 30㎛ 인 것이 바람직하며, 이 경우, 상기 제1 격벽은 그 상면이 상기 제2 전면유전체층의 하면에 비하여 적어도 6 내지 27㎛ 상측에 형성되는 것이 바람직하다.In addition, the height of the second front dielectric layer is preferably 10 to 30㎛, in this case, it is preferable that the first partition wall is formed at least 6 to 27㎛ above the lower surface of the second front dielectric layer. .

더욱이, 상기 제2 전면유전체층의 상면의 폭은 50 내지 300㎛이하이며, 상기 제2 전면유전체층은 하측으로 갈수록 그 폭이 감소하는 형상인 것이 바람직하다.Further, it is preferable that the width of the upper surface of the second front dielectric layer is 50 to 300 μm or less, and the width of the second front dielectric layer decreases toward the lower side.

여기서, 제1 전면유전체층과 제2 전면유전체층은 일체로 형성된 것이 바람직하다. Here, it is preferable that the first front dielectric layer and the second front dielectric layer are integrally formed.

한편, 상기 제2 격벽은 상기 어드레스전극과 교차되도록 형성된 것이 바람직하며, 상기 공통전극 및 주사전극은 각각 투명전극 및 상기 투명전극의 라인 저항을 보상하기 위한 버스전극을 구비하며, 상기 투명전극은 상기 방전셀 내부로 돌출 되며 T자 형상인 것이 바람직하다. On the other hand, the second partition wall is preferably formed to intersect the address electrode, the common electrode and the scan electrode has a transparent electrode and a bus electrode for compensating the line resistance of the transparent electrode, respectively, the transparent electrode It is preferable to protrude into the discharge cell and have a T shape.

한편, 상기 제1 격벽 및 제2 격벽은 방전셀이 사각형태를 가지도록 형성될 수도 있으며, 이와 달리 상기 제1 격벽 및 제2 격벽은 방전셀이 육각형태를 가지도록 형성될 수도 있다.On the other hand, the first partition and the second partition wall may be formed so that the discharge cells have a rectangular shape, on the other hand, the first partition and the second partition wall may be formed so that the discharge cells have a hexagonal shape.

이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5를 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널(200)은 전면기판(222)과, 공통전극(224) 및 주사전극(225)인 유지전극쌍(223)들과, 제1 전면유전체층(226)과, 제2 전면유전체층(266)과, 후면기판(232)과, 어드레스전극(235)과, 후면유전체층(236)과, 형광체(238), 및 격벽(240)을 구비한다. 본 실시예에 따른 플라즈마 디스플레이 패널(200)은 보호막(228)을 구비하고 있으나, 본 발명은 반드시 이에 한정되는 것은 아니고, 보호막(228)을 구비하지 않을 수도 있다. Referring to FIG. 5, the plasma display panel 200 according to the present invention includes a front substrate 222, sustain electrode pairs 223 that are a common electrode 224, and a scan electrode 225, and a first front dielectric layer ( 226, a second front dielectric layer 266, a rear substrate 232, an address electrode 235, a rear dielectric layer 236, a phosphor 238, and a partition wall 240. The plasma display panel 200 according to the present exemplary embodiment includes a protective film 228, but the present invention is not limited thereto and may not include the protective film 228.

통상 유리기판인 후면기판(232)의 일측면에는 일정한 패턴, 예를 들어 줄무늬형(stripe type)이나 구불구불한 패턴을 가지며 어드레스방전을 발생시키는 복수의 어드레스전극(235)들이 배치된다. 이 어드레스전극(235)은 후면유전체층(236)에 의하여 매립된다. 이 후면유전체층(236) 상에는 하전입자의 크로스토크를 방지하고 방전셀을 구획하는 격벽(240)이 배치된다. 이 격벽은 제1 격벽(241) 및 상기 제1 격벽(241)과 연결되어 방전셀을 구획하는 제2 격벽(242)을 구비한다. 이 경우 제1 격벽(241)에 비하여 제2 격벽(242)은 그 높이가 더 낮게 형성된다. 상기 격벽(240)의 측면 및 상기 격벽(240)에 대응하지 않는 후면유전체층(236) 상면에는 형광체(238)가 도포된다. A plurality of address electrodes 235 having a predetermined pattern, for example, a stripe type or a serpentine pattern, and generating an address discharge are disposed on one side of the rear substrate 232, which is a glass substrate. The address electrode 235 is buried by the rear dielectric layer 236. On the rear dielectric layer 236, a partition wall 240 is disposed to prevent crosstalk of charged particles and partition the discharge cells. The partition wall includes a first partition wall 241 and a second partition wall 242 connected to the first partition wall 241 to partition a discharge cell. In this case, the height of the second partition 242 is lower than that of the first partition 241. Phosphor 238 is applied to the side surface of the partition wall 240 and the upper surface of the rear dielectric layer 236 that does not correspond to the partition wall 240.

여기서 도 5에서는, 제2 전면유전체층(266)이 유지전극쌍(223)들과 나란히 형성되고, 제1 격벽(241)이 어드레스전극(235)을 따라서 형성되며, 제2 격벽(242)이 어드레스전극(235)을 교차하도록 형성되나, 이에 한정되는 것은 아니며, 제2 전면유전체층(266)이 유지전극쌍(223)들과 교차하도록 형성될 수도 있다. Here, in FIG. 5, the second front dielectric layer 266 is formed in parallel with the sustain electrode pairs 223, the first partition wall 241 is formed along the address electrode 235, and the second partition wall 242 is the address. The second front dielectric layer 266 may be formed to intersect the sustain electrode pairs 223, but is not limited thereto.

상기 후면기판과 대향하여 배치되는 전면기판(222)의 하면에는 일정한 패턴, 예를 들면 줄무늬형(stripe type), 구불구불한 형, T 형상의 요철부가 형성된 형, 상호 분리된 형 등으로 일정한 형태로 배치되어 유지방전을 발생시키는 복수의 유지전극쌍(223)들이 형성된다. 상기 유지전극쌍(223)은 공통전극(224) 및 주사전극(225)으로 구성되며, 이 경우, 공통전극(224) 및 버스전극(225)은 도 5에 도시된 바와 같이, 각각 전면기판의 하면에 형성되는 투명전극(224a, 225a) 및 상기 투명전극 하면에 형성되어 방전 시에 투명전극의 저항에 의한 전압강하를 줄이기 위한 버스전극(224b, 225b)을 구비할 수 있다. 도 5와 달리 버스전극(224) 및 주사전극(225)이 투명전극(224a, 225a)만으로 구성될 수도 있고, 버스전극(224b, 225b)만으로 구성될 수도 있다.The lower surface of the front substrate 222 disposed to face the rear substrate has a certain pattern, for example, a stripe type, a serpentine type, a T-shaped uneven portion formed, a shape separated from each other. A plurality of sustain electrode pairs 223 disposed to form a sustain discharge are formed. The sustain electrode pair 223 includes a common electrode 224 and a scan electrode 225. In this case, as shown in FIG. 5, the common electrode 224 and the bus electrode 225 are formed of the front substrate. The transparent electrodes 224a and 225a formed on the lower surface and the bus electrodes 224b and 225b formed on the lower surface of the transparent electrode to reduce the voltage drop due to the resistance of the transparent electrode during discharge may be provided. Unlike FIG. 5, the bus electrode 224 and the scan electrode 225 may be composed of only the transparent electrodes 224a and 225a or may be composed of only the bus electrodes 224b and 225b.

이 유지전극쌍(223)은 제1 전면유전체층(226)에 의하여 매립된다. 이 제1 전면유전체층(226) 하면에는 일정한 패턴을 가지는 복수의 제2 전면유전체층(266)들이 형성된다. 이 제2 전면유전체층(266)들은 인접하는 방전셀 사이인 비방전부에 형성된다.The sustain electrode pair 223 is buried by the first front dielectric layer 226. A plurality of second front side dielectric layers 266 having a predetermined pattern is formed on the bottom surface of the first front side dielectric layer 226. These second front dielectric layers 266 are formed in the non-discharge portion between adjacent discharge cells.

도 6에서와 같이 어드레스전극라인이 형성되는 방향, 즉 X방향을 상하 방향이라 하고, 상기 어드레스전극라인과 직교하는 방향, 즉 Y방향을 좌우 방향이라 하 는 경우, 격벽은 상, 하 방향으로 형성되는 제1 격벽(241) 및 좌, 우 방향으로 형성되는 제2 격벽(242)을 구비하여 각각의 방전셀을 감싸는 구조로 되어 있다. 이 경우, 제1 격벽(241)은 제2 전면유전체층(266)과 교차하도록 형성된다. As shown in FIG. 6, when the direction in which the address electrode lines are formed, that is, the X direction is referred to as the vertical direction, and the direction perpendicular to the address electrode line, that is, the Y direction as the left and right directions, the partition walls are formed in the up and down directions. The first partition 241 and the second partition 242 formed in the left and right directions are provided to enclose each discharge cell. In this case, the first partition wall 241 is formed to intersect the second front dielectric layer 266.

도 7은 도 6의 플라즈마 디스플레이 패널의 Ⅶ-Ⅶ선을 따라 취한 단면도이다. 도 7에 도시된 바와 같이, 제2 격벽(242)은 그 상면이 상기 제2 전면유전체층(266)의 하면과 접하도록 일정한 높이(L2)를 구비하며, 제2 전면유전체층(266)을 따라서 형성된다. 따라서 제2 격벽(242)이 전면기판과 유격이 발생하지 않게 되어서, 제2 격벽(242)을 경계로 하전입자가 인접하는 방전셀로 크로스토크 되지 않는다. 여기서 상기 제2 전면유전체층(266)도 일정한 높이(H)를 가지고 형성된다.FIG. 7 is a cross-sectional view taken along the line VII-VII of the plasma display panel of FIG. 6. As shown in FIG. 7, the second partition wall 242 has a constant height L2 such that an upper surface thereof contacts the lower surface of the second front dielectric layer 266, and is formed along the second front dielectric layer 266. do. Therefore, the second partition 242 does not generate a gap with the front substrate, and thus, the charged particles do not crosstalk to adjacent discharge cells on the boundary of the second partition 242. Here, the second front dielectric layer 266 is also formed to have a constant height (H).

도 8 및 도 9는 도 6의 플라즈마 디스플레이 패널의 Ⅷ-Ⅷ선, 및 Ⅸ-Ⅸ선을 따라 취한 단면도이다. 도 8 및 도 9에 도시된 바와 같이, 제2 격벽(242)과 달리 제1 격벽(241)은 제1 전면유전체층(226)과 일정한 유격(G)을 가지고, 제2 전면유전체층(266)이 일정한 높이(H1)로 삽입되는 높이(L1)를 가진다. 이 경우, 제1 격벽의 높이(L1)는 상기 제2 격벽의 높이(L2)에 비하여 높게 형성된다. 8 and 9 are cross-sectional views taken along the X-ray and X-ray of the plasma display panel of FIG. 8 and 9, unlike the second partition 242, the first partition 241 has a constant gap G with the first front dielectric layer 226, and the second front dielectric layer 266 It has a height (L1) is inserted into a constant height (H1). In this case, the height L1 of the first partition wall is higher than the height L2 of the second partition wall.

따라서, 제1 격벽(241)은 전면기판과 일정 거리 이하로 유격(G)을 가지도록 형성되어, 배기가 원활하게 이루어짐과 동시에 하전입자의 크로스토크가 방지되며, 제2 격벽(242)은 전면기판과 접하도록 결합됨으로써, 상기 제2 격벽(242)을 경계로 하전입자가 크로스토크 되는 것이 방지된다. Therefore, the first partition 241 is formed to have a clearance G less than a predetermined distance from the front substrate, so that the exhaust is made smoothly and crosstalk of charged particles is prevented, and the second partition 242 is front By being in contact with the substrate, the charged particles are prevented from crosstalk around the second partition 242.

또한, 도 5에 도시된 바와 같이, 제1 격벽(241) 중 상기 제2 전면유전체층(266)과 교차하는 부분의 높이가 상기 제2 격벽의 높이(L2)와 동일하도록 오목부가 형성되는 것이 바람직한데, 이로 인하여, 도 8에 도시된 바와 같이, 상기 제2 전면유전체층(266)이 제1 격벽(241)에 일부 삽입되는 형상이 된다.In addition, as shown in FIG. 5, it is preferable that a recess is formed such that the height of the portion of the first partition 241 that crosses the second front dielectric layer 266 is equal to the height L2 of the second partition. However, due to this, as shown in FIG. 8, the second front dielectric layer 266 is partially inserted into the first partition wall 241.

제2 전면유전체층(266)의 높이(H)는 30㎛ 이하로 형성되는 것이 바람직하다. 이는 제2 전면유전체층(266)의 높이(H)가 30㎛ 이상인 경우, 커패시턴스가 증가하여 방전에 불리해지기 때문이다. The height H of the second front dielectric layer 266 is preferably formed to be 30 μm or less. This is because, when the height H of the second front dielectric layer 266 is 30 µm or more, the capacitance increases, which is disadvantageous for discharge.

이 경우, 제1 격벽(241)은 상기 제2 전면유전체층(266)의 하면에 비하여 6 ~ 27㎛ 상측에 형성된 것이 바람직하다. 이는 도 10에 도시된 그래프에서와 같이, 제1 격벽(241)의 상면과 제2 전면유전체층(266) 하면의 간격(H1)이 점점 커질수록 오방전이 점점 작아지는 패턴을 가지며, 특히 그 간격(H1)이 6㎛ 가까이 되는 경우 오방전의 확률이 급속도로 작아져서 6㎛ 이상이 되는 경우에는 그 값이 0이 되기 때문이다. 또한 30㎛를 넘어서면 배기가 불리해질 수 있기 때문이다. 이와 더불어, 제1 격벽(241)에 제2 전면유전체층(266)이 삽입되는 면적만큼 제1 격벽(241) 측면에 더 많이 형광체가 도포됨으로써, 가시광선의 발생을 증가시킬 수 있다. In this case, it is preferable that the first partition wall 241 is formed 6 to 27 μm above the lower surface of the second front dielectric layer 266. As shown in the graph of FIG. 10, as the gap H1 between the upper surface of the first partition wall 241 and the lower surface of the second front dielectric layer 266 becomes larger, the misdischarge becomes smaller and smaller. This is because the probability of mis-discharge rapidly decreases when H1) is close to 6 µm, and the value becomes zero when the thickness becomes 6 µm or more. It is also because exhaust may be disadvantageous if it exceeds 30 mu m. In addition, as much phosphor is applied to the side of the first partition wall 241 as the area where the second front dielectric layer 266 is inserted into the first partition wall 241, the generation of visible light may be increased.

또한, 제2 전면유전체층(266) 상면의 폭(D)은 커도 300㎛ 이하인 것이 바람직한데, 이는 상기 제2 전면유전체층(266)들이 방전셀 내에 배치되지 않도록 함으로써, 방전셀 내에서 전면기판을 관통하는 가시광선의 양이 증가하여, 휘도가 높은 수준으로 유지되도록 하기 위함이다.In addition, the width D of the upper surface of the second front dielectric layer 266 is preferably 300 μm or less, which prevents the second front dielectric layers 266 from being disposed in the discharge cell, thereby penetrating the front substrate in the discharge cell. This is to increase the amount of visible light, so that the brightness is maintained at a high level.

여기서, 상기 제2 전면유전체층(266)은 하측으로 갈수록 그 폭이 감소하는 형상인 것이 바람직한데, 이는 전면기판(222)과 후면기판(232)의 봉착과정에서, 제1 격벽(241)에 제2 전면유전체층(266)이 원활하게 삽입되도록 하기 위함이다. 이 경우, 제2 전면유전체층(266)은 그 단면이 반원 모양 또는 타원 모양을 가질 수도 있고, 역사다리꼴의 모양을 가질 수도 있다. Here, the second front dielectric layer 266 preferably has a shape in which the width thereof decreases toward the lower side. In the sealing process of the front substrate 222 and the rear substrate 232, the second front dielectric layer 266 is formed on the first partition wall 241. 2 is to allow the front dielectric layer 266 to be inserted smoothly. In this case, the second front dielectric layer 266 may have a semicircular shape or an ellipse shape, or may have an inverted trapezoidal shape.

더욱이, 상기 제1 전면유전체층(226)과 제2 전면유전체층(266)은 동일한 재료로 일체로 형성된 것이 바람직한데, 이로 인하여 제1 전면유전체층(226)과 제2 전면유전체층(266)을 따로 형성시키는 공정이 생략됨으로써, 작업공정이 단순화되고, 제품가격이 상승하는 것을 방지할 수 있다.In addition, the first front dielectric layer 226 and the second front dielectric layer 266 are preferably formed integrally with the same material, thereby forming the first front dielectric layer 226 and the second front dielectric layer 266 separately. By eliminating the process, the work process can be simplified and the product price can be prevented from rising.

한편, 제2 격벽(266)은 상기 어드레스전극(235)들과 교차하도록 형성되는 것이 바람직하다. 즉, 제1 격벽(241)은 어드레스전극(235)과 교차되지 않으며, 유지전극쌍(223)들과 교차하는 세로격벽이고, 제2 격벽(242)은 어드레스전극(235)과 교차하며, 유지전극쌍(223)들을 따라서 형성되는 가로격벽인 것이 바람직하다. The second partition 266 may be formed to intersect the address electrodes 235. That is, the first partition 241 does not cross the address electrode 235, but is a vertical partition that intersects the sustain electrode pairs 223, and the second partition 242 intersects the address electrode 235 and maintains the first partition 241. It is preferably a horizontal partition wall formed along the electrode pairs 223.

이는 세로격벽은 이를 기준으로 좌, 우측의 방전셀을 구획하여, 각각 형광체 색이 서로 다른 좌, 우 방전셀간의 혼색을 방지하는 주기능을 하며, 가로격벽은 상, 하 방전셀간을 구획하여, 상, 하 방전셀간의 오방전을 방지하는 주기능을 함으로써, 오방전을 방지하기 위해서는 가로격벽인 제2 격벽(242)과 제2 전면유전체층(266)이 접하여, 제2 격벽(242)과 제2 전면유전체층(266) 사이에 유격이 발생하지 않도록 하는 것이 바람직하기 때문이다.This vertical partition partitions the discharge cells on the left and right, based on this, the main function to prevent the mixing of the discharge cells of the left and right, respectively, the phosphor color is different, and the horizontal partition partitions between the upper and lower discharge cells, The main function of preventing mis-discharge between the upper and lower discharge cells, and in order to prevent mis-discharge, the second partition 242 and the second front dielectric layer 266, which are horizontal partitions, are in contact with each other. This is because it is preferable that no gap is generated between the two front dielectric layers 266.

이 경우, 도 11에 도시된 바와 같이, 상기 공통투명전극(224a) 및 주사투명전극(225a)은 각각, 공통버스전극(224b) 및 주사버스전극(225b)으로부터 방전셀 내부로 돌출된 T자 형상을 하는 것이 바람직하다. 이는, 이런 구조로 인하여 방전셀 내부의 전계가 제1 격벽(241)으로부터 멀리 형성되고, 상기 공통투명전극(224a) 및 주사투명전극(225a)을 방전셀 가운데로 집중되도록 함으로써, 제1 격벽(241) 및 제1 전면유전체층(226) 사이의 유격을 통하여, 하전입자가 크로스토크 되는 것을 방지하기 위해서이다. 이 경우 투명전극(224a, 225a)이 방전셀 가운데부(224a", 225a")가 방전셀 주위부(224a', 225a')보다 그 폭이 작은 T형일 수도 있고, 이와 달리 방전셀 가운데부(224a", 225a")가 방전셀 주위부(224a', 225a')보다 그 폭이 큰 T형일 수도 있다.In this case, as shown in FIG. 11, the common transparent electrode 224a and the scan transparent electrode 225a each have a T shape protruding from the common bus electrode 224b and the scan bus electrode 225b into the discharge cell. It is preferable to make a shape. Due to this structure, the electric field inside the discharge cell is formed away from the first partition wall 241, and the common transparent electrode 224a and the scan transparent electrode 225a are concentrated in the center of the discharge cell. This is to prevent the charged particles from crosstalk through the gap between the 241 and the first front dielectric layer 226. In this case, the transparent electrodes 224a and 225a may have a T-shape in which the center portions 224a "and 225a" of the discharge cells are smaller in width than the periphery portions 224a 'and 225a' of the discharge cells. 224a "and 225a" may be T-types wider than the discharge cell circumferences 224a 'and 225a'.

한편, 상기 제1 격벽(241) 및 제2 격벽(242)은 도 5에 도시된 바와 같이 방전셀이 사각형태를 가지도록 형성될 수 있다. 이와 달리 도 12에 도시된 바와 같이, 방전셀이 육각형태를 가지도록 상기 제1 격벽(241) 및 제2 격벽(242)이 형성될 수도 있다. Meanwhile, the first partition 241 and the second partition 242 may be formed such that the discharge cells have a rectangular shape as shown in FIG. 5. Unlike this, as shown in FIG. 12, the first partition 241 and the second partition 242 may be formed such that the discharge cells have a hexagonal shape.

상기와 같은 구조 및 기능을 갖는 본 발명 플라즈마 디스플레이 패널은 다음과 같은 효과가 있다.The plasma display panel of the present invention having the above structure and function has the following effects.

첫째, 격자 구조의 격벽을 채용함에 따라 인접 방전셀간의 크로스토크 및 오방전을 방지할 수 있다.First, by adopting a barrier rib having a lattice structure, it is possible to prevent crosstalk and mis-discharge between adjacent discharge cells.

둘째, 배기 경로를 확보하여 배기 능력을 향상시키고, 배기 시간을 단축킬 수 있다.Second, it is possible to secure the exhaust path to improve the exhaust capacity, and shorten the exhaust time.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이 로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and any person skilled in the art to which the present invention pertains may have various modifications and equivalent other embodiments. Will understand. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (11)

전면기판; Front substrate; 상기 전면기판의 하면에서 일정한 패턴으로 단위 방전셀마다 쌍으로 형성되는 주사, 공통전극인 복수의 유지전극쌍들;A plurality of sustain electrode pairs as scan and common electrodes which are formed in pairs for each unit discharge cell in a predetermined pattern on the bottom surface of the front substrate; 상기 유지전극쌍들을 매립하는 제1 전면유전체층; 및A first front side dielectric layer filling the sustain electrode pairs; And 상기 제1 전면유전체층 하면의 인접하는 방전셀 사이에서 일정한 패턴을 가지고 형성되는 복수의 제2 전면유전체층들; A plurality of second front dielectric layers formed in a predetermined pattern between adjacent discharge cells on a lower surface of the first front dielectric layer; 상기 전면기판과 대향하여 이격되도록 결합된 후면기판;A rear substrate coupled to be spaced apart from the front substrate; 상기 후면기판의 상면에 상기 유지전극쌍들과 교차하며 소정의 패턴으로 형성되는 복수의 어드레스전극들;A plurality of address electrodes formed on a top surface of the rear substrate to intersect the pair of sustain electrodes and formed in a predetermined pattern; 상기 어드레스전극을 매립하는 후면유전체층;A backside dielectric layer filling the address electrode; 상기 제1 전면유전체층과 일정한 유격을 가지는 제1 격벽, 및 상기 제2 전면유전체층의 하면과 접하는 상면을 가지고, 상기 제1 격벽에 비하여 낮은 높이를 가지며 상기 제1 격벽과 연결되는 제2 격벽을 구비하며, 상기 후면유전체층의 상면에 형성되는 격벽; 및A first partition wall having a constant clearance with the first front dielectric layer, and a second partition wall having a top surface in contact with a bottom surface of the second front dielectric layer and having a lower height than the first partition wall and connected to the first partition wall Barrier ribs formed on an upper surface of the rear dielectric layer; And 상기 방전셀 내에 도포되는 형광체;를 구비한 플라즈마 디스플레이 패널.And a phosphor coated in the discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 제1 격벽 중 상기 제2 전면유전체층에 대응하는 부분은 그 높이가 상기 제2 격벽과 동일하도록 오목한 형상인 것을 특징으로 하는 플라즈마 디스플레이 패널.And a portion of the first partition wall corresponding to the second front dielectric layer is concave so that its height is the same as that of the second partition wall. 제 2 항에 있어서,The method of claim 2, 상기 제2 전면유전체층의 높이는 10 내지 30㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널.The height of the second front dielectric layer is 10 to 30㎛ plasma display panel, characterized in that. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 격벽의 상면은 상기 제2 전면유전체층의 하면에 비하여 6 내지27 ㎛ 상측에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an upper surface of the first partition wall is formed 6 to 27 μm above the lower surface of the second front dielectric layer. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2 전면유전체층의 상면의 폭은 커도 50 내지 300㎛ 인 것을 특징으로 하는 플라즈마 디스플레이 패널.And a width of the upper surface of the second front dielectric layer is 50 to 300 µm. 제 5 항에 있어서,The method of claim 5, wherein 상기 제2 전면유전체층은 하측으로 갈수록 그 폭이 감소하는 형상인 것을 특 징으로 하는 플라즈마 디스플레이 패널.And the width of the second front side dielectric layer decreases toward the lower side of the plasma display panel. 제 1 항에 있어서,The method of claim 1, 제1 전면유전체층과 제2 전면유전체층은 일체로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first front dielectric layer and the second front dielectric layer are integrally formed. 제 1 항 내지 제 7 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 7, 상기 제2 격벽은 상기 어드레스전극과 교차되도록 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second partition wall is formed to intersect with the address electrode. 제 1 항 내지 제 7 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 7, 상기 공통전극 및 주사전극은 각각 투명전극을 구비하며, 상기 투명전극은 상기 각각의 방전셀 내부로 T자 형상으로 돌출된 것을 특징으로 하는 플라즈마 디스플레이 패널. The common electrode and the scan electrode each include a transparent electrode, wherein the transparent electrode is protruded in a T-shape into each of the discharge cells. 제 1 항에 있어서,The method of claim 1, 상기 제1 격벽 및 제2 격벽은 방전셀이 사각형태를 가지도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first and second barrier walls are formed such that discharge cells have a rectangular shape. 제 1 항에 있어서,The method of claim 1, 상기 제1 격벽 및 제2 격벽은 방전셀이 육각형태를 가지도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first and second barrier walls are formed such that discharge cells have a hexagonal shape.
KR1020030085784A 2003-11-28 2003-11-28 Plasma display panel KR100637141B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030085784A KR100637141B1 (en) 2003-11-28 2003-11-28 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085784A KR100637141B1 (en) 2003-11-28 2003-11-28 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050052614A KR20050052614A (en) 2005-06-03
KR100637141B1 true KR100637141B1 (en) 2006-10-23

Family

ID=37248485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085784A KR100637141B1 (en) 2003-11-28 2003-11-28 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100637141B1 (en)

Also Published As

Publication number Publication date
KR20050052614A (en) 2005-06-03

Similar Documents

Publication Publication Date Title
US6703782B2 (en) Plasma display panel
KR20050018205A (en) Plasma display panel having improved efficiency
KR100802850B1 (en) Plasma display panel
KR100637141B1 (en) Plasma display panel
KR100581942B1 (en) Plasma display panel
US20060145613A1 (en) Plasma display apparatus
KR100573112B1 (en) Plasma display panel
KR100683667B1 (en) Plasma display panel
US20050253514A1 (en) Plasma display panel
KR100545025B1 (en) Plasma display panel
KR100778474B1 (en) Plasma display panel
KR100592251B1 (en) Top plate manufacturing method of plasma display panel
KR100515840B1 (en) Plasma Display Panel improving structure of barrier ribs
KR100730203B1 (en) Plasma display panel
KR100600891B1 (en) Plasma Display Panel
KR100563063B1 (en) Plasma display panel
KR100659094B1 (en) Plasma display panel
KR100637236B1 (en) Plasma display panel
KR100681185B1 (en) Plasma Display Panel
KR20040063329A (en) Plasma display panel
KR100692828B1 (en) Plasma Display Panel
KR100708651B1 (en) Plasma display panel
KR100637532B1 (en) Plasma display panel
KR100587676B1 (en) Plasma Display Panel
KR100647601B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee