KR100636916B1

KR100636916B1 - Internal voltage level detector

Info

Publication number: KR100636916B1
Application number: KR1019990066678A
Authority: KR
Inventors: 권재현; 구기봉
Original assignee: 주식회사 하이닉스반도체
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2006-10-19
Also published as: KR20010059286A

Abstract

본 발명은 내부전압 레벨검출장치에 관한 것으로, 내부전압 트리밍(trimming) 퓨즈제어신호를 발생하는 모드레지스터수단과, 상기 제어신호에 의해 컷팅신호/컷팅반전 신호를 출력하는 복수개의 퓨즈수단들과, 상기 각 퓨즈수단으로부터의 신호를 디코딩하는 트림 디코더수단과, 상기 디코더수단의 디코딩신호에 따라 내부전압을 트리밍하기 위한 신호를 출력하는 전압조정수단으로 구성된 것을 특징으로 한다. 퓨즈를 컷팅하지 않고서도 트리밍하려고 하는 레벨을 미리 알아볼 수 있다. 특히 이는 액티브 모드나 스탠바이 모드에서 모두 가능한 효과가 있다.The present invention relates to an internal voltage level detecting device, comprising: a mode register means for generating an internal voltage trimming fuse control signal, a plurality of fuse means for outputting a cutting signal / cutting inversion signal according to the control signal; And a trim decoder means for decoding the signal from each fuse means and a voltage adjusting means for outputting a signal for trimming the internal voltage according to the decoding signal of the decoder means. You can tell in advance what level you want to trim without cutting the fuse. This is especially true in both active and standby modes.

Description

Internal voltage level detector

도 1 은 종래 내부전압 트리밍(trimming)을 위한 퓨즈 회로를 나타낸 회로도 1 is a circuit diagram illustrating a fuse circuit for conventional internal voltage trimming.

도 2 는 본 발명에 따른 내부전압 레벨 검출장치의 일실시예를 나타낸 블록도2 is a block diagram showing an embodiment of an internal voltage level detection device according to the present invention;

도 3 은 도 2 에서의 내부전압 트리밍을 위한 퓨즈 회로도3 is a fuse circuit diagram for trimming the internal voltage of FIG.

도 4 는 도 1 에서의 트림 디코더의 상세회로도4 is a detailed circuit diagram of a trim decoder in FIG.

도 5 는 종래 및 본 발명에서 적용된 개략적인 내부전압 트리밍 회로도이다5 is a schematic internal voltage trimming circuit diagram applied in the prior art and the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 모드 레지스터 20,30,40: 퓨즈수단10: mode register 20, 30, 40: fuse means

50: 트림 디코더 60: 전압레벨 조정수단50: trim decoder 60: voltage level adjusting means

본 발명은 내부전압 레벨 검출장치에 관한 것으로, 특히 반도체 소자를 구동시키기 위한 내부 전압 레벨을 검출하는데 있어서 그 내부전압을 트리밍(trimming)해야 할 필요가 있을 경우 트리밍되는 값을 퓨즈(fuse)를 직접 컷팅(cutting)하지 않고 미리 알수 있도록 한 내부전압 레벨검출장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an internal voltage level detection device. In particular, when detecting an internal voltage level for driving a semiconductor device, it is necessary to trim a value of the internal voltage directly to fuse the internal voltage level. The present invention relates to an internal voltage level detection device that can be known in advance without cutting.

일반적으로 반도체 소자는 외부 전원에 대해 전력소모감소 및 안정된 회로 동작을 보장함으로써 메모리소자의 신뢰성을 꾀하기 위하여 내부 전압 발생기(internal voltage generator)를 사용한다. 이때 공정등의 변동으로 인해 내부전압 레벨(Vint level)이 변화한다면 원하는 레벨로 트리밍(trimming)해주어야 한다.In general, a semiconductor device uses an internal voltage generator to ensure the reliability of a memory device by reducing power consumption and stable circuit operation with respect to an external power source. At this time, if the internal voltage level (Vint level) is changed due to the change of process, it should be trimmed to the desired level.

기존의 퓨즈 컷팅 방식에 의한 레벨 결정장치에서는 도 1과 같은 퓨즈회로를 사용한다. 한편, 트리밍(trimming)되는 값은 시뮬레이션(simulation)에 기초를 두고, FIB(Focused Ion Beam)를 통한 회로 변경을 통하여 확인하여야 한다. 그렇지 않은 경우 내부전압 레벨 트리밍(Vint level trimming)을 위한 추가적인 마스크층(mask layer)이 필요하게 된다. 도 1에 도시한 바와 같이, 기존의 내부전압 트리밍을 위한 퓨즈회로는 퓨즈 옵션(fuse option)을 이용하여 퓨즈 FUSE를 인위적으로 웨이퍼(wafer)상에서 컷팅하여 내부 전압을 트리밍하는 방식이다. 퓨즈는 폴리(Poly) 퓨즈처럼 물리적인 퓨즈(physical fuse)일 수도 있고, 안티퓨즈(antifuse)처럼 전기적인(electrical)인 것일 수도 있다.In the conventional fuse level determination device using a fuse cutting method as shown in FIG. On the other hand, the value trimmed (trimming) based on the simulation (simulation), should be confirmed through a circuit change through the FIB (Focused Ion Beam). Otherwise, an additional mask layer for internal level trimming is required. As shown in FIG. 1, a conventional fuse circuit for trimming internal voltage is a method of trimming an internal voltage by artificially cutting a fuse FUSE on a wafer using a fuse option. The fuse may be a physical fuse, such as a poly fuse, or may be electrical, such as an antifuse.

도 1에서, fsvr2노드는 퓨즈를 컷팅하기 전에는 "하이(High)"레벨로 있다가 퓨즈를 컷팅한 후에는 NMOS 커패시터 N0에서 방전된 전하에 의해 "로우(Low)"레벨로 변화된다. 이는 인버터(2,4,6)를 거쳐 cut/cutb 신호를 생성한다. 이후 cut/cutb 신호는 디코더(도시안됨)로 들어가 내부 전압 레벨을 트리밍하는 신호를 만들어 낸다. In FIG. 1, the fsvr2 node is at the "high" level before cutting the fuse, and is changed to the "low" level by the electric charge discharged from the NMOS capacitor NO after cutting the fuse. This generates cut / cutb signals via inverters 2, 4 and 6. The cut / cutb signal then enters a decoder (not shown) to produce a signal that trims the internal voltage level.

아래 <표 1>는 도 1에서 퓨즈 컷(fuse cut) 상태와 퓨즈 노컷(fuse no cut)상태에서의 cut, cut_b신호의 상태를 나타낸 것이다.Table 1 below shows the states of cut and cut_b signals in a fuse cut state and a fuse no cut state in FIG. 1.

<표 1>TABLE 1

퓨즈 컷Fuse cut 퓨즈 노 컷Fuse no cut cutcut cut_bcut_b cutcut cut_bcut_b 하이Hi 로우low 로우low 하이Hi

상기한 바와 같이 종래의 내부전압 레벨 검출장치에 따르면 실제로 퓨즈를 컷팅하지 않으면 실제로 트리밍하고자 하는 내부전압 레벨을 알 수 없는 문제점이 있다.As described above, according to the conventional internal voltage level detecting apparatus, there is a problem in that the internal voltage level to be trimmed is not known unless the fuse is actually cut.

종래의 방식을 설계자의 시뮬레이션에 의존해서 그 값을 정하였으며, 실제 퓨즈를 끊어 측정하면 공정상의 변화등으로 인해 시뮬레이션 값과 달라지는 경우가 많이 발생하는 문제점이 있다.The conventional method is determined based on the designer's simulation, and when the actual fuse is blown, the value is often different from the simulation value due to process change.

따라서, 본 발명은 상기한 바와 같은 종래기술에서의 문제점을 해결하기 위하여 안출한 것으로, 퓨즈를 컷팅하지 않고서도 트리밍하려고 하는 레벨을 미리 알아볼 수 있도록 하며, 모드 레지스터 셋(Mode Register Set:이후 MRS라 함)동작시 사용되지 않는 A11/A12/A13 핀을 이용하여 퓨즈를 제어하는 신호를 만들어 트리밍하고자 하는 레벨을 미리 측정해 볼 수 있도록 한 내부전압 레벨검출장치를 제공함에 그 목적이 있다.Therefore, the present invention has been made to solve the problems in the prior art as described above, so that it is possible to recognize in advance the level to be trimmed without cutting the fuse, the mode register set (hereinafter referred to as MRS) Its purpose is to provide an internal voltage level detection device that can measure the level to trim by making a signal to control the fuse using A11 / A12 / A13 pin which is not used during operation.

본 발명에 따르면 내부전압 스탠바이 레벨 뿐만 아니라 내부전압 액티브 레벨도 측정할 수 있다.According to the present invention, the internal voltage active level can be measured as well as the internal voltage standby level.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 내부전 압 레벨검출장치는 내부전압 트리밍(trimming) 퓨즈제어신호를 발생하는 모드레지스터수단과, 상기 제어신호에 의해 컷팅신호/컷팅반전 신호를 출력하는 복수개의 퓨즈수단들과, 상기 각 퓨즈수단으로부터의 신호를 디코딩하는 트림 디코더수단과, 상기 디코더수단의 디코딩신호에 따라 내부전압을 트리밍하기 위한 신호를 출력하는 전압조정수단으로 구성된 것을 특징으로 한다.The internal voltage level detecting apparatus according to an embodiment of the present invention for achieving the above object is a mode register means for generating an internal voltage trimming fuse control signal, and the cutting signal / cutting by the control signal A plurality of fuse means for outputting an inverted signal, a trim decoder means for decoding the signal from each fuse means, and a voltage adjusting means for outputting a signal for trimming the internal voltage according to the decoding signal of the decoder means. It is characterized by.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하여 본 발명에서의 내부전압 레벨검출장치를 상세히 설명한다.Hereinafter, an internal voltage level detecting device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2 는 본 발명에 따른 내부전압 레벨검출장치의 구성을 나타낸 블록도로서, 이에 도시한 바와 같이, 내부전압 트리밍(trimming) 퓨즈를 제어할 신호를 발생하는 모드레지스터수단(10)과, 상기 제어신호에 의해 동작하여 신호를 생성하는 복수개의 퓨즈수단(20,30,40)들과, 상기 각 퓨즈수단(20,30,40)으로부터 생성된 신호를 디코딩하는 트림 디코더수단(50)과, 상기 트림 디코더수단(50)의 디코딩신호에 따라 내부전압을 트리밍하기 위한 신호를 출력하는 전압레벨 조정수단(60)을 포함하여 구성된다.FIG. 2 is a block diagram showing the configuration of an internal voltage level detecting apparatus according to the present invention. As shown in FIG. 2, the mode register means 10 for generating a signal for controlling an internal voltage trimming fuse and the control unit 10 are provided. A plurality of fuse means (20,30,40) for operating a signal to generate a signal, trim decoder means (50) for decoding the signals generated from the fuse means (20,30,40), and And a voltage level adjusting means (60) for outputting a signal for trimming the internal voltage according to the decoding signal of the trim decoder means (50).

상기 모드 레지스터수단(10)에서는 MRS동작을 수행하는데, JEDEC 표준이나 기타 제조회사의 사양(specification)에는 Addr0∼6은 카스 레이턴시(cas latency)와 버스트 길이(burst length)등을 결정하고 A7에 따라서 노멀 모드(normal mode) 인지 테스트 모드(test mode)인지를 결정하게 된다. Addr8, Addr9는 버스트 리드 싱글 라이트(burst read single write)등 특수 기능을 위해 사용하게 되며 나머지 핀들은 로우(Low)로 사용하게 된다. 이를 이용하여 MRS동작시 A12, A11, A10 핀을 이용하여 내부 전압 트리밍 펄스를 제어할 신호 meas_vint를 발생시킨다. 이들은 A12,A11,A10의 인버팅(inverting)을 거친 신호이며 MRS동작후 액티브나 리드/라이트시에도 계속 이 레벨을 가지고 있다.The mode register means 10 performs an MRS operation. According to the JEDEC standard or other manufacturer's specification, Addr0 to 6 determine cas latency and burst length, and according to A7. It is determined whether it is a normal mode or a test mode. Addr8 and Addr9 are used for special functions such as burst read single write and the remaining pins are used low. Using this, the signal meas_vint to control the internal voltage trimming pulse is generated by using the A12, A11, and A10 pins during the MRS operation. These signals are inverted by A12, A11, and A10 and continue to have this level during active or lead / write after MRS operation.

도 3 에 도시한 바와 같이, 상기 각 퓨즈 수단(20,30,40)은 상기 모드레지스터수단(10)의 제어신호, 예를 들면, meas_vint0 와 퓨즈 FUSE를 거친 퓨즈신호가 입력되는 낸드게이트수단(ND1)과, 상기 낸드게이트수단(ND1)을 거친 신호를 반전시켜 컷팅신호와 컷팅반전신호를 생성하는 인버터 수단(12,14,16)을 포함하여 구성된다. 모드레지스터 수단(10)의 제어신호 meas_vint0,1,2 신호는 낸드 게이트 NAND1으로 입력된다. 즉 퓨즈가 컷팅전에는 cut신호는 "low"이다가 퓨즈 컷팅후에는 "high"가 된다. 만약 퓨즈 0가 컷팅되었을 때 내부 전압 레벨을 측정하려고 하면 MRS동작에서 meas_vint0신호는 "low"로 발생시키면 cut신호는 "high"가 된다.As shown in FIG. 3, the fuse means 20, 30, and 40 are NAND gate means for inputting a control signal of the mode register means 10, for example, a fuse signal passing through meas_vint0 and a fuse FUSE ( ND1 and inverter means 12, 14, 16 for inverting the signal passing through the NAND gate means ND1 to generate a cutting signal and a cutting inversion signal. The control signals meas_vint0,1,2 signals of the mode register means 10 are input to the NAND gate NAND1. In other words, the cut signal is "low" before the fuse is cut, and becomes "high" after the fuse is cut. If you try to measure the internal voltage level when fuse 0 is cut, the meas_vint0 signal is "low" in MRS operation, and the cut signal is "high".

아래 <표 2>는 퓨즈 컷(fuse cut) 상태와 퓨즈 노컷(fuse no cut)상태에서의 cut, cut_b신호의 상태를 나타낸 것이다.Table 2 below shows the states of cut and cut_b signals in a fuse cut state and a fuse no cut state.

<표 2> TABLE 2

meas_vint 0 "하이" meas_vint 0 "high" 퓨즈 컷Fuse cut 퓨즈 노 컷Fuse no cut cut cut cut_b cut_b cut cut cut_b cut_b 하이 Hi 로우 low 하이 Hi 로우 low

도 4 에 도시한 바와 같이, 상기 트림디코더 수단(50)은 상기 복수개의 퓨즈 수단(20,30,40)으로부터의 한쌍의 신호중 즉, cut/cutb, cut1/cutb1, 또는 cut2/cutb2 중에서 각각 하나씩 입력되는 복수개의 낸드게이트(ND2∼ND9)로 구성되고, 상기 낸드게이트(ND2∼ND9)의 출력을 반전시켜 출력하는 복수개의 인버터(IV2∼IV9)를 포함하여 구성된다. 이와 같은 구성으로 인하여 트림 디코더수단(50)으로부터 S0∼S7이라는 8개의 신호가 발생된다. 노말 동작의 경우라면 퓨즈 컷팅후 발생하는 신호들의 조합에 의해 8개의 신호가 발생하겠지만 본 발명의 실시예에서는 퓨즈를 컷팅하지 않고서도 meas_vint0,1,2 신호를 발생시킴으로써 퓨즈를 컷팅했을 때와 똑같은 내부 전압레벨을 측정할 수 있다.As shown in FIG. 4, the trim decoder means 50 is one of a pair of signals from the plurality of fuse means 20, 30, 40, namely cut / cutb, cut1 / cutb1, or cut2 / cutb2, respectively. A plurality of input NAND gates ND2 to ND9 are input, and a plurality of inverters IV2 to IV9 for inverting and outputting the outputs of the NAND gates ND2 to ND9 are configured. Due to such a configuration, eight signals S0 to S7 are generated from the trim decoder means 50. In the case of normal operation, eight signals will be generated by the combination of signals generated after the fuse is cut, but in the embodiment of the present invention, the same internal structure as when the fuse is cut by generating the meas_vint0,1,2 signals without cutting the fuse The voltage level can be measured.

아래 <표 3>은 제 1 내지 제 3 퓨즈수단(20,30,40)의 상태와 그에 따른 디코더 출력신호(S0∼S7)를 나타낸다.Table 3 below shows the states of the first to third fuse means 20, 30 and 40 and the corresponding decoder output signals S0 to S7.

<표 3>TABLE 3

제3퓨즈수단Third fuse means 제2 퓨즈수단Second fuse means 제1 퓨즈수단First fuse means S0S0 컷Cut 컷Cut 컷Cut S1S1 컷Cut 컷Cut 노컷No Cut S2S2 컷Cut 노컷No Cut 컷Cut S3S3 컷Cut 노컷No Cut 노컷No Cut S4S4 노컷No Cut 컷Cut 컷Cut S5S5 노컷No Cut 컷Cut 노컷No Cut S6S6 노컷No Cut 노컷No Cut 컷Cut S7S7 노컷No Cut 노컷No Cut 노컷No Cut

도 5는 S0∼S7에 따라 Vr2 전압 레벨을 조정하는 것을 전압레벨 조정수단을 나타내는데, 디코딩된 신호 S0∼S7는 VR1_REF를 유지하는 신호단에 연결된 다수개의 풀다운 트랜지스터(71∼78)로 구성되어, 디코딩된 신호에 따라 이중 하나만 온(on)됨으로써 Vr2 레벨이 바뀐다. 여기서 Vr2 레벨은 내부전압 레벨을 의미한다.Fig. 5 shows the voltage level adjusting means for adjusting the Vr2 voltage level in accordance with S0 to S7. The decoded signals S0 to S7 are composed of a plurality of pull-down transistors 71 to 78 connected to the signal terminal holding VR1_REF. Only one of them is turned on in accordance with the decoded signal to change the Vr2 level. Here, the Vr2 level means an internal voltage level.

이상에서 살펴본 바와 같이, 본 발명에 따른 장치에 의하면 퓨즈를 컷팅하지 않고서도 트리밍하려고 하는 레벨을 미리 알아볼 수 있다. 특히 이는 액티브 모드나 스탠바이 모드에서 모두 가능한 효과가 있다.As described above, according to the apparatus of the present invention, it is possible to know in advance the level to be trimmed without cutting the fuse. This is especially true in both active and standby modes.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.

Claims

A mode register means for generating an internal voltage trimming fuse control signal;

A plurality of fuse means for outputting a cutting signal / cutting inversion signal by the control signal;

Trim decoder means for decoding the signal from each fuse means;

And an voltage level adjusting means for outputting a signal for trimming the internal voltage according to the decoding signal of the decoder means.

The method of claim 1,

The fuse means includes a NAND gate means for inputting a control signal of the mode register means and an output signal passing through the fuse;

And an inverter means for generating a cutting / cutting inversion signal by inverting a signal passing through the NAND gate means.

The method of claim 1,

The trim decoder means

A plurality of NAND gates each input one by one of the pair of signals from the plurality of fuse means,

And a plurality of inverters for inverting and outputting the outputs of the NAND gates.