KR100633481B1 - Improving circuit for inter modulation distortion of multi-signal input - Google Patents
Improving circuit for inter modulation distortion of multi-signal input Download PDFInfo
- Publication number
- KR100633481B1 KR100633481B1 KR1020050064509A KR20050064509A KR100633481B1 KR 100633481 B1 KR100633481 B1 KR 100633481B1 KR 1020050064509 A KR1020050064509 A KR 1020050064509A KR 20050064509 A KR20050064509 A KR 20050064509A KR 100633481 B1 KR100633481 B1 KR 100633481B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- level
- control power
- input
- input signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
Abstract
Description
도 1은 종래의 다채널 알에프 수신장치의 전체적인 블록도이다.1 is an overall block diagram of a conventional multi-channel RF receiver.
도 2는 도 1의 증폭기의 상세 회로도이다.2 is a detailed circuit diagram of the amplifier of FIG.
도 3은 본 발명의 일실시예의 증폭기 회로의 상세회로도이다.3 is a detailed circuit diagram of an amplifier circuit of an embodiment of the present invention.
도 4는 도 3에 도시된 회로의 동작과정을 설명하기 위한 순서도이다.FIG. 4 is a flowchart for describing an operation of the circuit of FIG. 3.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
100: 증폭기 110: 선택회로, 120: 분배기100: amplifier 110: selection circuit, 120: divider
130: 동조회로 140: 제어부 D1, D2: 다이오드130: tuning circuit 140: control unit D1, D2: diode
TR1: 트랜지스터TR1: transistor
본 발명은 다채널 신호 입력시에 강신호에 대한 IMD(Inter Modulation Distortion)특성을 개선시키는 회로에 관한 것이다.The present invention relates to a circuit for improving an intermodulation distortion (IMD) characteristic for a strong signal when a multichannel signal is input.
IMD란 두 개 이상의 주파수신호들이 서로 간섭현상을 일으켜 원치 않는 기생신호를 발생시키는 것으로 IMD가 크게 되면, 동조시에 수신품질이 크게 떨어지게 된다. 특히, 증폭기등의 액티브 소자는 약전계 또는 정상전계에서는 IMD가 크지 않아 왜곡이 작지만 강전계로부터는 액티브(active) IMD가 크게 되어 심한 왜곡이 발생됨으로써 수신품질이 크게 저하된다.IMD means that two or more frequency signals interfere with each other to generate an unwanted parasitic signal. When IMD becomes large, reception quality decreases significantly during synchronization. In particular, an active element such as an amplifier has a small distortion because the IMD is not large in the weak electric field or the normal electric field, but the active IMD becomes large in the strong electric field, resulting in severe distortion, thereby greatly reducing the reception quality.
도 1은 종래의 다채널 알에프 수신장치의 전체적인 블록도이며, 도 2는 도 1의 증폭기의 상세 회로도이다.1 is an overall block diagram of a conventional multichannel RF receiver, and FIG. 2 is a detailed circuit diagram of the amplifier of FIG.
도 1에 도시된 바와 같이, 안테나(10)에서 수신된 알에프(Radio Frequency:RF)신호는 필터(20)에서 일정 대역폭의 신호만이 통과되어 증폭기(30)에서 증폭되고, 증폭된 신호는 분배되어 TV와 동조회로(40)로 입력된다.As shown in FIG. 1, the RF signal received by the
증폭기(30)는 도 2에 도시된 바와 같이 트랜지스터(TR)를 중심으로 구성되어 있으며, 필터(20)의 출력단과 트랜지스터(TR)의 베이스와 간에는 콘덴서(C1), 저항(R1)이 직렬 연결되어 있으며, 콘덴서(C1)와 저항(R1)의 접속점과 접지간에는 저항(R4)이 연결되어 있으며, 콘덴서(C1)와 저항(R1)의 접속점과 바이어스 전원(Vcc)간에는 저항(R2), 저항(R7)이 연결된다. 또한 저항(R2), 저항(R7)의 접속점과 트랜지스터(TR)의 콜렉터사이에는 인덕터(쵸크코일:L1)가 연결되며, 트랜지스터(TR)의 콜렉터와 베이스간에는 콘덴서(C2), 저항(R3)이 연결되며, 콜렉터와 1:1 발룬 트랜스로 형성된 분배기(50) 사이에는 콘덴서(C5)가 연결되며, 에미터와 접지간에는 저항(R5), (R6), 콘덴서(C3)가 연결된다. 분배기(50)에 입력된 신호는 두개로 분배되어 하나는 TV 신호로 입력되며, 하나는 동조회로(40)에 입력된다.As shown in FIG. 2, the
이와 같은 회로 구성에서 바이어스 직류전원(Vcc)은 저항(R7)에 의하여 강하되고, 강하된 전압은 저항(R2)와 저항(R4)에 의하여 분배되어 베이스에 인가되어 트랜지스터를 바이어스시킨다. 필터(20)에서 0 ~ 30Mhz의 시티즌 밴드가 제거된 신호가 콘덴서(C1)를 거치면서 직류성분이 제거되어 저항(R1)에 의하여 레벨 강하되어 베이스에 입력되고, 트랜지스터(TR)에서 증폭된 신호는 콘덴서(C5)를 거쳐 1:1 발룬 트랜스로 구성된 분배기(50)를 거쳐 동조회로(40)와 TV로 출력되게 된다.In such a circuit configuration, the bias DC power supply Vcc is dropped by the resistor R7, and the dropped voltage is distributed by the resistors R2 and R4 and applied to the base to bias the transistor. The signal from which the Citizen band of 0 to 30 MHz is removed from the
동조회로(40)에 입력되는 신호는 정상레벨(60dB μV, 0dB mV)의 신호 또는 약전계 신호에 대한 증폭기(30)의 IMD는 작기 때문에 정상적인 신호를 유지하게 된다. 그러나, 증폭기(30)에 입력되는 신호가 강전계 신호인 경우는 트랜지스터(TR)에서 발생되는 고조파 성분에 의하여 신호왜곡이 크게 발생되어 IMD가 커지게 되고, 이 왜곡된 출력신호가 동조회로(40)에 입력되어 수신품질을 크게 저하시키게 된다.The signal input to the
이와 같은 회로에서 강전계 신호가 증폭기(30)에 입력되는 경우에 신호왜곡을 줄이기 위해서는 바이어스 전원(Vcc)에 연결된 저항(R7)을 줄여 콜렉터 전류를 증가시키고, 트랜지스터(TR)의 베이스에 연결된 저항(R1)을 증가시켜 입력신호의 레벨을 감소시키게 되면 신호왜곡이 감소됨으로써 IMD가 감소되게 된다.In this circuit, when the strong field signal is input to the
그러나, 이러한 방법은 강전계 입력신호에 대하여는 IMD를 감소시키는 방법이 될 수 있으나, 정상신호레벨의 입력이나 저신호 레벨의 입력에 대하여 더욱 레벨을 낮추게 되므로 정상신호 및 저레벨 신호 입력을 수신할 수 없도록 한다. However, this method may be a method of reducing IMD with respect to a strong electric field input signal, but the level is further lowered with respect to the input of the normal signal level or the input of the low signal level so that the normal signal and the low level signal input cannot be received. do.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 약전계, 강전계 신호에 대하여 신호왜곡 없이 다채널 알에프 신호를 수신할 수 있도록 하는 IMD 특성 개선 회로를 제공하기 위한 것이다.The present invention is to solve the above problems, and to provide an IMD characteristic improvement circuit for receiving a multi-channel RF signal without signal distortion for weak and strong field signals.
상기 목적을 달성하기 위한 본 발명의 특성은 다채널 입력신호를 증폭시켜 동조회로에 입력시키는 저 아이엠디(Inter Modulation Distortion: IMD) 특성 개선회로에 있어서: 상기 다채널 입력신호의 레벨을 판단하여 기준값보다 큰 강전계인 경우 콘트롤 전원을 인가하고, 상기 레벨이 기준값 이하인 경우에 콘트롤 전원을 인가하지 않는 제어부; 상기 제어부와 연결되어 상기 콘트롤 전원을 인가받는 경우에 상기 다채널 입력신호의 레벨을 저감시키고, 상기 콘트롤 전원을 인가받지 않는 경우에 상기 다채널 입력신호를 저감없이 통과시키는 선택부; 상기 선택부로부터 출력되는 신호를 입력받아 증폭시켜 상기 동조회로에 입력시키는 증폭부를 포함하는 것이다.A characteristic of the present invention for achieving the above object is an inter-modulation distortion (IMD) characteristic improvement circuit for amplifying a multi-channel input signal and inputting it to a tuning circuit: determining a level of the multi-channel input signal to determine a reference value. A control unit applying control power in the case of a larger electric field and not applying control power when the level is less than or equal to the reference value; A selection unit connected to the control unit to reduce the level of the multi-channel input signal when the control power is applied and to pass the multi-channel input signal without reduction when the control power is not applied; And an amplifying unit receiving the signal output from the selecting unit and amplifying the signal to be input to the tuning circuit.
또한, 본 발명에서 상기 선택부는 상기 증폭부의 신호입력단에 연결되어 상기 콘트롤 전원에 의하여 도통되는 적어도 하나 이상의 다이오드와, 상기 다이오드와 접지간에 연결되어 상기 다이오드가 도통 상태일 때 입력신호를 접지로 방출시키는 콘덴서를 포함하는 것이 바람직하다.Further, in the present invention, the selector is connected to the signal input terminal of the amplification unit and at least one diode connected by the control power supply, and is connected between the diode and the ground to emit an input signal to ground when the diode is in a conductive state. It is preferable to include a capacitor.
또한, 본 발명에서 상기 증폭부는 트랜지스터로 구성되며, 상기 다채널 입력신호는 상기 선택부를 통과하여 상기 트랜지스터의 베이스에 입력되고, 상기 선택부는 상기 제어부에서 상기 콘트롤 전원이 인가되는 경우에만 상기 다채널 입력신호의 레벨을 저감시켜 상기 베이스에 입력시키는 것이 바람직하다.In the present invention, the amplifying unit is composed of a transistor, the multi-channel input signal is input to the base of the transistor through the selection unit, the selection unit is the multi-channel input only when the control power is applied from the control unit It is preferable to reduce the level of the signal and input the signal to the base.
또한, 상기 선택부는 상기 증폭부의 신호입력단과 연결된 라인에 캐소드가 연결되고, 애노우드에 상기 콘트롤 전원이 인가되는 적어도 하나 이상의 다이오드들을 포함하는 것이 바람직하다.The selector may include at least one diode having a cathode connected to a line connected to the signal input terminal of the amplifier and a control power applied to an anode.
또한, 본 발명에서 상기 애노우드와 접지간에 연결된 콘덴서들을 더 포함하는 것이 바람직하다.In addition, in the present invention, it is preferable to further include a capacitor connected between the anode and ground.
이하, 첨부된 도면에 따라서 본 발명의 일실시예를 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention according to the accompanying drawings will be described in detail.
도 3은 본 발명의 일실시예의 증폭기 회로의 상세회로도이다.3 is a detailed circuit diagram of an amplifier circuit of an embodiment of the present invention.
도 3의 실시예에 도시된 증폭기(100)에는 안테나로부터 수신된 RF 신호가 필터를 거쳐 입력단(input)에 입력되고, 바이어스 직류전원(Vcc)으로부터 바이어스 전원이 인가되며, 입력단(input)에 입력된 입력신호는 제어부(140)에 입력된다. 제어부(140)는 입력신호의 레벨을 감지하여 저항(R14)를 통하여 콘트롤 전원을 증폭기(100)에 인가한다. 증폭기(100)의 출력은 내부의 분배기(120)에 의하여 분배되어 동조회로(130) 및 TV(TV output)로 출력되게 된다.In the
증폭기(100)의 입력단(input)과 트랜지스터(TR1)의 베이스간에는 콘덴서(C1), 선택부(110), 저항(R1), 콘덴서(C10)가 직렬 연결되고, 베이스와 바이어스 전원(Vcc)간에는 저항(R2), 저항(R7)이 직렬 연결되며, 베이스와 접지간에는 저항(R4)이 연결된다. 저항(R2)과 저항(R7)의 접속점과 콜렉터간에는 인덕터(쵸크코일L1)가 연결되며, 콜렉터와 베이스간에는 저항(R3), 콘덴서(C2)가 연결되며, 콜렉터와 1:1 발룬 트랜스로 구성되는 분배기(120)사이에는 콘덴서(C5)가 연결되며, 분배기(120)로부터 각각 동조회로(120)와 TV로 신호가 출력되게 되며, 에미터와 접지간에는 저항(R5), 저항(R6), 콘덴서(C3)가 병렬 연결된다.The capacitor C1, the
또한, 선택부(110)는 콘덴서(C1)와 저항(R1) 사이에 연결되는 콘덴서(C13)와, 콘덴서(C1)와 콘덴서(C13)의 접속점과 접지간에 연결되는 저항(R10), 콘덴서(C1)와 콘덴서(C13)의 접속점과 접지간에 연결되는 다이오드(D1), 콘덴서(C11)와 콘덴서(C13)와 저항(R1)의 접속점과 접지간에 접속되는 저항(R11), 콘덴서(C13)와 저항(R1)의 접속점과 접지간에 연결되는 다이오드(D2), 콘덴서(C12)와, 다이오드(D1)와 콘덴서(C11)의 접속점과 다이오드(D2)와 콘덴서(C12)의 접속점을 연결하는 선(11)과 제어부(140)간에 연결되는 저항(R12)으로 이루어진다. 이때, 다이오드(D1), (D2)의 캐소드는 콘덴서(C1)와 콘덴서(C13)의 접속점, 콘덴서(C13)와 저항(R1)의 접속점에 연결되며, 애노우드는 각각 콘덴서(C11), (C12)에 연결된다.In addition, the
도 4는 도 3에 도시된 회로의 동작과정을 설명하기 위한 순서도이다.FIG. 4 is a flowchart for describing an operation of the circuit of FIG. 3.
필터로부터 증폭기(100)의 입력단에 입력신호가 입력되게 되면, 입력신호는 콘덴서(C1)에 의하여 직류성분이 제거되어 선택부(110)에 입력되는 한편 저항(R14)를 통하여 제어부(140)에 입력되게 된다(S1). 제어부(140)는 입력된 신호를 강전계 기준레벨(reference level)과 비교하여 입력신호가 기준레벨보다 큰 경우에는 강전계 입력으로 판단하여 저항(R12)을 통하여 다이오드(D1), (D2)에 제어전원을 인가하고(S2), (S3), (S4), (S5), 입력신호가 기준레벨보다 작은 경우에는 강전계 입력이 아닌 것으로 판단하여 제어전원을 인가하지 않는다(S2), (S3), (S6).When the input signal is input to the input terminal of the
다이오드(D1), (D2)가 도통 상태로 되면, 콘덴서(C1)를 거쳐 선택부(110)에 입력된 신호는 콘덴서(C11), (C12)에 분배되어 접지로 방출되게 되어 입력신호레벨을 저감시키게 된다. 그러나, 제어부(140)으로부터 제어전원이 인가되지 않기 때문 에 다이오드(D1), (D2)는 오프 상태로 되어 선택부(110)에 입력된 신호는 저감없이 저항(R1)으로 입력되게 된다. 즉, 입력신호가 강전계인 경우에 다이오드(D1), (D2)를 통하여 접지로 방출되게 되어 입력신호가 저감되어 트랜지스터(TR1)에서 발생되는 IMD가 저감되게 되어 신호왜곡 없이 증폭시켜 동조회로(130)에 증폭신호를 입력시킨다. 또한, 입력신호가 약전계 또는 정상전계인 경우에는 다이오드(D1), (D2)를 오프시켜 입력된 신호를 베이스에 레벨의 감쇄없이 입력시키고, 이 신호가 증폭되어 동조회로(130)에 입력된다(S7), (S8).When the diodes D1 and D2 are in a conducting state, the signals input to the
이와 같이. 증폭기(110)의 트랜지스터(TR1)에 입력되는 신호는 강전계인 경우 선택부(110)에 의하여 감쇄되어 입력되고, 정상전계, 약전계 신호에 대하여 레벨 감쇄없이 입력됨으로써 입력신호에 관계없이 저 IMD 상태로 신호를 증폭시킬 수 있으며, 동조회로도 신호왜곡 없는 상태에서 동조가 이루어져 수신감도가 양호하게 된다(S9).like this. The signal input to the transistor TR1 of the
상기의 목적과 구성을 갖는 본 발명에 따르면, 증폭기의 트랜지스터에 입력되는 강전계는 신호레벨이 감쇄되어 정상전계로 입력되어 신호왜곡이 방지되고, 약전계와 정상전계는 신호레벨이 감쇄되지 않고 입력됨으로써 입력되는 신호레벨에 관계없이 정상적인 수신을 이룰 수 있다.According to the present invention having the above object and configuration, the strong electric field input to the transistor of the amplifier is attenuated by the signal level and input into the normal electric field to prevent signal distortion, and the weak electric field and the normal electric field are inputted without attenuating the signal level. Thus, normal reception can be achieved regardless of the signal level input.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050064509A KR100633481B1 (en) | 2005-07-15 | 2005-07-15 | Improving circuit for inter modulation distortion of multi-signal input |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050064509A KR100633481B1 (en) | 2005-07-15 | 2005-07-15 | Improving circuit for inter modulation distortion of multi-signal input |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100633481B1 true KR100633481B1 (en) | 2006-10-13 |
Family
ID=37626117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050064509A KR100633481B1 (en) | 2005-07-15 | 2005-07-15 | Improving circuit for inter modulation distortion of multi-signal input |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100633481B1 (en) |
-
2005
- 2005-07-15 KR KR1020050064509A patent/KR100633481B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8149049B2 (en) | Low noise receiving apparatus | |
US10574196B2 (en) | Amplifier device | |
US4160953A (en) | Self-oscillation mixer circuits | |
US8027647B2 (en) | Broadcasting receiving apparatus and method thereof | |
US6253070B1 (en) | Diode amplifier bypass circuit | |
KR100633481B1 (en) | Improving circuit for inter modulation distortion of multi-signal input | |
US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
US6933984B2 (en) | Television tuner which maintains UHF band tuning circuit bandwidth constant in low to high band range | |
US6864924B2 (en) | Television tuner input circuit having satisfactory selection properties at high band reception | |
JP3926702B2 (en) | Electronic tuner | |
US7398070B2 (en) | Variable gain amplifying circuit with matchable input/output impedance | |
US7030937B2 (en) | Simplified TV tuner intermediate frequency circuit | |
US6236842B1 (en) | Radio receiver | |
US20070132512A1 (en) | Variable gain amplifier | |
US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
US6977555B2 (en) | Tuner circuit | |
US20090021650A1 (en) | Common receiver for terrestrial TV and CATV | |
KR100714541B1 (en) | Television receiver with signal attenuation control function | |
JP2911136B2 (en) | Input tuning filter | |
KR810000064B1 (en) | Radio receiver blanker gate | |
JPH0510419Y2 (en) | ||
KR890001666B1 (en) | Tuner | |
JP2010114561A (en) | Receiving circuit | |
KR20060013554A (en) | Channel selector with automatic gain control | |
KR19980054195U (en) | Booster circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |