KR100632742B1

KR100632742B1 - Ｐｃｍ 모뎀을 위한 배열 설계

Info

Publication number: KR100632742B1
Application number: KR1020017009579A
Authority: KR
Inventors: 오큐네브유리; 드룩커비타리; 황퀸; 골드스테인유리
Original assignee: 실리콘 래버래토리즈 , 인코포레이티드
Priority date: 1999-01-28
Filing date: 2000-01-18
Publication date: 2006-10-16
Also published as: EP1153489A4; US6178200B1; EP1153489A1; CA2360780A1; AU2509300A; JP2002536871A; HK1044083A1; KR20010114203A; WO2000045534A1

Abstract

프레임의 각 슬롯에 대해 그 슬롯에서 이용되는 배열 점들 사이의 거리를 독립적으로 최적화함으로서, 모뎀 배열이 설계된다. 전력 제한치(Plim)를 초과하지 않고 적어도 최소 거리(d0)를 갖는 최대수의 점들(N(0))(824)이 선택된다. N(0)을 이용하여, Plim을 초과하지 않고 배열에서 d0을 증가시키도록 시도한다. 배열은 가능한 경우 프레임의 총 데이터 전송 속도에 영향을 주지 않고 특정한 배열에서 N(0)(824)을 감소함으로써 더 최적화될 수 있다. 그래서, 6개 배열 각각에 있는 점들의 수가 주어질 때 잠재적으로 이루어질 수 있는 최대 데이터 전송 속도(Rmax)(830)가 계산되고, Rmax를 표준-허용 데이터 전송 속도(DR)에 비교한다; 그 후, Rmax가 DR을 초과하면, 점들의 수을 감소시키는 것은 재계산된 Rmax를 DR 이하로 떨어뜨리지 않는다고 가정하여, 하나 이상의 배열에서 N(0)(824)을 감소시킨다. 또한, 프레임의 평균 전력을 초과하지 않는다고 가정하여, 하나 이상의 슬롯에서 그 슬롯이 Plim을 초과하도록 허용하여 d0을 증가하도록 시도함으로서 최적화가 이루어진다. 이는 최대 에러 확률을 갖는 슬롯을 찾고, 그 슬롯에 대해 d0를 증가시켜 (N(0)을 유지하면서) 그에 의해 그 슬롯에 대한 프레임 전력 제한치를 초과하게 되고, 그 슬롯에서 배열에 대한 변화가 평균 프레임 전력 제한치를 위반하는가의 여부를 보도록 점검함으로서 이루어진다. 평균 배열 전력을 점검하기 위한 간단한 시스템이 또한 제공된다.

평균 프레임 전력 하한치, 평균 프레임 전력 상한치, PCM 모뎀

Description

ＰＣＭ 모뎀을 위한 배열 설계 {Constellation design for a PCM modem}

본 발명은 참조로서 본원에 그대로 합체된 미국 특허 No. 5,822,371로 현재 발행된 미국 일련 No. 08/801,066, 1997년 3월 4일 출원된 미국 일련 No. 08/807,955, 1997년 4월 8일 출원된 미국 일련 No. 08/838,367, 미국 특허 No. 5,825,816으로 현재 발행된 미국 일련 No. 08/851,597, 및 미국 특허 No. 5,825,823으로 현재 발행된 미국 일련 No. 08/870,684에 관련된다.

본 발명은 데이터 통신 장비(data communications equipment)에 관한 것이다. 보다 상세하게는, 본 발명은 PCM 모뎀을 위한 번역 테이블(translation table) 및 배열 설계(constellation design)와, 그 발생 방법에 관한 것이다.

음성뿐만 아니라 데이터의 전송을 위한 원격통신의 중요성이 증가되어, 전화선을 통한 데이터 전송 속도들(transfer rates)을 증가시키려는 많은 노력이 있어왔다. 1994년, ITU-T는 V.34 추천 (International Telecommunication Union, Telecommunication Standardization Sector Recommendation V.34, Geneva, Switzerland, 1994)을 채택하였다. V.34 표준 및 후속 수정안들은 28.8 kbps 내지 33.6 kbps의 모뎀 동작 속도를 규정하고, 오늘날 판매되고 있는 방대한 양의 모뎀들은 V.34 추천을 따르고 있다. 그러나, 인터넷 사용이 폭주함에 따라, V.34 전송 속도로도, 인터넷에서 이용가능한 대형 파일들을 다운로드(download)하는데 긴 시간이 걸릴 수 있다. 그래서, V.34 표준이 채택되고 있을 때 조차도, 데이터 전송 속도를 훨씬 더 증가시키려는 추가의 표준 추천들(additional standards recommendations)을 제공하려는 추진 노력이 있었다.

원격통신 네트워크가 아날로그 시스템인 경우 데이터 전송 속도를 더 증가시키는 것이 이론적으로 제한됨을 인식하여 (C.E. Shannon, "통신의 수학적 이론 (A Mathematical Theory of Communication)", Bell System Technical Journal, 27:379 내지 423, 623 내지 656(1948)을 참고), 많은 원격통신 네트워크가 현재 디지털이라는 사실을 이용하는 다양한 제안들이 있었다. 예를 들면, Ayanoglu 등의 미국 특허 No. 5,394,437, Dagdeviren 등의 미국 특허 No. 5,406,583, 및 Ayanoglu 등의 미국 특허 No. 5,528,625 (모두 AT&T/Lucent에 양수되고, 본원에 참조로서 그대로 합체된)는 모두 데이터 전송 속도들을 56 kbps 또는 그 이상으로 증가시키기 위해 네트워크가 대부분 디지털이라는 인식을 사용하는 기술들을 논의한다. 유사하게, Kalet 등의 "PAM 음성대역 채널의 용량(The Capacity of PAM Voiceband Channels)", IEEE International Conference on Communications'93, p.507 내지 511, Geneva, Switzerland (1993)은 중앙 사무국에서 일어나는 아날로그 대 디지털 변환이 양자화 에러(quantization error) 없이 이루어질 수 있도록 전송 단자(transmitting end)가 정확한 아날로그 레벨들 및 타이밍을 선택하는 시스템을 논의한다. 본원에 참조로서 그대로 합체된 Townshend의 PCT 출원 번호 PCT/US95/15924 (공고 WO 96/18261)는 유사한 기술들을 논의한다. 모든 논의들은 V.34 추천에서 현재 사용된 QAM (직교 진폭 변조; quadrature amplitude modulation) 보다는 PAM(펄스 진폭 변조; pulse amplitude modulation) 디지털 엔코딩 기술(digital encoding technology)의 사용을 가정한다. AT&T 기술과 상기 Townshend 참조문헌 사이의 주요한 차이점은, AT&T 기술은 "업스트림 (upstream)" 및 "다운스트림 (downstream)" 방향들 모두에서 전화 네트워크의 디지털 측면을 이용하는 것을 제안하는 반면, Townshend는 다운스트림 방향에만 관련된다는 것이다. 그래서, 표면적으로 Townshend에 기초한 US Robotics의 "x2" 기술과 같은 시스템들은 업스트림 통신들을 위해 V.34 추천 기술의 사용을 계획한다.

최근, PCM형 모뎀을 표준화할 목적으로 ITU-T에 의해 새로운 표준 추천이 채택되었다. 본원에 참조로서 그대로 합체된 "V.90"로 알려진 새로운 표준은 주로 PCM형 모뎀의 전송기에 관련된다. V.90 표준은, 섹션 8.4.1에서, 프로빙 신호 (probing signal)의 제공한다. 이는 또한 본 기술 분야에서 디지털 손상 학습(digital impairment learning) 또는 "DIL"로 알려져 있다. DIL의 목적은 수신(아날로그) 모뎀의 수신자에게 네트워크 손상들(network impairments)을 측정할 기회를 제공하는 것이다. 수신 모뎀(receiving modem)에 의해 이루어진 측정들 및 결정들은 수신 모뎀에 의해 데이터 전송을 위한 적절한 배열(constellation)을 공식화하는데 이용된다. 수신 모뎀에 의해 공식화된 배열은 V.90 표준의 섹션 8.3.1에서 규정된 DIL 디스크립터(descriptor)로서 전송 모뎀(transmitting modem)에 다시 전송된다.

V.90 모뎀의 전송기에 대한 종래기술에 많은 관심이 기울여지는 동안, 적절한 전송 배열을 설계하는 능력이 고 품질의 모뎀을 제작하는데 중요한 역할을 한다는 것을 이해할 수 있을 것이다. 특히, V.90에 따르면, 전송기는 128 양 및 128 음의 μ-법칙(μ-law) 또는 A-법칙(A-law) 레벨들에 대응하는 8-비트 이진수들(옥테트들(octets))을 전송한다. 이들 옥테트들은 디지털 네트워크를 통과하여, 중앙 사무국의 디지털 대 아날로그 (D/A) 변환기에서 아날로그 레벨들로 최종적으로 변환된다. 네트워크 손상들의 존재시 데이터 전송 속도들을 최대화하기 위해, 최적 신호 배열(optimal signal constellation)이 이용되어야 한다. 따라서, 전송된 옥테트들을 D/A 출력에서 수신된 레벨들에 관련(대응)시키는 것일 필요하다. 이러한 관련 또는 대응은 번역 테이블을 참조하여 달성된다. 번역 테이블의 결정은, 간단한 작업이 아니다. 왜냐하면, 디지털 채널이 불명확한 매개변수들을 갖고, PCM 신호는 디지털 감쇠(digital attenuation, PAD), 손실된 비트들(robbed bits) 등을 포함하는 디지털 및 아날로그 왜곡들을 받기 때문이다. 그러나, 적절한 번역 테이블의 준비는 데이터 통신의 고 품질 기능에 중요하다. 그 외에, 번역 테이블은 적절한 배열 설계를 하는데 필요하다.

<발명의 요약>

그러므로, 본 발명의 목적은 PCM 모뎀들의 수신기들에서 번역 테이블들을 발생하는 방법들 및 그 방법들을 이용하는 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 디지털 및 아날로그 손상들을 고려하는 PCM 모뎀들의 수신기들에서 번역 테이블들을 발생하는 방법들을 제공하는 것이다.

본 발명의 또 다른 목적은 번역 테이블 결정들에 기초하여 배열 설계의 구성을 최적화하는 방법들을 제공하는 것이다.

본 발명의 추가적인 목적은 V.90형 모뎀 수신기들에서 번역 테이블들을 발생하는데 유용한 알고리즘들을 제공하는 것이다.

본 발명의 상기 목적들을 따라, 번역 테이블들을 발생하는에 있어서, 본 발명의 수신기는 수신된 신호의 각 슬롯들(slot)에 관한 정보를 이용한다. 특히, 각 슬롯에 대해, 수신기는 먼저, a) 슬롯들 중 어떤 것에 어떤 유형의 손실된 비트 신호 전송(robbed-bit-signaling)이 가해졌는지의 여부, b) 스케일링 팩터(scaling factor)의 추정, c) 세션(session)에 적용가능한 PAD의 추정, 및 d) 이용되는 코드(A-법칙 또는 μ-법칙)를 결정해야 한다. 특히, 수신기는 DIL 프로빙 신호 (probing signal)를 수신하고, 그 신호를 슬롯별로, 순서가 정해져서(예를 들면, 값에 의해) 저장되는 신호 레벨들의 테이블들로 분리한다. 신호 레벨들의 테이블들로부터, 인접한 레벨들간 거리들의 테이블들이 계산되어 저장된다. 본 발명의 바람직한 제1 양상에 따라, 계산된 0 거리들(즉, 인접한 레벨들간 거리 = 0)의 수에 기초하여, 각 슬롯에 대해 그 슬롯이 손실된 비트들에 가해졌는지의 여부에 대한 결정이 이루어진다.

본 발명의 바람직한 제2 양상에 따르면, 거리들의 테이블들은 각 슬롯들에 대한 후보 스케일링 팩터들(candidate scaling factors)을 찾는데 이용된다. 특히, N+1 개의 프로빙 신호 레벨들 간 거리들의 시퀀스를 나타내는 N 개의 거리들은 바람직하게 이들과, 상기 시퀀스의 처음 3개의 0이 아닌 성분들(three non-zero components)의 함수들인 상한 및 하한치들(upper and lower bounds)을 비교함으로써 이용된다. 상한 및 하한치들에 의해 규정된 범위내에 드는 거리 차이들의 세트의 구성요소들의 수는 그러한 거리들의 평균인 제1 평균을 따라 결정된다. 그 후, N 개의 거리들은 거리들의 제2 세트 및 제2 평균을 제공하도록 앞서 결정된 제1 평균의 함수인 상한 및 하한치들에 비교된다. 바람직한 실시예에서, 이 과정은 제3, 제4 및 제5 세트들과 제3, 제4 및 제5 평균들을 얻기 위해 반복된다. 3개의 0이 아닌 성분들 각각에 대해 제1 내지 제5 수들의 합이 계산되고, 가장 큰 합은 스케일링 팩터가 계산되는 0이 아닌 성분을 식별하는데 이용된다. 따라서, 그 성분에 대한 5개의 평균들은 평균적인 최종 거리(average final distance)를 제공하는 방정식에서 이용된다. 바람직한 실시예에서, 평균적인 최종 거리는 스케일링 팩터로 곱하여진 최고 섹터에서 이용된 거리에 관련된다.

본 발명의 제2 양상에 대한 바람직한 실시예에 따르면, 2 또는 그 이상의 비 손실된 비트 슬롯들(non-robbed bit slots)이 있는 경우, 계산되는 N 개의 거리들은 이용된 레벨들 각각의 평균값들로부터 발생된다. 각 슬롯에 대해 후보 스케일링 팩터들의 분리된 세트와는 반대로, 후보 스케일링 팩터들의 단일 세트만이 계산된다.

본 발명의 제3 양상에 따르면, 인입하는 신호가 A-법칙 또는 μ-법칙에 따라 코드화되는지는 A-법칙/μ-법칙 분리 함수(separation function)의 값을 계산하고, 그 후, 그 함수의 값과 미리 결정된 문턱값을 비교함으로써 결정된다. 특히, 바람직한 분리 함수는

이고, 여기서 L(i)는 i번째 양의 레벨(positive level)이고, y는 양의 정수이며 바람직하게는 1과 같다. 잡음이 없고 (PAD 감쇠를 갖는) A-법칙 레벨들에 대해, n2>n1≥33에서, F1(n1,n2)는 0이 될 것이다. 한편, 잡음이 없고 0 dB PAD 감쇠를 갖는 μ-법칙 레벨에 대해서는, F1(n1,n2) = 33(n2-n1+1)이다. 본 발명의 바람직한 실시예에 따라, 분리 함수 F1(64,128)에 대한 값은 프레임내의 비 손실된 비트 신호 또는 비 손실된 비트 신호들의 평균에 대해 계산된다. 그 후, 분리 함수에 대한 값은 문턱값(예를 들면, 500)에 비교된다. 분리 함수의 값이 문턱값을 초과하는 경우, 신호는 μ-법칙 신호인 것으로 결정된다. 반대로, 분리 함수의 값이 문턱값을 초과하지 않는 경우, 신호는 A-법칙 신호인 것으로 결정된다.

본 발명의 제4 양상에 따라, A-법칙 및/또는 선형 μ-법칙(linear μ-law) 채널들에 대한 최종 스케일링 팩터(Scf)를 선택하는 방법은, PAD < 6 dB인지의 여부를 결정하기 위해, PAD 추정 함수를 계산하고, 계산된 PAD 추정 함수의 값과 일련의 문턱값들을 비교하는 단계를 포함한다. 특히, 바람직한 PAD 추정 함수는,

이고, 여기서, L(i)는 2 또는 그 이상의 비 손실된 비트 슬롯들이 있는 경우에 대한 비 손실된 비트 슬롯들에서 수신된 i번째 양의 레벨(여기서, n1≥17이고 n2≤128)이고, y는 바람직하게 1과 동일한 양의 정수이다. 본 발명의 상기 양상에 대한 바람직한 실시예에 따르면, 비 선형 채널 μ-법칙 PCM 신호 PAD 추정(non-linear channel μ-law PCM signal PAD estimation)에 대한 64 및 128 레벨들, 또한 A-법칙 PCM 신호 PAD 추정의 33 및 58 레벨들에 대해 PAD 추정 함수(pad estimatin function)가 계산된다. 그 후, PAD 추정 함수는 신호 대 잡음비(SNR)가 40 dB 보다 큰 경우, μ-법칙 및 A-법칙 PCM 신호들 모두에 대해 0으로 취해질 수 있는 바이어스 보정(bias correction)을 공제함으로써 보정된다. SNR이 40 dB 보다 작으면, μ-법칙 신호들에 대해, 바이어스 보정이 15(40 - SNR(dB))로 취해지는 반면, A-법칙 신호들에 대해서는 바이어스 보정이 5(40 - SNR(dB))로 취해질 수 있다. 그 후, 바이어스 보정된 PAD 추정 함수(bias-corrected pad estimation function)는 예를 들면, 0 dB와 6 dB, 1 dB와 7 dB, 3 dB와 9 dB 등을 구별하도록 일련의 문턱값들에 비교되고, 그 다음 PAD 결정은 후보 스케일링 팩터들 중 어느 하나를 최종 스케일링 팩터(Scf)로 선택하는데 이용된다.

본 발명의 제5 양상에 따라, 비 선형 μ-법칙 채널들에 대해(또한, 원하는 경우 선형 μ-법칙 채널들에 대해), 최종 스케일링 팩터(Scf)는 다음과 같이 결정된다. 비 선형 채널에서 PAD 감쇠 및 최종 스케일링 팩터를 찾기 위해, 거리 함수 Ldel(i,△)가 정의되고, Ldel(i,△) = L(i) - 2L(i-△), 여기서, L(i)는 등화기(equalizer)의 출력에서 스케일링된 DIL 시퀀스의 i번째 레벨값이고, △는 비교되는 인덱스들 사이의 미리 결정된 쉬프트(shift)이다. 거리 함수에 따라 계산된 거리들 중에서, 거리들(LdelC) 및 다른 거리들이 공통적으로 반복될 것이다. 공통적으로 되풀이되는 거리들은 LdelC = 33·(10^PAD/20) = 33/Scf에 따라 최종 원하는 스케일링 팩터(Scf) 및 PAD 감쇠와 밀접하게 연관되는 것으로 밝혀졌다. 부가하여, 완벽한 DIL 시퀀스 및 △=16에서, LdelC = max_i(Ldel(i,16))임을 볼 수 있다. Ldel(i,△) = LdelC를 규정하고 i_min으로 표시된 최소 인덱스(i)는 PAD 감쇠 및 △의 함수이다. 본 발명의 제5 양상에 따라, 기대되는 공통 거리들 LdelC는 LdelC1 = 33/Sc1; LdelC2 = 66/Sc1; LdelC3 = 132/Sc1에 따라 계산되고, 여기서, Sc1은 본 발명의 제4 양상에 따라 결정된 3개의 후보 스케일링 팩터들 중 가장 큰 것이고, 1≤Sc1≤2이고, 스케일링 팩터 Sc2 = (Sc1)/2이고, 또한 스케일링 팩터 Sc3 = (Sc1)/4이다. 인덱스 i_min은 Ldel(i,△)을 선택 및 축적하기 위해 계산된다. 너무 작은 Ldel(i,△)에 대해 거리값이 축적되는 것을 피하기 위해, 기대되는 PADmax의 단조 증가 함수인 문턱값(Th1)이 선택된다. 이어서, i=i_min 내지 i=(i_min+N_i)까지의 i에 대해, 거리 Ldel(i,16)가 문턱값(Th1)에 비교되고, 문턱값을 초과하는 것들이 선택되어 평균화된다. 평균값은 D1으로 나타내지는 LdelC 추정치로 취해진다. LdelC 추정치는 이어서 LdelC1, LdelC2, 및 LdelC3 계산들에 비교되어, 최소 차이를 찾는다. 최소 차이는 최종 스케일링 팩터(Scf)로 취해지는 후보 스케일링 팩터를 가르킨다.

본 발명의 제6 양상에 따라, 비 선형성의 표시들 및 결정들은 본 발명의 제5 양상에 따라 구해진 평균 공통 거리와, 똑같은 방식으로 얻어지지만 다른 인덱스 범위에 관련되는 제2 평균 공통 거리를 비교함으로써 이루어질 수 있다. 비 선형성의 표시는 평균 공통 거리간 절대 차이로 규정될 수 있고, 이상적인 문턱값은 비 선형 또는 선형으로서 채널을 규정하도록 설정될 수 있다. 부가하여, 데시벨들 (decibels)로 비 선형성을 양적으로 추정한 것은 평균 공통 거리 정보로부터, 또는 본 발명의 또 다른 양상으로 구해진 PAD의 결정으로부터 발생될 수 있다. 비 선형성의 결정은 원하는 경우, 번역 테이블 설계에 이용될 수 있다. 따라서, NL이 크면, 스케일링된 DIL 시퀀스는 정규 번역 테이블(regular translation table)로 대치될 수 있다.

본 발명의 제7 양상에 따라, 각 슬롯에 대해 수신된 신호들의 레벨들을 비교하고, 다른 슬롯들에서 대응하는 값들 사이의 0 거리들의 수 (또는, 반대로 0이 아닌 거리들의 수)를 찾고, 또한 0 거리들의 수(또는 0이 아닌 거리의 수)와 문턱값을 비교함으로써, a-코덱형 손실된 비트 신호 전송(a-codec-type robbed-bit signaling)이 β-코덱형 손실된 비트 신호 전송(또는 반 손실된 비트 신호 전송(half-robbed-bit signaling)이라 칭하여지는)과 구별된다. 이상적으로, 비 손실된 비트와 반 손실된 비트 슬롯 사이의 0-차이 거리들의 수는 0이 된다; 비 손실된 비트 및 또 다른 비 손실된 비트 슬롯 사이의 0-차이 거리들의 수는 점검된 레벨들의 수와 똑같다(즉, 모든 비교 결과들은 0 차이가 된다); 또한 비 손실된 비트 슬롯과 손실된 비트 슬롯 사이의 0-차이 거리들의 수는 64에 이르게 된다(128 레벨들에 대해). 따라서, 특정한 슬롯이 수신된 그 레벨들과 다른 슬롯에 의해 수신된 레벨들 사이에서 어떤 0 차이들을 거의 나타내지 않는 경우, 그 슬롯은 반 손실된 비트 슬롯으로 선언된다.

본 발명의 제8 양상에 따라, A-법칙 또는 μ-법칙이 이용되고 있는지의 여부에, 그리고 a-코덱형 또는 β-코덱형 손실된 비트 신호 전송이 이용되고 있는가 여부에, 또한 최종 스케일링 팩터 결정에, 관련된 정보를 이용하여 번역 테이블들이 발생된다. 각 슬롯에 대해, 수신된 프로빙 신호 L(i)의 각 레벨은 스케일링된 레벨 (Ls(i))을 제공하도록 그 슬롯에 대한 최종 스케일링 팩터(Scf)로 곱해진다. 그 슬롯에 대한 스케일링된 레벨들 Ls(i)은 적절한 슬롯형(A-법칙, μ-법칙, 또는 a-코덱, β-코덱)의 표준값들에 비교된다. 스케일링된 레벨이 인접한 표준값들 사이의 중간점에서 어느 한 측의 미리 결정된 퍼센트내에 들면, 그 점은 버려진다. 하나 이상의 스케일링된 레벨 Ls(i)이 단일 표준값으로 맵핑(mapping)될 때, 스케일된 레벨들 중 단 하나만이 배열에 이용될 수 있고, 다른 것(들)은 버려진다.

본 발명의 제9 양상에 따라, 배열들은 본 발명의 다른 양상에 따라 발생된 6개의 번역 테이블들뿐만 아니라 전력 제한 정보, 및 수신된 배열점들 사이의 최소 거리(d0) 정보를 이용하여 설계된다. 본 발명의 상기 양상에 따라, 배열들은 각 슬롯에 대해 독립적으로, 그 슬롯에 이용된 배열점들 사이의 거리들을 최적화함으로써 설계된다. 최적화는 먼저 전력 제한을 초과하지 않고 적어도 최소 거리(d0)를 갖는 배열에 대한 번역 테이블로부터 최대수의 점들을 선택하고, 그 후, 결정된 최대수의 점들을 이용하여, 전력 제한을 초과하지 않고 배열에서 최소 거리를 증가시키도록 시도함으로써 이루어진다.

본 발명의 제10 양상에 따라, 배열들은 가능한 경우 프레임의 총 데이터 전송 속도에 영향을 주지 않고 특정한 배열에서 점들의 수를 감소시킴으로써 더 최적화된다. 이 최적화는 먼저 6개 배열들 각각에 있는 미리 결정된 점들의 수에서 잠재적으로 이룰 수 있는 최대 데이터 전송 속도(Rmax)를 계산하고, 그 전송 속도와 표준들이 허용된 데이터 전송 속도(standards-permitted data rate; DR)를 비교하고, 이어서 Rmax가 DR을 초과하는 경우, 점들의 수를 감소시키는 것이 재계산된 Rmax를 DR 이하로 떨어뜨리지 않는다고 가정하여, 하나 이상의 배열들에서 점들의 수를 감소시킴으로써 이루어진다. 상기 양상의 바람직한 실시예에 따라, 최대 에러 확률을 갖는 슬롯은 점들의 수가 감소된 슬롯이고, 그 슬롯에 대해 새로운 배열은 상술된 본 발명의 제9 양상에 대한 방법을 이용하여 발생된다.

본 발명의 제11 양상에 따라, 배열들은 프레임의 평균 전력이 초과하지 않는다고 가정하여, 슬롯이 전력 제한들을 초과하도록 허용함으로써 최대 에러 확률을 갖는 하나 또는 그 이상의 슬롯들에서 점들 사이의 최소 거리를 증가시키도록 시도함에 의해 더 최적화된다. 이 최적화는 최대 에러 확률을 갖는 슬롯을 찾고, (그 배열내에서 점들의 수를 유지하면서)위치가 정해진 슬롯에서 점들 사이의 최소 거리를 증가시키고, 그에 의해 그 슬롯에 대한 프레임 전력 제한들을 초과하고, 그 슬롯에서 배열에 대한 변화들이 평균 프레임 전력 제한들을 위반하는가의 여부가 있는지를 점검함으로써 이루어진다. 프레임 전력 제한들이 위반되면, 배열은 변하지 않는다. 한편, 프레임 전력 제한들을 초과하지 않으며, 배열은 변하고, 과정은 반복된다.

본 발명의 제9, 제10 및 제11 양상의 배열 최적화 방법들로, 배열들은 6개 슬롯 프레임에 대해 발생된다. 그와 함께, 그 방법들은 높은 데이터 전송 속도를 유지하면서 모뎀의 비트 에러 레이트를 실질적으로 감소시킨다(즉, 신뢰성을 증가시킨다).

본 발명의 제12 양상에 따라, 평균 배열 전력을 점검하는 간단한 시스템이 제공된다. 본 발명의 상기 양상에 따라, 간단하게 계산되어 추정된 평균 프레임 전력 상한 및 하한치들(Pub 및 Plb)은 계산되어 프레임에 대한 전력 제한치(Pmax)에 비교될 수 있다. Plb가 Pmax를 초과하면, 전력 위반이 선언되고, Pub가 Pmax 보다 크면, 전력 위반은 없다. 그러나, Plb가 Pmax를 초과하지 않지만 Pub가 Pmax 보다 작거나 같으면, 표시자(r), r = |(Pmax - Pub)/(Pmax - Plb)|가 계산된다. r이 4 보다 크거나 같으면, 전력 위반이 선언되고, 그렇지 않은 경우에는 전력 위반이 없다.

도 1a는 본 발명에 따른 번역 테이블을 발생하는 방법의 흐름도.

도 1b는 본 발명에 따라 도 1a의 번역 테이블을 이용하여 적절한 배열을 설계하는 방법의 흐름도.

도 2는 도 1a에서 요구되는 손실된 비트 및 비 손실된 비트 슬롯을 분리하는 방법의 흐름도.

도 3은 도 1a에서 요구되는 스케일링 계수 후보를 발생하는 방법의 흐름도.

도 4는 도 1a에서 요구되는 A-법칙 및 μ-법칙을 구별하는 방법의 흐름도.

도 4a는 A-법칙/μ-법칙 분리 함수 대 PAD 감쇠에 대한 그래프.

도 5는 도 1a에서 요구되는 디지털 PAD 손상을 추정하고 최종 스케일링 팩터 를 선택하는 방법의 흐름도.

도 5a는 손실된 비트 없이 A-법칙 신호에 대한 PAD 추정 함수 대 PAD 감쇠에 대한 그래프.

도 5b는 μ-법칙 신호에 대한 PAD 추정 함수 대 PSD 감쇠에 대한 그래프.

도 6은 도 1a에서 요구되는 손실된 비트 신호 전송을 반 손실된 비트 신호 전송과 구별하는 방법의 흐름도.

도 7은 도 1a에서 요구되는 도 4 내지 도 6의 방법으로 앞서 결정된 정보에서부터 번역 테이블을 발생하는 방법의 흐름도.

도 8a 내지 도 8c는 도 1b에서 설명된 단계의 흐름도.

도 9는 PCM 모뎀에서 배열 전력을 점검하는 방법의 흐름도.

도 1a을 참조하기 전에, 일부 배경은 번역 테이블(translation table)에 대한 필요성이 증가되는 원격통신 채널에서 발생될 수 있는 손상들의 종류들에 대해 도움이 된다. 채널을 통해 전송된 데이터에는 디지털 감쇠, 손실된 비트들, 손실된 비트 변환들(예를 들면, a-코덱 또는 β-코덱), PCM 변환의 불확실성(즉, A-법칙 또는 μ-법칙), 및 채널에서 미지의 아날로그 감쇠가 가해진다. 특히, G.121 추천에 따라, 디지털 감쇠(PAD)는 지형적 면적에 의존하여 0 dB 내지 10.5 dB의 범위에 있다. 미국에서 가장 전형적인 감쇠들은 3 dB 및 6 dB이다. 유럽에서 가장 전형적인 PAD는 7 dB이다. PAD 감쇠는 신호 맵핑에 현저한 변화들을 일으킨다. 예를 들면, 원래의 μ-법칙 레벨 8031(코드 127)은 3 dB PAD가 가해진 이후, 레벨 5727(코드 118)로 수신될 것이다; 6 dB PAD가 가해진 이후의 동일한 레벨이 레벨 3999 (코드 111)로서 수신된다.

μ-법칙 네트워크들에서, 손실된 비트 신호 전송은 전송된 옥테트(octet)에서 하나의 비트를 변화시킬 수 있으므로, 수신된 신호에서 변화를 일으킨다. 예를 들어, 레벨 8031(옥테트 10000000)은 손실된 비트가 가해질 때 레벨 7775(옥테트 10000001)로 수신된다. 발생될 수 있는 손실된 비트(RB) 손상들의 3가지 변형예들(modifications) 즉, PAD 이전의 손실된 비트(RBb), PAD 이후의 손실된 비트(RBa), 및 PAD 전후의 손실된 비트(RBba)들이 있음을 이해하여야 한다. 이들 상황은 각각은 다른 신호 변화들을 유발시킨다.

다른 RB 수정들에 부가하여, 2가지 다른 손실된 비트 변환들이 있다: 전 손실된 비트(full robbed bit)(a-코덱형) 및 반 손실된 비트(half robbed bit)(β-코덱형). 반 손실된 비트 변환은 레벨 사이의 거리의 절반 만큼 전송된 레벨을 쉬프트하고, 프레임내의 한 슬롯에서만 이용될 수 있다. 그래서, 상기에 논의된 바와 같이 정규적인 손실된 비트를 이용하여 8031 값 레벨이 7775가 되는 대신에, hRB 약정의 경우에서, 값은 7903(7775와 8031의 중간)이 된다.

디지털 감쇠 및 손실된 비트 신호 전송에 부가하여, 모뎀 수신기들은 채널에서의 아날로그 감쇠 또는 이득 뿐만 아니라 이용될 수 있는 2가지 다른 종류의 PCM 변환(A-법칙 및 μ-법칙)을 고려해야 한다. 상기 2가지 다른 PCM 변환은 D/A 변환기의 출력에서 다른 신호들을 갖는다. PCM 모뎀 수신기는 어떠한 종류의 신호가 수신될 것인가 미리 알지 못한다.

도 1a을 참조하면, 번역 테이블들을 발생하는 본 발명의 방법이 도시된다. 본 발명의 모든 방법들은 (전형적으로 하나 또는 그 이상의 마이크로프로세서들, DSP 및 메모리를 포함하는)하나 또는 그 이상의 하드웨어, 펌웨어, 또는 소프트웨어를 이용하여 실행될 수 있는 것으로 이해된다. 인입하는 신호는 등화되고(equalized) 자동 이득 제어(automatic gain control, AGC)가 가해진 DIL 프로빙 신호인 것으로 가정된다. (15)에서, DIL 신호는 슬롯별로(전형적으로 6개 슬롯) 바람직하게 순서가 정해져 저장된 테이블들에서 분리된다. (20)에서, 레벨들간 거리들의 테이블들이 계산되어 저장된다. 따라서,모두 128개 값들이 전송되어 단계(15)에서 한 테이블에 슬롯별로 저장되는 경우, 단계(20)에서 그 슬롯에 대해 127개의 거리들이 계산되어 테이블에 저장된다. 거리들에 기초하여, 손실된 비트들이 보다 많은 0 거리가 발견되도록 함을 나타내는 도 2를 참고로 이후 상세히 논의될 방법에 따라, (25)에서는 슬롯에 손실된 비트들가 가해졌는지의 여부에 대한 결정이 이루어진다.

본 발명의 바람직한 실시예에 따라, (30)에서는 손실된 비트 신호 전송이 가해진 슬롯들의 수로서 결정이 이루어진다. 손실된 비트 슬롯들의 수가 5 또는 6이면 (즉, 비 손실된 비트 슬롯이이 단 하나 또는 없으면), (35)에서는 도 3을 참고로 이후 상세히 논의될 방법에 따라 후보 스케일링 팩터들(Scf)의 6개의 세트들이 계산된다(6개 슬롯 각각에 대해 하나의 세트). 후보 스케일링 팩터들의 6개의 세트들은 이후 논의될 바와 같이 (80)에서 PAD 추정 및 최종 스케일링 팩터 선택에 한 입력으로서 제공된다. 또한, (40)에서는 "전형적인" 점들의 가장 큰 수를 갖는 슬롯이 (이후 논의될 바와 같이) 선택된다. 그 슬롯에 대해 단계(20)에서 계산된 거리는 A-법칙 또는 μ-법칙이 이용되고 있는지의 여부에 대해 (도 5에서 상세히 논의될) 단계(45)에서 이루어지는 결정에서 이용되고, 그 결정은 PAD 추정 및 최종 스케일링 팩터 선택 단계(80)에 제공된다. A-법칙이 이용되고 있는 경우, 단계(50)에서는 그 사실이 단계(100b)로 전해져, 번역 테이블들이 설계된다. μ-법칙이 이용되고 있는 경우, (도 6을 참고로 상세히 설명되는 바와 같이) 단계(55)에서는 ((15)에 저장된 테이블을 이용하여) 손실된 비트 또는 반 손실된 비트 신호 전송이 각 슬롯에서 이용되고 있는가 여부에 대해 결정이 이루어진다. 그 결과들은 단계(15)에 저장된 6개 레벨 테이블과 같이, 번역 테이블 설계 단계(100b)로 전해진다.

단계(40)로 되돌아가서, 전형적인 거리들의 가장 큰 수를 가진 것으로 선택된 슬롯(전형적으로 비 손실된 비트 슬롯)은 (80)에서 채널의 PAD 손상을 결정할 때와 최종 스케일링 팩터를 결정할 때 (도 4를 참고로 이후 상세히 논의될)PAD-추정 알고리즘에서 이용된다. 그 결정의 결과는 번역 테이블 설계 단계(100b) (또한, 번역 테이블 설계 단계(100b))로 제공된다. 도 1a에서 볼 수 있는 바와 같이, (100b)에서 행해지는 번역 테이블 설계는 또한 (15)에서 결정된 테이블들, 단계(50)의 A-법칙/μ-법칙 결정, 및 단계(55)의 손실된 비트/반 손실된 비트 결정을 이용한다.

단계(30)로 되돌아가서, 5개 이하의 슬롯들에 손실된 비트 신호 전송이 가해진 것으로 결정될 때, (60)에서는 도 3에 도시된 방법에 따라 후보 평균 스케일링 팩터들이 계산되고, 후보 평균 스케일링 팩터들은 (도 4를 참고로 이후 상세히 논의될) 단계(80)로 전해진다. 도 1a에서 볼 수 있는 바와 같이, 평균 스케일링 팩터를 계산할 때, 특정한 정보가 요구된다. 그래서, (65)에서는 슬롯들에 손실된 비트 신호 전송이 가해지지 않은 것에 대한 단계(25)로부터의 정보와 이들 슬롯들에 대한 레벨들의 테이블들을 (단계 15로부터) 이용하여, 비 손실된 비트 슬롯들에 대한 평균 레벨들의 테이블이 계산된다. (65)에서 계산된 평균 레벨들을 이용하여, (70)에서는 평균 레벨들 사이의 거리 테이블이 계산된다. 평균 레벨들 사이의 거리 테이블은 (60)에서 도 3을 참고로 이후 논의될 바와 같이 평균 스케일링 팩터를 계산할 때 이용된다. (65)에서 계산된 비 손실된 비트 슬롯들에 대한 평균 레벨들의 테이블은 또한 단계(75)에서 이용된다. 특히, 단계(75)에서, 레벨들의 6개의 테이블들의 새로운 세트가 저장되고, 여기서, 각 비 손실된 비트 슬롯에 대해, 단계(15)에서 그 슬롯에 대해 저장된 테이블이 이용되고; 각 손실된 비트 슬롯에 대해서는 단계(65)에서 계산된 평균 레벨의 테이블이 단계(15)에서 저장된 테이블 대신에 이용된다. 이들 테이블들은 도 4를 참고하여 보다 상세히 후술하는 바와 같이 PAD 추정 및 최종 스케일링 팩터 선택 단계(80)에서 이용된다.

(65)에서 계산되고 단계(75)에서 6개의 테리블들의 세트를 발생할 때 이용되는 비 손실된 비트 슬롯들에 대한 평균 레벨들의 테이블은 또한 (도 5를 참고로 보다 상세히 논의될) A-법칙 또는 μ-법칙이 이용되고 있는지의 여부를 구별할 때 단계(90)에서의 알고리즘에 이용된다. 단계(90)의 결정은 PAD 추정 및 최종 스케일링 팩터 선택 단계(80)로 제공된다. 부가하여, A-법칙이 이용되고 있는 경우, 단계(95)에서, 그 사실은 번역 테이블들이 설계되는 단계(100a)로 전해진다. μ-법칙이 이용되고 있으면, (도 6을 참고로 상세히 논의될) 손실된 비트 또는 반 손실된 비트 신호 전송이 각 슬롯에서 이용되고 있는지의 여부에 대해 (97)에서 (75에 저장된 테이블을 이용하여) 결정이 이루어진다 . 그 결과들은 단계(75)에 저장된 6개 레벨들의 테이블들과 같이, 번역 테이블 설계 단계(100a)로 전해진다.

본 발명의 바람직한 양상에 따라, 도 1b에서 볼 수 있는 바와 같이, (100a) 또는 (100b)에서 발생된 번역 테이블은 배열의 설계시 이용된다. 특히, 6개 번역 테이블들, 전력 제한, 및 수신된 배열점들 사이의 최소 거리(d0)는 배열 설계의 제1 스테이지(110)로 제공된다. 도 8a를 참고하여 보다 상세히 후술하는 제1 스테이지(110)는 각 슬롯에 독립적으로 그 슬롯에 이용되는 배열점들 사이의 거리들을 최적화하도록 설계된다. 제1 스테이지(110)의 출력은 독립적으로 각 슬롯에 대한 전력 제한하에서 전체 프레임 (6개 슬롯의 시퀀스)의 거리를 최적화하도록 설계된 제2 스테이지(120)에 제공된다. 제2 스테이지 최적화에 대한 상세한 내용은 도 8b를 참고하여 이후 보다 상세히 후술된다. 제2 스테이지의 출력은 전체 프레임에 대해 6개 배열의 전력을 최적화하도록 설계된 제3 스테이지(130)에 제공된다. 다시, 제3 스테이지 최적화는 도 8c를 참고로 이후 보다 상세히 논의된다.

도 2를 참고로, 도 1a의 단계(25)에서 요구되는 손실된 비트 및 비 손실된 비트 슬롯을 분리하는 방법의 흐름도가 제공된다. 도 1a에서 설명된 바와 같이, 수신된 레벨간 거리의 테이블이 (각 슬롯에 대해) 앞서 입력으로 제공된다. 바람직한 실시예에 따라, (210)에서는 각 슬롯에 대해 인접한 수신 레벨 L(i)간 거리 dL(i)가 정렬된다. 단계(220)에서, 각 슬롯에 대해 dL(i)의 값 중 최대 거리 dLmax가 발견된다. 최대 거리는 (225)에서 0 거리 문턱값 dL_thr을 발생하는데 이용되고, 여기서, dL_thr은 바람직하게 dLmax/16과 같이 설정된다. (230)에서는 각 슬롯에 대해 단계(210)에서 계산된 거리가 0 거리 문턱값에 비교되어, 슬롯에서 "0 거리" (#0)의 수를 찾는다; 여기서, 0 거리는 dL(i) < dL_thr로 취해진다. 각 슬롯에 대한 수 #0은 이어서 (240)에서 문턱값 Trb에 비교되어 슬롯에 손실된 비트 신호 전송이 가해졌는가 여부를 결정한다. 바람직하게, Trb 문턱값은 비 손실된 비트 신호 전송이지만, 채널에 0 내지 12 dB의 범위에서 PAD 감쇠가 가해질 때, 아래 표 1에서 볼 수 있는 바와 같이, 0 거리의 수가 18 (128 레벨로부터 계산된 127 거리에 대해)을 초과하지 않으므로, 25로 선택된다.

표 1

한편, 손실된 비트 신호 전송이 존재하지만, PAD 왜곡 = 0 dB인 경우, 매번 다른 레벨의 최하위 비트가 변하게 되므로써, 64 레벨들에 대해 32개의 0 거리들이 있다. PAD 왜곡이 손실된 비트 신호 전송에 부가되는 경우, 보다 많은 레벨들이 중복될 있으므로, 0 거리들의 수는 증가된다(즉, 32개 이상의 0 거리들이 계산될 것이다). 따라서, 문턱값 Trb는 바람직하게 비 손실된 비트 신호 전송일 때 만나게 되는 0 거리의 최대수(18)와 손실된 비트 신호 전송일 때 만나게 되는 거리의 최소 수(32) 사이의 중간인 24로 취해진다.

도 3은 도 1a의 단계들(35, 60)에서 요구되는 바와 같은 스케일링 팩터를 발생하는 방법의 흐름도이다. 일반적으로, 본 발명의 상기 양상에 따라, 전형적인 거리들의 시퀀스들이 발견되고, 표준화되어 평균화되고, 평균들은 스케일링 팩터를 찾기 위해 대응하는 μ-법칙 (또는 A-법칙) 거리들과 비교된다. 특히, μ-법칙에 대해, 감쇠 또는 손상된 비트들이 없으면, 단일 섹터에서 인접한 코드값들 사이의 거리는 2ⁿ⁺¹이 되고, 여기서, n은 μ-법칙에 대한 섹터 레벨이다 (n = 0, 1, 2, ..., 7). 손실된 비트들이 있는 경우, 전형적인 거리들은 두배로 될 수 있다. 아래의 표 2의 두 번째 칸에서 설명된 값들은 "전형적인(typical)" 거리이다. 부가하여, 특정한 "비전형적인(atypical)" 거리가 공지된다; 다른 섹터들에 드는 인접 레벨들간 거리들이 이들 섹터들에서 인접한 점들 사이의 거리들의 평균이 되기 때문에, 이들 인접 섹터 "비전형적인" 거리들은 아래 표 2에서 4번째 칸에 설명된다. PAD 감쇠 및 손실된 비트 구성에 의존하여 (즉, PAD 이전의 RB, PAD 이후의 RB, PAD 전후의 RB), 추가 비 전형적인 거리들이 제공될 것으로 결정된다. 이들 비전형적인 거리들은 아래 표 2에서 첫 번째, 세 번째, 다섯 번째, 및 여섯 번째 칸에서 보여진다.

표 2

본 발명에 따라, "전형적인" 및 "비전형적인" 거리들은 되풀이되는 회수에 의해 구별될 수 있다. 그래서, 손실된 비트 신호 전송 (또는 PAD) 없이, 각 "전형적인" 거리는 14 또는 15회 반복되고, 손실된 비트 신호 전송이 주어질 때는 똑같은 "전형적인" 거리가 7회 반복된다. 한편, 비전형적인 거리는 거의 반복되지 않는다.

본 발명의 상기 양상에 대한 바람직한 실시예에 따라, (20) (또는 70)에서 계산된 거리들의 테이블은 전형적인 거리들을 찾을 때 이용되고, 차례로 스케일링 팩터들을 찾을 때 이용된다. 특히, 간략화를 위해, dL(i)는 2개의 수신 프로빙 신호 레벨 L(i) 및 L(i-1) 사이의 거리에 대한 표시이다; 즉

dL(i) = L(i) - L(i-1) (1)

본 발명의 바람직한 실시예에 따라, (64개 거리를 제공하기 위해) 65개 최대 프로빙 신호 레벨들 사이의 거리들의 시퀀스 dL가 이용되고 , 시퀀스의 처음 3개의 0이 아닌 성분들(성분들 M1, M2, M3)이 (310)에서 정해져 각각 다음 단계들이 가해진다. (315)에서, 시퀀스 dL의 각 거리는 상한치 (1+△)M_x 및 하한치 (1-△)M_x에 비교되어 (여기서, M_x = M1, M2, M3이고, △는 상수), 거리가 원하는 범위내에 들어 (310)에서 취해진 거리와 "동일"한 것으로 말할 수 있는가의 여부를 결정한다. 이 방식으로, 범위내의 거리 차이 세트 (dL0)가 찾아진다. 본 발명의 바람직한 실시예에서, .05<△<.10이고 대부분 바람직하게 0.07인 상수는 잡음 (PAD 또는 손실된 비트와 반대되는)으로 인한 거리의 변화를 허용한다. (320)으로, 범위에서 찾아진 거리 세트의 평균 (avdL0)이 계산된다:

avdL0 - sum(dL0)/ndL0) (2)

여기서, ndL0은 세트내의 거리수이다.

(320)에서 계산된 평균 avdL0은 제2 범위내에서 거리들의 제 2 세트(dL1)를 찾는데 이용된다. 특히, dL1의 성분은 시퀀스 dL에서 각 거리의 값의 2배를 상한치 (1+△)avdL0 및 하한치 (1-△)avdL0에 비교함으로써 (325)에서 찾아진다. (330)에서, 제2 거리 세트(dL1)에 대한 평균(avdL1)은 다음에 따라 찾아진다:

avdL1 = sum(dL1)/ndL1, ndL1>0인 경우

avdL1 = dL0/2, ndL1 = 0인 경우 (3)

다시 말해, dL0에 대해 계산된 평균 거리의 대략 절반인 거리들이 찾아지는 경우 (감소하는 A-법칙 또는 μ-법칙 섹터에서 점 사이의 거리가 각 섹터에 대해 2의 계수 만큼 감소되기 때문에 전형적인 거리에서 통상적으로 일어나는), 이들 거리의 평균은 제2 평균 avdL1을 찾는데 이용된다. 이러한 거리가 없는 경우 (통상적으로, 거리가 비 전형적인 거리를 나타내기 때문에), dL0의 절반 값이 이용된다.

(330)에서 결정된 평균 avdL1은 (335)에서 본 발명의 방법이 계속될 때 이용되고, 여기서, 제3 범위내의 제3 거리 세트(dL2)는 시퀀스 dL에서 각 거리의 값의 2배를 상한치 (1+△)avdL1 및 하한치 (1-△^*)avdL1에 비교함으로써 찾아진다. (340)에서, 제3 거리 세트(dL2)의 평균(avdL2)은 다음에 따라 찾아진다:

avdL2 = sum(dL2)/ndL2, ndL2>0인 경우

avdL2 = dL1/2, ndL2 = 0인 경우 (4)

단계(345, 350) 및 (355, 360)에서는 거리들의 제4 및 제5 세트들(dL3, dL4) 및 평균 거리들(avdL3, avdL4)이 찾아진다. 단계(310) 내지 (360)의 결과로, M1, M2, 및 M3 각각에 대해, 2개의 어레이 (array)가 구해진다; 평균값을 설명하는 제1 어레이(vdL) 및 평균값을 갖는 거리의 수를 설명하는 제2 어레이(vndL). 특히:

vdL = [avdL0 avdL1 avdL2 avdL3 avdL4 avdL5] (5)

vndL = [ndL0 ndL1 ndL2 ndL3 ndL4 ndL5] (6)

본 발명에 따라, 어레이들 vndL에서 요소들의 합들은 (365)에서 다음에 따라 결정된다:

nM_x = sum(vndL) (7)

어레이 vndL에서 요소의 합이 제1 문턱값 (바람직하게 제1 문턱값이 10으로 설정된다) 보다 크면, 그 어레이에 관련된 거리 (M1, M2, 또는 M3)는 전형적인 거리로 생각됨을 주목하여야 한다. 여하튼, nM_x 값 중 가장 큰 것 (즉, nM1, nM2, 및 nM3 중 최대치)은 (370)에서 발견되고, 스케일 계수가 계산될 구성성분을 찾는데 이용된다. 특히, 가장 큰 nM_x 값을 갖는 M_x에 대해 정재된 또는 평균적인 거리 avM_x 는 (375)에서 다음에 따라 결정되고:

avM_x = (avdL0+2avdL2+4avdL3+8avdL3+16avdL4+32avdL5)/sum(vndL) (8)

평균적인 최종 거리 avDF가 그 값으로 설정된다. 이 결정은 스케일링 팩터를 확립하는데 집접 이용될 수 있지만, 평균 최종 거리 avDF가 스케일링 팩터로 곱하여진 최고 섹터에서 이용되는 거리와 같아야 하므로, (380)에서 3가지 가능한 스케일링 팩터들이 계산된다. 3가지 스테일링 계수들은 Sc1 = 512/avDF, Sc2 = 256/avDF 및 Sc3 = 128/avDF이다. 이후 설명될 바와 같이, 각 레벨 L(i)은 결국 스케일링 팩터들 Sc1, Sc2, 및 Sc3에서 선택된 최종 스케일링 팩터 Scf로 곱하여진다.

5개 이하의 비 손실된 비트 슬롯들이 있을 때 (도 1a의 단계(30)에서 결정된 바와 같이), 비 손실된 비트 슬롯들은 도 1a의 단계(70)에서 평균 거리의 테이블을 계산하는데 이용되고, 이들은 도 3을 참고로 상술된 바와 같이 단일 세트의 3개 후보 스케일링 팩터들의 결정에 이용되는 거리들임을 고려하여야 한다. 한편, 5 또는 (도 1a의 단계(30)에서 결정된 바와 같이) 6개 손실된 비트 슬롯들이 있는 경우에는 각 슬롯에 대해 3개의 후보 스케일링 팩터들을 찾기 위해 (도 1a의 단계(20)에서 취해진) 각 슬롯에 대한 거리와 연관되어 도 3에 설명된 알고리즘이 이용된 다; 즉, 6개 스케일링 팩터 각각에 대해 3개의 후보들이 결정된다.

이제 도 4를 참고로, A-법칙 및 μ-법칙 신호를 구별하기 위한 본 발명의 바람직한 방법에 대한 흐름도가 도 1a의 단계(45, 90)에서 요구되는 바와 같이 주어진다. A-법칙/μ-법칙 분리 함수 F1(n1,n2)은 다음에 따라 정의될 수 있다:

여기서, y는 0 보다 큰 양의 정수이고, 바람직하게 1이다. 잡음 없는 (PAD 감쇠를 갖는) A-법칙 레벨들에서, n2>n1≥33에 대해, F1(n1,n2)은 0이다. 한편, 잡음이 없고 0 dB PAD 감쇠를 갖는 μ-법칙 레벨들에 대해서는 F1(n1,n2) = 33(n2 - n1 + 1)이다. 예를 들어, 함수 F1(64,128)이 PAD 감쇠에 대해 도 4a에 도시된다. A-법칙/μ-법칙 분리 함수 F1(64,128)은 항상 0 내지 11 dB의 범위에 있는 PAD 감쇠에서 1000을 초과하는 것으로 나타난다. 따라서, 본 발명의 바람직한 실시예에 따라, (410)에서, 분리 함수 F1(64, 128)의 값은 프레임내의 비 손실된 비트 신호에 대해, 또는 비 손실된 비트 신호들의 평균에 대해 계산된다. 그 후, (420)에서, 분리 함수에 대한 값을 문턱값(예를 들면, 500)과 비교한다. 분리 함수의 값이 단계(430)에서 문턱값을 초과하면, 신호는 μ-법칙 신호인 것으로 결정된다. 반대로, 분리 함수의 값이 문턱값을 초과하지 않으면, 신호는 A-법칙 신호인 것으로 결정된다.

0-평균 함수 F1(n1,n2)을 갖는 잡음이 비 바이어스된 추정(non-biased estimation)을 제공하는데 주목하여야 한다. 그러므로, 임의의 신호 대 잡음비에서 효과적이다.

도 5를 참조하기 이전에, PAD 감쇠에 대한 일부 배경은 도움이 된다. 앞서 제안된 바와 같이, 디지털 PAD 감쇠는 V.90형 모뎀에 가해지는 가장 중요한 손상들 중 하나이다; G.121 추천에 따라, 디지털 감쇠는 지형적 위치에 의존하여 0 dB 내지 10.5 dB의 범위이다. 미국에서 가장 전형적인 PAD 감쇠 확률들은 0, 3, 및 6 dB이고, 유럽에서 가장 전형적인 PAD 감쇠는 7 dB이다. 일부 PAD 감쇠들은 실제로 구별불가능하다. 예를 들면, 0 dB에 의해 디지털적으로 감쇠된 A-법칙 PCM 신호는 모든 레벨들의 75%에 6 dB 아날로그 이득을 갖는 6 dB 디지털 감쇠 A-법칙 PCM 신호와 정확하게 일치한다.

이제 도 5를 참조하면, 도 1a의 단계(80)에서 요구되는 디지털 PAD 손상을 추정하는 방법에 대한 흐름도가 주어진다. 그래서, A-법칙에 대해, (510a)에서, PAD 추정 함수 F2(n1,n2)가 다음에 따라 계산된다:

여기서, L(i)는 비 손실된 비트 슬롯에서 수신된 i번째 양의 레벨 (i = 1, ..., 128)이다. (도 1a의 단계(30)에서 결정된 바와 같이) 하나 이상의 비 손실된 비트 슬롯이 있으면, 값 L(i)는 비 손실된 비트 슬롯에서 대응하는 레벨의 평균값이 될 수 있다. 본 발명의 바람직한 실시예에서는 (510a)에서 레벨 33 및 58의 A-법칙 PCM 신호 PAD 추정에 대해 PAD 추정 함수가 계산된다. 함수 F2(33,58) 대 A-법칙 PCM 신호들에 대한 PAD 감쇠는 도 5a에 도시된다.

잡음이 있을때의 PAD 추정 함수 F2(n1,n2)는 바이어스된 추정인 것으로 생각되어야 한다. 그러므로, 바이어스 보정 B_Alaw(SNR)가 이용되어야 한다. 바람직한 실시예에서, B_Alaw(SNR)은 신호 대 잡음비(SNR)가 40 dB 보다 더 큰 경우 A-법칙 PCM 신호에 대해 0으로 취해질 수 있다. SNR이 40 dB 보다 작으면, 바이어스 보정은 5(40 - SNR(dB))로 취해질 수 있다. 그래서, 본 발명의 바람직한 실시예에 따라, 도 5를 참고로, 결정된 함수 F2(n1,n2)로부터 적절한 바이어스 보정 B_Alaw(SNR)을 감산함으로써 바이어스 함수 F2B_Alaw(n1,n2)가 (520a)에서 구해진다. 이어서, (530a)에서는 바이어스 보정된 함수 F2B_Alaw(n1,n2)가 예를 들어, 0dB와 6 dB, 1 dB와 7 dB, 3 dB와 9 dB 등을 구별하도록 일련의 문턱값들에 비교된다. 특히, 표 3에 따라 A-법칙 PCM 신호에 대한 PAD 감쇠 면적을 결정하도록 A-법칙 문턱값들이 이용된다:

표 3

문턱값을 초과하면, PAD는 "영역(area) 2"에 위치하는 것으로 결정되고; 그 반면에, 문턱값을 초과하지 않으면, PAD는 "영역 1"에 위치하는 것으로 결정된다. PAD 감쇠에 대해 (530a)에서 이루어진 결정 (또한, 도 1a의 (35) 또는 (60)에서 스케일링 팩터 후보의 이전 결정 - 도 3의 단계(380)를 참고)을 이용하여, 최종 스케일링 팩터(Scf)는 다음에 따라 (540a)에서 선택된다:

Sc1 < 1.1이고 PAD < 6 dB이면, Scf = Sc1

Sc1 < 1.1이고 PAD ≥ 6 dB이면, Scf = Sc2

Sc1 > 1.1이고 PAD < 6 dB이면, Scf = Sc2

Sc1 > 1.1이고 PAD ≥ 6 dB이면, Scf = Sc3 (11)

본 발명에 따라, 채널이 주로 선형 특성일 때, μ-법칙 신호에 대한 PAD 추정 및 최종 스케일링 팩터 결정은 A-법칙 신호에 대한 것과 유사한 방식으로 이루어질 수 있다. 간략하게 말하면, 이러한 상황에서는 F2(64,128)가 계산된다. F2(64,128)가 PAD 감쇠에 대해 도시된 도 5b에서 볼 수 있는 바와 같이, PAD 추정 함수 F2(64,128)는 단조적이지 않아서, 정확한 PAD 추정을 허용하지 못한다. 그러나, 이는 6 dB 만큼 다른 감쇠 사이에서의 구별을 허용한다. 선형 채널 상황에서, 바이어스 보정 B_μ은 SNR>40 dB일 때 0으로 취해지고, SNR≤40 dB일 때 15(40 - SNR(dB))로 취해질 수 있다. 또한, 다음의 μ-법칙 문턱값은 표 4에 나타낸 바와 같이 다음 면적을 구별하도록 F2B_μ에 대해 정해진다.

표 4

PAD 결정에 기초하여, 후보에서 적절한 최종 스케일링 팩터가 선택된다.

본 발명의 바람직한 실시예에 따라, μ-법칙 신호에 대한 최종 스케일링 팩터의 결정은 (선형 채널에만 적용되는 것과는 반대로) 바람직하게 선형 및 비 선형 채널 모두에 적용되는 도 5의 단계들(510b, 520b, ...)에 따라 행해진다. 비 선형 왜곡을 포함한 채널에서, 바람직한 실시예에 따라, DIL 시퀀스의 최고 레벨은 심각하게 방해되기 때문에 스케일링 팩터 및 PAD 영역 추정을 하는데 이용되지 않는다. 그래서, 바람직한 실시예에 따라, PAD 감쇠 및 최종 스케일링 팩터를 찾는데 이용되는 최고 레벨은 레벨 번호 96이다. 부가하여, A-법칙 상황에서 PAD 영역을 구별하는데 이용된 함수 F2(n1,n2) (또한, 선형적인 μ-법칙 상황에 이용될 수 있는)는 μ-법칙이 비 선형 채널에서 이용되는 경우 잘못된 결과를 제공할 수 있다. 그러므로, PAD 감쇠 및 최종 스케일링 팩터를 결정하기 위해 다른 메카니즘이 제공된다.

비 선형 채널에서 PAD 감쇠 및 최종 스케일링 팩터를 찾기 위해서는 다음에 따라 거리 함수 Ldel(i,△)를 정의하는 것이 바람직하다:

Ldel(i,△) = L(i) - 2L(i-△) (12)

여기서, L(i)는 등화기의 출력에서 스케일링된 DIL 시퀀스 중 i번째 레벨의 값이고, △는 비교되는 인덱스들(즉, 레벨 번호들의 차이)간의 미리 결정된 쉬프트이다. 그래서, 예를 들면, Ldel(48,16) = L(48) - 2L(32)이다. 식(12)의 거리 함수에 따라 계산된 거리들 중에는 공통적으로 반복되는 거리 (지정된 LdelC) 및 다른 거리들이 있다. 공통적으로 되풀이되는 거리들은 다음에 따라 PAD 감쇠 및 원하는 스케일링 팩터 Scf와 강하게 연결되는 것으로 밝혀졌다:

LdelC = 33·(10^PAD/20) = 33/Scf (13)

그래서, PAD 감쇠가 0이면, LdelC는 33이 된다. PAD 감쇠가 3의 값을 가지면, 공통 거리 LdelC는 대략 47이 되고, PAD 감쇠가 6의 값을 가지면, 공통 거리 LdelC는 대략 66 등을 갖게 된다. 부가하여, 완벽한 DIL 시퀀스 및 △ = 16에 대해, 다음과 같이 나타날 수 있다:

LdelC = max_i(Ldel(i,16)) (14)

다시 말해, 공통 거리는 모든 인덱스(i)에 대해 최대 거리와 같아질 것이다. Ldel(i,△)를 규정하고 i_min으로 표시된 최소 인덱스(i)는 PAD 감쇠 및 △의 함수이다. 따라서, △ = 16이면, 다음과 같이 밝혀진다:

표 5

또한, 규칙으로서, Ldel(i,16)≠LdelC이면, Ldel(i,17) = LdelC이지만, Ldel(i,17)≠LdelC이면, Ldel(i,18) = LdelC인 것으로 밝혀졌다.

상기 특성들에 기초하여, (510b)에서는 다음에 따라 기대되는 공통 거리들 LdelC가 계산된다:

LdelC1 = 33/Sc1; LdelC2 = 66/Sc1; LdelC3 = 132/Sc1 (15)

여기서, Sc1은 도 3의 단계(380)에서 결정된 3개 후보 스케일링 팩터들 중 가장 큰 것이고, 1≤Sc1≤2이고, 스케일링 팩터 Sc2 = (Sc1)/2이고, 스케일링 팩터 Sc3 = (Sc1)/4이다. (520b)에서, 인덱스 i_min은 Ldel(i,△)를 선택하여 축적하기 위해 계산된다. 전형적으로, 인덱스 i_min은 PAD 감쇠가 6 dB와 12 dB 사이에 있는 경우 인덱스 레벨 79와 인덱스 레벨 95 사이에서 발견될 수 있다. 인덱스 i_min은 다음에 따라 근사화될 수 있다:

i_min = floor(63 + 2.7(PADmax)) (16)

여기서, PADmax = 20log10((Sc1)/4) (17)

너무 낮은 Ldel(i,△)에 대한 거리값들을 축적하는 것을 방지하기 위해, 단계(530b)에서는 기대되는 PADmax의 단조 증가 함수인 문턱값이 선택된다. 이상적 인 문턱값 Th1은 다음에 따라 설정된다:

Th1 = ceiling((1.76·i_min) - 113) (18)

단계(504b)에서는 i = i_min 내지 i = (i_min+N_i)인 i에 대해, 거리 Ldel(i,16)이 문턱값 Th1에 비교되고, 문턱값을 초과하는 것들은 단계(55b)에서 선택되어 평균화된다. 평균값은 D1으로 나타내지는 LdelC 추정로 취해진다:

여기서, N_sel1은 (540b)에서 문턱값 Th1을 초과하는 것으로 선택된 요소들의 수이다. N_sel1이 원하는 최소수 N_sel-min 보다 작으면, N_i는 N_sel1=N_sel-min이 될 때까지 추가 요소가 선택되도록 감소될 수 있다. 비록 5와 같이 N_sel-min에 대해 더 높은 값이 더 좋지만, N_i 및 N_sel-min에 대해 이상적인 값은 N_i=6, ..., 10이고, N_sel-min=2이다.

원하는 경우, 단계(540b, 550b)에서 △=16으로 설정하는 대신에, △는 △=16 내지 △=△max의 범위가 될 수 있다. 따라서, i = i_min 내지 i = (i_min+N_i) 및 △=16 내지 △=△max에서, 거리 Ldel(i,△)는 문턱값 Th1에 비교되고, 최소 △가 Ldel(i,△_min)_Th1으로 나타내진다. 이어서, 취해진 값의 평균 m(Ldel(i,△_min)_Th1)이 계산될 수 있고, (Ldel(i,△_min)_Th1) 중에서 다음 부등식을 만족하는 것들이 선택된다:

Ldel(i,△_min)_Th1 < (1+e)·m(Ldel(i,△_min)_Th1) (20)

여기서, 이상적인 e = 0.1, ..., 0.3이다. 선택된 값을 평균화하면, LdelC 추정이 찾아지고 D1으로 나타내진다.

D1이 찾아지는 방법에 무관하게, (560b)에서는 다음에 따라 차이 d_k가 계산된다:

d_k = |(D1 - LdelC_k)| k=1,2,3 (21)

(570b)에서는 최소 d_k에 대해 인덱스 k=k_m이 찾아진다. (580b)에서는 최종 스케일링 팩터 Scf가 Scf = Sck_m에 따라 설정된다.

도 6을 참고하기 이전에, 본 발명의 또 다른 양상에 따라, 식(19)에 따라 계산된 평균 공통 거리(D1)를 다른 인덱스 범위에 관련된 평균 공통 거리(D2)에 비교함으로써 채널 비 선형성이 추정될 수 있다. 특히, D2는 최고 레벨로부터 데이터를 이용하는 것을 제외하면 (92 보다 큰 인덱스), 상술된 D1과 똑같은 방식으로 발생된다; 즉, i = (i_max-N_i) 내지 i = i_max, 여기서, i_max는 전송된 DIL 시퀀스의 최대 레벨에 대응한다. 비 선형성의 표시는 D2와 D1 사이에서 절대 차이로 정의될 수 있다:

NL = |D2 - D1| (22)

이상적인 문턱값은 비 선형 또는 선형으로 채널을 정의하도록 설정될 수 있다. 부가하여, 데시벨 dB_NL로 비 선형을 양적 추정하는 것은 다음과 같이 발생될 수 있다:

dB_NL = (45 + 20log10(250/d)) (23)

여기서, d = NL·10^0.075dBPAD (24)

부가하여, dB_NL은 식(24)에서 NL에 대해 다음 함수를 대치함으로써 그에 따라 D1을 계산하지 않고 추정될 수 있다:

NL = |D2 - (33·10^(dBPAD/20))| (25)

식(23)은 60 dB를 초과하는 비 선형성에 대해 특정하게 양호한 추정을 제공한다.

비 선형성의 결정은 원하는 경우 번역 테이블 설계에 이용될 수 있다. 예를 들어, NL이 크면, 스케일링된 DIL 시퀀스는 정규적인 번역 테이블에 대치될 수 있다.

이제 도 6을 참고로, 도 1a의 단계(55, 97)에서 요구되는 반 손실된 비트 신호 전송 (β-코덱형)으로부터 손실된 비트 신호 전송 (a-코덱형)을 구별하는 방법의 흐름도가 주어진다. 본 발명의 바람직한 실시예에 따라, 반 손실된 비트 슬롯의 존재는 일반적으로 각 슬롯에 대해 수신된 신호의 레벨을 비교하고, 다른 슬롯에서 대응하는 값 사이의 0 거리의 수 (또는 반대로, 0이 아닌 거리의 수)를 찾고, 또한 0 거리의 수 (또는 0이 아닌 거리의 수)를 문턱값에 비교함으로써 결정된다. 본 발명에 따라, 특정한 슬롯이 수신될 레벨과 다른 슬롯에 의해 수신된 레벨 사이에 거의 0 차이를 나타내지 않는 경우 (즉, 0-거리 차이의 수가 문턱값 이하이거나; 0이 아닌 거리 차이의 수가 또 다른 문턱값 이상인 경우), 그 슬롯은 반 손실된 비트 슬롯인 것으로 선언된다. 사실상, 이론적으로, 비 손실된 비트와 반 손실된 비트 슬롯 사이의 0-차이 거리의 수는 0이 되고; 비 손실된 비트와 또 다른 비 손실된 비트 슬롯 사이의 0-차이 거리의 수는 점검된 레벨의 수와 똑같고 (즉, 모든 비교 결과들은 0 차이로 주어진다); 또한 비 손실된 비트 슬롯과 손실된 비트 슬롯 사이의 0-차이 거리의 수는 64 (128 레벨에 대해)에 이르게 된다.

특히, 도 6에서 볼 수 있는 바와 같이, 도 1a의 단계(15) 또는 단계(75)에서 발생된 레벨들의 테이블들을 이용하여, 다른 슬롯들의 수신된 레벨들 L(i,j)와L(i,k) 사이에서 차이들dL(i,j,k)의 세트들이 계산되고, 여기서, "i"는 레벨 번호이고, "j" 및 "k"는 슬롯 번호들이다. 바람직한 실시예에서는 결정시 잡음의 효과를 줄이기 위해 i=70,71, ..., 128이다. 매트릭스를 이용하여, 단계(620)에서는 6개 세트의 6 최대 거리가 발견된다; j=1,2, ..., 6이고 k=1,2, ...,6에서 (max_i(dL(i,j,k)) = dLmax(j,k)이다. 단계(630)에서는 각 슬롯 j와 각 슬롯 k 사이의 0 차이가 찾아져 기록되고, "0 차이"는 바람직하게 특정한 문턱값 이하인 것으로 정의된다. 본 발명의 바람직한 실시예에 따라, 문턱값은 최대 거리의 함수이다; 즉, dthr(1,k) = dLmax(1,k)/20이다. 단계(640)에서는 다음에 따라 6개까지의 0 거리수의 합이 찾아진다:

(650)에서는 sL1, sL2, ..., sL6의 최소 sLmin이 취해져 손실된 비트 슬롯의 수와 비교되는 레벨의 수의 함수인 문턱값에 비교된다. sLmin이 문턱값 보다 작으면, (660)에서 볼 수 있는 바와 같이, sLmin에 대응하는 슬롯은 반 손실된 비트 슬롯이 되고, 그렇지 않은 경우에는 슬롯이 a-코덱형 신호 전송을 이용한다.

도 7은 도 1a의 단계(100a, 100b)에서 요구되는 도 4 내지 도 6을 참고로 설 명된 방법들로부터 앞서 결정된 정보를 이용하여 번역 테이블들을 발생하는 방법의 흐름도이다. 특히, 번역 테이블들을 발생할 때, A-법칙 또는 μ-법칙이 이용되고 있는지의 여부(도 4), a-코덱형 또는 β-코덱형 손실된 비트 신호 전송이 이용되고 있는지의 여부(도 6), 또한 스케일링 팩터 결정들(도 5)에 대한 정보가 요구된다. 그래서, 도 7에 따라, 단계(710)에서는 각 슬롯에 대해 수신된 프로빙 신호 L(i)의 각 레벨이 그 슬롯에 대한 최종 스케일링 팩터 Scf (도 5)로 곱하여져, 스케일링된 레벨 (Ls(i))을 제공한다. 도 1a에서 볼 수 있는 바와 같이, 레벨 L(i)은 5개 이상의 손실된 비트 슬롯의 경우 레벨들 15의 테이블들로부터, 또는 5개 이하의 손실된 비트 슬롯의 경우 레벨 75의 대치 테이블로부터 구해진다. (720)에서는 그 슬롯에 대해 스케일링된 레벨 Ls(i)이 적절한 슬롯형 (A-법칙, μ-법칙, 또는 μ-법칙 β-코덱)의 표준값에 비교된다. 스케일링된 레벨이 인접한 표준값 사이의 중간점 중 한 측의 미리 결정된 퍼센트 (예를 들면, 5%)내에 들면, 이 점은 버려진다 (또는 배열에서 이용될 수 없는 것으로 선언된다). 유사하게, (740)에서, 하나 이상의 스케일링된 레벨 Ls(i)가 단일 표준값에 맵핑되면, 스케일링된 레벨 중 단 하나만이 배열에 이용되고, 다른 것은 이용될 수 없는 것으로 선언되거나 버려져야 한다. 그렇지 않으면, 가장 가까운 표준 레벨이 (750)에서 이용가능한 것으로 기록된다. (760)에서는 수신된 프로빙 신호의 모든 레벨 L(i)에 단계(710 내지 750)가 바람직하게 실행된다.

본 발명의 또 다른 양상에 따라, 도 8a 내지 도 8c를 참고로 보다 상세히 설명된 바와 같이, 도 1a의 단계(100a, 100b)에서 발생된 번역 테이블은 모뎀 수신기 에 의해 발생된 배열을 최적화하기 위해 채널에 대한 전력 제한(P) 뿐만 아니라 최소 거리(d0)와 연관되어 이용된다. 종래 기술에 숙련된 자에게는 최소 거리(d0)가 채널의 신호 대 잡음비(SNR)와 허용가능한 에러의 함수인 것으로 인식된다. 다른 말로 하면, d0은 미리 결정된 신호 대 잡음비를 가지고 미리 결정된 값과 같은 에러 확률(Per)로 성능을 제공할 수 있는 심볼 사이의 최소 거리이다. 최소 거리를 찾는데는 다른 공식이 공지되어 있지만, 본 발명의 바람직한 실시예에 따라, Okunev, Yuri B. "디지털 통신에서의 위상 및 위상차 변조 (Phase and Phase-Difference Modulation in Digital Communication)", Artech House, p.264, 1997에서 설명된 바와 같이, 다음 관계가 이용된다:

여기서, D(n) = Ps/SNR이고, Ps는 평균 신호 전력이다. Per의 전형적인 예는 10^-4, 10^-5, 10^-6, ...을 포함한다.

이제 도 8a를 참고로, 슬롯별로 예비적인 배열이 발생된다. 그래서, 슬롯별로, 단계(802)에서는 L0을 -d/2로 설정하여 배열에 대한 초기 레벨 L0을 발생한다. 단계(804)에서는 Li-1(L0)+d0과 같거나 조금 초과하는 레벨값을 선택함으로써 그 슬롯에 대한 번역 테이블로부터의 제1 (또한 이어지는) 레벨값 (Li=L1)이 배열에 대해 선택된다. 다른 말로 하면, d0/2를 초과하는 번역 테이블에서 가장 가까운 레벨 값이 배열의 제1 점으로 취해지고, 그에 의해 그 점과 그 음수점 사이의 거리가 적어도 성능 요구조건을 만족시키는데 요구되는 최소 거리(d)가 되도록 보장한다. (806)에서, 레벨값은 그 슬롯에 대한 "현재" 배열 메모리에 배열되고, (808)에서는 "현재" 배열 메모리에서 모든 점 (초기에는 단 하나의 점)의 평균 전력이 전력 제한(Plim)에 비교된다. 현재 배열 메모리에서 모든 점의 평균 전력이 전력 제한치 보다 작으면, (810)에서는 인덱스(i)가 증가되고, 그 방법은 번역 테이블로부터 선택된 또 다른 레벨값을 가지고 (804)로 계속된다. (806)에서 레벨값 Li가 선택되어 현재 배열 메모리에 부가되므로, 현재 배열에서 점의 평균 전력이 (808)에서 결정된 바와 같이 전력 제한을 초과하는 경우 "이전" 배열도 또한 (806)에서 저장된다. 현재 배열에서 점의 평균 전력이 전력 제한을 초과하면, "이전" 배열은 (812)에서 예비적인 배열로 저장된다. 부가하여, 배열에서 음수가 아닌 레벨 (점)의 수(N0)는 (최종 도는 최대 인덱스(i)와 동일한) 배열을 위해 선택된 점 사이의 최소 거리(d1)로 저장된다.

단계(802 내지 812)가 배열을 발생할 때 제1 "커트 (cut)"를 제공하지만, 단계(814 내지 824)는 선택된 점 사이의 거리를 증가시키도록 시도함으로써 배열을 개선한다. 그래서, 단계(814)에서, 점 사이의 초기 거리는 단계(812)에서 찾아진 최소 거리(d1)로 설정되고, 최소 레벨(L0)은 -d/2 (여기서, d = 최소 거리 d1)로 설정된다. (816)에서는 Li≥Li-1 + d1에 따라 순차적으로 레벨값을 선택함으로써, 그 슬롯에 대한 번역 테이블로부터의 N0 레벨값이 배열에 선택되고, 선택된 더 높은 레벨은 각각 이전 레벨 보다 적어도 d1 만큼 증가된다. (818)에서는 제1 배열이 저장되고, 배열점의 평균 전력은 (820)에서 전력 제한치에 비교된다. 전력이 전력 제한치 보다 작으면, (822)에서는 최소 거리 (d=d1)가 증가되고 (d=d+1), 단 계(814 내지 820)가 반복된다. 이 방식으로, (816)에서는 이전 배열 보다 더 큰 레벨간 최소 거리를 가지고 새로운 배열이 발생된다. (820)에서 새로운 배열이 전력 제한치를 만족시키면, 최소 거리는 단계(822)에서 다시 증가되고, 단계(814 내지 820)가 반복된다. 그러나, 새로운 배열이 전력 제한을 만족시키지 못하면, (818)에서 발생된 "이전" 배열이 (824)에서 새로운 배열로 제공되고, 최소 거리 (d2로 나타내지는), 배열에서의 레벨 (점) 수(N0), 및 최소 거리(d2) 만큼만 분리된 레벨 수 (df)는 또한 (824)에서 각 슬롯(j)에 대해서도 주목된다. 6개 배열에 대한 정보는 이 방식으로 발생되고, 각 배열은 배열에서의 최소 거리 및 점의 수에 대해 최적화되는 것으로 생각된다.

본 발명의 또 다른 양상에 따라, 도 8a에 따라 발생된 배열은 데이터 전송 속도를 감소시키지 않고 슬롯 당 점의 수(NO)를 최소화함으로써 도 8b에서 설명된 바와 같이 더 최적화될 수 있다. 특히, (830)에서는 2개의 값 Rmax 및 Rreal이 결정 또는 제공된다. Rmax는 6개 배열 각각에 있는 미리 결정된 점의 수에 대해 잠재적으로 이룰 수 있는 최대 데이터 전송 속도가다:

여기서, Fs는 샘플링 레이트 = 8 kbps이고, N0(k)는 슬롯 k의 배열에서 음의 아닌 점의 수이고, 두 번째 괄호 세트에 있는 항은 또한 NFr이라 칭하여진다. Rreal은 V.90 표준에 의해 허용되는 데이터 전송 속도의 세트로 정의된다; 즉, Rreal = (28 + a(8/6))1000, a=0,1, ..., 21이다.

단계(832)에서는 Rmax 보다 작거나 같은 최대 Rreal인 데이터 전송 속도(DR)가 찾아진다. 그래서, 데이터 전송 속도(DR)가 단계(834)에서 설명된 바와 같이 Rmax와 같으면, (824)에서 발생되는 배열은 (854)에서 최종 배열로 취해진다. 한편, 데이터 전송 속도(DR)가 Rmax 보다 작으면, (836)에서, 최대 에러 확률을 갖는 슬롯의 위치가 정해진다. 최대 에러 확률의 결정은 여러 가지 방식으로 이루어질 수 있다. 그러나, 본 발명의 바람직한 실시예에 따라, 가장 작은 최소 거리(d2)를 갖는 슬롯이 최대 에러 확률을 갖는 슬롯으로 생각된다. 하나 이상의 슬롯이 동일한 최소 거리를 갖는 경우, 그 최소 거리 (즉, 가장 큰 df) 만큼 분리된 가장 많은 점을 갖는 슬롯이 최대 에러 확률의 슬롯으로 선택된다.

단계(838)에서는 최대 에러 확률을 갖는 슬롯에 대한 배열에서의 점의 수가 감소된다; 즉, N0(k) = N0(k) - 1. 이어서, (840)에서는 개정된 NFr 및 개정된 Rmax가 식(28)에 따라 계산되고, (842)에서는 개정된 Rmax가 (832)에서 원래 계산된 데이터 전송 속도에 비교된다. (840)에서 계산된 Rmax가 (832)에서 계산된 데이터 전송 속도 보다 작으면, 단계(844)에서는 단계(814 내지 824)에 따라 슬롯에 대해 1 만큼 감소된 N0을 갖는 새로운 배열이 발생된다. 그 슬롯에 대한 결과적인 배열의 최소 거리(d2)는 이어서 (846)에서 배열의 점의 수를 감소시키기 이전의 슬롯에 대한 배열의 최소 거리에 비교된다. 새로운 d2가 오래된 d2 보다 크면, 더 적은 점을 갖는 새로운 배열은 (848)에서 저장되어, (854)에서 저장된 배열을 오버라이트 (overwrite)하는데 이용된다; 그 방법은 이제 최대 에러 확률을 갖는 슬롯 (즉, 또 같거나 다른)을 찾도록 단계(836) 및 단계(838) 이후로 복귀된다. 그래서, 단계(830 내지 848)의 결과로, 최대 에러 확률을 갖는 슬롯에서의 점의 수는 감소된다. 이러한 감소의 결과는 데이터 전송 속도에 영향을 주지 않고 배열에서 점 사이에 추가 거리가 구해진다는 점이다 (그래서, 에러 레이트가 더 낮아진다).

단계(846)를 참고로, 본 발명의 방법을 실행할 때, 배열에서 점의 수를 줄여서 배열을 재발생한 결과로 구해진 새로운 최소 거리(d2)가 오래된 최소 거리와 차이가 없으면, 그 방법은 단계(838)로 복귀되어, 특정한 슬롯의 배열에서 점의 수가 더 감소된다. 그 방법은 단계(840) 이후로 계속된다. 또한, 단계(842)에서, 특정한 슬롯의 점의 수를 감소시킨 결과로 계산된 Rmax가 단계(832)에서 계산된 데이터 전송 속도 이하로 감소되면, 그 방법은 단계(850)로 계속된다. 단계(850)에서는 배열에서 점의 수가 감소된 것이 데이터 전송 속도에 영향을 주므로, 최대 에러 확률을 갖는 슬롯이 루프로부터 배제된다. 루프가 모든 슬롯에 대해 거쳐지지 않았으면, 단계(852)에서, 그 방법은 다음 최고 에러 확률을 갖는 슬롯 (즉, 이전에 배제된 최대 에러 확률을 갖는 슬롯 이외의 슬롯)이 찾아지는 단계(836)로 복귀하여 계속된다. 그 방법은 배열에서 점의 수가 전체적인 데이터 전송 속도를 감소시키지 않고 감소될 수 있는가 여부를 보도록 각 슬롯이 테스트될 때까지 계속된다. (854)에 저장된 결과의 배열은 도 8c에 도시된 바람직한 방법에서 이용된다.

이제 도 8c를 참고로, 본 발명의 또 다른 양상에 따라, 6개 슬롯에 걸친 프레임의 평균 전력을 초과하지 않는다고 가정하여, 슬롯의 전력이 전력 제한치를 초과하도록 허용함으로써 데이터 전송 속도를 감소시키지 않고 확실성을 증가시키는 최적화가 더 실행된다. 그래서, 도 8b의 단계(854)로부터 구해진 배열의 최소 거리(d2)를 이용하여, 필요한 경우, 최대 에러 확률을 갖는 각 슬롯에서 최소 거리 만큼 분리된 점의 수 (df)가 (860)에서 찾아진다. (862)에서는 최소 거리(d2)가 1 만큼 증가된다 (그에 의해 그 슬롯에 대한 전력 제한을 위반한다). 단계(864)에서의 초기화, 도 7의 단계(740)로부터 기인된 그 슬롯에 대한 번역 테이블, 및 도 8b의 방법에 따라 최종적으로 결정된 그 슬롯에 대한 점의 수(N0(k))를 이용하여, 최대 에러 확률의 슬롯에 대해 개정된 배열이 도 8a의 단계(816)를 참고로 상술된 바와 같이 (866)에서 결정된다. 개정된 배열에서 (배열의 나머지 부분에 대한 정보를 이용하여), 전체 프레임 PFr의 평균 전력이 (870)에서 계산되고, (872)에서 프레임에 대해 허용가능한 전력 (Plim-fr)에 비교된다; 바람직하게, 도 9를 참고로 이후 논의될 바와 같이. 프레임에 대해 허용가능한 전력을 초과하지 않으면, 개정된 배열은 (874)에서 저장되어 (876)에서 그 슬롯에 대한 배열을 오버라이트하는데 이용된다; 또한, 그 방법은 현재 최대 에러 확률을 갖는 슬롯 (똑같거나 다른)이 찾아지는 (860)으로 계속된다. 그 방법은 단계(872)에서 개정된 배열이 찾아져 전체 프레임의 평균 전력이 프레임에 대해 허용가능한 전력을 초과하게 될 때까지 앞서 설명된 바와 같이 단계(862)로 계속된다. 프레임의 평균적인 허용가능한 전력을 초과하면, 그 방법은 더 이상 배열이 변화되지 않는 (876)으로 계속된다. 다른 방법으로, 원하는 경우, 다음 최대 에러를 갖는 슬롯이 (860)에서 찾아져 단계(862)가 가해지도록 조사되는 슬롯이 루프 (도 8b를 참고로 상기에 설명된 바와 같은)로부터 배제될 수 있다. 무관하게, 결국은 최소 거리(d2), 점의 수(N0) (도 8b로부터 취해질 수 있는), 또한 슬롯에서 또 다른 점(df)으로부터 최소 거리에 위치하는 점의 수를 찾기 위해, 단계(876)에 저장된 배열이 각 슬롯에 대해 (878)에서 개정된다. 이어서, (880)에서는 평균 프레임 전력 제한을 위반하지 않고 배열 점들을 이동시킴으로써 최소 거리를 갖는 슬롯에 대해 배열에서의 점의 수를 감소하도록 시도하기 위해 (즉, df를 감소시키기 위해), 공지된 방식으로 각 슬롯에 대해 "스킵 시도 (skip trial)"가 행해진다. 스킵 시도에서는 평균 프레임 전력 제한을 위반하지 않고 제1 레벨의 전력을 증가시키도록 시도한다 (그 결과로, 적어도 하나의 이어지는 레벨의 전력이 증가된다). 스킵 시도의 결과로, 각 배열의 최소 거리가 똑같이 유지되면서, 하나 이상의 배열의 에러 확률은 배열점이 이동될 수 있는 경우 개선될 수 있다.

본 발명자들에 의해 도 8a 내지 도 8c에 대해 설명된 최적화 방법은 비트 에러 레이트를 감소시킴으로써, 때로는 100 정도의 계수에 의해 확실성을 현저하게 증가시키는데 도움이 되는 것으로 밝혀졌다. 그러나, 종래 기술에 숙련된 자에게 도 8a 내지 도 8c에 설명된 다양한 기술은 데이터 전송 속도를 유지하면서 최소 거리에 대한 배열, 즉 비트 에러 레이트를 최적화하는 대신에, 미리 결정된 비트 에러 레이트를 유지하면서 데이터 전송 속도를 최적화하는데 이용될 수 있는 것으로 생각되어야 한다. 예를 들면, 도 8b에 설명된 바와 같이 데이터 전송 속도에 영향을 주지 않고 거리를 증가시키기 위해 최대 에러 확률을 갖는 슬롯을 찾고 점의 수를 감소시키는 대신에, 데이터 전송 속도를 증가시키게 되고 총 프레임 전력 한계를 초과하지 않는다고 가정하여, 최소 에러 확률을 갖는 슬롯을 찾고, 그 슬롯에 대한 배열에서의 점의 수가 증가될 수 있다. 총 프레임 전력 한계를 방지하기 위해 다른 슬롯으로부터 전력을 "얻어오는" 것에 부가하여, 또는 그 대신에, 최종 비트 에러 레이트가 원하는 양을 초과하여 증가되지 않는다고 가정하고, 총 프레임 전력 한계를 초과하지 않음을 보장하기 위해 배열 점이 부가되었던 최소 에러 확률을 갖는 슬롯의 최소 거리가 감소시키는 것이 가능하다. 더욱이, 하나 이상의 슬롯에 손실된 비트가 가해지고 다른 슬롯에는 손실이 가해지지 않는 특정한 환경에서는 본 발명에 따라 슬롯 당 점의 분포를 변화시키고 (예를 들면, 손실된 비트 슬롯의 배열로부터 하나 이상의 점을 감산하고), 비 손실된 비트 슬롯의 배열에 하나 이상의 점을 부가하여, 에러 레이트 또는 데이터 전송 속도를 최적화하는 것이 가능하다.

본 발명의 또 다른 양상에 따라, 평균 배열 전력을 점검하는 간단한 시스템이 제공된다. 앞서 논의된 바와 같이, PCM 모뎀 프레임 (6개 슬롯)의 평균 전력은 특정한 전력 제한을 만족시켜야 한다. V.90 표준에 따라, 이들 제한은 0.5 dBm의 감소량으로 -0.5 dBM0 내지 -16 dBm0의 범위이다. 수신기가 전송기에 대한 배열을 설계할 때, 수신기 및 전송기는 모두 평균 프레임 전력이 대응하는 제한을 만족시키는가 여부를 점검하여야 한다. 불행하게도, V.90 표준에서 제안되는 전력 계산에 대한 공식은 복잡하고, 상당한 메모리 및 처리 자원을 요구한다.

본 발명에 따라, 평균 프레임 전력 하한치(Plb) 및 평균 프레임 전력 상한치(Pub)는 다음에 따라 추정되어 계산될 수 있다:

Plb(dBm) = 10·log(P/Po) (29)

여기서, P는 다음과 같은 평균 프레임 전력이고,

Po = 1.6039690·10⁷이고, Lik는 k번째 배열에서의 i번째 레벨이고 (도 8c에서 이용된 바와 같은), N0_k는 k번째 배열에서 양의 레벨의 수이고 (도 8b로부터 얻어지는), 또한 K는 6개의 부호 비트를 배제한 프레임내에서 전송되는 비트의 수이다. 도 9에서 볼 수 있는 바와 같이, (910)에서는 Plb가 계산된다. (920)에서는 Plb가 전력 제한치인 Pmax에 비교된다. Plb가 Pmax를 초과하면, 전력 위반이 선언된다. Plb가 Pmax를 초과하지 않으면, (930)에서 Pub가 계산된다. (940)에서는 Pub가 Pmax에 비교된다. Pub가 Pmax 보다 크면, 전력 위반이 없다. 그러나, Pub가 Pmax 보다 작거나 같으면, (950)에서는 다음에 따라 표시자(r)가 계산된다:

r = |(Pmax - Pub)/(Pmax - Plb)| (32)

r이 4 보다 크거나 같으면, (960)에서 결정된 바에 따라, 전력 위반이 선언된다. 그렇지 않으면, 전력 위반이 아니다.

여기서는 PCM 모뎀 수신기에서 번역 테이블 및 배열의 설계에 대한 방법이 도시되어 설명되었다. 본 발명의 특정한 실시예가 설명되었지만, 본 발명은 이에 제한되는 것으로 의도되지 않고, 본 발명은 기술이 허용하는 만큼 광범위한 범위이고, 본 명세서가 그와 마찬가지로 판독되도록 의도된다. 그래서, 본 발명의 방법에 대해 다양한 특성이 특정한 순서에 따라 분리된 단계로 실행되는 것으로 설명되었지만, 많은 경우에서 단계의 순서는 반드시 중요한 것은 아니고 다양한 단계가 원하는 바에 따라 조합 또는 분할될 수 있는 것으로 이해된다. 또한, 본 발명은 V.90 모뎀에 대한 6개 슬롯 프레임을 특별히 참고로 설명되었지만, 본 발명의 다양한 특성은 다른 복수의 슬롯을 가질 수 있는 다른 디지털 모뎀에 적용가능한 것으로 이해된다. 또한, 배열 설계 및 최적화에 관련된 본 발명의 다양한 특성이 모뎀 확실성을 최적화하는 것에 관련되어 설명되었지만, 본 발명의 유사한 특성은 데이터 전송 속도를 최적화하기 위해, 또는 어느 하나에 관련되어 특별히 최적화되지 않고 데이터 전송 속도 모두 증가시키기 위해 이용될 수 있는 것으로 이해된다. 또한, 본 발명은 주로 소프트웨어 흐름도에 대해 설명되었지만, 본 발명은 종래 기술에 공지된 바와 같이 하드웨어, 펌웨어, 소프트웨어, 또는 그들의 조합을 포함하여 장치에서 실행될 수 있는 것으로 이해된다. 그러므로, 종래 기술에 숙련된 자는 청구되는 의도 및 범위에서 벗어나지 않고 제공된 본 발명에 다른 수정이 이루어질 수 있는 것으로 이해하게 된다.

Claims

복수의 슬롯들(slots)을 포함하는 프레임을 갖는 PCM 모뎀에서 각 슬롯에 대해 하나씩 복수의 배열들(constellations)을 제공하는 방법에 있어서:

a) 상기 복수의 배열들 중 제1 배열에 제1 복수의 점들(points)을 제공하는 단계로서, 상기 제1 복수의 점들은 상기 복수의 배열들 중 상기 제1 배열에 대한 제1 배열 전력을 규정하고, 상기 제1 배열 전력은 평균 프레임 전력 제한치(average frame power limitation)를 초과하는, 상기 제1 복수의 점들을 제공하는 단계와;

b) 상기 복수의 배열들 중 제2 배열에 제2 복수의 점들을 제공하는 단계로서, 상기 제2 복수의 점들은 상기 복수의 배열들 중 상기 제2 배열에 대한 제2 배열 전력을 규정하고, 상기 제2 배열 전력은 상기 평균 프레임 전력 제한치 보다 작고, 상기 복수의 배열들의 평균 전력이 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은, 상기 제2 복수의 점들을 제공하는 단계와;

c) 상기 복수의 배열들의 표시들(indications)을 다른 모뎀에 제공하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 1 항에 있어서,

d) 단계 a) 이전에, 복수의 제안된 점들(proposed points)을 각각 갖는 복수의 제안된 배열들을 발생하는 단계로서, 상기 제안된 점들은 상기 복수의 배열들 각각이 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은 전력을 갖도록 선택되고, 상기 복수의 배열들 중 상기 제1 배열의 상기 제안된 점들은 상기 제안된 점들 중 적어도 둘 사이에 제1 최소 거리를 갖는, 상기 복수의 제안된 배열들을 발생하는 단계를 더 포함하며,

상기 복수의 배열들 중 제1 배열에 제1 복수의 점들을 제공하는 상기 단계는 상기 제1 최소 거리를 증가시킴으로써 상기 제안된 점들을 상기 제1 복수의 점들로 수정하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 2 항에 있어서,

e) 상기 복수의 제안된 배열들 각각에 대한 에러 확률(error probability)을 결정하는 단계와;

f) 상기 에러 확률들에 기초하여, 상기 복수의 제안된 배열들 중 하나를 상기 복수의 배열들 중 상기 제1 배열로서 선택하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 3 항에 있어서,

상기 선택하는 단계는 상기 복수의 제안된 배열들의 상기 에러 확률들을 비교하여, 가장 큰 에러 확률을 갖는 제안된 배열을 선택하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 3 항에 있어서,

상기 제1 최소 거리를 증가시킴으로써 상기 제안된 점들을 상기 제1 복수의 점들로 수정하는 상기 단계는, 상기 복수의 배열들의 상기 평균 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과할 때까지 상기 제1 최소 거리가 증분적으로 증가되는, 다단계 과정(multistep process)를 포함하는, 복수의 배열들 제공 방법.
제 1 항에 있어서,

d) 단계 a) 이전에, 복수의 제안된 점들을 각각 갖는 복수의 제안된 배열들을 발생하는 단계로서, 상기 제안된 점들은 상기 복수의 배열들 각각이 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은 전력을 갖도록 선택되는, 상기 복수의 제안된 배열들을 발생하는 단계를 더 포함하며,

상기 복수의 배열들 중 제1 배열에 제1 복수의 점들을 제공하는 상기 단계는 상기 제1 복수의 점들의 수와 같도록 상기 제안된 점들의 수를 증가시키는 단계를 포함하는, 복수의 배열들 제공 방법.
복수의 슬롯들을 포함하는 프레임을 갖는 PCM 모뎀에서 각 슬롯에 대해 하나씩 복수의 배열들을 제공하는 방법에 있어서:

a) 다른 모뎀으로부터 DIL 시퀀스 정보(DIL sequence information)를 얻는 단계와;

b) 상기 DIL 시퀀스 정보로부터 복수의 번역 테이블들(translation tables)을 발생하는 단계와;

c) 상기 복수의 번역 테이블들을 이용하여, 상기 복수의 배열들 중 제1 배열에 제1 복수의 점들을 제공하는 단계로서, 상기 제1 복수의 점들은 상기 복수의 배열들 중 상기 제1 배열에 대한 제1 배열 전력을 규정하고, 상기 제1 배열 전력은 평균 프레임 전력 제한치를 초과하는, 상기 제1 복수의 점들을 제공하는 단계와;

d) 상기 복수의 배열들 중 제2 배열에 제2 복수의 점들을 제공하는 단계로서, 상기 제2 복수의 점들은 상기 복수의 배열들 중 상기 제2 배열에 대한 제2 배열 전력을 규정하고, 상기 제2 배열 전력은 상기 평균 프레임 전력 제한치 보다 작고, 상기 복수의 배열들의 평균 전력은 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은, 상기 제2 복수의 점들을 제공하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 7 항에 있어서,

e) 단계 c) 이전에, 복수의 제안된 점들을 각각 갖는 복수의 제안된 배열들을 발생하는 단계로서, 상기 제안된 점들은 상기 복수의 배열들 각각이 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은 전력을 갖도록 선택되고, 상기 복수의 배열들 중 상기 제1 배열의 상기 제안된 점들은 상기 제안된 점들 중 적어도 둘 사이에 제1 최소 거리를 갖는, 상기 복수의 제안된 배열들을 발생하는 단계를 더 포함하며;

상기 복수의 배열들 중 제1 배열에 제1 복수의 점들을 제공하는 상기 단계는 상기 제1 최소 거리를 증가시킴으로써 상기 제안된 점들을 상기 제1 복수의 점들로 수정하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 8 항에 있어서,

f) 상기 복수의 제안된 배열들 각각에 대한 에러 확률을 결정하는 단계와,

g) 상기 에러 확률들에 기초하여, 상기 복수의 제안된 배열들 중 하나를 상기 복수의 배열들 중 상기 제1 배열로서 선택하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 9 항에 있어서,

상기 선택하는 단계는 상기 복수의 제안된 배열들의 상기 에러 확률들을 비교하여, 가장 큰 에러 확률을 갖는 제안된 배열을 선택하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 9 항에 있어서,

상기 제1 최소 거리를 증가시킴으로써 상기 제안된 점들을 상기 제1 복수의 점들로 수정하는 상기 단계는, 상기 복수의 배열들의 상기 평균 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과할 때까지 상기 제1 최소 거리가 증분적으로 증가되는 다단계 과정을 포함하는, 복수의 배열들 제공 방법.
제 7 항에 있어서,

e) 단계 c) 이전에, 복수의 제안된 점들을 각각 갖는 복수의 제안된 배열들을 발생하는 단계로서, 상기 제안된 점들은 상기 복수의 배열들 각각이 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은 전력을 갖도록 선택되는, 상기 복수의 제안된 배열들을 발생하는 단계를 더 포함하며,

상기 복수의 배열들 중 제1 배열에 제1 복수의 점들을 제공하는 상기 단계는 상기 제1 복수의 점들의 수와 같도록 상기 제안된 점들의 수를 증가시키는 단계를 포함하는, 복수의 배열들 제공 방법.
복수의 슬롯들을 포함하는 프레임을 갖는 PCM 모뎀에서 각 슬롯에 대해 하나씩 복수의 배열들을 제공하는 방법에 있어서:

a) 다른 모뎀으로부터 DIL 시퀀스 정보를 얻는 단계와;

b) 상기 DIL 시퀀스 정보로부터 복수의 번역 테이블들을 발생하는 단계와;

c) 상기 복수의 번역 테이블들을 이용하여, 복수의 제안된 점들을 각각 갖는 복수의 제안된 배열들을 발생하는 단계로서, 상기 제안된 점들은 상기 복수의 배열들 각각이 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은 전력을 갖도록 선택되는, 상기 복수의 제안된 배열들을 발생하는 단계와;

d) 가장 큰 에러 확률을 갖는 상기 복수의 제안된 배열들 중 제1 배열을 찾는 단계와;

e) 상기 제1 배열의 상기 제안된 점들 사이의 최소 거리를 증가시킴으로써 상기 복수의 제안된 배열들 중 상기 제1 배열을 예비적으로 수정하고, 그에 의해, 결과적인 제1 배열이 상기 미리 결정된 평균 프레임 전력 제한치 보다 큰 전력을 갖도록 상기 제1 배열에 대한 상기 제안된 점들을 수정하는 단계와;

f) 다른 제안된 배열들과 함께 상기 결과적인 제1 배열의 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는지를 결정하고, 초과하지 않은 경우, 상기 결과적인 배열 및 상기 다른 제안된 배열들을 이용하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 13 항에 있어서,

상기 찾는 단계, 상기 예비적으로 수정하는 단계 및 상기 결정하는 단계를 상기 복수의 제안된 배열들 중 적어도 제2 배열에 대해 반복하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 13 항에 있어서,

상기 결정하는 단계는 상기 다른 제안된 배열들과 함께 상기 결과적인 제1 배열의 상기 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과하면 상기 제1 제안된 배열을 이용하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 13 항에 있어서,

상기 제안된 배열들과 함께 상기 결과적인 제1 배열의 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는지를 결정하는 상기 단계는, 상기 제안된 배열들과 함께 상기 결과적인 제1 배열에 대해 추정된 평균 프레임 전력 하한치(estimated average frame power lower boundary)를 찾는 단계와, 상기 추정된 평균 프레임 전력 하한치와 상기 미리 결정된 평균 프레임 전력 제한치를 비교하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 16 항에 있어서,

상기 다른 제안된 배열들과 함께 상기 결과적인 제1 배열의 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는지를 결정하는 상기 단계는, 상기 다른 제안된 배열들과 함께 상기 결과적인 제1 배열에 대해 추정된 평균 프레임 전력 상한치를 찾는 단계와, 상기 추정된 평균 프레임 전력 상한치와 상기 미리 결정된 평균 프레임 전력 제한치를 비교하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 17 항에 있어서,

상기 다른 제안된 배열들과 함께 상기 결과적인 제1 배열의 전력이 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는지를 결정하는 상기 단계는, 상기 추정된 평균 프레임 전력 하한치, 상기 추정된 평균 프레임 전력 상한치 및 상기 미리 결정된 평균 프레임 전력 제한치의 함수인 표시자(indicator)를 찾는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 17 항에 있어서,

상기 추정된 평균 프레임 전력 하한치가 상기 미리 결정된 평균 프레임 전력 제한치를 초과하면, 상기 다른 제안된 배열들과 함께 상기 결과적인 제1 배열의 상기 전력은 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는, 복수의 배열들 제공 방법.
제 18 항에 있어서,

상기 추정된 평균 프레임 전력 상한치가 상기 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같고, 상기 표시자가 미리 결정된 값 보다 크거나 같으면, 상기 다른 제안된 배열들과 함께 상기 결과적인 제1 배열의 상기 전력은 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는, 복수의 배열들 제공 방법.
제 17 항에 있어서,

상기 추정된 평균 프레임 전력 하한치 Plb(dBm)는 10·log(P/Po)이고, 여기서, Po = 1.6039690·10⁷이고,

이고,

여기서, Lik는 k번째 제안된 배열(k-th proposed constellation)에서 i번째 레벨이고, N0_k는 상기 k번째 배열에서 양의 점들(positive points)의 수이고, K는 부호 비트들(sign bits)을 배제한 상기 프레임내에 전송된 비트들의 수이며,

상기 추정된 평균 프레임 전력 상한치 Pub(dBm)는 Plb +

인, 복수의 배열들 제공 방법.
제 20 항에 있어서,

상기 표시자는 |(Pmax - Pub)/(Pmax - Plb)|이고, 여기서, Pmax는 상기 미리 결정된 평균 프레임 전력 제한치이고, Plb는 상기 추정된 평균 프레임 전력 하한치가고, Pub는 상기 추정된 평균 프레임 전력 상한치가고, 상기 미리 결정된 값은 4인, 복수의 배열들 제공 방법.
복수의 슬롯들을 포함하는 프레임을 갖는 PCM 모뎀에서 각 슬롯에 대해 하나씩 복수의 배열들을 제공하는 방법에 있어서:

a) 다른 모뎀으로부터 DIL 시퀀스 정보를 얻는 단계와,;

b) 상기 DIL 시퀀스 정보로부터 복수의 번역 테이블들을 발생하는 단계와;

c) 각 슬롯에 대해, 미리 결정된 신호-대-잡음비(signal-to-noise ratio)에 의해 요구되는 최소 거리에 기초하고, 상기 슬롯에 대한 평균 프레임 전력 제한치를 초과하지 않으며, 상기 슬롯과 관련된 번역 테이블로부터 상기 슬롯에 대해 제안된 배열을 규정하는 최대수의 점들을 선택하는 단계와;

d) 적어도 하나의 슬롯에 대해, 상기 슬롯에 대한 상기 최소 거리를 증가시켜, 증가된 최소 거리 및 상기 최대수의 점들을 갖는 그 슬롯에 대해 수정된 배열을 얻도록 상기 점들을 재선택하는 단계와;

e) 상기 슬롯에 대해 상기 수정된 배열의 전력과 상기 평균 프레임 전력 제한치를 비교하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 23 항에 있어서,

f) 상기 수정된 배열의 상기 전력이 상기 평균 프레임 전력 제한치 보다 작거나 같으면, 상기 슬롯에 대해 상기 수정된 배열을 이용하고, 상기 수정된 배열의 상기 전력이 상기 평균 프레임 전력 제한치를 초과하면, 상기 슬롯에 대해 상기 제안된 배열을 이용하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 24 항에 있어서,

g) 상기 슬롯의 배열에 대한 최소 거리를 최대화하기 위해 상기 평균 프레임 전력 제한치를 초과할 때까지, 단계들 d), e) 및 f)를 반복하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 25 항에 있어서,

h) 각 슬롯에 대해 단계들 d), e) 및 f)를 반복하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 26 항에 있어서,

i) 각 슬롯에 대해 단계 g)를 반복하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 27 항에 있어서,

j) 각 슬롯에서 상기 최대수의 점들에 기초하여, 상기 프레임에 대한 최대 데이터 전송 속도를 찾는 단계와;

k) 상기 최대 데이터 전송 속도와 복수의 허용된 프레임 전송 속도들을 비교하여, 상기 최대 데이터 전송 속도 보다 작거나 같은 허용된 프레임 전송 속도를 선택하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 28 항에 있어서,

l) 상기 선택된 허용된 프레임 전송 속도가 상기 최대 데이터 전송 속도 보다 작으면, 상기 슬롯에 대해 감소된 제안된 수의 점들을 얻도록 특정 슬롯에서의 점들의 수를 상기 슬롯에 대한 상기 최대수의 점들로부터 감소시키는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 29 항에 있어서,

m) 상기 슬롯에 대해 상기 감소된 제안된 수의 점들과 각 다른 슬롯에서의 상기 최대수의 점들에 기초하여, 상기 프레임에 대해 새로운 최대 데이터 전송 속도를 찾아, 상기 새로운 최대 데이터 전송 속도와 상기 선택된 허용된 프레임 전송 속도를 비교하는 단계와;

n) 상기 새로운 최대 데이터 전송 속도가 상기 선택된 허용된 프레임 전송 속도를 초과하면, 각 슬롯에서 상기 최대수의 점들을 이용하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 30 항에 있어서,

o) 상기 새로운 최대 데이터 전송 속도가 상기 선택된 허용된 프레임 전송 속도를 초과하지 않으면, 상기 감소된 제안된 수의 점들을 이용하는 상기 슬롯에 대해 새로운 배열을 선택하는 단계와;

p) 단계들 d), e) 및 f)에 따라 상기 감소된 제안된 수의 점들을 갖는 상기 새로운 배열에 대해 상기 최소 거리를 최대화하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 31 항에 있어서,

q) 상기 새로운 배열에 대해 최대화된 최소 거리와 상기 슬롯에 대한 이전 배열에 대해 앞서 최대화된 최소 거리를 비교하여, 상기 새로운 배열에 대해 상기 최대화된 최소 거리가 상기 슬롯에 대한 이전 배열에 대해 상기 최대화된 최소 거리 보다 더 크면, 상기 슬롯에 대한 상기 새로운 배열을 이용하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 32 항에 있어서,

r) 각 슬롯에 대해, 상기 슬롯에 대한 배열에 기초하여 상기 슬롯에 대한 에러 확률을 결정하는 단계로서, 상기 점들의 수가 감소되는 단계 l)의 상기 특정 슬롯은 최대 에러 확률을 갖는 슬롯으로서 선택되는, 상기 에러 확률을 결정하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 33 항에 있어서,

s) 모든 슬롯들에 대한 배열들이 최소 거리에 대해 최대화될 때까지 단계들 l), m), n), o), p) 및 r)을 반복하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 34 항에 있어서,

슬롯이 미리 결정된 평균 프레임 전력 제한치를 초과하는 제1 배열 전력을 갖도록 적어도 하나의 슬롯에 대해 상기 최대화된 최소 거리를 증가시켜 상기 슬롯에 대해 새로운 배열 점들을 선택하는 단계로서, 상기 새로운 배열 점들을 갖는 상기 배열을 포함하는 상기 복수의 배열들의 평균 전력은 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은, 상기 새로운 배열 점들을 선택하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
복수의 슬롯들을 포함하는 프레임을 갖는 PCM 모뎀에서 각 슬롯에 대해 하나씩 복수의 배열들을 제공하는 방법에 있어서:

a) 다른 모뎀으로부터 DIL 시퀀스 정보를 얻는 단계와;

b) 상기 DIL 시퀀스 정보로부터 복수의 번역 테이블들을 발생하는 단계와;

c) 각 슬롯에 대해, 미리 결정된 신호-대-잡음비에 의해 요구되는 최소 거리에 기초하고, 상기 슬롯에 대한 평균 프레임 전력 제한치를 초과하지 않으며, 상기 슬롯과 관련된 번역 테이블로부터 상기 슬롯에 대해 제안된 배열을 규정하는 최대수의 점들을 선택하는 단계와;

d) 각 슬롯에서 상기 최대수의 점들에 기초하여, 상기 프레임에 대한 최대 데이터 전송 속도를 찾는 단계와;

e) 상기 최대 데이터 전송 속도와 복수의 허용된 프레임 전송 속도들을 비교하여, 상기 최대 데이터 전송 속도 보다 작거나 같은 허용된 프레임 전송 속도를 선택하는 단계와;

f) 상기 선택된 허용된 프레임 전송 속도가 상기 최대 데이터 전송 속도 보다 작으면, 상기 슬롯에 대해 감소된 제안된 수의 점들을 얻도록 특정 슬롯에서의 점들의 수를 상기 슬롯에 대한 상기 최대수의 점들로부터 감소시키는 단계를 포함하는, 복수의 배열들 제공 방법.
제 36 항에 있어서,

g) 상기 슬롯에 대해 상기 감소된 제안된 수의 점들과 각 다른 슬롯에서의 상기 최대수의 점들에 기초하여, 상기 프레임에 대해 새로운 최대 데이터 전송 속도를 찾아, 상기 새로운 최대 데이터 전송 속도와 상기 선택된 허용된 프레임 전송 속도를 비교하는 단계와;

h) 상기 새로운 최대 데이터 전송 속도가 상기 선택된 허용된 프레임 전송 속도를 초과하면, 각 슬롯에서의 상기 최대수의 점들을 이용하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 37 항에 있어서,

i) 상기 새로운 최대 데이터 전송 속도가 상기 선택된 허용된 프레임 전송 속도를 초과하지 않으면, 상기 감소된 제안된 수의 점들을 이용하는 상기 슬롯에 대해 새로운 배열을 선택하는 단계와,

j) 상기 감소된 제안된 수의 점들을 갖는 상기 새로운 배열에 대해 상기 최소 거리를 최대화하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 38 항에 있어서,

k) 상기 새로운 배열에 대해 최대화된 최소 거리와 상기 슬롯에 대한 이전 배열에 대해 앞서 최대화된 최소 거리를 비교하여, 상기 새로운 배열에 대해 상기 최대화된 최소 거리가 상기 슬롯에 대한 이전 배열에 대해 상기 최대화된 최소 거리 보다 더 크면, 상기 슬롯에 대한 상기 새로운 배열을 이용하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 39 항에 있어서,

l) 각 슬롯에 대해, 상기 슬롯에 대한 배열에 기초하여 상기 슬롯에 대한 에러 확률을 결정하는 단계로서, 상기 점들의 수가 감소되는 단계 f)의 상기 특정 슬롯은 최대 에러 확률을 갖는 슬롯으로서 선택되는, 상기 에러 확률을 결정하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 40 항에 있어서,

s) 모든 슬롯들에 대한 배열들이 최소 거리에 대해 최대화될 때까지 단계들 g), h), i), j), k) 및 l)을 반복하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 41 항에 있어서,

슬롯이 미리 결정된 평균 프레임 전력 제한치를 초과하는 제1 배열 전력을 갖도록 적어도 하나의 슬롯에 대해 상기 최대화된 최소 거리를 증가시켜 상기 슬롯에 대해 새로운 배열 점들을 선택하는 단계로서, 상기 새로운 배열 점들을 갖는 상기 배열을 포함하는 상기 복수의 배열들의 평균 전력은 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같은, 상기 새로운 배열 점들을 선택하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
복수의 슬롯들을 포함하는 프레임을 갖는 PCM 모뎀에서의 방법에 있어서,

a) 다른 모뎀으로부터 DIL 시퀀스 정보를 얻는 단계와;

b) 상기 DIL 시퀀스 정보로부터 복수의 번역 테이블들을 발생하는 단계와;

c) 상기 복수의 번역 테이블들을 이용하여, 각각이 전력을 갖는 복수의 배열들을 발생하는 단계와;

d) (i) 상기 복수의 배열들에 대해 추정된 평균 프레임 전력 하한치를 찾는 단계와,

(ii) 상기 추정된 평균 프레임 전력 하한치와 미리 결정된 평균 프레임 전력 제한치를 비교하는 단계에 의해,

상기 복수의 배열들의 전력이 함께 미리 결정된 평균 프레임 전력 제한치를 초과하는지를 결정하는 단계를 포함하는, 복수의 배열들 제공 방법.
제 43 항에 있어서,

상기 결정하는 단계는,

(iii) 상기 복수의 배열들에 대해 추정된 평균 프레임 전력 상한치를 찾는 단계와,

(iv) 상기 추정된 평균 프레임 전력 상한치와 상기 미리 결정된 평균 프레임 전력 제한치를 비교하는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 44 항에 있어서,

상기 결정하는 단계는,

(v) 상기 추정된 평균 프레임 전력 하한치, 상기 추정된 평균 프레임 전력 상한치 및 상기 미리 결정된 평균 프레임 전력 제한치의 함수인 표시자를 찾는 단계를 더 포함하는, 복수의 배열들 제공 방법.
제 44 항에 있어서,

상기 추정된 평균 프레임 전력 하한치가 상기 미리 결정된 평균 프레임 전력 제한치를 초과하면, 상기 복수의 배열들의 상기 전력은 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는, 복수의 배열들 제공 방법.
제 46 항에 있어서,

상기 추정된 평균 프레임 전력 상한치가 상기 미리 결정된 평균 프레임 전력 제한치 보다 작거나 같고, 상기 표시자가 미리 결정된 값 보다 크거나 같으면, 다른 제안된 배열들과 함께 결과적인 제1 배열의 상기 전력은 상기 미리 결정된 평균 프레임 전력 제한치를 초과하는, 복수의 배열들 제공 방법.
제 44 항에 있어서,

상기 추정된 평균 프레임 전력 하한치 Plb(dBm)은 10·log(P/Po)이고, 여기서, Po = 1.6039690·10⁷이고,

이고,

여기서, Lik는 k번째 제안된 배열에서의 i번째 레벨이고, N0_k는 상기 k번째 배열에서의 양의 점들의 수이고, K는 부호 비트들을 배제한 상기 프레임내에 전송되는 비트들의 수이고,

상기 추정된 평균 프레임 전력 상한치 Pub(dBm)은 Plb +

인, 복수의 배열들 제공 방법.
제 47 항에 있어서,

상기 표시자는 |(Pmax - Pub)/(Pmax - Plb)|이고, 여기서, Pmax는 상기 미리 결정된 평균 프레임 전력 제한치이고, Plb는 상기 추정된 평균 프레임 전력 하한치가고, Pub는 상기 추정된 평균 프레임 전력 상한치인, 복수의 배열들 제공 방법.
제 49 항에 있어서,

상기 미리 결정된 값은 4인, 복수의 배열들 제공 방법.