KR100628755B1 - A mobile communication terminal having a function to change the main CPU clock and the method thereof - Google Patents

A mobile communication terminal having a function to change the main CPU clock and the method thereof Download PDF

Info

Publication number
KR100628755B1
KR100628755B1 KR1020040093379A KR20040093379A KR100628755B1 KR 100628755 B1 KR100628755 B1 KR 100628755B1 KR 1020040093379 A KR1020040093379 A KR 1020040093379A KR 20040093379 A KR20040093379 A KR 20040093379A KR 100628755 B1 KR100628755 B1 KR 100628755B1
Authority
KR
South Korea
Prior art keywords
clock
reference clock
controller
mobile communication
driving
Prior art date
Application number
KR1020040093379A
Other languages
Korean (ko)
Other versions
KR20060054718A (en
Inventor
이헌호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040093379A priority Critical patent/KR100628755B1/en
Publication of KR20060054718A publication Critical patent/KR20060054718A/en
Application granted granted Critical
Publication of KR100628755B1 publication Critical patent/KR100628755B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Telephone Function (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본원발명은 이동통신단말기의 주 프로세서의 클럭제어에 관한 것으로서, 더욱 상세하게는 이동통신단말기의 시스템 구동상태에 따라 주 프로세서의 클럭을 가변하여 출력하는 주 프로세서 클럭 가변 기능을 가지는 이동통신단말기 및 상기 주 프로세서 클럭 가변 방법에 관한 것이다.The present invention relates to the clock control of the main processor of the mobile communication terminal, and more particularly, a mobile communication terminal having a main processor clock variable function for outputting the variable of the clock of the main processor according to the system driving state of the mobile communication terminal and the A main processor clock variable method.

상술한 본원발명의 주 프로세서 클럭 가변 기능을 가지는 이동통신단말기는 제어부로 기준클럭을 제공하는 기준클럭발생부를 구비한 이동통신 단말기에 있어서, 상기 제어부의 일측에 구비되어 제어부의 구동을 감지하는 제어부구동감지부와, 상기 구동감지부의 감지신호를 입력받은 후 상기 기준클럭발생부로부터 입력되는 기준클럭을 가변하여 상기 제어부로 출력하는 클럭제어부를 포함하여 구성되는 것을 특징으로 한다.A mobile communication terminal having a main processor clock variable function of the present invention as described above has a reference clock generating unit for providing a reference clock to a control unit, the control unit being provided on one side of the control unit to sense the driving of the control unit And a clock control unit for varying the reference clock input from the reference clock generator after receiving the detection signal from the driving detection unit and outputting the same to the control unit.

이동통신단말기, 프로세서, MSM, 기준클럭, 기준클럭가변Mobile terminal, processor, MSM, reference clock, reference clock variable

Description

주 프로세서 클럭 가변 기능을 가지는 이동통신 단말기 및 상기 주 프로세서의 클럭 가변 방법{A mobile communication terminal having a function to change the main CPU clock and the method thereof} A mobile communication terminal having a main processor clock variable function and a clock variable method of the main processor {A mobile communication terminal having a function to change the main CPU clock and the method}

도1은 종래기술에서의 이동통신단말기의 블록 구성도이고,1 is a block diagram of a mobile communication terminal in the prior art,

도2는 본원발명에 따른 클럭 제어부를 구비한 이동통신단말기의 블록 구성도이며,2 is a block diagram of a mobile communication terminal having a clock control unit according to the present invention;

도3은 본원발명의 일 실시예에 따르는 도2의 클럭제어부의 블록구성도이고,3 is a block diagram of a clock control unit of FIG. 2 according to an embodiment of the present invention;

도4는 본원발명의 처리과정을 나타내는 순서도이다.4 is a flow chart showing the process of the present invention.

*도면의 주요 부호에 대한 설명** Description of Major Symbols in Drawings *

1, 10 : MSM 2, 20 : 기준클럭방생부1, 10: MSM 2, 20: reference clock generator

3, 30 : 발진부 4, 40 : RF송신부3, 30: oscillator 4, 40: RF transmitter

5, 50 : RF수신부 6, 60 : 듀플렉서5, 50: RF receiver 6, 60: duplexer

100 : 클럭제어부100: clock control unit

110 : 제어기 120 : 분주기110: controller 120: divider

130 : 체배기130: multiplier

본원발명은 이동통신단말기의 주 프로세서의 클럭제어에 관한 것으로서, 더욱 상세하게는 이동통신단말기의 시스템 구동에 따라 주 프로세서의 클럭을 가변하여 출력하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기 및 상기 주 프로세서 클럭 가변 방법에 관한 것이다.The present invention relates to the clock control of the main processor of the mobile communication terminal, and more particularly, a mobile communication terminal having a clock variable function of the main processor for varying and outputting the clock of the main processor according to the system operation of the mobile communication terminal and the A main processor clock variable method.

현재 널리 사용되는 이동통신단말기는 RF신호의 상하향변환 및 주 프로세서(MSM)의 기동을 위하여 일정 기준의 주파수를 출력하는 기준클럭발생부를 구비하여야 한다. 도1은 상술한 바와 같은 기준클럭발생부를 구비한 종래기술의 이동통신단말기의 블록구성도이다.Currently widely used mobile communication terminal should be provided with a reference clock generator for outputting a frequency of a predetermined reference for the up-and-down conversion of the RF signal and the start of the main processor (MSM). 1 is a block diagram of a mobile communication terminal of the related art having a reference clock generator as described above.

도1에 도시된 바와 같이, 종래기술의 이동통신단말기는 이동통신신호처리 및 응용프로그램의 구동을 위한 다양한 디지털신호처리부(DSP)가 하나의 칩 형태로 구성되는 MSM(1)과, MSM(1)으로 부터 출력되는 송수신 데이터 신호에 대한 RF신호처리를 수행하는 RF송신부(4)와 RF수신부(5) 및 RF신호의 송신 및 수신에 따라 선택적으로 스위칭되어 RF신호를 송신하고 수신하는 듀플렉서(6)가 구비되며, 송수신되는 RF신호에 대한 주파수 상향 및 하향 변환을 위한 발진신호를 출력하는 발진부(3)와 MSM(1)의 구동 및 발진부(3)의 발진을 위한 기준클럭을 생성하여 공급하는 기준클럭발생부(2)가 구비되는 것이 일반적인 구성이다. 즉, 상술한 구성을 가지는 종래기술의 이동통신단말기는 기준클럭발생부(2)에서 생성되는 일정한 기준클럭에 의해 MSM(1)가 구동되며, RF신호의 주파수 상하향 변환을 위한 발진주파수를 생성하게 된다.As shown in FIG. 1, the mobile communication terminal of the prior art includes an MSM (1) and a MSM (1) having various digital signal processing units (DSPs) configured in one chip form for driving mobile communication signal processing and application programs. RF transmitter (4) and RF receiver (5) for performing RF signal processing on the transmitted and received data signal output from the) and the duplexer (6) selectively switched according to the transmission and reception of the RF signal (6) ) Is provided, and generates and supplies a reference clock for oscillation of the oscillation unit 3 and the driving and oscillation unit 3 of the oscillator 3 for outputting an oscillation signal for frequency up- and down-conversion of the transmitted / received RF signal. It is a general configuration that the reference clock generator 2 is provided. That is, the MSM 1 is driven by a predetermined reference clock generated by the reference clock generator 2 to generate the oscillation frequency for frequency up-down conversion of the RF signal. do.

그러나 상술한 바와 같은 종래기술의 이동통신단말기는 주 프로세서에 제공되는 기준클럭이 일정하게 고정되어 있어 이동통신단말기의 동작 상황에 관계없이 주 프로세서가 항상 일정한 전류를 소모하게 되는 문제점을 가지게 된다.However, the above-described mobile communication terminal of the prior art has a problem that the main processor always consumes a constant current regardless of the operation of the mobile communication terminal because the reference clock provided to the main processor is fixed.

따라서, 본원발명은 상술한 종래기술에서의 문제점을 해결하기 위한 것으로서, 이동통신단말기의 동작상황에 따라 주 프로세서에 제공되는 기준클럭을 가변할 수 있도록 함으로써 주 프로세서에 의한 전류 소모를 감소시켜 이동통신단말기의 배터리 사용시간을 연장할 수 있도록 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기 및 주 프로세서의 클럭 가변 방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention is to solve the above-mentioned problems in the prior art, it is possible to vary the reference clock provided to the main processor in accordance with the operation of the mobile communication terminal by reducing the current consumption by the main processor mobile communication An object of the present invention is to provide a mobile communication terminal having a clock variable function of a main processor and a clock variable method of the main processor, which can prolong the battery life of the terminal.

상술한 목적을 달성하기 위한 본원발명의 이동통신 단말기는, 제어부로 기준클럭을 제공하는 기준클럭발생부를 구비한 이동통신 단말기에 있어서, 상기 제어부의 일측에 구비되어 제어부의 구동을 감지하여 출력하는 제어부구동감지부와, 상기 제어부구동감지부에서 출력되는 감지신호를 입력받은 후 상기 기준클럭발생부로부터 입력되는 기준클럭을 가변하여 상기 제어부로 출력하는 클럭제어부를 포함하여 구성되는 것을 특징으로 한다.A mobile communication terminal of the present invention for achieving the above object, in the mobile communication terminal having a reference clock generating unit for providing a reference clock to the control unit, provided on one side of the control unit for detecting and outputting the drive of the control unit And a driving controller and a clock controller for varying the reference clock input from the reference clock generator after outputting the detection signal output from the controller driving detector.

상기 클럭제어부는 기준클럭을 분주하는 분주기와 기준클럭을 증가시키는 체배기와 상기 분주기 및 체배기의 주파수 분주 및 체배를 제어하는 제어기로 구성되는 것을 특징으로 한다.The clock controller may include a divider for dividing the reference clock, a multiplier for increasing the reference clock, and a controller for controlling frequency division and multiplication of the divider and the multiplier.

상술한 구성에서 제어부구동감지부는 제어부에서 소프트웨어 구동신호를 감지하여 제어부의 구동 정보를 클럭제어부의 제어기로 입력하게 되며 제어기는 입력된 신호에 따라 분주기 또는 체배기에 기준클럭을 인가시킴으로써 제어부로 인가되는 기준클럭을 가변하게 된다.In the above configuration, the control unit driver detecting unit detects a software driving signal from the control unit and inputs driving information of the control unit to the controller of the clock control unit. The controller is applied to the control unit by applying a reference clock to the divider or multiplier according to the input signal. The reference clock is varied.

상술한 제어기는 이동통신단말기의 대기상태, 구동상태 및 동영상출력상태에 따라 기준클럭을 가변하도록 하는 제어신호를 분주기와 체배기로 출력함으로써 기준클럭의 가변을 제어한다. 상술한 제어기는 이동통신단말기의 제어부에서 구동되는 소프트웨어 또는 DSP의 구동에 적합한 기준클럭을 생성하도록 분주기와 체배기를 제어하도록 구성될 수도 있다.The above-described controller controls the variation of the reference clock by outputting a control signal for varying the reference clock according to the standby state, driving state and moving image output state of the mobile communication terminal to the divider and multiplier. The controller described above may be configured to control the divider and multiplier to generate a reference clock suitable for driving software or DSP driven in the control unit of the mobile communication terminal.

상술한 본원발명의 이동통신단말기의 주 프로세서 클럭 가변 방법은, 이동통신단말기에 전원이 인가된 후 제어부의 구동을 감시하는 시스템감시과정과, 상기 시스템감시과정 이후 상기 제어부의 구동상태를 판별하는 구동상태판단과정과, 상기 구동상태판단과정에서 판단된 상태 정보에 따라 상기 제어부로 입력되는 기준클럭을 가변하는 기준클럭가변과정으로 이루어지는 것을 특징으로 한다.The above-described main processor clock variable method of the mobile communication terminal of the present invention includes a system monitoring process for monitoring the driving of the control unit after power is applied to the mobile communication terminal, and a drive for determining the driving state of the control unit after the system monitoring process. And a reference clock variable process of varying the reference clock input to the controller according to the state determination process and the state information determined in the driving state determination process.

상술한 본원발명의 이동통신단말기의 주 프로세서 클럭 가변 방법은, 상기 기준클럭가변과정 이후, 상기 제어부의 구동상태가 변경되었는 지를 판단하는 구동상태변경판단과정과, 상기 구동상태변경판단과정에서 상기 제어부의 구동 상태의 변동이 있는 경우에는 상기 구동상태판단과정부터 다시 수행하고, 상기 제어부의 구동상태의 변경이 없는 경우에는 이동통신단말기가 사용되지 않고 있는 대기상태인지를 판별하는 대기상태판단과정과, 상기 대기상태판단과정에서 대기상태로 판단 되는 경우 상기 기준클럭을 대기상태의 기준클럭으로 가변하는 대기모드클럭출력과정을 더 포함하여 이루어지는 것을 특징으로 한다.The main processor clock variable method of the mobile communication terminal according to the present invention includes a driving state changing determination step of determining whether the driving state of the control unit has been changed after the reference clock changing process, and the control unit in the driving state changing decision process. If there is a change in the driving state of the drive state determination process is performed again, and if there is no change in the drive state of the control unit, the standby state determination process for determining whether the mobile communication terminal is not in a standby state, If it is determined that the standby state in the standby state determination process, characterized in that it further comprises a standby mode clock output process for changing the reference clock to the reference clock of the standby state.

상술한 구동상태판단과정에서 판단되는 상기 제어부의 구동상태는 대기상태, 동작상태, 고속데이터처리 상태로 분류될 수 있으며, 여기서 대기상태는 이동통신단말기의 전원이 켜진 상태에서 사용되지 않고 있는 상태로, 동작상태는 음성통화 상태와 문자메시지의 출력 등의 상태로, 고속데이터처리 상태는 동영상 출력등의 고속데이터 처리를 요하는 구동 상태로 지정될 수 있다. 이와 달리, 상술한 구동상태판단과정에서 판단되는 제어부의 구동상태는 제어부에서 구동되는 소프트웨어 또는 디지털신호처리부 들의 동작을 위해 필요한 가장 높은 클럭주파수를 판단하는 것일 수도 있다. The driving state of the controller determined in the driving state determination process described above may be classified into a standby state, an operating state, and a high-speed data processing state, wherein the standby state is a state in which the mobile communication terminal is not used while the power is turned on. The operation state may be a state such as a voice call state and an output of a text message, and the high speed data processing state may be designated as a driving state requiring high speed data processing such as a video output. Alternatively, the driving state of the controller determined in the above-described driving state determination process may be to determine the highest clock frequency required for the operation of the software or the digital signal processing units driven by the controller.

이하, 첨부도면을 참조하여 본원발명을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도2는 본원발명의 일 실시예에 따르는 이동통신단말기의 블록구성도이다.2 is a block diagram of a mobile communication terminal according to an embodiment of the present invention.

도2에 도시된 바와 같이, 본원발명의 이동통신 단말기는 이동통신신호처리를 위한 모뎀 및 응용프로그램의 구동을 위한 다양한 디지털신호처리부(DSP)가 하나의 칩 형태로 구성되는 MSM(10)과, MSM(10)으로부터 출력되는 송수신 데이터 신호에 대한 RF신호처리를 수행하는 RF송신부(40)와 RF수신부(50) 및 RF신호의 송수신에 따라 선택적으로 스위칭되어 RF신호를 송신하고 수신하는 듀플렉서(60)가 구비되며, RF송신부(40) 및 RF수신부(50)의 주파수 상향 및 하향 변환을 위한 발진신호를 출력하는 발진부(30)와 MSM(10)의 구동 및 발진부(30)의 발진을 위한 기준클럭을 생성하여 공급하는 기준클럭발생부(20)가 구비되고, MSM(10)과 기준클럭발생부(20) 의 사이에는 기준클럭발생부(20)로부터 기준클럭을 공급받아 MSM(10)으로 출력하는 클럭제어부(100)가 구비되며, 클럭제어부(100)와 MSM(10)의 사이에는 MSM(10)으로부터 구동되는 소프트웨어 또는 DSP의 정보를 검출한 후, 클럭제어부(100)로 인가하는 MSM구동감지부(200)가 구비된다.As shown in FIG. 2, the mobile communication terminal of the present invention includes an MSM 10 including various digital signal processing units (DSPs) for driving a modem and an application program for mobile communication signal processing in the form of a single chip; RF transmitter 40 for performing RF signal processing on the transmitted / received data signal output from MSM 10 and RF receiver 50 and duplexer 60 which is selectively switched according to the transmission and reception of RF signals to transmit and receive RF signals. ) Is provided, the reference for the oscillation unit 30 and the oscillation unit 30 and the oscillator 30 and the oscillator 30 for outputting the oscillation signal for the frequency up and down conversion of the RF transmitter 40 and RF receiver 50 A reference clock generator 20 is provided to generate and supply a clock. The reference clock generator 20 receives a reference clock from the reference clock generator 20 between the MSM 10 and the reference clock generator 20 to the MSM 10. The clock controller 100 is provided to output the clock controller 10. Between the 0) and the MSM 10, the MSM drive detection unit 200 is provided to detect the information of the software or DSP driven from the MSM 10, and then apply to the clock control unit 100.

도3은 도2의 이동통신단말기의 구성 중 클럭제어부(100)의 구성의 일 실시예를 나타내는 블록도이다.FIG. 3 is a block diagram illustrating an embodiment of a configuration of the clock controller 100 in the configuration of the mobile communication terminal of FIG. 2.

도3에 도시된 바와 같이, 클럭제어부(100)는 MSM구동감지부(200)로부터 인가되는 MSM(10) 내에서 구동되는 소프트웨어 정보를 인가받는 제어기(110)와 제어기(110)에서 출력되는 분주율에 따라 기준클럭을 분주하는 분주기(120)와 제어기(110)에서 출력되는 체배율에 따라 기준클럭을 체배하는 체배기(130)로 구성된다.As shown in FIG. 3, the clock controller 100 divides the controller 110 and the controller 110 that receive software information driven in the MSM 10 applied from the MSM drive detection unit 200. The frequency divider 120 divides the reference clock according to the rate, and the multiplier 130 multiplies the reference clock according to the multiplication rate output from the controller 110.

상술한 분주기(120)는 일정 분주율을 가지는 다단분주회로(도면에 미도시)가 직렬로 연결되고, 각각의 분주회로에는 스위치와 연결된 기준클럭 입력단을 가지도록 구성될 수 있다. 여기서, 분주회로는 귀환형 분주회로 또는 디지털IC에 의한 계수회로를 이용한 분주회로 등이 사용될 수 있다.The above-described divider 120 may be configured such that a multistage divider circuit (not shown) having a predetermined divider ratio is connected in series, and each divider circuit has a reference clock input terminal connected to a switch. Here, the frequency division circuit may be a feedback frequency division circuit or a frequency division circuit using a digital IC.

상술한 체배기(130) 또한 일정 체배율을 가지는 체배회로(도면에 미도시)가 다단으로 배치되며 각각의 체배회로는 기준클럭 입력을 선택할 수 있도록 스위칭되는 스위치를 가지는 기준클럭 입력단을 가지도록 구성될 수 있다. 여기서 체배회로는 PLL과 발진소자로 구성된 발진회로가 사용될 수도 있다.The multiplier 130 described above also has a multiplier circuit (not shown in the figure) having a predetermined multiply ratio and is arranged in multiple stages, and each multiplier circuit has a reference clock input stage having a switch switched to select a reference clock input. Can be configured. Here, the multiplication circuit may be an oscillation circuit composed of a PLL and an oscillation element.

상술한 분주기와 체배기는 휴대폰이 온 된 상태인 대기상태와, 음성통화상태와, 동영상 등의 고속 데이터 처리가 필요한 상태에 따라, 대기상태, 동작상태, 고 속신호처리 상태로 분류되는 기준클럭을 생성하도록 구성되거나, 또는 MSM(10)에서 구동되는 소프트웨어 또는 DSP 중 가장 큰 클럭을 필요로 하는 소프트웨어 또는 DSP의 구동 클럭에 적합한 기준클럭을 생성하도록 구성되는 것이 바람직하다.The above-described divider and multiplier is divided into standby states, operating states, and high-speed signal processing according to a standby state in which a mobile phone is turned on, a voice call state, and a state requiring high-speed data processing such as a video. It is preferred to be configured to generate a reference clock or to generate a reference clock suitable for the driving clock of the software or DSP that requires the largest clock among the software or DSP running on the MSM 10.

그리고, 제어기(110)는 MSM구동감지부(200)로부터 MSM에서 구동되는 DSP 또는 소프트웨어의 동작 주파수 범위 정보 등을 입력받은 후 해당 동작주파수를 생성하는 특정 분주회로 또는 체배회로의 입력단에 구성된 스위치를 온시켜 기준클럭이 분주회로 또는 체배회로로 입력되게 한다.In addition, the controller 110 receives the operating frequency range information of the DSP or software driven in the MSM from the MSM driving detection unit 200 and then switches configured at an input terminal of a specific frequency division or multiplication circuit that generates the corresponding operating frequency. Turn on so that the reference clock is input to the division or multiplication circuit.

상술한 클럭제어부와 MSM구동부는 하드웨어 또는 소프트웨어의 형태로 이동통신단말기에 탑재된다.The clock control unit and the MSM driver are mounted on the mobile communication terminal in the form of hardware or software.

도4는 상술한 구성을 가지는 본원발명의 이동통신단말기에서의 MSM(10)으로 인가되는 기준클럭을 가변시키는 방법에 대한 처리과정을 나타내는 순서도이다. 이하, 도4를 도2내지 도3의 구성을 가지는 이동통신단말기에서의 MSM(10)에 인가되는 기준클럭을 가변시키는 동작과정 및 본원발명의 방법을 설명한다.4 is a flowchart showing a process of a method of varying a reference clock applied to the MSM 10 in a mobile communication terminal having the above-described configuration. Hereinafter, an operation process of varying the reference clock applied to the MSM 10 in the mobile communication terminal having the configuration of FIGS. 2 to 3 and the method of the present invention will be described.

도4에 도시된 바와 같이, 이동통신단말기에 전원이 인가되면 MSM구동감지부(200)가 시스템 즉, MSM(10)에서 동작되는 소프트웨어 또는 DSP를 감시하게 된다(S10 : 시스템감시과정).As shown in FIG. 4, when power is supplied to the mobile communication terminal, the MSM driving detection unit 200 monitors a system, that is, a software or a DSP operating in the MSM 10 (S10: system monitoring process).

S10의 시스템감시과정에서 MSM구동감지부(200)는 MSM(10)에서 동작되는 소프트웨어 또는 DSP가 감지되면, 대기상태인지, 동작상태인지, 고속데이터처리상태인지를 판단하거나, 또는 구동되는 소프트웨어 또는 DSP의 동작에 필요한 가장 높은 클럭을 판단한다(S20 : 구동상태판단과정).In the system monitoring process of S10, when the MSM driving detection unit 200 detects software or DSP operated in the MSM 10, the MSM driving detection unit 200 determines whether it is in a standby state, an operating state, a high speed data processing state, or is driven or The highest clock required for the operation of the DSP is determined (S20: driving state determination process).

S20의 구동상태판단과정에서 구동상태가 판단되면 MSM구동감지부(200)는 구동상태에 따른 클럭제어정보를 클럭제어부(100)의 제어기(110)로 출력한다(S30 : 클럭제어신호출력과정).When the driving state is determined in the driving state determination process of S20, the MSM driving detection unit 200 outputs the clock control information according to the driving state to the controller 110 of the clock control unit 100 (S30: clock control signal output process). .

S30의 클럭제어신호출력과정에 의해 클럭제어신호를 입력받은 클럭제어부(100)의 제어기(110)는 분주기(120) 또는 체배기(130)의 기준클럭 입력을 위하여 분주기(120) 또는 체배기(130)에 구성된 특정 스위치를 온시켜 클럭제어부(100)에서 가변된 기준클럭이 출력되도록 한다(S40 : 기준클럭 가변출력과정).The controller 110 of the clock control unit 100 that receives the clock control signal by the clock control signal output process of S30 divides the divider 120 or the multiplier for the reference clock input of the divider 120 or the multiplier 130. The specific switch configured in 130 is turned on to output the variable reference clock from the clock controller 100 (S40: reference clock variable output process).

이 후, MSM구동감지부(200)는 다시 MSM(10)의 구동상태를 감시하여 구동상태의 변경이 있는 지를 판단한다(S50 : 구동상태변경판단과정).Thereafter, the MSM driving detection unit 200 again monitors the driving state of the MSM 10 to determine whether there is a change in the driving state (S50: driving state change determination process).

S50의 구동상태변경판단과정에서 구동 상태의 변동이 있는 경우에는 S20의 구동상태판별과정으로 이동해 처리과정을 다시 수행하며, 구동상태의 변경이 없는 경우에는 MSM구동감지부(200)가 소프트웨어 또는 DSP의 구동이 종료된 후 이동통신단말기가 사용되지 않는 대기 상태인지를 판별한다(S60 : 대기상태판단과정)If there is a change in driving state in the driving state change determination process of S50, the process moves to the driving state determination process of S20 to perform the processing again, and if there is no change in the driving state, the MSM driving detection unit 200 performs software or DSP. After the operation of the terminal is terminated, the mobile communication terminal determines whether the idle state is not used (S60: Standby state determination process)

S60의 대기상태판단과정에서 소프트웨어 또는 DSP의 구동이 있는 경우 S50의 구동상태 변경판단과정으로 이동하여 처리과정을 다시 수행하며, 이동통신단말기가 대기상태인 경우에는 MSM구동감지부(200)가 클럭제어부(100)의 제어기로 대기상태의 클럭을 출력하도록 하는 클럭제어신호를 출력하여 대기상태로 설정된 주파수를 가지는 클럭이 출력되도록 기준클럭을 변경하여 출력한 후 처리과정을 종료한다(S70 : 대기모드클럭출력단계).If there is a software or DSP drive in the standby state determination process of S60, the process shifts to the operation state change determination process of S50 to perform the process again, and when the mobile communication terminal is in the standby state, the MSM drive detection unit 200 clocks. Outputs a clock control signal for outputting a clock in the standby state to the controller of the controller 100, changes the reference clock to output a clock having a frequency set to the standby state, and ends the process (S70: standby mode). Clock output stage).

상술한 본원발명은 이동통신단말기의 사용상태에 따라 MSM(프로세서)로 입력되는 기준클럭을 가변하여 입력함으로써, 프로세서의 전력소모를 줄일 수 있으며, 이로 인해 배터리의 사용시간을 연장할 수 있도록 하는 효과를 제공한다. According to the present invention described above, by varying the reference clock input to the MSM (processor) according to the usage state of the mobile communication terminal, it is possible to reduce the power consumption of the processor, thereby extending the use time of the battery To provide.

Claims (11)

제어부로 기준클럭을 제공하는 기준클럭발생부를 구비한 이동통신 단말기에 있어서,In the mobile communication terminal having a reference clock generator for providing a reference clock to the control unit, 상기 제어부의 일측에 구비되어 상기 이동통신단말기의 대기상태, 동작상태, 고속데이터처리상태에 따른 상기 제어부의 구동을 감지한 후 제어부의 구동상태 신호를 출력하는 제어부구동감지부와, A controller driving detection unit provided at one side of the controller to detect driving of the controller according to a standby state, an operating state, and a high speed data processing state of the mobile communication terminal and output a driving state signal of the controller; 상기 제어부구동감지부에서 출력되는 감지신호를 입력받은 후 상기 기준클럭발생부로부터 입력되는 기준클럭을 가변하여 상기 제어부로 출력하는 클럭제어부를 포함하여 구성되는 것을 특징으로 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기.And a clock control unit configured to vary the reference clock input from the reference clock generator and output the control signal to the controller after receiving the detection signal output from the controller driving detection unit. Mobile communication terminal. 제1항에 있어서, 상기 제어부구동감지부는 제어부에서 디지털신호처리프로세서의 구동을 위한 클럭 주파수 중 가장 높은 클럭주파수 신호를 검출하고 검출된 상기 디지털신호프로세서의 구동을 위한 클럭주파수 신호를 상기 클럭제어부로 인가하는 것을 특징으로 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기.The clock driver of claim 1, wherein the control unit driver detecting unit detects the highest clock frequency signal among clock frequencies for driving the digital signal processor and converts the detected clock frequency signal for driving the digital signal processor to the clock control unit. A mobile communication terminal having a clock varying function of a main processor, characterized in that applied. 삭제delete 제1항에 있어서, 상기 클럭제어부는,The method of claim 1, wherein the clock control unit, 상기 기준클럭발생부로부터 기준클럭을 인가 받아 체배하는 체배기와,A multiplier that receives and multiplies the reference clock from the reference clock generator; 상기 분주기 또는 상기 체배기의 분주율 또는 체배율을 제어하여 기준클럭의 가변을 제어하는 제어기로 구성되는 것을 특징으로 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기.And a controller for controlling a variable of a reference clock by controlling the frequency division ratio or multiplication ratio of the divider or the multiplier. 제4항에 있어서, 상기 체배기는 일정 체배율을 가지는 체배회로가 다단으로 배치되고, 상기 체배회로 각각의 입력단에는 기준클럭 입력을 위하여 상기 제어기에 의해 스위칭되는 스위치가 구비된 것을 특징으로 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기.The multiplier circuit of claim 4, wherein the multiplier circuit having a predetermined multiplication ratio is arranged in multiple stages, and each input terminal of the multiplier circuit is provided with a switch switched by the controller for inputting a reference clock. A mobile communication terminal having a clock changing function of a main processor. 제1항에 있어서, 상기 클럭제어부는,The method of claim 1, wherein the clock control unit, 상기 기준클럭발생부로부터 기준클럭을 인가 받아 분주하는 분주기와,A divider for dispensing the reference clock from the reference clock generator; 상기 기준클럭발생부로부터 기준클럭을 인가 받아 체배하는 체배기와,A multiplier that receives and multiplies the reference clock from the reference clock generator; 상기 분주기 또는 상기 체배기의 분주율 또는 체배율을 제어하여 기준클럭의 가변을 제어하는 제어기로 구성되는 것을 특징으로 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기.And a controller for controlling a variable of a reference clock by controlling the frequency division ratio or multiplication ratio of the divider or the multiplier. 제6항에 있어서, 상기 분주기는 일정 분주율을 가지는 분주회로가 다단으로 직렬연결되고, 상기 분주회로 각각의 입력단에는 기준클럭 입력을 위해 상기 제어기에 의해 스위칭되는 스위치가 구비된 것을 특징으로 하는 주 프로세서의 클럭 가변 기능을 가지는 이동통신단말기.The frequency divider of claim 6, wherein a frequency divider circuit having a predetermined frequency division rate is connected in series, and each input terminal of the frequency divider circuit includes a switch switched by the controller for inputting a reference clock. A mobile communication terminal having a clock changing function of a main processor. 이동통신단말기에 전원이 인가된 후 제어부의 구동을 감시하는 시스템감시과정과,A system monitoring process for monitoring the operation of the controller after power is supplied to the mobile communication terminal; 상기 시스템감시과정 이후 상기 제어부의 구동상태가 대기상태, 동작상태, 고속데이터처리 상태인 지를 판별하는 구동상태판단과정과,A driving state determining process of determining whether the driving state of the controller is a standby state, an operating state, or a high speed data processing state after the system monitoring process; 상기 구동상태판단과정에서 판단된 상태 정보에 따라 상기 제어부로 입력되는 기준클럭을 가변하는 기준클럭가변과정으로 이루어 지는 것을 특징으로 하는 이동통신단말기의 주 프로세서 클럭 가변 방법.And a reference clock variable process of varying a reference clock input to the controller according to the state information determined in the driving state determination process. 제8항에 있어서, 상기 기준클럭가변과정 이후,According to claim 8, After the reference clock variable process, 상기 제어부의 구동상태가 변경되었는 지를 판단하는 구동상태변경판단과정과,A driving state change determination process for determining whether the driving state of the controller is changed; 상기 구동상태변경판단과정에서 상기 제어부의 구동 상태의 변동이 있는 경우에는 상기 구동상태판단과정을 수행하고, 상기 제어부의 구동상태의 변경이 없는 경우에는 대기상태인지를 판별하는 대기상태판단과정과,A standby state determination process of performing a driving state determination process when the driving state of the controller is changed in the driving state change determination process, and determining a standby state when there is no change of the driving state of the controller; 상기 대기상태판단과정에서 대기상태로 판단되는 경우 상기 기준클럭을 대기 상태의 기준클럭으로 가변하는 대기모드클럭출력과정을 더 포함하여 이루어지는 것을 특징으로 하는 이동통신단말기의 주 프로세서 클럭 가변 방법.And a standby mode clock output process of varying the reference clock to a reference clock in a standby state when it is determined that the standby state is determined in the standby state determination process. 삭제delete 제8항 또는 제9항 중 어느 한 항에 있어서, 상기 제어부의 구동상태는 상기 제어부에서 동작되는 소프트웨어 또는 디지털신호처리프로세서의 최대 구동 클럭정보인 것을 특징으로 하는 이동통신단말기의 주 프로세서 클럭 가변 방법.10. The method of claim 8 or 9, wherein the driving state of the controller is maximum driving clock information of a software or a digital signal processor operating in the controller. .
KR1020040093379A 2004-11-16 2004-11-16 A mobile communication terminal having a function to change the main CPU clock and the method thereof KR100628755B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093379A KR100628755B1 (en) 2004-11-16 2004-11-16 A mobile communication terminal having a function to change the main CPU clock and the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093379A KR100628755B1 (en) 2004-11-16 2004-11-16 A mobile communication terminal having a function to change the main CPU clock and the method thereof

Publications (2)

Publication Number Publication Date
KR20060054718A KR20060054718A (en) 2006-05-23
KR100628755B1 true KR100628755B1 (en) 2006-09-29

Family

ID=37151004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093379A KR100628755B1 (en) 2004-11-16 2004-11-16 A mobile communication terminal having a function to change the main CPU clock and the method thereof

Country Status (1)

Country Link
KR (1) KR100628755B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734111B1 (en) * 2006-01-02 2007-06-29 주식회사 팬택 Mobile terminal for reducing current consumption in idle and system clock generation method of the mobile terminal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000222061A (en) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd Clock controlling method and control circuit
KR20020050374A (en) * 2000-12-21 2002-06-27 구자홍 Method for controling a host bus clock in portable computer
JP2003076952A (en) * 2001-08-31 2003-03-14 Toshiba Corp Sd memory card host controller and method for controlling clock
KR20050123001A (en) * 2004-06-26 2005-12-29 주식회사 팬택앤큐리텔 Apparatus and method for adjusting a camera clock

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000222061A (en) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd Clock controlling method and control circuit
KR20020050374A (en) * 2000-12-21 2002-06-27 구자홍 Method for controling a host bus clock in portable computer
JP2003076952A (en) * 2001-08-31 2003-03-14 Toshiba Corp Sd memory card host controller and method for controlling clock
KR20050123001A (en) * 2004-06-26 2005-12-29 주식회사 팬택앤큐리텔 Apparatus and method for adjusting a camera clock

Also Published As

Publication number Publication date
KR20060054718A (en) 2006-05-23

Similar Documents

Publication Publication Date Title
US7849339B2 (en) Power-saving clocking technique
KR100479948B1 (en) Mobile radio telephone set
US7266158B2 (en) Radio communication equipment and method for controlling same
US7496774B2 (en) Method and system for generating clocks for standby mode operation in a mobile communication device
JPH10341199A (en) Radio portable terminal
KR100628755B1 (en) A mobile communication terminal having a function to change the main CPU clock and the method thereof
US7293185B2 (en) Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock
JPH11205168A (en) Information processor having ratio communication function and operating clock control method
JP2000112756A (en) Device and method for controlling cpu operation
US6047169A (en) Radio communications device with reference-compensated power down control and methods of operating thereof
JP2001345732A (en) Radio communication apparatus and its controlling method
JPH11112442A (en) Radio communication terminal
JP2011039836A (en) Processor mounted in portable equipment and current consumption reducing method
JP4687135B2 (en) Mobile communication terminal and clock control method thereof
US20010016917A1 (en) Method and configuration for supplying a clock signal to processor-controlled apparatuses
KR20040049900A (en) Apparatus and Method for Saving Power of Mobile Communication Terminal
KR101125406B1 (en) Apparatus and Method for controlling RF system
JP2009111818A (en) Intermittent data receiving device
KR20010065397A (en) Method for controlling power in wireless telephone set
JP2002163031A (en) Clock supply system
WO2013024564A1 (en) Network terminal, method for controlling same, and network system
JP2000004270A (en) Power saving system and modem device
CN116520970A (en) SOC-level low-power-consumption clock architecture, implementation method and terminal equipment
KR100655042B1 (en) Method for Extending Use Time of Battery
KR20040042582A (en) Method for Runing Vibration Mode in Mobile Communication Terminal Equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee