KR100627421B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100627421B1
KR100627421B1 KR1020050093817A KR20050093817A KR100627421B1 KR 100627421 B1 KR100627421 B1 KR 100627421B1 KR 1020050093817 A KR1020050093817 A KR 1020050093817A KR 20050093817 A KR20050093817 A KR 20050093817A KR 100627421 B1 KR100627421 B1 KR 100627421B1
Authority
KR
South Korea
Prior art keywords
period
voltage
electrode
sustain
electrodes
Prior art date
Application number
KR1020050093817A
Other languages
Korean (ko)
Inventor
이은라
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050093817A priority Critical patent/KR100627421B1/en
Application granted granted Critical
Publication of KR100627421B1 publication Critical patent/KR100627421B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0218Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0228Increasing the driving margin in plasma displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed

Abstract

플라즈마 표시 장치에서, 표시 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동함으로써, 어드레스 기간과 유지기간 사이의 시간적인 갭을 최소화하여 유지기간에서 원활한 유지방전이 일어나도록 할 수 있다.In the plasma display device, the cells constituting the display panel are driven separately by electrode lines, thereby minimizing the temporal gap between the address period and the sustain period so that a smooth sustain discharge occurs in the sustain period.

또한, 본 발명에 따르면 각 서브필드의 어드레스 기간에서 선택적 기입 방식과 선택적 소거 방식을 사용함으로써, 각 서브필드에서 모두 선택적 기입 방식을 사용하는 경우에 비해 고속 어드레스가 가능하다. 또한, 선택적 기입 방식을 사용하는 제1 서브필드에서 홀수 라인 주사 전극(Yodd)에 인가되는 유지방전 펄스의 타이밍(t1)을 조절함으로써, 상기 제1 서브필드에 연속하는 제2 서브필드에서 선택적 소거 방식을 사용하는 경우 발생할 수 있는 마진 특성의 차이를 보정할 수 있다.In addition, according to the present invention, by using the selective writing method and the selective erasing method in the address period of each subfield, high-speed addressing is possible as compared with the case of using the selective writing method in all the subfields. Further, by adjusting the timing t1 of the sustain discharge pulse applied to the odd-numbered line scan electrode Yodd in the first subfield using the selective writing method, selective erasing is performed in the second subfield subsequent to the first subfield. By using this method, you can compensate for differences in margin characteristics that may occur.

PDP, 어드레스/유지 혼합기간, 유지 방전, 기입, 소거 PDP, address / hold mix period, sustain discharge, write, erase

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래의 플라즈마 표시 패널의 계조 표시 방법을 나타내는 도면이다.1 is a diagram illustrating a gray scale display method of a conventional plasma display panel.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.2 is a schematic conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다.3 is a diagram for describing a method of driving a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법에서 한 서브필드를 개략적으로 나타내는 도면이다.4 is a diagram schematically illustrating a subfield in a method of driving a plasma display device according to an exemplary embodiment of the present invention.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.5 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 6 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 장치의 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a device that displays characters or images using plasma generated by gas discharge. In the display panel of the plasma display device, a plurality of discharge cells are arranged in a matrix form.

일반적으로 플라즈마 표시 장치에서는 1 프레임을 각각의 가중치(1T, 2T, 4T, 8T, 16T, 31T, 64T, 128T)를 가지는 복수의 서브필드(SF1-SF8)로 나누고 이를 시분할 제어하여 계조를 구현하며, 각 서브필드(SF1-SF8)는 어드레스 기간(Ad1-Ad8) 및 유지 기간(S1-S8)을 포함한다. 어드레스 기간은 패널에서 켜질 셀과 켜지지 않는 셀을 선택하는 기간이며, 유지 기간은 유지방전 전압 펄스를 인가하여 어드레스된 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다.In general, a plasma display device divides one frame into a plurality of subfields SF1-SF8 having respective weights (1T, 2T, 4T, 8T, 16T, 31T, 64T, and 128T) and time-divisionally controls them to implement gradation. Each subfield SF1-SF8 includes an address period Ad1-Ad8 and a sustain period S1-S8. The address period is a period for selecting a cell to be turned on and a cell that is not turned on in the panel, and the sustain period is a period during which a discharge for actually displaying an image in the addressed cell is applied by applying a sustain discharge voltage pulse.

도 1은 종래의 플라즈마 표시 패널의 계조 표현 방법을 나타내는 도면이다.1 is a diagram illustrating a gray scale expression method of a conventional plasma display panel.

도 1에 나타낸 바와 같이, 종래의 플라즈마 표시 장치의 구동 방법은 첫 번째 주사 전극 라인(Y1)에서 마지막 주사 전극 라인(Yn)까지 순차적으로 어드레스 동작을 완료한 다음 유지 기간에서 선택된 셀에 대하여 동시에 유지방전 동작을 수행하도록 한 것이다. 이와 같은 구동 방법에 의하면, 어느 한 주사 전극 라인에 어드레스 동작이 수행된 후 그 주사 전극 라인에서의 유지방전 동작은 마지막 주사 전극 라인의 어드레스 동작이 완료된 다음에야 비로소 수행된다. 따라서, 어드레스 동작이 일어난 셀에서 유지 방전 동작이 일어나기까지 상당한 시간적인 갭이 발생하여 유지 방전 동작이 불안정하게 될 수 있는 문제점이 있다.As shown in FIG. 1, the conventional method of driving a plasma display device sequentially completes an address operation from the first scan electrode line Y1 to the last scan electrode line Yn, and then simultaneously holds the selected cell in the sustain period. It is to perform the discharge operation. According to such a driving method, after an address operation is performed on one scan electrode line, the sustain discharge operation in the scan electrode line is performed only after the address operation of the last scan electrode line is completed. Therefore, there is a problem that a significant time gap occurs until the sustain discharge operation occurs in the cell in which the address operation has occurred, and the sustain discharge operation may become unstable.

또한, 한 프레임을 형성하는 복수의 서브필드의 어드레스 기간을 모두 선택적 기입 방식으로 형성하는 경우, 주사 펄스와 어드레스 펄스는 발광 셀에 벽 전압 이 형성될 만큼의 소정의 폭을 가져야 한다. 따라서, 어드레스 기간이 길어지므로 고속 어드레스가 불가능하게 되는 문제점이 있다. In addition, when all the address periods of the plurality of subfields forming one frame are formed by the selective writing method, the scan pulses and the address pulses must have a predetermined width such that the wall voltage is formed in the light emitting cells. Therefore, there is a problem that the high-speed address becomes impossible because the address period becomes long.

본 발명이 이루고자 하는 기술적 과제는 어드레스 동작과 유지방전 동작 사이의 시간적인 갭을 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving method thereof capable of reducing a time gap between an address operation and a sustain discharge operation.

또한, 본 발명은 플라즈마 표시 장치의 고속 구동시 마진 특성의 차이를 보정할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것을 그 기술적 과제로 한다.Another object of the present invention is to provide a plasma display device and a driving method thereof capable of correcting a difference in margin characteristics during high-speed driving of the plasma display device.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 복수의 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 분할하여 구동 방법으로,According to an aspect of the present invention, a driving method of a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. In a plasma display device including an electrode, and a discharge cell is formed by the plurality of first, second and third electrodes, one frame is divided into a plurality of subfields.

상기 복수의 제1 전극은 복수의 그룹으로 분할되고, 상기 복수의 서브필드 중 제1 서브필드는 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 포함하고,The plurality of first electrodes are divided into a plurality of groups, and a first subfield of the plurality of subfields includes a plurality of address periods and a plurality of sustain periods respectively corresponding to the plurality of groups,

상기 복수의 유지 기간 중 제1 유지 기간은 상기 복수의 어드레스 기간 중 가장 늦게 구동되는 어드레스 기간 이후에 위치하며,The first sustain period of the plurality of sustain periods is located after the latest address period of the plurality of address periods.

상기 제1 유지 기간의 제1 기간 동안, 상기 복수의 그룹 중 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 각각 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 인가한 후, 상기 복수의 제2 전극 및 상기 제1 그룹의 제1 전극에 각각 상기 제1 전압 및 상기 제2 전압을 인가하는 단계와 상기 제1 유지 기간의 제2 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 상기 제1 전압 및 상기 제2 전압을 인가하는 단계와 상기 제1 유지 기간의 제3 기간 동안 상기 복수의 그룹 중 제2 그룹의 제1 전극에 상기 제2 전압보다 높은 제3 전압을 인가한 후, 상기 제3 전압보다 낮은 제4 전압을 인가하는 단계와 상기 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 제1 서브필드의 발광 셀 중 비발광 셀로 선택할 셀에 대응하는 제1 전극 및 제3 전극에 각각 제1 주사 펄스 및 제1 어드레스 펄스를 인가하는 단계를 포함하며,During the first period of the first sustain period, after applying a first voltage and a second voltage lower than the first voltage to the first electrode and the plurality of second electrodes of the first group of the plurality of groups, respectively, Applying the first voltage and the second voltage to the plurality of second electrodes and the first electrode of the first group, respectively, and during the second period of the first sustain period, the first electrode of the first group And applying the first voltage and the second voltage to the plurality of second electrodes and the first voltage of the second group of the plurality of groups during the third period of the first sustain period. After applying a high third voltage, applying a fourth voltage lower than the third voltage and in an address period of a second subfield of the plurality of subfields, to a non-light emitting cell of light emitting cells of the first subfield. To the first electrode and the third electrode corresponding to the cell to be selected. And a step for applying each of the first scan pulse and a first address pulse,

상기 제3 기간은 상기 제1 기간보다 길며 상기 제1 기간과 상기 제2 기간의 합보다 짧은 것을 특징으로 한다.The third period is longer than the first period and is shorter than the sum of the first period and the second period.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극, 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 복수의 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널; 상기 복수의 제1 전극을 복수의 그룹으로 분할하고, 한 프레임을 복수의 서브필드로 분할하며, 상기 복수의 서브필드 중 적어도 하나의 서브필드 중 제1 서브필드는 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 설정하는 제어부; 및 상기 제1 유지 기간의 제1 기간 동안, 상기 복수의 그룹 중 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 각각 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 인가한 후, 상기 복수의 제2 전극 및 상기 제1 그룹의 제1 전극에 각각 상기 제1 전압 및 상기 제2 전압을 인가하고,According to another aspect of the present invention, a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. A plasma display panel in which discharge cells are formed by first, second, and third electrodes; The plurality of first electrodes are divided into a plurality of groups, one frame is divided into a plurality of subfields, and a first subfield of at least one subfield among the plurality of subfields respectively corresponds to the plurality of groups. A control unit for setting a plurality of address periods and a plurality of sustain periods; And applying a first voltage and a second voltage lower than the first voltage to first electrodes of the first group and the second electrodes of the plurality of groups during the first period of the first sustain period. And applying the first voltage and the second voltage to the plurality of second electrodes and the first electrode of the first group, respectively.

상기 제1 유지 기간의 제2 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 상기 제1 전압 및 상기 제2 전압을 인가하며,During the second period of the first sustain period, the first voltage and the second voltage are applied to the first electrode and the plurality of second electrodes of the first group,

상기 제1 유지 기간의 제3 기간 동안 상기 복수의 그룹 중 제2 그룹의 제1 전극에 상기 제2 전압보다 높은 제3 전압을 인가한 후, 상기 제3 전압보다 낮은 제4 전압을 인가하고,Applying a third voltage higher than the second voltage to the first electrodes of the second group of the plurality of groups during the third period of the first sustain period, and then applying a fourth voltage lower than the third voltage,

상기 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 제1 서브필드의 발광 셀 중 비발광 셀로 선택할 셀에 대응하는 제1 전극 및 제3 전극에 각각 제1 주사 펄스 및 제1 어드레스 펄스를 인가하는 구동부를 포함하며,In an address period of a second subfield among the plurality of subfields, a first scan pulse and a first address pulse are respectively applied to first and third electrodes corresponding to a cell to be selected as a non-light emitting cell among light emitting cells of the first subfield. It includes a drive unit for applying,

상기 복수의 유지 기간 중 제1 유지 기간은 상기 복수의 어드레스 기간 중 가장 늦게 구동되는 어드레스 기간 이후에 위치하고, 상기 제3 기간은 상기 제1 기간보다 길며 상기 제1 기간과 상기 제2 기간의 합보다 짧은 플라즈마 표시 장치.The first sustain period of the plurality of sustain periods is located after the latest address period driven among the plurality of address periods, and the third period is longer than the first period and is greater than the sum of the first period and the second period. Short plasma display device.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In addition, the wall charge referred to in the present invention refers to a charge formed close to each electrode on the wall of the cell (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 도 2를 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치에 대하여 설명한다. 도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.First, a plasma display device according to an exemplary embodiment of the present invention will be described with reference to FIG. 2. 2 is a schematic conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사전극 구동부(400) 및 유지전극 구동부(500)를 포함한다. 플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 행방향으로 배열되어 있는 복수의 유지 전극(X1-Xn) 및 복수의 주사 전극(Y1-Yn)을 포함한다. 복수의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)은 서로 쌍을 이루며 배열되어 있다. 그리고 인접하는 주사 전극과 유지 전극 및 이를 교차하는 어드레스 전극에 의해 방전 셀이 형성된다.As shown in FIG. 2, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. It includes. The plasma display panel 100 includes a plurality of address electrodes A1-Am arranged in the column direction, a plurality of sustain electrodes X1-Xn arranged in the row direction, and a plurality of scan electrodes Y1-Yn. do. The plurality of scan electrodes Y1-Yn and the sustain electrodes X1-Xn are arranged in pairs with each other. The discharge cells are formed by the adjacent scan electrodes, the sustain electrodes, and the address electrodes crossing them.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 구동 제어신호, 유지전극 구동 제어신호 및 주사전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 하나의 프레임을 복수의 서브필드로 분할하여 구동하고 각 서브필드 는 시간적인 동작 변화로 표현하면, 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. 주사전극 구동부(400)는 제어부(200)로부터 주사전극 구동 제어신호를 수신하여 주사전극(Y)에 구동 전압을 인가한다. 유지전극 구동부(500)는 제어부(200)로부터 유지전극 구동 제어신호를 수신하여 유지전극(X)에 구동 전압을 인가한다.The controller 200 receives an image signal from the outside and outputs an address driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is represented by a reset period, an address period, and a sustain period. The address electrode driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode. The scan electrode driver 400 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode Y. The sustain electrode driver 500 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode X.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다.3 is a diagram for describing a method of driving a plasma display device according to an exemplary embodiment of the present invention.

도 3에 도시한 바와 같이, 한 프레임은 각각의 가중치를 가지는 복수(도 3에서는 8개)의 서브필드(SF1-SF8)로 분할되어 있으며, 주사 전극(Y1-Yn)은 각각 k개의 그룹(G1-Gk)으로 분할되어 있다(여기서, k는 2이상의 정수). 그리고 도 3에서는 주사 전극(Y1-Yn)을 물리적인 배열 순서대로 소정 개수씩 묶어서 그룹을 형성하는 것으로 도시하였다. 즉, 첫 번째 행부터 (n/k)번째 행까지의 주사 전극(Y1-Yn/k)이 첫 번째 그룹(G1)을 형성하고, (n/k+1)번째 행부터 (2n/k)번째 행의 주사 전극(Yn/k+1-Y2n/k)이 두 번째 그룹(G2)을 형성한다. 이와 같은 방법으로, ((k-1)n/k+1)번째 행부터 n번째 행의 주사 전극(Y(k-1)n/k+1-Yn)이 k번째 그룹(Gk)을 형성한다.As shown in FIG. 3, one frame is divided into a plurality of subfields SF1-SF8 having respective weights (8 in FIG. 3), and the scan electrodes Y1-Yn each have k groups ( G1-Gk), where k is an integer of 2 or more. In FIG. 3, the scan electrodes Y 1 to Y n are grouped by a predetermined number in the physical arrangement order to form a group. That is, the scan electrodes Y 1 -Y n / k from the first row to the (n / k) th row form the first group G1, and from the (n / k + 1) th row to the (2n / k) The scan electrodes Yn / k + 1-Y2n / k in the first row form the second group G2. In this manner, the scan electrodes Y (k-1) n / k + 1-Yn in the ((k-1) n / k + 1) th to nth rows form the kth group Gk. do.

이와는 달리, 일정한 간격으로 떨어져 있는 주사 전극(Y1-Yn)을 하나의 그룹으로 묶을 수도 있다. 즉, 1, (n/k+1), (2n/k+1),…,((k-1)n/k+1)번째 주사 전극(Y1, Yn/k+1, Y2,/k+1, …, Y(k-1)n/k+1)을 첫 번째 그룹(G1)으로 설정하고, 2, (n/k+2), (2m/k+2),…, ((k-1)n/k+2)번째 주사 전극(Y2, Yn/k+2, Y2n/k+2,…, Y(k-1)n/k+2)을 두 번째 그룹(G2)으로 설정할 수도 있다. 한편, 필요에 따라서는 불규칙한 방식으로도 주사 전극을 그룹화할 수도 있다.Alternatively, scan electrodes Y1 to Yn spaced apart at regular intervals may be bundled into one group. 1, (n / k + 1), (2n / k + 1),... The ((k-1) n / k + 1) th scan electrodes (Y1, Yn / k + 1, Y2, / k + 1, ..., Y (k-1) n / k + 1) are the first group Set to (G1), 2, (n / k + 2), (2m / k + 2),... , ((k-1) n / k + 2) th scan electrodes Y2, Yn / k + 2, Y2n / k + 2, ..., Y (k-1) n / k + 2) G2) can also be set. On the other hand, if necessary, scan electrodes may be grouped in an irregular manner.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법에서 소정의 한 서브필드를 개략적으로 나타내는 도면이다. 도 4에서는 설명의 편의상 주사 전극(Y1~Yn)이 2개의 그룹(Yodd, Yeven), 즉 홀수 번째 주사 전극(Y)으로 이루어지는 홀수 그룹(Yodd)과 짝수 번째 주사 전극(Y)으로 이루어지는 짝수 그룹(Yeven)으로 그룹화되는 경우를 도시하였다.4 is a diagram schematically illustrating a predetermined subfield in a method of driving a plasma display device according to an exemplary embodiment of the present invention. In FIG. 4, for convenience of description, the scan electrodes Y1 to Yn are divided into two groups (Yodd and Yeven), that is, an even group consisting of an odd group (Yodd) consisting of odd-numbered scan electrodes (Y) and an even-numbered scan electrode (Y). The case of grouping by (Yeven) is shown.

도 4에 도시한 바와 같이, 하나의 서브필드는 리셋 기간(R), 어드레스/유지 혼합 기간(T1) 및 공통 유지 기간(T2)으로 이루어진다.As shown in Fig. 4, one subfield includes a reset period R, an address / sustain mixing period T1, and a common sustain period T2.

리셋 기간(R)은 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 의해 형성되는 셀의 벽전하 상태를 초기화하는 기간이다.The reset period R is a period of initializing the wall charge state of the cells formed by the scan electrodes Y of all the groups Yodd and Yeven.

어드레스/유지 혼합 기간(T1)에서는 홀수 그룹(Yodd)의 주사 전극(Y)에 의해 형성되는 셀(이하, "홀수 그룹의 셀"이라 함)에 대하여 어드레스 기간(Aodd)이 수행되어, 홀수 그룹(Yodd)의 셀 중 켜질 셀이 선택된다. 다음, 홀수 그룹(Yodd)의 켜질 셀을 유지 방전시키는 유지 기간(Sodd)이 수행된다. 이어서 짝수 그룹(Yeven)의 주사 전극(Y)에 의해 형성되는 셀(이하, "짝수 그룹의 셀"이라 함)에 대하여 어드레스 기간(Aeven)이 수행되어, 짝수 그룹(Yeven)의 셀 중 켜질 셀이 선택된다. 다음, 짝수 그룹(Yeven)의 켜질 셀을 유지 방전시키는 유지 기간(Seven)이 수행된다.In the address / sustain mixing period T1, an address period Aodd is performed for a cell formed by the scan electrode Y of the odd group Yodd (hereinafter, referred to as " cell of odd group "). The cell to be turned on is selected among the cells of (Yodd). Next, a sustain period Sodd for sustain discharge of the cells to be turned on in the odd group Yodd is performed. Subsequently, an address period Aeven is performed for the cells formed by the scan electrodes Y of the even groups Yeven (hereinafter, referred to as "even groups of cells"), and the cells to be turned on among the cells of the even groups Yeven are performed. Is selected. Next, a sustain period Seven to sustain discharge the cells to be turned on in the even group Yeven is performed.

이 때, 어드레스/유지 혼합 기간(T1)의 두 유지 기간(Sodd, Seven)의 길이가 동일하다면, 홀수 그룹 및 짝수 그룹의 켜질 셀에서는 동일한 횟수의 유지 방전이 일어난다. 즉, 어드레스/유지 혼합 기간(T1)의 한 유지 기간(Sodd 또는 Seven)과 공통 유지 기간(T2)의 합에 대응하는 횟수만큼의 유지 방전이 각 켜질 셀에 일어난다.At this time, if the lengths of the two sustain periods (Sodd, Seven) of the address / sustain mixing period T1 are the same, the same number of sustain discharges occur in the cells to be turned on in the odd and even groups. That is, sustain discharge is generated in each cell to be turned on a number of times corresponding to the sum of one sustain period (Sodd or Seven) of the address / sustain mixture period T1 and the common sustain period T2.

한편, 공통 유지 기간(T2)은 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd 또는 Seven)에 의해 해당 서브필드에 할당된 가중치가 만족되는 경우에는 제거될 수 있다.On the other hand, the common sustain period T2 can be eliminated when the weight assigned to the subfield is satisfied by the sustain period (Sodd or Seven) of the address / sustain mixture period T1.

또한, 모든 서브필드에서 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd 또는 Seven)의 길이는 동일하게 하고, 공통 유지 기간(T2)의 길이를 가변하여 해당 서브필드의 가중치를 구현할 수 있다.In addition, the lengths of the sustain periods (Sodd or Seven) of the address / sustain mixing period T1 are the same in all the subfields, and the weights of the subfields may be implemented by varying the length of the common sustain period T2.

이와 같이, 상기에서 설명한 본 발명의 실시예에서는 표시 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동한다. 예를 들어 표시 패널을 홀수 라인의 주사 전극(Yodd)과 짝수 라인의 주사 전극(Yeven)으로 구분하고, 상기 홀수 라인 주사 전극(Yodd)에 대하여 어드레스 동작 및 유지방전 동작을 수행하고, 다음 짝수 라인 주사 전극(Yeven)에 대하여 어드레스 동작 및 유지방전 동작을 수행한다. 이렇게 함으로써, 홀수 라인 주사 전극(Yodd)(또는 짝수 라인 주사 전극(Yeven))에 대하여 어드레스 동작을 수행하고 그 다음 유지방전 동작을 수행하는 경우 걸리는 시간이 전체 라인 주사 전극(Y1~Yn)에 대하여 어드레스 동작을 수행하고, 그 다음 유지방전 동작을 수행하는 경우 걸리는 시간보다 짧다. 따라서, 어드레스 기간과 유지기간 사이의 시간적인 갭을 최소화하여 유지기간에서 원활한 유지방전이 일어나도록 할 수 있다.As described above, in the above-described exemplary embodiment of the present invention, the cells constituting the display panel are driven by the electrode lines. For example, the display panel is divided into scan lines Yod of odd lines and scan electrodes Yeven of even lines, and an address operation and a sustain discharge operation are performed on the odd line scan electrodes Yod, and the next even lines The address operation and the sustain discharge operation are performed on the scan electrode Yeven. By doing so, the time taken to perform the address operation on the odd line scan electrode Yodd (or even line scan electrode Yeven) and then the sustain discharge operation is taken for the entire line scan electrodes Y1 to Yn. It takes less than the time it takes to perform the address operation and then the sustain discharge operation. Therefore, it is possible to minimize the temporal gap between the address period and the sustain period, so that smooth sustain discharge can occur in the sustain period.

그런데, 도 4와 같은 서브필드 구조를 적용함에 있어 모든 서브필드의 어드레스 기간을 선택적 기입 방식으로 선택하고자 하는 셀을 선택하는 경우 고속 어드레싱을 수행하지 못할 수 있다. 선택적 기입 방식은 주사 펄스와 어드레스 펄스는 발광 셀에 벽 전하가 형성될 만큼의 소정의 폭을 가져야 하므로 모든 서브필드에 선택적 기입 방식을 적용하는 경우 다소 시간이 많이 걸린다. 이에 따라 어드레스 기간이 길어지므로 고속 어드레스가 불가능하게 된다.However, in the case of applying the subfield structure as shown in FIG. 4, when the cell to select the address period of all the subfields is selectively selected, fast addressing may not be performed. In the selective writing method, since the scan pulse and the address pulse must have a predetermined width enough to form wall charges in the light emitting cells, the selective writing method takes some time when the selective writing method is applied to all subfields. As a result, the address period becomes long, so that the high speed address is impossible.

그런데, 선택적 소거 방식은 벽 전하를 형성할 필요가 없으므로 주사 펄스와 어드레스 펄스 폭을 줄일 수 있으며, 이로 인해 어드레스 기간이 단축되어 선택적 기입 방식에 비해 고속 어드레스가 가능하게 된다.However, since the selective erasing method does not need to form a wall charge, the scan pulse and the address pulse width can be reduced, thereby shortening the address period, thereby enabling a high speed address compared to the selective writing method.

따라서, 아래에서 설명하는 본 발명의 제1 실시예에 따른 구동 방법에서는 복수의 서브필드 중에서 일부 서브필드의 어드레스 기간에서 선택적 소거 방식을 사용한다. 선택적 소거 방식은 발광 셀 상태의 셀을 어드레스 방전시켜 벽 전하를 소거시켜서 비발광 셀로 설정하는 방식이다. 아래에서는 선택적 기입 방식에서 벽 전하를 형성하기 위한 어드레스 방전을 "기입 방전"이라 하고, 선택적 소거 방식에서 벽 전하를 소거하기 위한 어드레스 방전을 "소거 방전"이라 한다.Therefore, the driving method according to the first embodiment of the present invention described below uses the selective erasing method in the address period of some subfields among the plurality of subfields. The selective erasing method is a method of addressing a cell in a light emitting cell state to erase wall charges and setting it as a non-light emitting cell. In the following, the address discharge for forming the wall charge in the selective writing method is called "write discharge", and the address discharge for erasing the wall charge in the selective erasing method is called "erase discharge".

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 도 5에서는 복수의 서브필드 중 두 개의 서브필드만을 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 표시하였고, 제1 서브필드의 어드레스 기간에서는 선택적 기입 방식을 사용하고, 제2 서브필드의 어드레스 기간에서는 선택적 소거 방식을 사용한다.5 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention. In FIG. 5, only two subfields of the plurality of subfields are illustrated. For convenience, the two subfields are represented as a first subfield and a second subfield, respectively. In the address period of the first subfield, an optional writing method is used. In the address period of the second subfield, a selective erase method is used.

먼저, 도 5에 도시한 바와 같이, 제1 서브필드는 리셋 기간(R) 및 어드레스/유지 혼합기간(T1)으로 이루어진다.First, as shown in FIG. 5, the first subfield includes a reset period R and an address / sustain mixing period T1.

리셋 기간(R)은 전체 주사 전극(Yodd, Yeven)에 대해 리셋 파형을 인가하여 셀의 벽전하 상태를 초기화한다. 리셋 기간은 상승 기간 및 하강 기간으로 이루어지면, 리셋 기간의 상승 기간에서는 주사 전극(Yodd, Yeven)에 Vs 전압에서 Vset 전압까지 점진적으로 상승하는 전압이 인가되어 셀에 벽전하를 쌓고, 리셋 기간의 하강 기간에서는 주사 전극(Yodd, Yeven)에 Vnf 전압까지 점진적으로 하강하는 전압이 인가되어 상승 기간에서 쌓인 벽전하를 제거하여 셀의 벽전하 상태를 초기화한다. 즉, 모든 방전셀을 초기화하여 비발광 셀 상태로 설정한다.The reset period R initializes the wall charge state of the cell by applying a reset waveform to all the scan electrodes Yodd and Yeven. When the reset period is composed of a rising period and a falling period, in the rising period of the reset period, a voltage gradually rising from the Vs voltage to the Vset voltage is applied to the scan electrodes Yodd and Yeven to accumulate wall charges in the cell. In the falling period, a voltage gradually falling down to the Vnf voltage is applied to the scan electrodes Yodd and Yeven to remove the wall charges accumulated in the rising period to initialize the wall charge state of the cell. That is, all the discharge cells are initialized and set to the non-light emitting cell state.

어드레스/유지 혼합기간(T1)에서는 먼저, 주사 전극의 홀수 라인 그룹(Yodd)에 대한 어드레스 기간(Aodd) 및 유지 기간(Sodd)이 수행된다. 다음, 짝수 라인 그룹(Yeven)의 어드레스 기간(Aeven)과 유지 기간(Seven)이 수행된다. 각각의 어드레스 기간(Aodd, Aeven)에서는 비발광 셀 상태의 셀을 기입 방전시켜서 벽 전하를 형성시킴으로써 발광 셀 상태로 설정한다.In the address / sustain mixing period T1, first, an address period Aodd and a sustain period Sodd for the odd line group Yodd of the scan electrode are performed. Next, the address period Aeven and the sustain period Seven of the even line group Yeven are performed. In each of the address periods Aodd and Aeven, the cell in the non-light emitting cell state is set to the light emitting cell state by writing discharge to form a wall charge.

어드레스/유지 혼합기간(T1)의 홀수 라인 주사 전극(Yodd)의 어드레스 기간(Aodd)에서, 짝수 라인 주사 전극(Yeven)이 VscH1 전압으로 유지된 상태에서 홀수 라인 주사 전극(Yodd)에 순차적으로 VscL1 전압을 가지는 주사 펄스가 인가된 다. 그리고 도시하지는 않았지만 주사 펄스(VscL1)가 인가된 주사 전극(Yodd)에 의해 형성되는 셀 중 표시할 셀을 형성하는 어드레스 전극에 어드레스 전압이 인가된다. 그러면 어드레스 전극에 인가된 어드레스 전압과 주사 전극(Yodd)에 인가된 전압(VscL1)의 차이 및 어드레스 전극 및 주사 전극(Yodd)에 형성된 벽 전하에 의한 벽 전압에 의해 어드레스 방전이 일어나서 유지방전에 적합한 벽 전압(Vwxy)이 형성된다.In the address period Aodd of the odd line scan electrode Yodd in the address / sustain mixing period T1, VscL1 is sequentially applied to the odd line scan electrode Yodd while the even line scan electrode Yeven is maintained at the VscH1 voltage. A scan pulse with a voltage is applied. Although not shown, an address voltage is applied to an address electrode forming a cell to be displayed among cells formed by the scan electrode Yodd to which the scan pulse VscL1 is applied. Then, the address discharge occurs due to the difference between the address voltage applied to the address electrode and the voltage VscL1 applied to the scan electrode Yodd and the wall voltage caused by the wall charges formed on the address electrode and the scan electrode Yodd, thereby providing a suitable wall for sustain discharge. The voltage Vwxy is formed.

그리고, 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd)에서는 주사 전극(Yodd, Yeven) 및 유지 전극(X)에 교대로 유지방전 펄스를 인가한다. 도 5에서는 주사 전극(Yodd, Yeven) 및 유지 전극(X)에 각각 한 번의 유지방전 펄스를 인가한 것으로 도시하였다. 그리고 유지방전 펄스는 하이 레벨 전압(도 5에서는 Vs 전압)과 로우 레벨 전압(도 5에서는 0V 전압)을 가지며, Vs 전압은 벽 전압과 함께 유지방전을 일으킬 수 있는 전압이다. 먼저, 주사 전극(Yodd, Yeven)에 Vs 전압이 인가되고 유지 전극(X)에 0V가 인가되며, 어드레스 기간(Aodd)에서 어드레스 방전에 의해 주사 전극(Yodd)과 유지 전극(X) 사이에 벽 전압이 형성된 셀에서는 이 벽전압과 주사 전극(Yodd)과 유지 전극(X)의 전압차(Vs)에 의해 유지방전이 일어나서 주사 전극(Yodd)과 유지 전극(X)에 반대 극성의 벽 전압이 형성된다. 한편, 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd)에서 짝수 라인 주사 전극(Yeven)에도 유지방전 펄스가 인가되지만 주사 전극(Yeven)과 유지 전극(X) 사이에 유지방전에 적합한 벽 전압이 형성되어 있지 않으므로 유지방전이 일어나지 않는다.In the sustain period Sodd of the address / sustain mixing period T1, a sustain discharge pulse is applied to the scan electrodes Yodd and Yeven and the sustain electrode X alternately. In FIG. 5, one sustain discharge pulse is applied to the scan electrodes Yodd and Yeven and the sustain electrode X, respectively. The sustain discharge pulse has a high level voltage (Vs voltage in FIG. 5) and a low level voltage (0V voltage in FIG. 5), and the Vs voltage is a voltage capable of causing sustain discharge along with the wall voltage. First, a Vs voltage is applied to the scan electrodes Yod and Yeven and 0 V is applied to the sustain electrode X, and a wall is formed between the scan electrode Yodd and the sustain electrode X by the address discharge in the address period Aodd. In the cell in which the voltage is formed, sustain discharge occurs due to the wall voltage and the voltage difference Vs between the scan electrode Yodd and the sustain electrode X, so that the wall voltages having opposite polarities are applied to the scan electrode Yodd and the sustain electrode X. Is formed. On the other hand, while the sustain discharge pulse is also applied to the even-line scan electrode Yeven during the sustain period Sodd of the address / sustain mixing period T1, a wall voltage suitable for sustain discharge is generated between the scan electrode Yeven and the sustain electrode X. Since it is not formed, no sustain discharge occurs.

이처럼 홀수 라인 주사 전극(Yodd)에 대해서 어드레스/유지 혼합 기간(T1)의 어드레스 기간(Aodd) 및 유지 기간(Sodd)이 완료되면 이어서 짝수 라인 주사 전극(Yeven)에 대해서 어드레스/유지 혼합 기간(T1)의 어드레스 기간(Aeven)이 수행된다.As such, when the address period Aodd and the sustain period Sod of the address / sustain mixing period T1 are completed for the odd line scan electrode Yodd, the address / sustain mixing period T1 is applied to the even line scan electrode Yeven. Address period Aeven is performed.

짝수 라인 주사 전극(Yeven)에 대해서, 어드레스/유지 혼합 기간(T1)의 어드레스 기간(Aeven)에서는 홀수 라인 주사 전극(Yodd)을 VscH1 전압으로 유지한 상태에서 주사 전극(Yeven)에 순차적으로 VscL1 전압을 가지는 주사 펄스가 인가된다. 이때, 주사 펄스가 인가되지 않는 짝수 라인 주사 전극(Yeven)에도 VscH1 전압이 인가된다. 그리고 앞서 설명한 것처럼 VscL1 전압이 인가된 주사 전극(Yeven)에 의해 형성되는 셀 중 표시할 셀을 형성하는 어드레스 전극에 어드레스 전압이 인가되어 벽 전압이 형성된다.For the even line scan electrode Yeven, in the address period Aeven of the address / sustain mixing period T1, the VscL1 voltage is sequentially applied to the scan electrode Yeven while the odd line scan electrode Yodd is maintained at the VscH1 voltage. A scan pulse having is applied. At this time, the voltage VscH1 is also applied to the even line scan electrode Yeven to which the scan pulse is not applied. As described above, an address voltage is applied to an address electrode forming a cell to be displayed among cells formed by the scan electrode Yeven to which the VscL1 voltage is applied, thereby forming a wall voltage.

그리고 어드레스/유지 혼합 기간(T1)의 유지 기간(Seven)에서는 짝수 라인 주사 전극(Yeven)과 유지 전극(X)에 Vs 전압과 0V 전압을 교대로 가지는 유지방전 펄스가 인가된다. 그러면 짝수 라인 주사 전극(Yeven)의 셀 중에서 어드레스 기간(Aeven)에 벽 전압이 형성된 셀에서 유지방전이 일어난다. 한편, 상기 유지 기간(Seven)에서는 짝수 라인 주사 전극(Yeven)에서 3회의 유지방전이 일어나는 동안 홀수 라인 주사 전극(Yodd)에서는 1회의 유지방전이 일어나도록 한다. 이를 위해, 짝수 라인 주사 전극(Yeven)에 Vs 전압과 0V 전압을 교대로 가지는 유지방전 펄스가 인가되는 동안 홀수 라인 주사 전극(Yodd)에는 Vs 전압을 가지는 유지방전 펄스를 인가한다. 그러면, 홀수 라인 주사 전극(Yodd)에서는 첫 번째 유지방전 이후에는 주사 전극(Yodd)과 유지 전극(X)의 전압차(Vs-Vs)가 방전 개시 전압(Vf)에 이르지 못하여 두 번째 유지 방전이 발생하지 않으며, 두 번째 유지방전이 없었으므로 벽 전압이 역극성으로 형성되어 있어서 이어지는 세 번째 유지방전도 발생하지 않는다.In the sustain period Seven of the address / sustain mixing period T1, a sustain discharge pulse having an alternating Vs voltage and a 0V voltage is applied to the even-line scan electrode Yeven and the sustain electrode X. Then, sustain discharge occurs in a cell in which the wall voltage is formed in the address period Aeven among the cells of the even-line scan electrode Yeven. Meanwhile, in the sustain period Seven, one sustain discharge occurs in the odd line scan electrode Yodd while three sustain discharges occur in the even line scan electrode Yeven. To this end, the sustain discharge pulse having the voltage Vs is applied to the odd line scan electrode Yodd while the sustain discharge pulse having the Vs voltage and the 0V voltage is alternately applied to the even line scan electrode Yeven. Then, in the odd-numbered line scan electrode Yodd, the voltage difference between the scan electrode Yodd and the sustain electrode X does not reach the discharge start voltage Vf after the first sustain discharge. There is no second sustain discharge, and since the wall voltage is formed in reverse polarity, no subsequent sustain discharge occurs.

따라서, 도 5의 제1 서브필드에서 홀수 라인 주사 전극(Yodd)과 짝수 라인 주사 전극(Yeven)에서는 동일하게 4회의 방전이 이루어진다.Therefore, in the first subfield of FIG. 5, four discharges are performed in the same manner as in the odd line scan electrode Yodd and the even line scan electrode Yeven.

이와 같은 식으로 짝수 라인 주사 전극(Yeven)의 유지 기간(Seven)동안 홀수 라인 주사 전극(Yodd)에서의 유지방전의 횟수를 유지 기간(Sodd)에서의 유지방전 횟수만큼 제한하여 홀수 라인 주사 전극(Yodd)과 짝수 라인 주사 전극(Yeven)의 휘도를 동일하게 맞출 수 있다.In this manner, the number of sustain discharges in the odd line scan electrode Yodd during the sustain period Seven of the even line scan electrode Yeven is limited to the number of sustain discharges in the sustain period Sodd so that the odd line scan electrode ( Yodd) and the luminance of the even line scan electrode Yeven can be equally matched.

다음, 제2 서브필드에서는 제1 서브필드에서 설정된 발광 셀 중에서 비발광 셀로 설정될 셀을 선택한다. 제1 서브필드에서의 발광 셀은 유지 방전으로 인해 벽 전하가 충분히 형성되어 있으므로, 제2 서브필드의 어드레스 기간에서는 발광 셀 중 비발광 셀로 설정된 셀의 벽 전하를 소거한다.Next, in the second subfield, a cell to be set as a non-light emitting cell is selected from the light emitting cells set in the first subfield. Since the wall charges are sufficiently formed in the light emitting cells in the first subfield due to sustain discharge, the wall charges of the cells set as non-light emitting cells among the light emitting cells are erased in the address period of the second subfield.

구체적으로, 제2 서브필드의 어드레스 기간에서 유지 전극(X)에 기준 전압을 인가한 상태에서 주사 전극(Y)에 순차적으로 음의 전압인 VscL2 전압의 주사 펄스를 인가한다. 이때, 주사 펄스가 인가된 주사 전극(Y)에 형성된 발광 셀(제1 서브필드에서 유지 방전이 일어난 셀) 중에서 비발광 셀로 선택할 셀의 어드레스 전극에 양의 전압을 가지는 어드레스 펄스가 인가된다. 그리고 선택되지 않는 주사 전극(Y)은 VscL2 전압보다 높은 양의 전압인 VscH2 전압으로 바이어스하고, 선택되지 않는 어드레스 전극에는 기준 전압을 인가한다. 이때, 앞서 설명한 바와 같이 어 드레스 전극에 인가되는 양의 전압으로 제1 서브필드의 Va 전압을 사용하면 추가적인 전원을 줄일 수 있다. 그리고 제1 서브필드에서 비발광 셀로 설정된 셀에서 방전이 일어나지 않도록 하기 위해서 VscL2 전압은 VscL1 전압보다 높은 전압을 가지도록 설정된다.Specifically, in the state where the reference voltage is applied to the sustain electrode X in the address period of the second subfield, the scan pulse of the VscL2 voltage, which is a negative voltage, is sequentially applied to the scan electrode Y. At this time, an address pulse having a positive voltage is applied to the address electrode of the cell to be selected as the non-light emitting cell among the light emitting cells (cells in which sustain discharge has occurred in the first subfield) formed on the scan electrode Y to which the scan pulse is applied. The unselected scan electrode Y is biased to the VscH2 voltage, which is a positive voltage higher than the VscL2 voltage, and a reference voltage is applied to the unselected address electrode. In this case, when the Va voltage of the first subfield is used as a positive voltage applied to the address electrode as described above, additional power may be reduced. The voltage VscL2 is set to have a voltage higher than the voltage VscL1 in order to prevent discharge from occurring in the cell set as the non-light emitting cell in the first subfield.

그러면, VscL2 전압의 주사 펄스가 인가된 주사 전극(Y)과 Va 전압의 어드레스 펄스가 인가된 발광 셀에서 소거 방전이 일어나서, 유지 전극(X)과 주사 전극(Y)에 형성된 벽 전압이 소거되어 비발광 셀이 설정된다.Then, erase discharge occurs in the light emitting cell to which the scan electrode Y to which the scan pulse of the VscL2 voltage is applied and the address pulse to the Va voltage are applied, thereby erasing the wall voltages formed on the sustain electrode X and the scan electrode Y. The non-light emitting cell is set.

그리고 제1 서브필드의 발광 셀 중에서 제2 서브필드의 어드레스 기간에서 소거 방전이 일어나지 않은 셀이 제2 서브필드의 발광 셀이므로, 제2 서브필드의 유지 기간에서는 유지 전극(X)에 먼저 Vs 전압이 인가되어 발광 셀에서 유지 방전이 일어나고, 이어서 주사 전극(Y)에 0V 전압이 인가되어 발광 셀에서 유지 방전이 일어난다. 그리고 주사 전극(Y)과 유지 전극(X)에 Vs 전압과 0V 전압을 교대로 인가하는 과정이 제2 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복된다. 이때, 유지 전극(X)에 Vs 전압이 인가되어 마지막 유지 방전이 일어난 후에 유지 기간이 종료된다.In the light emitting cells of the first subfield, since the cells in which the erase discharge has not occurred in the address period of the second subfield are light emitting cells of the second subfield, the Vs voltage is first applied to the sustain electrode X in the sustain period of the second subfield. Is applied to generate a sustain discharge in the light emitting cell, and then a voltage of 0 V is applied to the scan electrode Y to generate a sustain discharge in the light emitting cell. The alternately applying the Vs voltage and the 0V voltage to the scan electrode Y and the sustain electrode X is repeated a number of times corresponding to the weight indicated by the second subfield. At this time, the sustain period is terminated after the last sustain discharge occurs due to the Vs voltage being applied to the sustain electrode X.

그리고 이후의 서브필드(SF3~SF8)의 어드레스 기간은 선택적 소거 방식으로 이루어질 수도 있다. 또한, 선택적 기입 방식의 서브필드가 복수 개 이어진 후에, 선택적 소거 방식의 서브필드가 복수 개 이어질 수도 있다.The address periods of the subsequent subfields SF3 to SF8 may be performed by a selective erase method. In addition, after the plurality of selective write subfields are continued, a plurality of selective erasure subfields may be continued.

한편, 전체 서브필드 중 일부 서브필드의 어드레스 기간에서 선택적 소거 방식을 사용하는 플라즈마 표시 장치에 있어서 특히, 도 5에서와 같은 선택적 기입 방식을 사용하는 제1 서브필드에 연속하는 제2 서브필드의 어드레스 기간에서 선택적 소거 방식을 사용하는 플라즈마 표시 장치에 있어서 다음과 같은 문제점이 발생한다.On the other hand, in the plasma display device using the selective erasing method in the address period of some subfields among all the subfields, in particular, the address of the second subfield subsequent to the first subfield using the selective writing method as shown in FIG. The following problems occur in the plasma display device using the selective erasing method in the period.

즉, 어드레스 기간에서 선택적 기입 방식을 사용하는 제1 서브필드에서 홀수 라인 주사 전극(Yodd)과 짝수 라인 주사 전극(Yeven)의 휘도차를 동일하게 맞추기 위하여 짝수 라인 주사 전극(Yeven)에 Vs 전압과 0V 전압을 교대로 인가하여 3회의 유지방전을 일으키는 동안 홀수 라인 주사 전극(Yodd)에서는 Vs 전압을 바이어스하여 홀수 라인 주사 전극(Yodd)의 유지방전 횟수를 제한한다. 이때, 홀수 라인 주사 전극(Yodd)에서 Vs 전압이 바이어스되는 시간이 길어지면서 공간 전하들 중 음의 전하가 더욱 홀수 라인 주사 전극(Yodd) 쪽으로 유인된다. 즉, 유지 기간(Seven)의 종류 후 홀수 라인 주사 전극(Yodd)은 짝수 라인 주사 전극(Yeven)보다 (-)벽전하를 더 많이 끌어들이게 된다. 이와 같이 홀수 라인 주사 전극(Yodd)에 형성되는 많은 (-)벽전하로 인해 선택적 소거 방식을 사용하는 제2 서브필드의 어드레스 기간에서 어드레스 전극에 Va 전압을 인가하지 않아도 어드레스 전극과 홀수 라인 주사 전극간(A-Yodd)에 방전이 일어나게 되어 홀수 라인의 주사 전극 그룹(Yodd)과 짝수 라인의 주사 전극 그룹(Yeven)에서 마진 특성의 차이가 발생하게 된다.That is, in order to equalize the luminance difference between the odd line scan electrode Yod and the even line scan electrode Yeven in the first subfield using the selective write method in the address period, the Vs voltage and the even line scan electrode Yeven are equal to each other. During the three sustain discharges by alternately applying the 0 V voltage, the odd line scan electrode Yodd biases the Vs voltage to limit the number of sustain discharges of the odd line scan electrode Yodd. At this time, as the time when the Vs voltage is biased in the odd line scan electrode Yodd becomes longer, the negative charge among the space charges is attracted to the odd line scan electrode Yodd. That is, after the kind of the sustain period Seven, the odd line scan electrode Yodd attracts more negative wall charge than the even line scan electrode Yeven. Due to the large negative wall charges formed on the odd line scan electrode Yodd, the address electrode and the odd line scan electrode do not need to be applied to the address electrode in the address period of the second subfield using the selective erasure method. The discharge occurs between the A-Yodd, and thus a difference in margin characteristics occurs between the scan electrode group Yodd of the odd line and the scan electrode group Yeven of the even line.

따라서, 아래에서 설명하는 본 발명의 제2 실시예에서는 선택적 기입이 이루어지는 서브필드에 연속하는 선택적 소거가 이루어지는 서브필드의 어드레스 기간에서 홀수 라인 주사 전극(Yodd)과 짝수 라인 주사 전극(Yeven)의 마진 특성의 차 이를 보정하기 위한 방법을 제안한다.Therefore, in the second embodiment of the present invention described below, the margins of the odd line scan electrode Yodd and the even line scan electrode Yeven in the address period of the subfield in which the selective erasure is performed subsequent to the subfield in which the selective writing is performed are performed. We propose a method for correcting the difference of characteristics.

도 6에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 구동 파형은 제1 서브필드의 유지 기간(Seven)에서 홀수 라인 주사 전극(Yodd)에 인가되는 유지방전 펄스의 인가 방법을 제외하면 제1 실시예와 동일하다.As shown in FIG. 6, the driving waveform according to the second exemplary embodiment of the present invention except for the method of applying the sustain discharge pulse applied to the odd line scan electrode Yodd in the sustain period Seven of the first subfield. Same as the first embodiment.

구체적으로, 선택적 기입 방식이 적용되는 제1 서브필드의 유지 기간(Seven)에서 짝수 라인 주사 전극(Yeven)에 Vs 전압과 0V 전압이 교대로 인가되는 동안 홀수 라인 주사 전극(Yodd)에 길게 인가되는 유지방전 펄스의 인가 타이밍(t1)을 조절한다. 이때, 상기 유지방전 펄스의 인가 타이밍은 홀수 라인 주사 전극(Yodd)과 짝수 라인 주사 전극(Yeven)의 방전 횟수가 동일하도록 하며, 상기 유지 기간(Seven) 이후 홀수 라인 및 짝수 라인 주사 전극(Yodd, Yeven)에 쌓이는 (-)벽전하의 양이 유사하도록 t1의 값을 적절하게 선택한다. 예를 들어, 도 6에 도시한 바와 같이 홀수 라인 주사 전극(Yodd)에 인가되는 유지방전 펄스의 인가 타이밍(t1)을 적절하게 줄인다. 즉, 도 6에 도시한 바와 같이 상기 짝수 라인 주사 전극(Yeven)과 유지 전극(X)에 각각 Vs 전압 및 0V 전압을 인가한 후, 상기 유지 전극(X) 및 상기 짝수 라인 주사 전극(Yeven)에 각각 Vs 전압 및 0V 전압을 인가하는 기간을 제1 기간이라하고, 다음 상기 짝수 라인 주사 전극(Yeven)과 유지 전극(X)에 각각 Vs 전압 및 0V 전압이 인가되는 기간을 제2 기간이라하면, 홀수 라인 주사 전극(Yodd)에 인가되는 유지방전 펄스의 인가 타이밍(t1)은 상기 제1 기간보다 길며, 상기 제1 기간과 상기 제2 기간의 합보다는 짧도록 한다. 이렇게 하면 홀수 라인 주사 전극(Yodd)에 Vs 전압이 인가되고 유지 전극(X)에 0V 전압이 인 가되어 1회의 유지방전이 일어난 후, 홀수 라인 주사 전극(Yodd)과 유지 전극(X)의 전압 차(Vs-Vs)가 방전 개시 전압에 이르지 못하여 유지방전이 발생하지 않으며, 이후에도 앞서 유지방전이 발생하지 않아 벽전압이 역극성으로 형성되어 있으므로 홀수 라인 주사 전극(Yodd)과 유지 전극(X)간에서는 유지방전은 발생하지 않는다.In detail, during the sustain period Seven of the first subfield to which the selective writing method is applied, the Vs voltage and the 0V voltage are alternately applied to the odd line scan electrode Yodd while the Vs voltage and the 0V voltage are alternately applied. The application timing t1 of the sustain discharge pulse is adjusted. In this case, the application timing of the sustain discharge pulse is such that the number of discharges of the odd-numbered line scan electrode Yodd and the even-numbered line scan electrode Yeven is the same, and after the sustain period Seven, the odd-numbered line and even-numbered line scan electrodes Yodd, The value of t1 is appropriately selected so that the amount of negative wall charges accumulated in Yeven) is similar. For example, as shown in Fig. 6, the application timing t1 of the sustain discharge pulse applied to the odd line scan electrode Yodd is appropriately reduced. That is, as shown in FIG. 6, after the Vs voltage and the 0V voltage are applied to the even line scan electrode Yeven and the sustain electrode X, the sustain electrode X and the even line scan electrode Yeven, respectively. A period in which the Vs voltage and the 0 V voltage are applied to the first period is referred to as a first period, and a period in which the Vs voltage and the 0 V voltage are applied to the even line scan electrode Yeven and the sustain electrode X, respectively, is referred to as a second period. The application timing t1 of the sustain discharge pulse applied to the odd line scan electrode Yodd is longer than the first period and shorter than the sum of the first period and the second period. In this case, a voltage Vs is applied to the odd line scan electrode Yodd and a voltage of 0 V is applied to the sustain electrode X to generate one sustain discharge, and then the voltages of the odd line scan electrode Yodd and the sustain electrode X are applied. The sustain discharge does not occur because the difference Vs-Vs does not reach the discharge start voltage, and since the sustain discharge does not occur before, the wall voltage is formed to be reverse polarity, so that the odd line scan electrode Yodd and the sustain electrode X are No maintenance discharge occurs in the liver.

한편, 짝수 라인 주사 전극(Yeven)과 유지 전극(X)간에는 Vs 전압과 0V 전압이 교대로 인가되어 3회의 유지방전이 발생하고, 제1 서브필드에서 홀수 라인 주사 전극(Yodd)과 짝수 라인 주사 전극(Yeven) 각각의 유지방전 횟수는 동일하게 3회로 상기 두 그룹(Yodd, Yeven)간의 휘도를 동일하게 맞출 수 있다. 또한, 홀수 라인 주사 전극(Yodd)에 인가되는 유지방전 펄스의 인가 타이밍(t1)을 제1 실시예보다 줄임으로써 홀수 라인 주사 전극(Yodd)에서 (-)벽전하를 끌어당길 시간을 줄여 짝수 라인 주사 전극(Yeven)에 쌓이는 (-)벽전하량과 유사하게 한다.Meanwhile, Vs voltage and 0V voltage are alternately applied between the even line scan electrode Yeven and the sustain electrode X to generate three sustain discharges, and the odd line scan electrode Yodd and the even line scan are performed in the first subfield. The number of sustain discharges of each of the electrodes Yeven may equally match the luminance between the two groups Yod and Yeven three times. Further, by reducing the application timing t1 of the sustain discharge pulse applied to the odd line scan electrode Yodd than the first embodiment, the time for pulling the negative wall charges on the odd line scan electrode Yodd is reduced and the even line is reduced. It is similar to the amount of negative wall charges accumulated on the scan electrode Yeven.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명에 따르면, 표시 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동함으로써, 어드레스 기간과 유지기간 사이의 시간적인 갭을 최소화하여 유지기간에서 원활한 유지방전이 일어나도록 할 수 있다.As described above, according to the present invention, the cells constituting the display panel are driven by the electrode lines, thereby minimizing the temporal gap between the address period and the sustain period so that a smooth sustain discharge can occur in the sustain period. .

또한, 본 발명의 실시예에 따르면 각 서브필드의 어드레스 기간에서 선택적 기입 방식과 선택적 소거 방식을 사용함으로써, 각 서브필드에서 모두 선택적 기입 방식을 사용하는 경우에 비해 고속 어드레스가 가능하며, 선택적 기입 방식을 사용하는 제1 서브필드에 연속하는 제2 서브필드에서 선택적 소거 방식을 사용하는 경우 발생할 수 있는 마진 특성의 차이를 보정할 수 있다.In addition, according to the embodiment of the present invention, by using the selective writing method and the selective erasing method in the address period of each subfield, a high-speed address is possible, and the selective writing method as compared to the case of using the selective writing method in all the subfields. The difference in the margin characteristics that may occur when the selective erasure method is used in the second subfield subsequent to the first subfield using s may be corrected.

Claims (12)

복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 복수의 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 분할하여 구동하는 방법에 있어서,A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the plurality of first, second, and third electrodes In the method of driving by dividing a frame into a plurality of subfields in a plasma display device in which discharge cells are formed, 상기 복수의 제1 전극은 복수의 그룹으로 분할되고, 상기 복수의 서브필드 중 제1 서브필드는 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 포함하고,The plurality of first electrodes are divided into a plurality of groups, and a first subfield of the plurality of subfields includes a plurality of address periods and a plurality of sustain periods respectively corresponding to the plurality of groups, 상기 복수의 유지 기간 중 제1 유지 기간은 상기 복수의 어드레스 기간 중 가장 늦게 구동되는 어드레스 기간 이후에 위치하며,The first sustain period of the plurality of sustain periods is located after the latest address period of the plurality of address periods. 상기 제1 유지 기간의 제1 기간 동안, 상기 복수의 그룹 중 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 각각 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 인가한 후, 상기 복수의 제2 전극 및 상기 제1 그룹의 제1 전극에 각각 상기 제1 전압 및 상기 제2 전압을 인가하는 단계;During the first period of the first sustain period, after applying a first voltage and a second voltage lower than the first voltage to the first electrode and the plurality of second electrodes of the first group of the plurality of groups, respectively, Applying the first voltage and the second voltage to the plurality of second electrodes and the first electrode of the first group, respectively; 상기 제1 유지 기간의 제2 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 복수의 제1 전극에 상기 제1 전압 및 상기 제2 전압을 인가하는 단계;Applying the first voltage and the second voltage to the first electrode and the plurality of first electrodes of the first group during the second period of the first sustain period; 상기 제1 유지 기간의 제3 기간 동안 상기 복수의 그룹 중 제2 그룹의 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가한 후, 상기 제3 전압보다 낮은 제4 전압을 인가하는 단계;Applying a third voltage higher than the second voltage to a second electrode of a second group of the plurality of groups during the third period of the first sustain period, and then applying a fourth voltage lower than the third voltage ; 상기 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 제1 서브필드의 발광 셀 중 비발광 셀로 선택할 셀에 대응하는 제1 전극 및 제3 전극에 각각 제1 주사 펄스 및 제1 어드레스 펄스를 인가하는 단계를 포함하며,In an address period of a second subfield among the plurality of subfields, a first scan pulse and a first address pulse are respectively applied to first and third electrodes corresponding to a cell to be selected as a non-light emitting cell among light emitting cells of the first subfield. Approving a, 상기 제3 기간은 상기 제1 기간보다 길며 상기 제1 기간과 상기 제2 기간의 합보다 짧은 플라즈마 표시 장치의 구동 방법.And the third period is longer than the first period and shorter than a sum of the first period and the second period. 제1항에 있어서,The method of claim 1, 상기 제1 그룹의 제1 전극은 상기 복수의 제1 전극 중 짝수 번째 전극이며, 상기 제2 그룹의 제2 전극은 상기 복수의 제1 전극 중 홀수 번째 전극인 플라즈마 표시 장치의 구동 방법.The first electrode of the first group is an even-numbered electrode among the plurality of first electrodes, and the second electrode of the second group is an odd-numbered electrode of the plurality of first electrodes. 제1항에 있어서,The method of claim 1, 상기 제3 전압은 상기 제1 전압과 동일한 플라즈마 표시 장치의 구동 방법.And the third voltage is equal to the first voltage. 제1항에 있어서,The method of claim 1, 상기 제2 기간에서는 상기 제2 그룹의 제1 전극과 상기 복수의 제2 전극간에 유지 방전이 발생하지 않는 플라즈마 표시 장치의 구동 방법.And a sustain discharge does not occur between the first group of the second group and the plurality of second electrodes in the second period. 제1항에 있어서,The method of claim 1, 상기 제4 전압은 상기 제2 전압과 동일한 플라즈마 표시 장치의 구동 방법.And the fourth voltage is the same as the second voltage. 제1항에 있어서,The method of claim 1, 상기 제2 서브필드는 상기 제1 서브필드에 연속하는 플라즈마 표시 장치의 구동 방법.And wherein the second subfield is continuous to the first subfield. 제1항에 있어서,The method of claim 1, 상기 복수의 어드레스 기간 각각에서, 상기 복수의 셀 중에서 발광 셀로 선택할 셀의 상기 복수의 제1 전극 및 제3 전극에 각각 상기 제1 주사 펄스보다 낮은 제2 주사 펄스 및 상기 제1 어드레스 펄스보다 낮은 제2 어드레스 펄스를 인가하는 플라즈마 표시 장치의 구동 방법.In each of the plurality of address periods, a second scan pulse lower than the first scan pulse and a second scan pulse lower than the first address pulse are respectively applied to the plurality of first and third electrodes of a cell to be selected as a light emitting cell among the plurality of cells. A method of driving a plasma display device that applies two address pulses. 복수의 제1 전극, 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 복수의 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널,A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the plurality of first, second, and third electrodes A plasma display panel in which discharge cells are formed, 상기 복수의 제1 전극을 복수의 그룹으로 분할하고, 한 프레임을 복수의 서브필드로 분할하며, 상기 복수의 서브필드 중 적어도 하나의 서브필드 중 제1 서브필드는 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간 및 복수의 유지 기간을 설정하는 제어부; 및The plurality of first electrodes are divided into a plurality of groups, one frame is divided into a plurality of subfields, and a first subfield of at least one subfield among the plurality of subfields respectively corresponds to the plurality of groups. A control unit for setting a plurality of address periods and a plurality of sustain periods; And 상기 제1 유지 기간의 제1 기간 동안, 상기 복수의 그룹 중 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 각각 제1 전압 및 상기 제1 전압보다 낮은 제2 전 압을 인가한 후, 상기 복수의 제2 전극 및 상기 제1 그룹의 제1 전극에 각각 상기 제2 전압 및 상기 제1 전압을 인가하고,During the first period of the first sustain period, after applying a first voltage and a second voltage lower than the first voltage to the first electrode and the plurality of second electrodes of the first group of the plurality of groups, respectively And applying the second voltage and the first voltage to the plurality of second electrodes and the first electrode of the first group, respectively. 상기 제1 유지 기간의 제2 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 복수의 제2 전극에 상기 제1 전압 및 상기 제2 전압을 인가하며,During the second period of the first sustain period, the first voltage and the second voltage are applied to the first electrode and the plurality of second electrodes of the first group, 상기 제1 유지 기간의 제3 기간 동안 상기 복수의 그룹 중 제2 그룹의 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가한 후, 상기 제3 전압보다 낮은 제4 전압을 인가하고,Applying a third voltage higher than the second voltage to a second electrode of a second group of the plurality of groups during the third period of the first sustain period, and then applying a fourth voltage lower than the third voltage, 상기 복수의 서브필드 중 제2 서브필드의 어드레스 기간에서, 상기 제1 서브필드의 발광 셀 중 비발광 셀로 선택할 셀에 대응하는 제1 전극 및 제3 전극에 각각 제1 주사 펄스 및 제1 어드레스 펄스를 인가하는 구동부를 포함하며,In an address period of a second subfield among the plurality of subfields, a first scan pulse and a first address pulse are respectively applied to a first electrode and a third electrode corresponding to a cell to be selected as a non-light emitting cell among light emitting cells of the first subfield. It includes a drive unit for applying, 상기 복수의 유지 기간 중 제1 유지 기간은 상기 복수의 어드레스 기간 중 가장 늦게 구동되는 어드레스 기간 이후에 위치하고, 상기 제3 기간은 상기 제1 기간보다 길며 상기 제1 기간과 상기 제2 기간의 합보다 짧은 플라즈마 표시 장치.The first sustain period of the plurality of sustain periods is located after the latest address period driven among the plurality of address periods, and the third period is longer than the first period and is greater than the sum of the first period and the second period. Short plasma display device. 제8항에 있어서,The method of claim 8, 상기 제1 그룹의 제1 전극은 상기 복수의 제1 전극 중 짝수 번째 전극이며, 상기 제2 그룹의 제2 전극은 상기 복수의 제1 전극 중 홀수 번째 전극인 플라즈마 표시 장치.The first electrode of the first group is an even-numbered electrode of the plurality of first electrodes, and the second electrode of the second group is an odd-numbered electrode of the plurality of first electrodes. 제8항에 있어서,The method of claim 8, 상기 제3 전압은 상기 제2 전압과 동일한 플라즈마 표시 장치.And the third voltage is the same as the second voltage. 제8항에 있어서,The method of claim 8, 상기 제2 서브필드는 상기 제1 서브필드에 연속하는 플라즈마 표시 장치.And the second subfield is continuous to the first subfield. 제8항에 있어서,The method of claim 8, 상기 복수의 어드레스 기간 각각에서, 상기 복수의 셀 중에서 발광 셀로 선택할 셀의 상기 복수의 제1 전극 및 제3 전극에 각각 상기 제1 주사 펄스보다 낮은 제2 주사 펄스 및 상기 제1 어드레스 펄스보다 낮은 제2 어드레스 펄스를 인가하는 플라즈마 표시 장치.In each of the plurality of address periods, a second scan pulse lower than the first scan pulse and a second scan pulse lower than the first address pulse are respectively applied to the plurality of first and third electrodes of a cell to be selected as a light emitting cell among the plurality of cells. A plasma display device applying two address pulses.
KR1020050093817A 2005-10-06 2005-10-06 Plasma display device and driving method thereof KR100627421B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093817A KR100627421B1 (en) 2005-10-06 2005-10-06 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093817A KR100627421B1 (en) 2005-10-06 2005-10-06 Plasma display device and driving method thereof

Publications (1)

Publication Number Publication Date
KR100627421B1 true KR100627421B1 (en) 2006-09-22

Family

ID=37628642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093817A KR100627421B1 (en) 2005-10-06 2005-10-06 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100627421B1 (en)

Similar Documents

Publication Publication Date Title
JP4383388B2 (en) Driving method of plasma display panel
KR100627416B1 (en) Driving method of plasma display device
KR100740123B1 (en) Plasma display and driving method thereof
KR100627421B1 (en) Plasma display device and driving method thereof
KR100893686B1 (en) Plasma display, and driving method thereof
KR100627408B1 (en) Plasma display device and driving method thereof
KR100740102B1 (en) Driving method of plasma display
KR100830995B1 (en) Plasma display and driving method thereof
KR100649196B1 (en) Driving method of plasma display device
KR100648686B1 (en) Plasma display device and driving method thereof
KR100796685B1 (en) Plasma display and driving method thereof
KR100649524B1 (en) Driving method of plasma display
KR100649525B1 (en) Plasma display and driving method thereof
KR100740104B1 (en) Plasma display and driving method thereof
KR100739076B1 (en) Plasma display and driving method thereof
KR100796662B1 (en) Plasma display and driving method thereof
KR100814823B1 (en) Plasma display and driving method thereof
KR100759382B1 (en) Plasma display and driving method thereof
KR100740094B1 (en) Plasma display device and driving method thereof
KR20080038644A (en) Plasma display and driving method thereof
KR20080023451A (en) Plasma display device and driving method thereof
KR20080047870A (en) Plasma display and driving method thereof
KR20080067077A (en) Plasma display and driving method thereof
KR20080023424A (en) Plasma display and driving method thereof
KR20090131091A (en) Plasma display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee