KR100613383B1 - Metal line formation method of semiconductor device - Google Patents

Metal line formation method of semiconductor device Download PDF

Info

Publication number
KR100613383B1
KR100613383B1 KR1020040110614A KR20040110614A KR100613383B1 KR 100613383 B1 KR100613383 B1 KR 100613383B1 KR 1020040110614 A KR1020040110614 A KR 1020040110614A KR 20040110614 A KR20040110614 A KR 20040110614A KR 100613383 B1 KR100613383 B1 KR 100613383B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
layer
barrier layer
forming
main wiring
Prior art date
Application number
KR1020040110614A
Other languages
Korean (ko)
Other versions
KR20060072217A (en
Inventor
김정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040110614A priority Critical patent/KR100613383B1/en
Publication of KR20060072217A publication Critical patent/KR20060072217A/en
Application granted granted Critical
Publication of KR100613383B1 publication Critical patent/KR100613383B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Abstract

소정의 하부 구조를 가지는 반도체 기판, 상기 반도체 기판 위에 접촉홀을 가지는 절연막을 형성하는 단계, 상기 접촉홀을 텅스텐으로 채우는 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그 및 상기 절연막 위에 하부 확산 방지막을 형성하는 단계, 상기 하부 확산 방지막 위에 주배선층을 형성하는 단계, 상기 주배선층 위에 상기 상부 확산 방지막을 형성하는 단계, 상기 상부 확산 방지막, 상기 주배선층을 사진 식각하는 단계, 상기 상부 확산 방지막 위, 주배선층의 측벽에 보호막을 증착하는 단계, 그리고 상기 보호막과 상기 절연막의 일부분를 식각하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.Forming a semiconductor substrate having a predetermined substructure, an insulating film having contact holes on the semiconductor substrate, forming a tungsten plug filling the contact hole with tungsten, and forming a lower diffusion barrier layer on the tungsten plug and the insulating film Forming a main wiring layer on the lower diffusion barrier layer; forming the upper diffusion barrier layer on the main diffusion layer; photo etching the upper diffusion barrier layer and the main wiring layer; and on the upper diffusion barrier layer, Depositing a protective film on sidewalls, and etching the protective film and a portion of the insulating film to form metal wirings.

금속층, 금속 배선, 나이트라이드, 산화막Metal layer, metal wiring, nitride, oxide film

Description

반도체 소자의 금속 배선 형성 방법{METAL LINE FORMATION METHOD OF SEMICONDUCTOR DEVICE}Metal wire formation method of semiconductor device {METAL LINE FORMATION METHOD OF SEMICONDUCTOR DEVICE}

도 1내지 도 2는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다. 1 to 2 illustrate a method of manufacturing a semiconductor device according to an embodiment of the present invention for each manufacturing process.

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.The present invention relates to a method for forming metal wiring of a semiconductor device.

일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다. Generally, the metal wiring of a semiconductor element connects the circuit formed in the semiconductor substrate through the electrical connection and pad connection between semiconductor elements using metal thin films, such as aluminum, its alloy, and copper.

이러한 금속 배선의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 절연막을 선택적으로 식각하여 접촉구를 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉구를 채우는 금속 플러그를 형성한다. In order to connect the device electrodes and pads separated by an insulating film such as an oxide film, the metal wiring is first formed by selectively etching the insulating film to form a contact hole, and using a barrier metal and tungsten to fill a contact hole with a metal plug. Form.

그 다음, 금속 플러그를 포함하는 절연막 위에 탄탈륨(Ti) 및 탄탈나이트라이드(TiN)로 이루어진 하부 확산 방지막을 증착하고, 이어 알루미늄 등의 금속층으로 형성된 주배선층을 증착한다. 그리고 주배선층 위에 탄탈륨 및 탄탈나이트라이 드로 이루어진 상부 확산 방지막을 증착한다. 여기서 상하부 확산 방지막은 금속층의 확산을 방지한다.Next, a lower diffusion barrier layer made of tantalum (Ti) and tantalum nitride (TiN) is deposited on the insulating film including the metal plug, and then a main wiring layer formed of a metal layer such as aluminum is deposited. Then, an upper diffusion barrier layer of tantalum and tantalum nitride is deposited on the main wiring layer. Here, the upper and lower diffusion barriers prevent diffusion of the metal layer.

이와 같은 증착 공정을 완료하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다. 금속 배선은 다층 금속층으로 구성될 수 있다.This deposition process is completed and patterned to form a metal wiring for connecting the device electrode and the pad. The metal wiring may be composed of a multilayer metal layer.

이와 같은 금속 배선을 패터닝하기 위하여 주로 포토리소그래피(photolithography) 공정을 사용한다. In order to pattern such a metal wire, a photolithography process is mainly used.

종래의 금속 배선 패터닝 공정을 좀더 구체적으로 설명하면 다음과 같다.The conventional metallization patterning process will be described in more detail as follows.

우선, 상부 확산 방지막 위에 감광막을 도포하고, 사진 공정을 통하여 감광막 패턴을 형성한다. 다음 감광막 패턴을 식각 마스크로 하여 상부 확산 방지막과 주배선층을 식각한다. 주배선층의 식각시에는 하부 확산 방지막을 식각 정지점으로 하여 식각을 진행한다. First, a photosensitive film is coated on the upper diffusion barrier film, and a photosensitive film pattern is formed through a photographic process. Next, the upper diffusion barrier layer and the main wiring layer are etched using the photoresist pattern as an etching mask. During the etching of the main wiring layer, the lower diffusion barrier is used as an etch stop.

그런 다음, 오버 에칭(over etching)을 한다.Then, over etching is performed.

이때, 오버 에칭은 하부 확산 방지막 및 절연막의 일부분을 식각하여 금속 배선을 이루는 부분 이외의 곳에 잔류하는 주배선층이나 하부 확산 방지막을 제거하는 것으로서, 금속 배선의 단락(short)을 방지하기 위해 진행하는 것이다. 이때, 오버 에칭으로 인해 알루미늄 등으로 이루어지는 주배선층의 측면이 식각되어 금속 배선이 손상된다. 이로 인해 반도체 소자의 신뢰성과 제품의 수율 저하를 초래한다. At this time, the over etching is to remove the main wiring layer or the lower diffusion prevention film remaining in portions other than the parts forming the metal wiring by etching the lower diffusion prevention film and the insulating film, and proceed to prevent the short circuit of the metal wiring. . At this time, the side surface of the main wiring layer made of aluminum or the like is etched due to the over etching, thereby damaging the metal wiring. This results in a decrease in the reliability of the semiconductor device and the yield of the product.

따라서, 본 발명의 기술적 과제는 금속 배선의 측면이 손상되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다. Therefore, the technical problem of this invention is providing the metal wiring formation method of a semiconductor element which can prevent the side surface of a metal wiring from being damaged.

본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 하부 구조를 가지는 반도체 기판, 상기 반도체 기판 위에 접촉홀을 가지는 절연막을 형성하는 단계, 상기 접촉홀을 텅스텐으로 채우는 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그 및 상기 절연막 위에 하부 확산 방지막을 형성하는 단계, 상기 하부 확산 방지막 위에 주배선층을 형성하는 단계, 상기 주배선층 위에 상기 상부 확산 방지막을 형성하는 단계, 상기 상부 확산 방지막, 상기 주배선층을 사진 식각하는 단계, 상기 상부 확산 방지막 위, 주배선층의 측벽에 보호막을 증착하는 단계, 그리고 상기 보호막과 상기 절연막의 일부분를 식각하여 금속 배선을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of forming a metal wiring of a semiconductor device, the method including: forming a semiconductor substrate having a predetermined substructure, an insulating film having contact holes on the semiconductor substrate, and forming a tungsten plug filling the contact hole with tungsten; Forming a lower diffusion barrier layer on the tungsten plug and the insulating layer, forming a main interconnection layer on the lower diffusion barrier, forming the upper diffusion barrier on the main interconnection layer, and photo etching the upper diffusion barrier and the main interconnection layer And depositing a passivation layer on the sidewalls of the main wiring layer on the upper diffusion barrier layer, and etching the portion of the passivation layer and the insulating layer to form a metal line.

상기 상부 확산 방지막 및 상기 하부 확산 방지막은 티타늄 또는 티타나이트라이드로 이루어지는 것이 바람직하다.The upper diffusion barrier and the lower diffusion barrier are preferably made of titanium or titanide.

상기 보호막은 질화막 또는 산화막으로 이루어지는 것이 바람직하다.It is preferable that the said protective film consists of a nitride film or an oxide film.

상기 보호막은 화학 기상 증착으로 형성하는 것이 바람직하다.The protective film is preferably formed by chemical vapor deposition.

상기 주배선층은 알루미늄 금속으로 형성하는 것이 바람직하다.The main wiring layer is preferably formed of aluminum metal.

상기 식각은 블랭킷 식각으로 하는 것이 바람직하다.The etching is preferably blanket etching.

반도체 기판, 상기 반도체 기판 위에 접촉홀을 가지는 절연막, 상기 접촉홀에 텅스텐을 채워 형성한 텅스텐 플러그, 상기 절연막 및 상기 텅스텐 플러그 위에 형성된 하부 확산 방지막, 상기 하부 확산 방지막 위에 형성된 주배선층, 상기 주배선층 위에 형성된 상부 확산 방지막, 그리고 상기 하부 확산 방지막과 상기 상부 확산 방지막 및 상기 주배선층의 측벽에 형성된 보호막을 포함한다.그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. A semiconductor substrate, an insulating film having a contact hole on the semiconductor substrate, a tungsten plug formed by filling tungsten in the contact hole, a lower diffusion barrier layer formed on the insulating layer and the tungsten plug, a main wiring layer formed on the lower diffusion barrier layer, and the main wiring layer And a protective film formed on sidewalls of the upper diffusion barrier film, the upper diffusion barrier film, and the main wiring layer. Thus, the present invention may be easily implemented by those skilled in the art. Embodiments of the invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

이제 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A method of forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1 내지 도 2는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 공정 단계별로 나타낸 단면도이다.1 to 2 are cross-sectional views illustrating a method of forming metal wires in a semiconductor device according to an embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 우선, 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1) 위에 식각 정지막(2)을 형성하고, 식각 정지막(2) 위에 절연막(3)을 증착 한다. As shown in FIG. 1, in the method of forming a metal wire of a semiconductor device according to an embodiment of the present invention, an etch stop layer 2 is first formed on a semiconductor substrate 1 including a thin film on which an element electrode or a conductive layer is formed. The insulating film 3 is deposited on the etch stop film 2.

식각 정지막(2)은 PECVD(Plasma Enhanced CVD) 장비를 이용하여 산화 질화막(SiON)으로 형성하는 것이 바람직하다. The etch stop layer 2 is preferably formed of an oxynitride layer (SiON) using PECVD (Plasma Enhanced CVD) equipment.

PECVD 방법은 0 내지 500 sccm의 SiH4 ,0 내지 5000 sccm의 N2O , 0 내지 50000 sccm의 N2 를 혼합한 기체를 사용하고, 여기에 He, Ne 또는 Ar 등의 불활성 기체를 첨가하여 희석된 증착용 혼합 기체를 사용하여 박막 균일도를 향상시킬 수 있다.  PECVD method uses a mixture of 0 to 500 sccm of SiH 4, 0 to 5000 sccm of N 2 O, and 0 to 50000 sccm of N 2, and adds an inert gas such as He, Ne, or Ar to dilute deposition mixture. Gas can be used to improve thin film uniformity.

그리고, 식각 정지막(2)과 절연막(3)을 동일한 챔버에서 형성한다. 즉, 식각 정지막(2)을 형성한 후 진공을 유지하면서 동일한 챔버에서 절연막(3)을 형성하는 것이 바람직하다. The etch stop film 2 and the insulating film 3 are formed in the same chamber. That is, it is preferable to form the insulating film 3 in the same chamber while maintaining the vacuum after the etching stop film 2 is formed.

이렇게 형성된 식각 정지막(2)은 후속으로 이루어지는 접촉홀 형성을 위하여 절연막(3)을 식각하는 과정에서 과식각이 발생하여 하부 박막이 손상되는 것을 방지하기 위한 것이다. 따라서, 식각 정지막(2)은 절연막(3)과 식각률(etch rate)이 일정값 이상인 물질로 형성한다.The etch stop layer 2 formed as described above is intended to prevent damage to the lower thin film due to overetching in the process of etching the insulating layer 3 to form a subsequent contact hole. Therefore, the etch stop layer 2 is formed of a material having an insulating value 3 and an etch rate of a predetermined value or more.

접촉홀은 절연막(3)을 식각한 뒤 드러난 식각 정지막(2)을 제거하여 완성한다. 이어 접촉홀에 텅스텐을 채움으로써 텅스텐 플러그(4)를 형성한다.The contact hole is completed by etching the insulating film 3 and removing the etch stop film 2 exposed. The tungsten plug 4 is then formed by filling tungsten in the contact hole.

그 다음, 절연막(3) 및 텅스텐 플러그(4) 위에 티타늄(Ti) 및 티타나이트라이드(TiN) 등을 증착하여 하부 확산 방지막(5a)을 형성하고, 알루미늄 등의 금속을 증착하여 주배선층(6)을 형성한다. 이어, 주배선층(6)의 확산을 방지하기 위해 탄탈륨 및 탄탈나이트라이드 등을 다시 증착하여 상부 확산 방지막(5b)을 형성한다.Next, titanium (Ti), titanide (TiN), or the like is deposited on the insulating film 3 and the tungsten plug 4 to form a lower diffusion barrier film 5a, and a metal such as aluminum is deposited to form a main wiring layer 6. ). Next, in order to prevent diffusion of the main wiring layer 6, tantalum, tantalum nitride, and the like are deposited again to form the upper diffusion barrier 5b.

이와 같은 증착 공정을 완료하고, 상부 확산 방지막(5b), 주배선층(6) 및 하부 확산 방지막(5a)을 패터닝하여 소자 전극 및 패드를 연결하는 금속 배선(9)을 형성한다.After the deposition process is completed, the upper diffusion barrier layer 5b, the main wiring layer 6, and the lower diffusion barrier layer 5a are patterned to form a metal wiring 9 connecting the device electrodes and the pads.

이와 같은 금속 배선(9)의 패터닝에는 주로 사진 식각 공정(photolithography)을 사용한다. Photolithography is mainly used for the patterning of the metal lines 9.

금속 배선(9) 패터닝 공정을 좀더 구체적으로 설명하면 다음과 같다.The metallization 9 patterning process will be described in more detail as follows.

우선, 상부 확산 방지막 위에 감광막(도시하지 않음)을 도포하고, 사진 공정을 통하여 감광막 패턴을 형성한다. 다음 감광막 패턴을 식각 마스크로 하여 상부 확산 방지막(5b)과 주배선층(6)을 식각한다. 주배선층(6)의 식각시에는 하부 확산 방지막(5a)을 식각 정지점으로 하여 식각을 진행한다. First, a photosensitive film (not shown) is applied on the upper diffusion barrier film, and a photosensitive film pattern is formed through a photographic process. Next, the upper diffusion barrier 5b and the main wiring layer 6 are etched using the photoresist pattern as an etching mask. When the main wiring layer 6 is etched, etching is performed by using the lower diffusion barrier 5a as an etch stop.

그런 다음, 하부 확산 방지막(5a) 및 상부 확산 방지막(5b)과 주배선층(6)의 측벽에 질화막 또는 산화막을 화학 기상 증착(chemical vapor deposition, CVD)으로 형성한다.Then, a nitride film or an oxide film is formed on the sidewalls of the lower diffusion barrier film 5a, the upper diffusion barrier film 5b, and the main wiring layer 6 by chemical vapor deposition (CVD).

화학 기상 증착은 기판 위에 형성하려고 하는 박막 재료를 구성하는 원소로 된 1종 또는 그 이상의 화합물, 단체의 가스를 기판 위에 공급하여 화학반응을 이용, 박막을 형성시키는 방법이다. 통상 2가지 이상의 가스를 공급하여 혼합, 화학반응을 일으키는 것으로써, 반도체 소자의 제조 공정에서 다양한 박막의 형성에 사용되고 있다.Chemical vapor deposition is a method of forming a thin film using a chemical reaction by supplying a gas of one or more compounds or an element of an element constituting a thin film material to be formed on a substrate. Usually, two or more gases are supplied to cause mixing and chemical reactions, which are used to form various thin films in the manufacturing process of semiconductor devices.

그 다음 단계로, 도 2에 도시한 바와 같이, 오버 에칭(over etching)을 한다. Next, as shown in FIG. 2, over etching is performed.

이때, 오버 에칭은 절연막(3)의 일부분을 식각하여 금속 배선(9)을 이루는 부분 이외의 곳에 잔류하는 주배선층(6)이나 하부 확산 방지막(5a)을 제거하는 것으로서, 금속 배선(9)의 단락(short)을 방지할 수 있다. 이때, 질화막 또는 산화막이 금속 배선(9)의 측면을 보호하여 알루미늄 등으로 이루어지는 주배선층의 측면이 식각되는 것을 방지함으로써 금속 배선(9)이 손상되는 것을 방지할 수 있다.At this time, the over etching removes the main wiring layer 6 or the lower diffusion preventing film 5a remaining in portions other than the portions forming the metal wiring 9 by etching a part of the insulating film 3. Short circuits can be prevented. At this time, since the nitride film or the oxide film protects the side surface of the metal wiring 9 and prevents the side surface of the main wiring layer made of aluminum or the like from being etched, the metal wiring 9 can be prevented from being damaged.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

본 발명에 의하면, 금속 배선 형성단계에서 오버 에칭하기 전에 상하부 확산 방지막과 주배선층 위에 질화막 또는 산화막을 증착하여 보호함으로써 오버 에칭 공정시 주배선층의 식각을 방지하여 반도체 소자의 신뢰성과 수율 향상시킬 수 있다.According to the present invention, a nitride film or an oxide film is deposited and protected on the upper and lower diffusion barrier layers and the main wiring layer before the over etching in the metal wiring forming step, thereby preventing the etching of the main wiring layer during the over etching process, thereby improving the reliability and yield of the semiconductor device. .

Claims (7)

소정의 하부 구조를 가지는 반도체 기판,A semiconductor substrate having a predetermined substructure, 상기 반도체 기판 위에 접촉홀을 가지는 절연막을 형성하는 단계,Forming an insulating film having a contact hole on the semiconductor substrate; 상기 접촉홀을 텅스텐으로 채우는 텅스텐 플러그를 형성하는 단계,Forming a tungsten plug filling the contact hole with tungsten, 상기 텅스텐 플러그 및 상기 절연막 위에 하부 확산 방지막을 형성하는 단계,Forming a lower diffusion barrier layer on the tungsten plug and the insulating layer; 상기 하부 확산 방지막 위에 주배선층을 형성하는 단계,Forming a main wiring layer on the lower diffusion barrier layer; 상기 주배선층 위에 상기 상부 확산 방지막을 형성하는 단계,Forming the upper diffusion barrier layer on the main wiring layer; 상기 상부 확산 방지막, 상기 주배선층을 사진 식각하여 패터닝하는 단계, Photographing and patterning the upper diffusion barrier layer and the main wiring layer; 상기 상부 확산 방지막 상부면과 주배선층의 측벽에 보호막을 증착하는 단계, 그리고Depositing a protective film on an upper surface of the upper diffusion barrier layer and a sidewall of the main wiring layer; and 상기 보호막, 상기 하부 확산 방지막 및 상기 절연막의 일부분를 식각하여 금속 배선을 형성하는 단계Etching a portion of the passivation layer, the lower diffusion barrier layer, and the insulating layer to form metal wires 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제1항에서,In claim 1, 상기 상부 확산 방지막 및 상기 하부 확산 방지막은 티타늄 또는 티타나이트라이드로 이루어지는 반도체 소자의 제조 방법.And the upper diffusion barrier and the lower diffusion barrier are formed of titanium or titanide. 제1항에서In claim 1 상기 보호막은 질화막 또는 산화막으로 이루어지는 반도체 소자의 제조 방법.The protective film is a semiconductor device manufacturing method comprising a nitride film or an oxide film. 제3항에서,In claim 3, 상기 보호막은 화학 기상 증착으로 형성하는 반도체 소자의 제조 방법.The protective film is a method of manufacturing a semiconductor device formed by chemical vapor deposition. 제1항에서,In claim 1, 상기 주배선층은 알루미늄 금속으로 형성하는 반도체 소자의 제조 방법.The main wiring layer is a method of manufacturing a semiconductor device formed of aluminum metal. 제1항에서,In claim 1, 상기 보호막, 상기 하부 확산 방지막 및 상기 절연막의 식각은 블랭킷 식각으로 하는 반도체 소자의 제조 방법.And etching the protective layer, the lower diffusion barrier layer, and the insulating layer using blanket etching. 반도체 기판,Semiconductor substrate, 상기 반도체 기판 위에 형성되어 있으며, 접촉홀을 가지는 절연막,An insulating film formed on the semiconductor substrate and having contact holes; 상기 접촉홀 내부를 채우는 텅스텐 플러그,A tungsten plug filling the inside of the contact hole, 상기 절연막 및 상기 텅스텐 플러그 위에 형성된 하부 확산 방지막,A lower diffusion barrier layer formed on the insulating layer and the tungsten plug; 상기 하부 확산 방지막 위에 형성된 주배선층,A main wiring layer formed on the lower diffusion barrier layer; 상기 주배선층 위에 형성된 상부 확산 방지막, 그리고An upper diffusion barrier layer formed on the main wiring layer, and 상기 하부 확산 방지막과 상기 상부 확산 방지막 및 상기 주배선층의 측벽에 형성된 보호막을 포함하는 반도체 소자.And a passivation layer formed on sidewalls of the lower diffusion barrier layer, the upper diffusion barrier layer, and the main wiring layer.
KR1020040110614A 2004-12-22 2004-12-22 Metal line formation method of semiconductor device KR100613383B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110614A KR100613383B1 (en) 2004-12-22 2004-12-22 Metal line formation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110614A KR100613383B1 (en) 2004-12-22 2004-12-22 Metal line formation method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060072217A KR20060072217A (en) 2006-06-28
KR100613383B1 true KR100613383B1 (en) 2006-08-21

Family

ID=37165437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110614A KR100613383B1 (en) 2004-12-22 2004-12-22 Metal line formation method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100613383B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (en) * 2006-06-29 2008-03-19 주식회사 하이닉스반도체 Method for manufacturing semiconductor device and method for manufacturing nand type flash memory device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833424B1 (en) 2006-06-30 2008-05-29 주식회사 하이닉스반도체 Method for manufacturing a metal wire in semiconductor memory device
KR100897813B1 (en) * 2007-10-18 2009-05-15 주식회사 동부하이텍 Method for forming metal line of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020078623A (en) * 2001-04-06 2002-10-19 주식회사 하이닉스반도체 Method for forming the line in semiconductor device
KR20040001855A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for fabricating of Memory device with Hydrogen barrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020078623A (en) * 2001-04-06 2002-10-19 주식회사 하이닉스반도체 Method for forming the line in semiconductor device
KR20040001855A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for fabricating of Memory device with Hydrogen barrier

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020078623
1020040001855

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815188B1 (en) * 2006-06-29 2008-03-19 주식회사 하이닉스반도체 Method for manufacturing semiconductor device and method for manufacturing nand type flash memory device using the same
US7842603B2 (en) 2006-06-29 2010-11-30 Hynix Semiconductor Inc. Method for fabricating semiconductor memory device

Also Published As

Publication number Publication date
KR20060072217A (en) 2006-06-28

Similar Documents

Publication Publication Date Title
US20100230815A1 (en) Semiconductor device
KR100297966B1 (en) Process for forming multilevel interconnection structure
KR100613383B1 (en) Metal line formation method of semiconductor device
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
KR100613382B1 (en) Method of manufacturing semiconductor device
JPH08181146A (en) Manufacture of semiconductor device
KR100857989B1 (en) Metal line formation method of semiconductor device
KR100613381B1 (en) Metal line formation method of semiconductor device
KR20030002119A (en) Method for forming via hole by dual damascene process
KR100552835B1 (en) Method of forming metal plug of semiconductor device
KR100579856B1 (en) Metal line formation method of semiconductor device
KR101161665B1 (en) Method for forming multi layer metal wiring of semiconductor device
KR100608326B1 (en) Method for forming electrode of semiconductor device
KR20000012966A (en) Contact manufacturing method of semiconductor
JPH10223753A (en) Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
KR100777365B1 (en) Method for forming a metal line
KR20070074183A (en) Metal line in semiconductor device and method for forming the same
KR20090056685A (en) Method for forming plug
KR20060062810A (en) Method for manufacturing semiconductor device
JPH1126580A (en) Manufacture of semiconductor device
KR20000042855A (en) Method for forming metal line of semiconductor device
TW201828438A (en) Interconnect structure and fabricating method thereof
KR20030056923A (en) method for manufacturing a metal line
KR20010027174A (en) Multilevel metal interconnections having low dielectric constant insulator and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee