KR100612344B1 - Driving apparatus and method of plasma display panel - Google Patents

Driving apparatus and method of plasma display panel Download PDF

Info

Publication number
KR100612344B1
KR100612344B1 KR1020050016506A KR20050016506A KR100612344B1 KR 100612344 B1 KR100612344 B1 KR 100612344B1 KR 1020050016506 A KR1020050016506 A KR 1020050016506A KR 20050016506 A KR20050016506 A KR 20050016506A KR 100612344 B1 KR100612344 B1 KR 100612344B1
Authority
KR
South Korea
Prior art keywords
display panel
plasma display
transistor
current
electrode
Prior art date
Application number
KR1020050016506A
Other languages
Korean (ko)
Inventor
이동영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050016506A priority Critical patent/KR100612344B1/en
Application granted granted Critical
Publication of KR100612344B1 publication Critical patent/KR100612344B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/025Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 패널의 구동 장치 및 구동 방법에 관한 것이다. 본 발명은 리액턴스 소자와 스위칭 소자의 동작으로 리셋 파형 인가용 회로를 구동하며, 패널로 인가되는 리셋 전압을 피드백하고, 이 전압을 기준 전압과 비교한 결과에 따라 리셋 파형의 기울기를 조절한다. 이와 같이 하면 회로의 전력 손실이 적게 발생하며, 효율적으로 리셋 파형의 기울기를 조절할 수 있으므로 약방전 제어에 유리하다.The present invention relates to a driving apparatus and a driving method of a plasma display panel. The present invention drives a circuit for applying a reset waveform by operation of a reactance element and a switching element, feeds back a reset voltage applied to a panel, and adjusts the slope of the reset waveform according to a result of comparing the voltage with a reference voltage. In this way, the power loss of the circuit is reduced and the slope of the reset waveform can be efficiently adjusted, which is advantageous for weak discharge control.

PDP, 전극, 방전, 리액턴스, 패널 커패시터, PWM PDP, electrodes, discharge, reactance, panel capacitors, PWM

Description

플라즈마 표시 패널의 구동 장치와 구동 방법{DRIVING APPARATUS AND METHOD OF PLASMA DISPLAY PANEL}DRIVING APPARATUS AND METHOD OF PLASMA DISPLAY PANEL}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 도면이다. 1 is a schematic diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 2는 일반적인 하강 램프 파형을 인가하기 위한 구동회로를 나타낸 도면이다. 2 is a view showing a driving circuit for applying a general falling ramp waveform.

도 3은 인덕터를 이용한 본 발명의 제1 실시예에 따른 리셋 구동 회로를 나타낸 도면이다. 3 is a diagram illustrating a reset driving circuit according to a first embodiment of the present invention using an inductor.

도 4는 도 3의 리셋 구동 회로에 의해 형성되는 리셋 파형을 나타낸 도면이다.4 is a diagram illustrating a reset waveform formed by the reset driving circuit of FIG. 3.

도 5는 트랜스포머를 이용한 본 발명의 제2 실시예에 따른 리셋 구동 회로를 나타낸 도면이다. 5 is a diagram illustrating a reset driving circuit according to a second embodiment of the present invention using a transformer.

도 6은 인덕터를 이용한 본 발명의 제3 실시예에 따른 리셋 구동 회로를 나타낸 도면이다. 6 is a diagram illustrating a reset driving circuit according to a third embodiment of the present invention using an inductor.

도 7은 트랜스포머를 이용한 본 발명의 제4 실시예에 따른 리셋 구동회로를 나타낸 도면이다.7 illustrates a reset driving circuit according to a fourth embodiment of the present invention using a transformer.

본 발명은 플라즈마 표시 패널의 구동장치와 구동방법에 관한 것으로, 특히 리셋 파형을 인가하기 위한 구동 회로와 구동 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus and a driving method of a plasma display panel, and more particularly to a driving circuit and a driving method for applying a reset waveform.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix form according to their size.

일반적으로 교류형 플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. In general, a driving method of an AC plasma display device includes a reset period, an address period, and a sustain period.

한편, 종래에는 리셋 기간에서 벽 전하를 설정하기 위해 미국특허 5,745,086호에 기재된 바와 같이 램프 파형을 주사 전극에 인가하였다. 즉, 주사 전극에 천천히 상승하는 상승 램프 파형을 인가한 후에 천천히 하강하는 하강 램프 파형을 인가하였다. 이러한 램프 파형을 생성하기 위해 도 1과 같은 회로가 사용된다.On the other hand, the ramp waveform is conventionally applied to the scan electrode as described in US Pat. No. 5,745,086 to set the wall charge in the reset period. That is, a slowly rising ramp waveform was applied to the scan electrode and then a slowly descending ramp waveform was applied. A circuit such as that of FIG. 1 is used to generate this ramp waveform.

도 1은 종래의 램프 구동회로를 나타낸 것이다. 1 shows a conventional lamp driving circuit.

도 1에 나타낸 바와 같이, 종래의 램프 구동 회로는 트랜지스터(M1), 커패시터(C1), 저항(R1) 및 제어 신호 전압원(Vg)을 포함한다. 도 1에서는 하강 램프 파형을 인가하기 위하여 패널 커패시터(Cp)의 Y 전극을 트랜지스터(M1)의 드레인에 연결하였으며, 상승 램프 파형을 인가하기 위해서는 패널 커패시터(Cp)의 Y 전극을 트랜지스터(M1)의 소스에 연결하면 된다. 여기서 패널 커패시터(Cp)는 Y 전극과 X 전극에 의해 형성되는 용량성 성분을 나타낸다. As shown in Fig. 1, a conventional lamp driving circuit includes a transistor M1, a capacitor C1, a resistor R1 and a control signal voltage source Vg. In FIG. 1, the Y electrode of the panel capacitor Cp is connected to the drain of the transistor M1 to apply the falling ramp waveform, and the Y electrode of the panel capacitor Cp is connected to the drain of the transistor M1 to apply the rising ramp waveform. Just connect to the source. Here, the panel capacitor Cp represents a capacitive component formed by the Y electrode and the X electrode.

패널 커패시터(Cp)가 충전된 상태에서 제어 신호 전압원(Vg)을 통하여 트랜 지스터(M1)의 게이트에 신호를 인가하면, 트랜지스터(M1)가 온 되고 패널 커패시터(Cp)에 충전된 전압이 트랜지스터(M1)의 드레인-소스를 통하여 방전된다. 이때, 커패시터(C1)에 충전된 전압에 의하여 트랜지스터(M1)의 게이트-소스간 전압이 제어되어 패널 커패시터(Cp)의 전압이 램프 형태로 하강한다.When the signal is applied to the gate of the transistor M1 through the control signal voltage source Vg while the panel capacitor Cp is charged, the transistor M1 is turned on and the voltage charged in the panel capacitor Cp is turned on. Discharge through the drain-source of M1). At this time, the gate-source voltage of the transistor M1 is controlled by the voltage charged in the capacitor C1 so that the voltage of the panel capacitor Cp falls in the form of a lamp.

이러한 램프 구동 회로에 따르면, 저항(R1)을 조절하여 램프 파형의 기울기를 조절하기 때문에 구동 회로의 저항 손실 및 발열 문제가 발생한다. 또한, 기울기를 일정하게 유지하기 위하여 사용하는 커패시터(C1)를 통해 유지기간 동안에 패널 전압 변화로 인하여 발생하는 전류가 트랜지스터(M1)의 게이트로 유입되며, 이로 인하여 트랜지스터(M1)가 오동작하거나 트랜지스터(M1)에서 발열되는 문제가 있다. 뿐만 아니라 리셋 파형의 기울기를 변경할 때마다 저항(R1)값을 수동으로 조절하여야 하므로 기울기 조절이 쉽지 않다. According to such a lamp driving circuit, since the slope of the ramp waveform is adjusted by adjusting the resistor R1, resistance loss and heat generation problems of the driving circuit occur. In addition, a current generated by the panel voltage change during the sustain period is introduced into the gate of the transistor M1 through the capacitor C1 used to keep the slope constant, which causes the transistor M1 to malfunction or the transistor ( There is a problem of heat generation in M1). In addition, it is not easy to adjust the slope because the resistance (R1) must be manually adjusted whenever the slope of the reset waveform is changed.

본 발명이 이루고자 하는 기술적 과제는 전력 손실이 적고 리셋 파형의 기울기를 자동으로 조절할 수 있는 리셋 구동 회로를 포함하는 플라즈마 표시 패널의 구동장치와 구동 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a driving apparatus and a driving method of a plasma display panel including a reset driving circuit having a low power loss and automatically adjusting a slope of a reset waveform.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 플라즈마 표시 패널의 구동장치는 플라즈마 표시 패널의 전극에 리셋 파형을 인가하는 구동장치로서,The driving device of the plasma plasma display panel according to an aspect of the present invention for solving this problem is a driving device for applying a reset waveform to the electrode of the plasma display panel,

제1 전압을 공급하는 제1 전원, 상기 제1 전원으로부터의 전압과 리액턴스 성분을 이용하여 전류를 생성하는 전류원, 그리고 상기 리셋 파형과 기준파형을 비교하여 상기 전류원에서 생성되는 전류의 크기를 제어하는 신호를 출력하는 조절부를 포함하며,A first power supply for supplying a first voltage, a current source for generating a current using the voltage and reactance components from the first power supply, and comparing the reset waveform and the reference waveform to control the magnitude of the current generated in the current source It includes a control unit for outputting a signal,

상기 전류원으로부터의 전류를 이용하여 상기 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 변경하여 상기 리셋 파형을 생성한다.The reset waveform is generated by gradually changing the voltage of the electrode from the first voltage to the second voltage using the current from the current source.

이때, 상기 전류원은,At this time, the current source,

상기 전극에 제1 단이 연결되는 제1 트랜지스터, 상기 제1 트랜지스터의 제2 단에 제1 단이 연결되고 제4 전압을 공급하는 제2 전원에 제2 단이 연결되는 제2 트랜지스터 및 상기 제1 및 제2 트랜지스터의 접점에 일단이 연결되고 상기 제1 전원에 타단이 연결되는 인덕터를 포함하며,A first transistor having a first end connected to the electrode, a second transistor connected to a second end of the first transistor, and a second end connected to a second power supply for supplying a fourth voltage; An inductor having one end connected to a contact point of the first and second transistors and the other end connected to the first power source,

상기 제1 트랜지스터를 턴 온하여 형성되는 전류 경로를 통하여 상기 인덕터와 상기 전극 사이에 공진을 일으켜서 상기 전극의 전압을 변경시킨다.The voltage of the electrode is changed by causing resonance between the inductor and the electrode through a current path formed by turning on the first transistor.

또한, 상기 전류원은,In addition, the current source,

1차측 코일이 상기 제1 전원에 연결되고 2차측 코일이 상기 전극에 연결되는 트랜스포머, 상기 1차측 코일과 병렬로 연결되는 인덕터 및 상기 1차측 코일과 인덕터의 접점에 제1 단이 연결되고 제2 단이 제2 전압을 공급하는 제2 전원에 연결되는 트랜지스터를 포함하며,A transformer having a primary coil connected to the first power supply and a secondary coil connected to the electrode, an inductor connected in parallel with the primary coil, and a first end connected to a contact between the primary coil and the inductor, and a second A stage comprising a transistor connected to a second power supply for supplying a second voltage,

상기 트랜지스터를 턴 온하여 형성되는 전류 경로를 통하여 상기 인덕터에 전류를 주입하고, 상기 인덕터에 주입된 전류를 상기 1차측 코일를 통하여 상기 2차측 코일로 전달한다.A current is injected into the inductor through a current path formed by turning on the transistor, and the current injected into the inductor is transferred to the secondary coil through the primary coil.

또한, 상기 조절부는,In addition, the control unit,

상기 전류원으로부터 상기 전극에 인가되는 파형이 반전 단자로 입력되고 상기 기준 기울기를 가지는 파형이 비반전 단자로 입력되는 비교기 및 상기 트랜지스터의 온/오프를 제어하는 펄스 신호를 출력하며, 상기 비교기로부터 입력되는 신호에 따라 상기 출력 펄스 신호의 듀티비를 조절하는 PWM 발생부를 포함하며,A waveform applied to the electrode from the current source is input to the inverting terminal and a waveform having the reference slope is input to a non-inverting terminal, and a pulse signal for controlling on / off of the transistor is output, and is input from the comparator. It includes a PWM generator for adjusting the duty ratio of the output pulse signal in accordance with the signal,

상기 비교기로부터 하이 레벨의 신호가 입력되면 상기 출력 펄스 신호의 듀티비를 증가시키고, 상기 비교기로부터 로우 레벨의 신호가 입력되면 상기 출력 펄스 신호의 듀티비를 감소시킨다.When the high level signal is input from the comparator, the duty ratio of the output pulse signal is increased. When the low level signal is input from the comparator, the duty ratio of the output pulse signal is decreased.

본 발명의 특징에 따른 플라즈마 표시 패널의 구동방법은 스위칭 소자를 포함하며, 리액턴스를 이용하여 전류를 공급하는 전류원을 통하여 플라즈마 표시 패널의 전극에 리셋 파형을 인가하는 구동방법으로서,A driving method of a plasma display panel according to an aspect of the present invention includes a switching element, and is a driving method for applying a reset waveform to an electrode of a plasma display panel through a current source for supplying current using a reactance.

상기 스위칭 소자를 턴 온하여 형성되는 전류 경로를 통하여 상기 전극에 리셋 파형을 인가하는 단계, 상기 전극으로 인가되는 리셋 파형을 측정하는 단계, 상기 측정한 리셋 파형의 기울기와 기 설정된 기준 리셋 파형의 기울기를 비교하는 단계, 상기 비교 결과에 따라 상기 스위칭 소자의 온/오프를 제어하는 신호를 출력하는 단계 및 상기 출력된 제어신호에 따라 상기 스위칭 소자를 턴 온하여 상기 리셋 파형의 기울기를 조절하는 단계를 포함한다.Applying a reset waveform to the electrode through a current path formed by turning on the switching element, measuring a reset waveform applied to the electrode, the slope of the measured reset waveform and the slope of a preset reference reset waveform Comparing the step of outputting a signal for controlling on / off of the switching element according to the comparison result and turning on the switching element according to the output control signal to adjust the slope of the reset waveform; Include.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기 에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

먼저 본 발명의 실시예에 따른 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.First, a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다. 2 is a schematic diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(이하 'X 전극 구동부'라 함)(400) 및 주사 전극 구동부(이하 'Y 전극 구동부'라 함)(500)를 포함한다. As shown in FIG. 2, the plasma display device according to an exemplary embodiment of the present invention includes a display panel 100, a controller 200, an address driver 300, and a sustain electrode driver (hereinafter referred to as an “X electrode driver”) 400. ) And a scan electrode driver (hereinafter referred to as a 'Y electrode driver') 500.

표시 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 배열되어 있는 복수의 유지 전극(이하 'X 전극'이라 함)(X1-Xn) 및 주사 전극(이하 'Y 전극'이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 표시 패널(100)은 X 및 Y 전극(X1-Xn, Y1-Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1-Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 Y 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 X 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.The display panel 100 includes a plurality of address electrodes A1-Am arranged in the column direction, a plurality of sustain electrodes (hereinafter referred to as "X electrodes") and scan electrodes arranged in the row direction. (Hereinafter referred to as 'Y electrode') (Y1-Yn). The X electrodes X1-Xn are formed corresponding to the respective Y electrodes Y1-Yn, and generally have one end connected in common to each other. The display panel 100 includes a substrate (not shown) on which the X and Y electrodes X 1 -X n and Y 1 -Y n are arranged, and a substrate (not shown) on which the address electrodes A 1 -A m are arranged. The two substrates are disposed to face each other with the discharge space therebetween so that the Y electrodes Y1-Yn and the address electrodes A1-Am and the X electrodes X1-Xn and the address electrodes A1-Am are orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1-Am and the X and Y electrodes X1-Xn and Y1-Yn forms a discharge cell.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200) 는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. The controller 200 receives an image signal from the outside and outputs an address driving control signal, an X electrode driving control signal, and a Y electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. X 전극 구동부(400)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, Y 전극 구동부(500)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다. The address driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode A1-Am. The X electrode driver 400 receives the X electrode driving control signal from the controller 200 to apply a driving voltage to the X electrodes X1 to Xn, and the Y electrode driver 500 controls the Y electrode driving from the controller 200. The signal is received and a driving voltage is applied to the Y electrodes Y1-Yn.

본 발명의 실시예에서는 인덕터, 트랜스포머 등의 리액턴스 전류원을 사용하여 리셋 파형을 인가하는 리셋 구동회로를 제시한다.An embodiment of the present invention proposes a reset driving circuit which applies a reset waveform by using a reactance current source such as an inductor or a transformer.

아래에서는 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 리셋 구동 회로에 대하여 설명한다. Hereinafter, a reset driving circuit according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3 and 4.

도 3은 인덕터를 이용한 본 발명의 제1 실시예에 따른 리셋 구동 회로를 나타낸 도면이다. 3 is a diagram illustrating a reset driving circuit according to a first embodiment of the present invention using an inductor.

도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 리셋 구동 회로는 표시 패널(100)의 Y 전극에 연결되며 트랜지스터(M21), 트랜지스터(M22), 인덕터(L1) 및 다이오드(D1)를 포함한다. 그리고 표시 패널(100)에는 Y 전극, X 전극 및 A 전극에 의해 용량성 성분이 형성되고, 아래에서는 이러한 용량성 성분을 패널 커패시터라 한다.As shown in FIG. 3, the reset driving circuit according to the first embodiment of the present invention is connected to the Y electrode of the display panel 100 and has a transistor M21, a transistor M22, an inductor L1, and a diode D1. ). The capacitive component is formed on the display panel 100 by the Y electrode, the X electrode, and the A electrode, and the capacitive component is referred to as a panel capacitor below.

인덕터(L1)의 일단은 전원(DC)에 연결되고 타단은 트랜지스터(M21) 및 트랜 지스터(M22)의 드레인에 연결된다. 트랜지스터(M21)의 소스는 접지단에 연결되며 트랜지스터(M22)의 소스는 다이오드(D1)를 통하여 표시 패널(100)의 Y 전극에 연결된다. 이때, 다이오드(D1)는 패널에서 리셋 구동회로 방향으로의 전류 역류를 방지하는 역할을 한다.One end of the inductor L1 is connected to the power supply DC, and the other end is connected to the drain of the transistor M21 and the transistor M22. The source of the transistor M21 is connected to the ground terminal, and the source of the transistor M22 is connected to the Y electrode of the display panel 100 through the diode D1. At this time, the diode D1 serves to prevent current backflow from the panel toward the reset driving circuit.

이러한 구성을 가지는 회로의 동작을 살펴보면, 리셋 기간에 먼저 트랜지스터(M21)를 턴 온한다. 그러면 전원(DC)-인덕터(L1)-트랜지스터(M21)의 경로를 통하여 인덕터(L1)에 수학식 1과 같이 초기 전류(I0)가 인가된다. 이처럼 인덕터(L1)가 부스팅된 상태에서 트랜지스터(M21)를 턴 오프하고 트랜지스터(M22)를 턴 온하면 전원(DC)-인덕터(L1)-트랜지스터(M22)-다이오드(D1)-표시 패널(100)에서 인덕터(L1)와 패널 커패시터 사이에 공진이 발생하여 인덕터(L1)에 수학식 2와 같은 전류(IL1)가 흐른다. 즉, 인덕터(L1)는 수학식 2의 전류(IL1)를 생성하는 전류원으로 동작한다. 따라서 이 전류에 의해 패널 커패시터의 전압(Vy)은 수학식 3에 나타낸 것처럼 사인함수 형태로 점진적으로 증가한다. 즉, 도 4에 도시한 것처럼 Y 전극에 LC 공진에 의해 형성되는 사인함수 형태의 리셋 파형이 인가된다.Referring to the operation of the circuit having such a configuration, the transistor M21 is first turned on in the reset period. Then, the initial current I 0 is applied to the inductor L1 as shown in Equation 1 through the path of the power source DC, the inductor L1, and the transistor M21. As such, when the transistor M21 is turned off and the transistor M22 is turned on while the inductor L1 is boosted, the power source DC-inductor L1-transistor M22-diode D1-display panel 100 ), A resonance occurs between the inductor L1 and the panel capacitor so that a current I L1 as shown in Equation 2 flows through the inductor L1. That is, the inductor L1 operates as a current source for generating the current I L1 of Equation 2. Therefore, due to this current, the voltage Vy of the panel capacitor gradually increases in the form of a sine function as shown in Equation (3). That is, as shown in Fig. 4, a reset waveform in the form of a sine function formed by LC resonance is applied to the Y electrode.

Figure 112005010675233-pat00002
Figure 112005010675233-pat00002

Figure 112005010675233-pat00003
Figure 112005010675233-pat00003

여기서, Vdc는 직류 전원(DC)에 의해 공급되는 전압이고, Cp는 패널 커패시터의 용량이고,

Figure 112005010675233-pat00004
이며,
Figure 112005010675233-pat00005
이다.Here, Vdc is the voltage supplied by the direct current power source (DC), Cp is the capacity of the panel capacitor,
Figure 112005010675233-pat00004
Is,
Figure 112005010675233-pat00005
to be.

이때, 리셋 파형의 평균 기울기를 결정하는 Y 전극의 전압(Vy)이 초기 전압에서 최종 전압까지 증가하는데 걸리는 시간은 수학식 2 및 3에 나타낸 것처럼 L1, Cp, I0에 의해 결정된다. 그런데 L1, Cp는 고정된 값이므로 리셋 파형의 평균 기울기는 트랜지스터(M22)를 턴 온하기 전에 인덕터(L1)에 부스팅되는 전류의 양(I0)에 의해 조절될 수 있다. 그리고, 인덕터(L1)에 부스팅되는 전류의 양(I0)은 트랜지스터(M21)를 턴 온하는 시간에 의해 조절 가능하다. In this case, the time taken for the voltage Vy of the Y electrode, which determines the average slope of the reset waveform, to increase from the initial voltage to the final voltage is determined by L1, Cp, and I 0 as shown in Equations 2 and 3 below. However, since L1 and Cp are fixed values, the average slope of the reset waveform may be adjusted by the amount I 0 of boosting the inductor L1 before turning on the transistor M22. In addition, the amount I 0 of boosting current in the inductor L1 may be adjusted by the time for turning on the transistor M21.

한편, 도 5는 트랜스포머를 이용한 본 발명의 제2 실시예에 따른 리셋 구동 회로를 나타낸 도면이다. 5 is a diagram illustrating a reset driving circuit according to a second embodiment of the present invention using a transformer.

도 5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 리셋 구동 회로는 트랜지스터(M3), 트랜스포머(Tx), 인덕터(L2) 및 다이오드(D2)를 포함한다. As shown in FIG. 5, the reset driving circuit according to the second embodiment of the present invention includes a transistor M3, a transformer Tx, an inductor L2, and a diode D2.

인덕터(L2)의 일단은 전원(DC)에 연결되고 타단은 트랜스포머(Tx)의 1차측 코일 및 트랜지스터(M3)의 드레인에 연결된다. 또한, 트랜스포머(Tx) 2차측에는 다이오드(D2)가 연결되어 패널에서 리셋 구동회로 방향으로의 전류의 흐름을 억제한 다. One end of the inductor L2 is connected to the power supply DC, and the other end is connected to the primary coil of the transformer Tx and the drain of the transistor M3. In addition, a diode D2 is connected to the secondary side of the transformer Tx to suppress the flow of current from the panel toward the reset driving circuit.

이러한 구성을 가지는 회로의 동작을 살펴보면, 리셋 기간에 먼저 트랜지스터(M3)를 턴 온한다. 그러면 전원(DC)-인덕터(L2)-트랜지스터(M3)의 경로를 통하여 인덕터(L2)에 초기 전류가 인가된다. 이처럼 인덕터(L2)가 부스팅된 상태에서 트랜지스터(M3)를 턴 오프하면 인덕터(L2)와 트랜스포머(Tx)의 1차측 코일간에 전류 경로가 형성되고 인덕터(L2)에 충전된 전류가 트랜스포머(Tx)의 1차측 코일을 통하여 2차측 코일로 전달되며, 2차측 코일과 패널 커패시터 사이에 공진이 발생한다. 즉, 트랜스포머(Tx)가 전류를 생성하는 전류원으로 동작한다. 따라서 이 전류에 Y 전극에 LC 공진에 의해 형성되는 사인함수 형태의 리셋 파형이 인가된다.Referring to the operation of the circuit having such a configuration, the transistor M3 is first turned on in the reset period. Then, the initial current is applied to the inductor L2 through the path of the power source DC, inductor L2, and transistor M3. As such, when the transistor M3 is turned off while the inductor L2 is boosted, a current path is formed between the inductor L2 and the primary coil of the transformer Tx and the current charged in the inductor L2 is transformed into the transformer Tx. The secondary coil is transferred to the secondary coil through the primary coil, and resonance occurs between the secondary coil and the panel capacitor. In other words, the transformer Tx operates as a current source for generating current. Therefore, a reset waveform in the form of a sine function formed by LC resonance is applied to this current.

이때, 표시 패널로 인가되는 리셋 파형의 평균 기울기는 2차측 코일에 흐르는 전류의 양에 의하여 결정되며, 2차측 코일에 흐르는 전류의 양은 인덕터(L2)에 흐르는 전류의 양과 트랜스포머(Tx)의 권선비에 의해 조절될 수 있다. 또한, 인덕터(L2)의 전류량은 트랜지스터(M3)를 턴 온하는 시간에 의해 조절 가능하다. In this case, the average slope of the reset waveform applied to the display panel is determined by the amount of current flowing through the secondary coil, and the amount of current flowing through the secondary coil is equal to the amount of current flowing through the inductor L2 and the winding ratio of the transformer Tx. Can be adjusted. In addition, the amount of current in the inductor L2 is adjustable by the time for turning on the transistor M3.

이와 같이 본 발명의 제1 및 제2 실시예에 따르면 인덕터, 트랜스포머 등의 리액턴스 소자와 스위칭 소자의 동작으로 리셋 파형 인가용 회로를 구동하므로 종래의 회로에 비하여 손실이 적게 발생한다. 또한 리셋 전압을 인가하기 위한 전류원의 크기를 제어함으로써 효율적으로 리셋 파형의 기울기를 조절할 수 있다.As described above, according to the first and second embodiments of the present invention, since the reset waveform applying circuit is driven by the operation of the reactance elements such as the inductor and the transformer, and the switching element, less loss occurs than the conventional circuit. In addition, it is possible to efficiently adjust the slope of the reset waveform by controlling the size of the current source for applying the reset voltage.

다음, 본 발명의 제1 및 제2 실시예에서 설명한 리셋 구동 회로에서 리셋 파형의 기울기를 제어하는 방법에 대하여 설명한다.Next, a method of controlling the slope of the reset waveform in the reset driving circuits described in the first and second embodiments of the present invention will be described.

본 발명의 제1 및 제2 실시예에 따른 리셋 구동 회로에서 인덕터에 초기전류 를 인가하는 트랜지스터를 PWM(Pulse Width Modulation) 방식으로 제어하면 보다 효율적으로 리셋 파형의 기울기를 제어할 수 있다. In the reset driving circuits according to the first and second embodiments of the present invention, the slope of the reset waveform can be more efficiently controlled by controlling the transistor applying the initial current to the inductor in the PWM (Pulse Width Modulation) method.

도 6은 도 3의 회로에서 리셋 파형의 기울기를 제어하는 기울기 조절부를 포함한 본 발명의 제3 실시예에 따른 리셋 구동회로를 나타낸 것이다.FIG. 6 illustrates a reset driving circuit according to a third exemplary embodiment of the present invention including a tilt controller for controlling a slope of a reset waveform in the circuit of FIG. 3.

도 6에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 리셋 구동회로는 리셋 파형 생성부(610) 및 기울기 조절부(620)를 포함한다.As shown in FIG. 6, the reset driving circuit according to the third embodiment of the present invention includes a reset waveform generator 610 and a tilt controller 620.

리셋 파형 생성부(610)의 구성은 도 3에 도시한 본 발명의 제1 실시예에 따른 리셋 구동회로와 동일하므로 중복되는 설명을 생략한다.Since the configuration of the reset waveform generation unit 610 is the same as that of the reset driving circuit according to the first embodiment of the present invention shown in FIG.

또한, 본 발명의 실시예에 따른 기울기 조절부(620)는 PWM 발생부(621)와 비교기(622)를 포함한다.In addition, the tilt adjusting unit 620 according to the embodiment of the present invention includes a PWM generator 621 and a comparator 622.

비교기(622)의 반전 입력단(-)은 패널과 연결되는 리셋 구동부(610)의 출력단에 연결되며, 비반전 입력단(+)으로는 기준이 되는 기울기를 가지는 파형(ref)이 인가된다. 또한, 비교기(622)의 출력은 PWM 발생부(621)로 입력되며 PWM 발생부(621)는 비교기(622)의 출력에 따라 트랜지스터(M41)의 온오프 동작을 제어한다.The inverting input terminal (-) of the comparator 622 is connected to the output terminal of the reset driver 610 connected to the panel, and a waveform having a reference slope is applied to the non-inverting input terminal (+). In addition, the output of the comparator 622 is input to the PWM generator 621, the PWM generator 621 controls the on-off operation of the transistor M41 in accordance with the output of the comparator 622.

이러한 본 발명의 제3 실시예에 따른 리셋 구동 회로의 동작은 다음과 같다.The operation of the reset driving circuit according to the third embodiment of the present invention is as follows.

비교기(622)는 패널로 입력되는 리셋 전압을 센싱하며, 이 전압을 반전 입력단(-)으로 받아들여서 비반전 입력단(+)으로 입력되는 기준 전압(ref)과 비교한다. 비교 결과 반전 입력단(-)의 전압이 비반전 입력단(+)의 전압보다 작으면 즉, 패널로 입력되는 리셋 전압이 기준전압보다 작으면 하이 레벨의 신호가 출력되며, 반대로 비반전 입력단(+)의 전압이 반전 입력단(-)의 전압보다 작으면 즉, 패널로 입력 되는 리셋 전압이 기준전압보다 크면 로우 레벨의 신호가 출력된다.The comparator 622 senses the reset voltage input to the panel, receives the voltage as the inverting input terminal (-), and compares the voltage with the reference voltage ref input to the non-inverting input terminal (+). As a result of the comparison, if the voltage of the inverting input terminal (-) is less than the voltage of the non-inverting input terminal (+), that is, if the reset voltage input to the panel is less than the reference voltage, a high level signal is output. If the voltage of V is smaller than the voltage of the inverting input terminal, that is, if the reset voltage input to the panel is greater than the reference voltage, a low level signal is output.

PWM 발생부(621)는 일정 듀티비를 갖는 펄스를 트랜지스터(M41)의 게이트로 출력하고, 이 펄스에 의해 트랜지스터(M41)는 온/오프의 동작을 반복한다. 즉, PWM 발생부(521)는 비교기(622)로부터 하이 레벨의 신호가 입력되면 출력 클록 펄스의 듀티비를 증가시키고, 비교기(622)로부터 로우 레벨의 신호가 입력되면 출력 클록펄스의 듀티비를 감소시킨다. 클록 펄스의 듀티비가 증가하면 인덕터(L3)에 인가되는 초기 전류의 양이 증가되고, 클록 펄스의 듀티비가 감소하면 인덕터(L3)에 인가되는 초기 전류의 양이 감소한다. 이처럼 트랜지스터(M41)의 스위칭에 의해 인덕터(L3)의 초기 전류값이 조절되고, 이에 의해 출력전압의 크기 즉, 리셋 파형의 기울기가 조절된다.The PWM generator 621 outputs a pulse having a constant duty ratio to the gate of the transistor M41, whereby the transistor M41 repeats the on / off operation. That is, the PWM generator 521 increases the duty ratio of the output clock pulse when the high level signal is input from the comparator 622, and increases the duty ratio of the output clock pulse when the low level signal is input from the comparator 622. Decrease. When the duty ratio of the clock pulse increases, the amount of initial current applied to the inductor L3 increases. When the duty ratio of the clock pulse decreases, the amount of the initial current applied to the inductor L3 decreases. As described above, the initial current value of the inductor L3 is adjusted by the switching of the transistor M41, thereby adjusting the magnitude of the output voltage, that is, the slope of the reset waveform.

한편, 도 7은 도 5의 회로에서 리셋 파형의 기울기를 제어하는 기울기 조절부를 포함한 본 발명의 제4 실시예에 따른 리셋 구동회로를 나타낸 것이다.Meanwhile, FIG. 7 illustrates a reset driving circuit according to a fourth embodiment of the present invention including a tilt controller for controlling the slope of the reset waveform in the circuit of FIG. 5.

도 7에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 리셋 구동회로는 리셋 파형 생성부(710) 및 기울기 조절부(720)를 포함한다.As shown in FIG. 7, the reset driving circuit according to the fourth embodiment of the present invention includes a reset waveform generator 710 and a tilt controller 720.

리셋 파형 생성부(710)의 구성은 도 5에 도시한 본 발명의 제2 실시예에 따른 리셋 구동회로와 동일하며, 기울기 조절부(720)는 도 6의 기울기 조절부(620)와 구성이 동일하므로 중복되는 설명을 생략한다.The configuration of the reset waveform generator 710 is the same as that of the reset driving circuit according to the second embodiment of the present invention shown in FIG. 5, and the tilt controller 720 is different from the tilt controller 620 of FIG. 6. The same description is omitted since it is the same.

비교기(722)의 출력은 PWM 발생부(721)로 입력되며 PWM 발생부(721)는 비교기(722)의 출력에 따라 트랜지스터(M5)의 온오프 동작을 제어한다.The output of the comparator 722 is input to the PWM generator 721 and the PWM generator 721 controls the on / off operation of the transistor M5 according to the output of the comparator 722.

이러한 본 발명의 제4 실시예에 따른 리셋 구동 회로의 동작은 다음과 같다.The operation of the reset driving circuit according to the fourth embodiment of the present invention is as follows.

PWM 발생부(721)는 일정 듀티비를 갖는 펄스를 트랜지스터(M5)의 게이트로 출력하고, 이 펄스에 의해 트랜지스터(M5)는 온/오프의 동작을 반복한다. 즉, PWM 발생부(721)는 비교기(722)로부터 하이 레벨의 신호가 입력되면 출력 클록 펄스의 듀티비를 증가시키고, 비교기(722)로부터 로우 레벨의 신호가 입력되면 출력 클록펄스의 듀티비를 감소시킨다. 클록 펄스의 듀티비가 증가하면 트랜스포머의 1차측 코일에서 2차측 코일로 전달하는 전류의 양이 증가되고, 클록 펄스의 듀티비가 감소하면 트랜스포머의 1차측 코일에서 2차측 코일로 전달하는 전류의 양이 감소한다. 이처럼 트랜지스터(M5)의 스위칭에 의해 2차측 코일로 전달되는 전류의 양의 조절되고, 이에 의해 출력전압의 크기 즉, 리셋 파형의 기울기가 조절된다.The PWM generator 721 outputs a pulse having a constant duty ratio to the gate of the transistor M5, and the transistor M5 repeats the on / off operation by this pulse. That is, the PWM generator 721 increases the duty ratio of the output clock pulse when the high level signal is input from the comparator 722, and increases the duty ratio of the output clock pulse when the low level signal is input from the comparator 722. Decrease. Increasing the duty ratio of the clock pulse increases the amount of current delivered from the primary coil of the transformer to the secondary coil, and decreasing the duty ratio of the clock pulse decreases the amount of current delivered from the primary coil of the transformer to the secondary coil. do. In this way, the amount of current delivered to the secondary coil by the switching of the transistor M5 is adjusted, thereby adjusting the magnitude of the output voltage, that is, the slope of the reset waveform.

이때, 비교기(622)와 비교기(722)의 비반전 입력단(+)으로 입력되는 기준 전압으로써 다양한 형태의 파형을 인가함으로써 더욱 효과적으로 리셋 파형을 제어할 수 있다. In this case, the reset waveform may be more effectively controlled by applying various types of waveforms as reference voltages input to the non-inverting input terminal (+) of the comparator 622 and the comparator 722.

한편, 본 발명의 실시예에서는 인덕터에 초기전류를 인가하는데 사용되는 트랜지스터의 일단이 접지단에 연결되어 있는 것으로 표시하였으나, 접지전원 이외의 다른 전원을 사용할 수도 있다.Meanwhile, in the exemplary embodiment of the present invention, one end of the transistor used to apply the initial current to the inductor is connected to the ground terminal, but other power sources other than the ground power source may be used.

또한, 이상에서 설명한 본 발명의 실시예에 따른 리셋 구동 회로는 상승 리셋 파형을 생성하는 회로를 예로 들어 설명하였으며, 하강 리셋 파형을 생성하기 위해서는 초기전류를 인가하는데 사용되는 트랜지스터의 일단을 접지단이 아닌 소정 전압을 공급하는 전원에 연결하고, 인덕터의 일단을 직류 전원이 아닌 접지단에 연결하면 된다. 이때, 표시 패널에 연결되는 다이오드는 상승 리셋 구동회로와 반 대 방향으로 형성한다.In addition, the reset driving circuit according to the exemplary embodiment of the present invention described above has been described taking a circuit for generating a rising reset waveform as an example. In order to generate the falling reset waveform, one end of a transistor used to apply an initial current may be connected to a ground terminal. Instead, it is connected to a power supply for supplying a predetermined voltage, and one end of the inductor is connected to a ground terminal instead of a DC power supply. In this case, the diode connected to the display panel is formed in the opposite direction to the rising reset driving circuit.

이상에서는 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능하다. Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various other modifications and changes are possible.

즉, 인덕터, 트랜스포머 이외의 다른 리액턴스 소자를 사용하여 전류원을 형성하고 이 전류원의 크기를 제어함으로써 기울기 조절이 가능한 리셋 구동 회로를 구성할 수 있다. That is, by forming a current source using other reactance elements other than the inductor and the transformer, and controlling the magnitude of the current source, it is possible to configure a reset driving circuit capable of adjusting the inclination.

이상에서 설명한 바와 같이, 본 발명에 따르면 램프 스위치를 사용하지 않고 리액턴스 소자와 스위칭 소자의 동작으로 리셋 파형 인가용 회로를 구동하므로 종래의 회로에 비하여 손실이 적게 발생한다. 또한 리셋 전압을 인가하기 위한 전류원의 크기를 제어함으로써 효율적으로 리셋 파형의 기울기를 조절할 수 있으므로 약방전 제어에 유리하다.As described above, according to the present invention, since the reset waveform applying circuit is driven by the operation of the reactance element and the switching element without using a lamp switch, less loss occurs than the conventional circuit. In addition, since the inclination of the reset waveform can be efficiently controlled by controlling the size of the current source for applying the reset voltage, it is advantageous for weak discharge control.

게다가, 패널로 인가되는 리셋 전압을 피드백하고, 이 전압을 기준 전압과 비교한 결과에 따라 리셋 파형의 기울기를 조절하므로 리셋 파형을 더욱 효과적으로 제어할 수 있다.In addition, the reset waveform applied to the panel is fed back, and the slope of the reset waveform is adjusted according to the result of comparing the voltage with the reference voltage, so that the reset waveform can be more effectively controlled.

Claims (14)

플라즈마 표시 패널의 전극에 리셋 파형을 인가하는 구동장치에 있어서,A driving apparatus for applying a reset waveform to an electrode of a plasma display panel, 제1 전압을 공급하는 제1 전원,A first power supply for supplying a first voltage, 상기 제1 전원으로부터의 전압과 리액턴스 성분을 이용하여 전류를 생성하는 전류원, 그리고A current source for generating current using the voltage and reactance components from the first power source, and 상기 리셋 파형과 기준파형을 비교하여 상기 전류원에서 생성되는 전류의 크기를 제어하는 신호를 출력하는 조절부Control unit for outputting a signal for controlling the magnitude of the current generated from the current source by comparing the reset waveform and the reference waveform 를 포함하며,Including; 상기 전류원으로부터의 전류를 이용하여 상기 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 변경하여 상기 리셋 파형을 생성하는 Generating the reset waveform by gradually changing the voltage of the electrode from the first voltage to the second voltage using the current from the current source. 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제1항에 있어서,The method of claim 1, 상기 전류원은,The current source is 상기 전극에 제1 단이 연결되는 제1 트랜지스터;A first transistor having a first end connected to the electrode; 상기 제1 트랜지스터의 제2 단에 제1 단이 연결되고 제4 전압을 공급하는 제2 전원에 제2 단이 연결되는 제2 트랜지스터; 및A second transistor having a first end connected to a second end of the first transistor and a second end connected to a second power supply for supplying a fourth voltage; And 상기 제1 및 제2 트랜지스터의 접점에 일단이 연결되고 상기 제1 전원에 타단이 연결되는 인덕터An inductor having one end connected to a contact point of the first and second transistors and the other end connected to the first power source 를 포함하는 플라즈마 표시 패널의 구동장치.Driving apparatus for a plasma display panel comprising a. 제2항에 있어서,The method of claim 2, 상기 제1 트랜지스터를 턴 온하여 형성되는 전류 경로를 통하여 상기 인덕터와 상기 전극 사이에 공진을 일으켜서 상기 전극의 전압을 변경시키는 Changing the voltage of the electrode by causing resonance between the inductor and the electrode through a current path formed by turning on the first transistor 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제3항에 있어서,The method of claim 3, 상기 제1 트랜지스터를 턴 온하기 전에, 상기 제2 트랜지스터를 턴 온하여 형성되는 전류 경로를 통하여 상기 인덕터에 전류를 주입하는 Before turning on the first transistor, a current is injected into the inductor through a current path formed by turning on the second transistor. 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제4항에 있어서,The method of claim 4, wherein 상기 제1 트랜지스터의 턴 온 시간을 제어하여 상기 인덕터에 주입되는 전류의 양을 조절하여 상기 리셋 파형의 기울기를 조절하는Adjusting the turn-on time of the first transistor to adjust the amount of current injected into the inductor to adjust the slope of the reset waveform 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제1항에 있어서,The method of claim 1, 상기 전류원은,The current source is 1차측 코일이 상기 제1 전원에 연결되고 2차측 코일이 상기 전극에 연결되는 트랜스포머;A transformer having a primary coil connected to the first power supply and a secondary coil connected to the electrode; 상기 1차측 코일과 병렬로 연결되는 인덕터; 및An inductor connected in parallel with the primary coil; And 상기 1차측 코일과 인덕터의 접점에 제1 단이 연결되고 제2 단이 제2 전압을 공급하는 제2 전원에 연결되는 트랜지스터A transistor connected to a first terminal of the primary coil and an inductor, and a second terminal of the transistor to a second power supply for supplying a second voltage; 를 포함하는 플라즈마 표시 패널의 구동장치.Driving apparatus for a plasma display panel comprising a. 제6항에 있어서,The method of claim 6, 상기 트랜지스터를 턴 온하여 형성되는 전류 경로를 통하여 상기 인덕터에 전류를 주입하고, 상기 인덕터에 주입된 전류를 상기 1차측 코일 통하여 상기 2차측 코일로 전달하는 Injecting current into the inductor through a current path formed by turning on the transistor, and transfers the current injected into the inductor through the primary coil to the secondary coil 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제7항에 있어서,The method of claim 7, wherein 상기 트랜지스터의 턴 온 시간과 상기 트랜스포머의 권선비를 조절하여 상기 리셋 파형의 기울기를 제어하는 Adjusting the turn-on time of the transistor and the turns ratio of the transformer to control the slope of the reset waveform 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제1항에 있어서,The method of claim 1, 상기 조절부는,The control unit, 상기 전류원으로부터 상기 전극에 인가되는 파형이 반전 단자로 입력되고 상 기 기준 기울기를 가지는 파형이 비반전 단자로 입력되는 비교기; 및A comparator for inputting a waveform applied from the current source to the electrode to an inverting terminal and a waveform having the reference slope to a non-inverting terminal; And 상기 트랜지스터의 온/오프를 제어하는 펄스 신호를 출력하며, 상기 비교기로부터 입력되는 신호에 따라 상기 출력 펄스 신호의 듀티비를 조절하는 PWM 발생부A PWM generator which outputs a pulse signal for controlling on / off of the transistor and adjusts a duty ratio of the output pulse signal according to a signal input from the comparator 를 포함하는 플라즈마 표시 패널의 구동장치.Driving apparatus for a plasma display panel comprising a. 제9항에 있어서,The method of claim 9, 상기 PWM 발생부는,The PWM generation unit, 상기 비교기로부터 하이 레벨의 신호가 입력되면 상기 출력 펄스 신호의 듀티비를 증가시키고, 상기 비교기로부터 로우 레벨의 신호가 입력되면 상기 출력 펄스 신호의 듀티비를 감소시키는When the high level signal is input from the comparator, the duty ratio of the output pulse signal is increased. When the low level signal is input from the comparator, the duty ratio of the output pulse signal is decreased. 를 포함하는 플라즈마 표시 패널의 구동장치.Driving apparatus for a plasma display panel comprising a. 제1항, 제2항 또는 제6항 중 어느 한 항에 있어서,The method according to any one of claims 1, 2 or 6, 상기 전류원과 상기 전극 사이에 연결되어 전류의 방향을 제어하는 다이오드를 더 포함하는 And a diode connected between the current source and the electrode to control the direction of the current. 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 스위칭 소자를 포함하며, 리액턴스를 이용하여 전류를 공급하는 전류원을 통하여 플라즈마 표시 패널의 전극에 리셋 파형을 인가하는 구동방법에 있어서,A driving method comprising a switching element, and applying a reset waveform to an electrode of a plasma display panel through a current source for supplying current using a reactance, the driving method comprising: a) 상기 스위칭 소자를 턴 온하여 형성되는 전류 경로를 통하여 상기 전극에 리셋 파형을 인가하는 단계;a) applying a reset waveform to the electrode through a current path formed by turning on the switching element; b) 상기 전극으로 인가되는 리셋 파형을 측정하는 단계;b) measuring a reset waveform applied to the electrode; c) 상기 측정한 리셋 파형의 기울기와 기 설정된 기준 리셋 파형의 기울기를 비교하는 단계;c) comparing the slope of the measured reset waveform with the slope of a preset reference reset waveform; d) 상기 비교 결과에 따라 상기 스위칭 소자의 온/오프를 제어하는 신호를 출력하는 단계; 및d) outputting a signal for controlling on / off of the switching element according to the comparison result; And e) 상기 출력된 제어신호에 따라 상기 스위칭 소자를 턴 온하여 상기 리셋 파형의 기울기를 조절하는 단계e) adjusting the slope of the reset waveform by turning on the switching element according to the output control signal; 를 포함하는 플라즈마 표시 패널의 구동방법.Method of driving a plasma display panel comprising a. 제12항에 있어서,The method of claim 12, 상기 d) 단계는,Step d), 상기 비교 결과에 따라 펄스 신호의 듀티비를 조절하여 출력하는 Adjusting and outputting the duty ratio of the pulse signal according to the comparison result 플라즈마 표시 패널의 구동방법.A method of driving a plasma display panel. 제12항에 있어서,The method of claim 12, 상기 전극에 인가되는 리셋 파형의 기울기가 상기 기준 리셋 파형의 기울기와 실질적으로 동일해질 때까지 상기 a) 내지 e) 단계를 반복하는 Repeating steps a) to e) until the slope of the reset waveform applied to the electrode is substantially equal to the slope of the reference reset waveform. 플라즈마 표시 패널의 구동방법.A method of driving a plasma display panel.
KR1020050016506A 2005-02-28 2005-02-28 Driving apparatus and method of plasma display panel KR100612344B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050016506A KR100612344B1 (en) 2005-02-28 2005-02-28 Driving apparatus and method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016506A KR100612344B1 (en) 2005-02-28 2005-02-28 Driving apparatus and method of plasma display panel

Publications (1)

Publication Number Publication Date
KR100612344B1 true KR100612344B1 (en) 2006-08-16

Family

ID=37594320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016506A KR100612344B1 (en) 2005-02-28 2005-02-28 Driving apparatus and method of plasma display panel

Country Status (1)

Country Link
KR (1) KR100612344B1 (en)

Similar Documents

Publication Publication Date Title
KR100502927B1 (en) Driving apparatus and method of plasma display panel
KR100490632B1 (en) Plasma display panel and method of plasma display panel
KR100599696B1 (en) Plasma display device and power device thereof
KR100815759B1 (en) Plasma display panel and driving method thereof
KR100477995B1 (en) Plasma display panel and method of plasma display panel
KR100542234B1 (en) Driving apparatus and method of plasma display panel
KR100612344B1 (en) Driving apparatus and method of plasma display panel
US20060273993A1 (en) Display device and method for driving a display device
JP5009492B2 (en) Driving device and driving method for plasma display panel
KR100612313B1 (en) Plasma display device and driving apparatus of plasma display panel
KR100823483B1 (en) Plasma display and power supplying apparatus thereof
KR100508942B1 (en) Driving device of plasma display panel
KR100831018B1 (en) Plasma display and control method thereof
KR20090076543A (en) Plasma display device and driving apparatus and method thereof
KR20080045003A (en) Plasma display panel
JP4880534B2 (en) Plasma display device and driving method thereof
KR100502900B1 (en) Driving apparatus of plasma display panel
KR100805117B1 (en) Plasma display and controller thereof
US7633238B2 (en) Lamp driving device and display apparatus having the same
KR100553764B1 (en) Power supply unit for plasma display device
KR100913180B1 (en) Plasma display device and power supply thereof
KR100578985B1 (en) Plasma display device and driving apparatus of plasma display panel
KR100649533B1 (en) Plasma display and driving apparatus thereof
KR100497239B1 (en) Driving apparatus of plasma display panel
US20080136807A1 (en) Plasma display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee