KR100611938B1 - 고효율 전력 증폭기 - Google Patents

Abstract

본 발명은 저전력과 고전력에서 최대의 전력효율을 낼 수 있도록 제어부를 통해 바이어스 회로를 제어하여 이에 따라 증폭기의 동작을 제어하여 증폭기의 전력 효율을 향상시키며 아울러 전력 증폭기의 임피던스 매칭이 제어부의 제어하에 변하게 하는 가변 출력 정합회로를 가진 고효율 전력 증폭기에 관한 것이다.

본 발명에 따른 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 이동통신 단말기의 외부에서 입력되는 신호를 단말기에 필요한 전력으로 증폭하는 구동증폭기와; 상기 구동 증폭기에서 출력되어 최종 전력 트랜지스터의 입력과의 정합을 위한 중간단 임피던스 정합회로와; 상기 중간단 임피던스 정합회로에 의해 임피던스 매칭되어 전송되는 신호를 송수신에 필요한 전력으로 증폭하는 제 1 및 제 2 최종 전력증폭 트랜지스터; 및 상기 제 1 및 제 2 전력 증폭 트랜지스터로부터 증폭된 전력을 출력 포트에 임피던스 매칭하여 출력 시키는 증폭기 출력 정합회로를 포함하는 최종 전력 증폭부와; 상기 제 1 및 제 2 최종 전력증폭 트랜지스터에 바이어스 신호를 각각 인가하는 제 1 바이어스회로부와; 상기 제 2 전력 증폭트랜지스터에 바이어스 신호를 인가하는 제 2 바이어스 회로부; 및 상기 제 1 및 제 2 바이어스회로를 제어하여 상기 제 1 및 제 2 전력 증폭 트랜지스터의 동작을 각각 제어하는 제어신호를 발생하는 제어부로 구성된 것을 특징으로 하는 고효율 전력 증폭기가 제공된다.

본 발명에 따르면, 상기 바이어스 변환 회로와 핀 다이오드를 이용한 출력 임피던스 변환 방식을 동시에 적용하여 저전력 모드에서 높은 효율을 얻을 수 있는 효과가 있다.

또한 바이어스 회로를 종래의 방식으로 사용하고 제 1 및 제2 출력 트랜지스터를 결합하였을 경우 출력 임피던스 변환방식만을 통해 저 전력에서 높은 효율을 얻을 수 있는 효과가 있고, 임피던스를 정합을 종래의 방식처럼 출력 전력의 크기에 관계없이 일정하게 유지하여 사용하고 상기 제1 및 제 2 바이어스 회로부에 의해 최종 증폭기의 트랜지스터를 선택하는 방식을 취하여도 저전력 효율을 높일 수 있는 효과가 있다. 또한 이러한 방식을 적용할 경우 종래의 방식을 사용한 전력 증폭기와 비슷한 크기로 만들 수가 있어 단가 및 크기에 있어서 경쟁력을 유지할 수 있다.

전력 증폭기, 고효율, 바이어스, 임피던스, 매칭

Description

고효율 전력 증폭기{HIGH EFFICIENCY POWER AMPLIFIER}

도 1 은 종래 전력 증폭기의 개략적인 회로도,

도 2 는 본 발명의 제 1실시예에 따른 고효율 전력 증폭기의 개략적인 회로도,

도 3 은 종래 전력 증폭기의 출력 정합회로를 나타낸 도면,

도 4 는 본 발명에 따른 고효율 전력 증폭기의 가변 출력 정합부 및 출력임피던스 제어부를 나타낸 도면이다.

도 5 는 본 발명의 제 2 실시예에 따른 고효율 전력 증폭기의 개략적인 회로도로서 도 2와 유사한 도면이다.

도 6 은 본 발명의 제 3 실시예에 따른 고효율 전력 증폭기의 개략적인 회로도로서 도 2와 유사한 도면이다.

도 7 은 본 발명에 따른 고효율 전력 증폭기의 가변 출력 정합부 및 출력임피던스 제어부를 나타낸 도 4와 유사한 도면이다.

도 8 은 본 발명에 따른 고효율 전력 증폭기의 가변 출력 정합부 및 출력임피던스 제어부를 나타낸 도 4와 유사한 도면이다.

* 도면의 주요부분에 대한 부호의 설명 *

Qa2_1,2: 최종 전력 증폭 트랜지스터 D1: 핀다이오드

C1,C2,C3,C4 및 C5: 캐패시터 TRL1, 2: 전송 라인

12,36: 제1 및 제 2 바이어스 회로부 22: 제어부

32: 최종 전력 증폭부 42: 증폭기 출력 정합회로

본 발명은 고효율 전력증폭기에 관한 것으로, 특히 전력 증폭기 출력이 저전력과 고전력에서 최대의 증폭 효율을 낼 수 있도록 제어부를 통해 바이어스 회로를 제어하여 이에 따라 증폭기의 동작을 제어하여 증폭기의 효율을 향상시키며 아울러 증폭된 전력을 제어부의 제어에 의해 출력 임피던스가 변하도록 하는 가변 출력정합회로를 가진 고효율 전력증폭기에 관한 것이다.

모든 무선 주파수(RF) 통신 시스템에 있어서, 신호 전송에 필요한 전력은 그 시스템에 있어서 이용 가능한 에너지의 상당 부분을 소비한다. 전송회로의 효율이 향상되면 전력 소비가 감소되며, 그 결과 이동통신 단말기의 전원을 구동하는데 필요한 배터리의 크기도 줄어든다. 또한, 효율이 향상되어 전력소비가 줄어들면 내부 전력 소실로 인하여 야기되는 열이 감소된다.

이동통신 단말기의 송신부를 구성하는 통신 시스템에서 전력 증폭기의 전력효율은 매우 중요한 의미를 갖는다. 왜냐하면, 전력증폭기의 전력 효율이 증가하면, 배터리의 전력 소모가 줄어드는 한편, 열적 손실이 줄어들게 되어 시스템 신뢰성 향상에 기여 하게 된다.

일반적으로 전력 증폭기의 최대 전력효율은 그 전력 증폭기가 낼 수 있는 최대의 전력점에서 얻을 수 있으며, 또한 전력 증폭기가 최적의 효율을 내는 특정 임피던스 위치에 있을 때에만 최대의 효율을 얻을 수 있다.

한편, 상기 설명한 바와 같이 이동 통신 단말기의 경우 단말기의 크기가 날이 갈수록 소형화되어 가고 있으며, 이에 따라 단말기 내의 부품 크기 뿐만 아니라 부품수도 줄여가고 있는 실정이다. 따라서 이동통신 단말기에 탑재되는 전력 증폭기 또한 부피의 감소, 부품수의 감소는 제품 경쟁력에 중요한 요소가 되었다.

도 1 은 종래의 전력 증폭기 회로에서의 개략적인 회로도를 나타내고 있다. 이에 도시한 바와 같이, 전력 증폭기 회로는 바이어스 전압을 인가하는 바이어스부(2)와, 구동증폭부(3)를 거쳐 입/출력되는 전력을 매칭시키는 중간단 임피던스 정합회로(interstage matching circuit) 및 증폭기 출력 정합회로(5)(6)와 신호를 증폭하는 최종 전력 증폭 트랜지스터(Qa2)를 포함하는 최종 전력증폭부(4)로 구성된다.

도 1에서, 최종 전력 증폭 트랜지스터(Qa2)는 실제로 입력신호를 증폭하는 능동소자(transistor)이고, 트랜지스터(Qa2)를 적절히 동작시키기 위하여 다른 트랜지스터(Qb1,Qb2 및 Qa2)한 바이어스 회로를 나타내고 있다.

참조부호 Qb1과 Qb2는 바이어스 트랜지스터를 나타낸 것이고, 이들은 그 크기만 다를 뿐 같은 모양의 동등한 트랜지스터이다. 실제로 상기 바이어스 트랜지스터(Qb1,Qb2)는 단위 트랜지스터(Qbu)를 병렬 연결해서 구성되며, 예를 들어 Qb2=12 x Qbu 이고 Qb1=2 x Qbu의 관계이어서, 실제 구성의 경우Qb1=nQbu, Qb2=mQbu로 구 성되어 결국 Qb1:Qb2=n:m이 되고 이때 n 및 m은 정수 이다.

마찬가지로, 트랜지스터(Qa1) 및 트랜지스터(Qa2)는 서로 일정 비례 관계가 있다. 즉, 트랜지스터(Qa1)는 Qa1=nQau 이며 트랜지스터(Qa2)는 Qa2=mQau로 구성되어 Qa1 : Qa2 = n : m 이 된다. 따라서 트랜지스터(Qa2)와 트랜지스터(Qb2)의 비는 트랜지스터(Qa1)과 트랜지스터(Qb1)의 크기비와 같도록 구성한다. 이렇게 하는 이유는 반도체 제조 공정상의 변화로 인한 각 소자의 특성변화에 대해 최종 제작된 전력 증폭기의 특성변화를 적게하기 위함이며 동시에 열적인 안정을 유지하기 위함이다. 또한 상기의 트랜지스터(Qa1,Qa2,Qb1 및 Qb2)는 그 크기가 상기의 비를 유지하도록 하며 모두 같은 종류이거나 다른 종류로 구성할 수도 있다. 단, 바이어스용 트랜지스터(Qb1, Qb2)와 최종 전력 증폭 트랜지스터(Qa1과 Qa2)는 같거나 달라도 되지만, 바이어스용 트랜지스터(Qb1, Qb2)는 같은 종류이고, 최종 전력 증폭 트랜지스터(Qa1과 Qa2) 또한 같은 종류로 구성하는 것이 바람직하다.

도 1과 같이 종래 전력증폭기 회로에서, (트랜지스터(Qb2)의 크기/트랜지스터(Qa2)의 크기 비)=(트랜지스터(Qb1)의 크기/트랜지스터(Qa1)의 크기)가 같도록 설정한다. 일반적으로 트랜지스터는 컬렉터의 전압이 어느정도 이상의 크기일 경우 컬렉터에 흐르는 전류는 베이스 전류의 크기에 비례하여 흐른다(일반적으로 컬렉터전류(Ic)는 베이스전류(Ib)의 수십배에서 수백배에 비례한다). 따라서 상기 도 1에서 트랜지스터(Qa1) 및 트랜지스터(Qa2)의 컬렉터 전압이 어느정도 이상의 전압(일반적으로 1V 이상)이 걸려 있도록 저항(R1)을 정하면, 컬렉터전류(Ic1)과 컬렉터전류(Ic2)의 전류비는 트랜지스터(Qa1) 크기 대 트랜지스터(Qa2)의 크기비와 같아진 다.

만약 전력 증폭기의 외부의 환경에 의해 열이 증가하거나, 전력 증폭기의 출력이 커지면(입력 신호가 증가해서) 전력 증폭기 내부의 열이 증가하게 된다. 일반적으로 전력 증폭기는 열이 증가하면, 컬렉터에 흐르는 컬렉터 전류(Iic1, Ic2등)은 감소하게 된다. 그러나, 트랜지스터(Qa1)의 컬렉터 전류 (Ic1)의 전류 감소량은 트랜지스터(Qb1) 및 트랜지스터(Qb2)의 베이스로 흐르는 전류 유동량에 비해 매우 크므로 전체적으로 저항(R1)에 흐르는 전류의 양은 온도 상승에 반비례하여 감소하게 된다. 따라서 트랜지스터(Qb2)의 베이스 전압은 다음과 같은식, 즉, (기준전압(Vref)-베이스전압(Ibb2)*저항(R1))은 증가하게 되어 결국 이는 베이스 전류(Ib2)의 증가로 이어져 다시 컬렉터 전류(Ic2)의 증가를 유도하게 되므로 온도가 상승하여도 트랜지스터(Qa2)의 컬렉터 전류는 어느 정도 유지를 할 수 있게 된다.

종래의 바이어스 회로는 또한 트랜지스터(Qa1,Qa2,Qb1 및 Qb2)의 적절한 크기 비의 상관 관계 때문에 전류증폭도(컬렉터 전류/베이스 전류비)의 변화가 있어도 최종적으로 트랜지스터(Qa2)의 컬렉터에 흐르는 전류의 양을 거의 일정하게 유지시키는 역할을 한다. 이는 반도체 제조상에서 여러 가지 공정의 변화에서 오는 전류증폭도의 변화에 대한, 즉 공정 변환에 대한 바이어스 회로의 안정도를 줄 수 있다.

그러나 상기한 바와 같은 종래의 전력 증폭기 회로에 따르면, 입력되는 전력에 따라 바이어스 회로의 구조가 고정되어 있으므로 고전력일 때와 저전력일 때 적 절히 대응할 수 없어서 예를 들면 저전력 모드일 때에도 고전력 모드일때와 같이 많은 전류의 양이 불필요함에도 불구하고 전력 증폭기 회로는 고출력에 필요한 전류의 양을 그대로 사용하기 때문에 전력 증폭기의 효율이 저하되고 배터리의 소모량이 많아지는 문제점이 있는 것이었다.

또한 도 3은 종래 전력 증폭기의 출력 정합회로를 나타낸 것으로서, 이에 도시한 바와 같이, 구동증폭기 출력신호가 트랜지스터(Qa2)의 베이스에 인가되고 트랜지스터(Qa2)의 컬렉터는 전송라인(TRL2)에 직렬 연결되고 상기 전송라인(TRL2)은 캐패시터(C3)를 거쳐 출력포트에 연결된다. 상기 전송라인(TRL2)의 일단에는 인가전압(Vcc2)이 주어지는 전송라인(TRL1)의 일단과 연결되고, 상기 전송라인(TRL1)의 타단은 또한 인가전압(Vcc2)와 연결된다. 또한 캐패시터(C1)은 상기 전송라인(TRL2)의 일단과 병렬로 연결되어 그라운드로 연결된다. 상기 전송라인(TRL2)의 타단에는 캐패시터(C2)가 그라운드로 연결된다.

상기 도 3에 따른 종래 전력 증폭기에서는 출력 정합회로가 고정되어 있으므로 전력이 고전력이든 저전력이든 고전력에 맞도록 최적화되고 고정되어 있기 때문에, 특히 저전력 모드에서 효율을 향상시킬 수 없는 문제점이 있었다.

본 발명은 상기한 바와 같은 종래의 전력 증폭기 바이어스 회로에서의 문제점을 해결하기 위해 제안된 것으로, 전력 증폭기의 효율 증대에 있어서, 출력 임피던스를 가변하는 방식과, 전력 증폭기의 크기를 변환하여 저전력 및 고출력 모드에서 최대의 효율을 이루도록 된 고효율 전력 증폭기를 제공함에 그 목적이 있다.

본 발명에 따르면 저전력 모드에서 효율이 증대되는 점에 특징이 있고, 뿐만 아니라 전력 증폭기의 부품수가 최소화되는 특징이 있고, 저전력 모드의 효율 향상을 위해 별도의 저전력 증폭기를 배치하지 않아도 되므로 종래 전력증폭기의 크기를 유지하고서도 저전력에서도 효율을 향상시킬 수 있는 특징이 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 이동통신 단말기의 외부에서 입력되는 신호를 단말기에 필요한 전력으로 증폭하는 구동증폭기와; 상기 구동 증폭기에서 출력되어 최종 전력 트랜지스터의 입력과의 정합을 위한 중간단 임피던스 정합회로와; 상기 중간단 임피던스 정합회로에 의해 임피던스 매칭되어 전송되는 신호를 송수신에 필요한 전력으로 증폭하는 제 1 및 제 2 최종 전력증폭 트랜지스터; 및 상기 제 1 및 제 2 전력 증폭 트랜지스터로부터 증폭된 출력 포트에 임피던스 매칭하여 출력 시키는 가변 출력 정합부를 포함하는최종 전력 증폭부와; 상기 제 1 및 제 2 최종 전력증폭 트랜지스터에 바이어스 신호를 각각 인가하는 제 1 바이어스회로부와; 상기 제 2 전력 증폭트랜지스터에 바이어스 신호를 인가하는 제 2 바이어스 회로부; 및 상기 제 1 및 제 2 바이어스회로를 제어하여 상기 제 1 및 제 2 전력 증폭 트랜지스터의 동작을 각각 제어하는 제어신호를 발생하는 제어부로 구성된 것을 특징으로 하는 고효율 전력 증폭기가 제공된다.

바람직하게는, 상기 제어부는 제어신호를 통해 상기 제 1 바이어스 회로부를 인에이블시킴과 동시에 상기 제 2 바이어스 회로부를 디스에이블시키거나 또는 그 반대의 동작을 수행하도록 된 것과, 제1 및 제 2 바이어스부를 동시에 인에이블 시 키는 것을 특징으로 한다.

또한 바람직하게는, 상기 제어부는 소정 조건의 제어신호를 발생하는 제어신호 발생부; 상기 제어신호 발생부의 제어신호에 따라 동작되어 상기 제 2 최종 증폭 트랜지스터에 제어신호를 인가하는 증폭 트랜지스터 선택부; 및 상기 제어신호 발생부의 제어신호에 따라 동작되어 상기 증폭기 출력 정합회로에 제어신호를 인가하는 출력 임피던스 제어부를 포함하여 구성된 것을 특징으로 한다.

또한 바람직하게는, 상기 출력 임피던스 제어부는 상기 제어부의 제어신호에 따라 인에이블 혹은 디스에이블 상태의 제어신호를 인가하는 것을 특징으로 한다.

또한 바람직하게는, 상기 가변 출력 정합부는 최종 전력 증폭 트랜지스터(Qa2)의 컬렉터가 전송선로 TRL1, TRL2 와 캐패시터 C1 및 핀다이오드 (D1)의 어노드(Anode)와 병렬 연결되며, 전송선로 TRL2의 타단은 캐패시터 C3 및 C2와 병렬 연결된 것이다. 이때 캐패신터 C1은 그 타단이 접지(그라운드)에 연결이 되며, TRL1은 그 타단이 인가 전압 VCC2에 연결이 된다. 또한 캐패시터 C2는 그 타단이 접지와 연결된다. 핀다이오드의 캐소드(Cathode)는 캐패시터 C4 및 C5 와 출력 임피던스 제어회로와 병렬 연결 된다. 캐패시터 C4의 타단은 캐패시터 C3와 병렬 연결되어 최종 출력 핀으로 연결이 된다. 캐패시터 C5는 그 타단이 접지와 연결되는 것을 특징으로 한다.

또한 바람직하게는, 상기 출력 임피던스 제어부는 제어신호가 그 베이스에 입력되는 트랜지스터(Qc2); 및 상기 트랜지스터(Qc2)의 컬렉터단에 그 일단이 연결되고 타단은 상기 핀다이오드(D1)의 캐소드 및 C5에 병렬 연결된는 저항(R2);으로 구성된 것을 특징으로 한다.

또한 바람직하게는, 상기 증폭 트랜지스터 선택부는 상기 제 1 바이어스부의 트랜지스터의 베이스에 그의 일단이 연결된 저항; 및 상기 저항의 타단이 그의 컬렉터에 연결되고 그의 베이스에 제어신호가 인가되는 트랜지스터로 구성된 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 고효율 전력 증폭기에 대하여 이하 상세히 설명한다.

본원 발명에 따른 고효율 전력 증폭기의 구성은 최대 효율을 얻기 위한 임피던스를 저전력과 고전력 출력에서 최적의 위치에 있도록 임피던스 변환이 가능하도록 핀(pin) 다이오드를 증폭기 출력과 최종 출력단사이에 위치시키고, 제어부에서 인가되는 제어신호에 따라 상기 핀(pin) 다이오드를 온/오프 시킴으로써 임피던스 변환이 가능하도록 구성하였으며, 전력 증폭부의 선택은 최종 출력의 크기에 따라 제어부에서 선택할 수 있도록 하였다. 또한 핀 다이오드의 제어는 온/오프 와 같이 두가지 모드를 둘 수도 있으며, "온" 과 "오프" 의 중간 제어신호가 될 수 있어 출력 임피던스가 연속적으로 변할 수 있는 것도 포함한다.

최종 출력부의 선택은 최대 전력 증폭부와 저전력 모드 전력 증폭부로 나뉘는데, 특히 최대 전력 모드는 저전력 모드를 포함하도록 구성되며, 기존 방식의 최종 전력 증폭부의 트랜지스터의 크기가 증대하지 않도록 구성되며, 저전력 모드로 동작될 시에는 최대전력 모드의 불필요한 부분만 오프시키도록 구성함으로써, 저전 력 모드의 동작을 위해 별도의 저전력용 트랜지스터를 두지 않음으로 인해 종래의 전력증폭기 전체 크기보다 증대가 없도록 하고 전력증폭기 전체 크기를 감소시키도록 한 것을 특징으로 한다.

또한 이들 전력 증폭기의 제어는 열적 안정을 고려하여, 최대 전력 모드에서 동작시에 열적 안정화 회로가 그대로 동작이 되며, 열적안정이 그 다지 중요하지 않은 저전력 모드에서는 간단한 바이어스 회로를 이용함으로써 부피의 감소시키는 것을 특징으로 한다.

종래의 특정방식에 있어서는 저전력 모드의 개선을 위하여 고전력 및 저전력 증폭기가 병렬 연결되거나 최종전력 증폭부를 바이패스 시키는 방식을 사용했는데 문제가 있었다. 특히 고전력 모드가 동작할 경우 고전력 모드에서 나오는 큰 출력신호가 저전력모드로 들어갈 경우, 저전력 모드 회로가 손상을 입어서 신뢰성 문제를 야기시킬 수 있었다. 그러나 저전력 모드가 동작할 때는 상대적으로 고전력모드의 회로가 신호를 견딜 수 있을 정도로 큰 용량의 트랜지스터를 사용하기 때문에 큰 문제가 없었지만, 특히, 저전력 모드와 고전력 모드 간의 신호 격리가 어려워 회로적 불안정성 및 신뢰도 문제가 있었다. 따라서 저전력 또는 고전력 모드의 동작시 일반적으로 발생할 수 있는 각 모드간의 격리도 감소로 인해 발생하였던 신뢰성 문제는 핀(pin) 다이오드의 온/오프로 해결이 가능하며 고전력 모드시에 예상될 수 있는 효율의 저하를 근본적으로 막을 수 있는 전력증폭기의 구성이 가능한 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 고효율 전력 증폭기 에 대하여 설명하면 다음과 같다.

도 2 는 본 발명의 제 1 실시예에 따른 고효율 전력 증폭기회로의 개략적인 회로도를 나타낸 것으로서, 이에 도시한 바와 같이, 본 발명에 따른 증폭기 회로는 도 1의 증폭기 회로와 비슷한 구조이나, 기존의 트랜지스터(Qa2) 및 트랜지스터(Qb2)의 회로가 두 개로 분리된 점에서 차이가 있다. 이는 기존의 회로와 비교해 볼 때 트랜지스터(Qa2)의 크기는 트랜지스터(Qa2_1)과 트랜지스터(Qa2_2)의 합과 같으며, 트랜지스터(Qb2)의 크기는 트랜지스터(Qb2_1)과 트랜지스터(Qb2_2)의 크기의 합과 같다. 이로써 기존의 회로에서처럼 트랜지스터(Qa)와 트랜지스터(Qb)의 비 및 그 절대 크기는 그대로 유지된다. 따라서 동작의 원리는 기존의 방식과 동일하다. 이는 원리적으로 트랜지스터(Qa2_1)의 크기/트랜지스터(Qb2_1)의 크기=트랜지스터(Qa2_1)의 크기/트랜지스터(Qb2_2)의 크기이고, 트랜지스터(Qa2)의 크기=트랜지스터(Qa2_1)+트랜지스터(Qa2_2)가 되도록 조정한다면 이론적인 면으로 볼 때 동일하기 때문이다.

또한 본 발명에 따른 고효율 증폭기 회로에는 제 2 바이어스부(36) 및 제어신호 발생부(50), 증폭 트랜지스터 선택부(22), 출력 임피던스 제어부(28)가 추가 되었으며, 가변 출력 정합부(42)가 최적 효율을 위해 추가되었다. 즉, 구동증폭부(31)를 거쳐 출력되는 전력을 매칭시키는 중간단 임피던스 정합회로(34) 및 가변 출력 정합부(42)와 신호를 증폭하는 최종 전력 증폭 트랜지스터(Qa2_1,Qa2_2)를 포함하는 최종 전력 증폭부와, 상기 최종 전력 증폭부에 바이어스 신호를 인가하는 제 1 및 2 바이어스회로부(12, 36)와, 상기 증폭기 출력 정합회로(42)에 제어신호를 인가하는 출력 임피던스 제어부(38)와, 상기 제 1 및 제 2 바이어스회로부(12,36), 출력 임피던스 제어부(28) 및 증폭 트랜지스터 선택부(22)에 제어신호를 인가하는 제어신호 발생부(22)로 구성된다. 상기 제어신호 발생부(22)는 CDMA 방식에서 사용하는 이동통신 단말기의 베이스밴드 핵심 칩인 MSM(휴대폰 내에 MSM 칩소자)과 같은 소자나 CPU와 같은 중앙 제어 장치 등을 통해 외부로부터 수신된 전력에 따른 신호를 접수한다.

상기 제 1 바이어스 회로부(12)는 기준전압(Vref)에 그 일단이 연결된 저항과, 상기 저항의 타단에 그의 베이스가 공통 연결되고 그의 컬렉터단은 전원전압에 연결된 제 1 및 제 2 트랜지스터와, 상기 저항의 타단에 그의 베이스가 공통 연결되고 그의 컬렉터단은 전원전압에 연결된 제 3 트랜지스터와, 상기 제 3 트랜지스터의 이미터에 그의 베이스가 연결되고 그의 컬렉터단은 상기 제 3 트랜지스터의 베이스에 연결된 제 4 트랜지스터로 구성된다.

상기 최종 전력 증폭부(32)는 구동 증폭기(31)로부터 출력된 구동증폭기 출력신호를 임피던스를 매칭시키는 중간단 임피던스 정합회로(34)와, 상기 중간단 임피던스 정합 회로(34)의 타단에 병렬로 연결되되 각각 캐패시터를 매개로 그의 베이스가 연결되고, 상기 제 1 및 제 2 트랜지스터의 이미터가 각각 그의 베이스에 공통 연결되어 상기 중간단 임피던스 정합회로(34)로부터 정합되어 출력된 신호를 송수신에 필요한 전력으로 증폭하는 제 1 및 제 2 최종 전력증폭 트랜지스터(Qa2_1,Qa2_2)와, 기준전원(Vref) 및 제어신호가 그의 일단을 통해 입력되고 타단은 상기 제 2 최종 전력증폭 트랜지스터의 베이스 연결되어 바이어스를 인가하는 제 2 바이어스부(36)와, 상기 제 1 및 제 2 최종 전력증폭 트랜지스터의 각각의 이미터가 그라운드 또는 접지되고, 각각의 컬렉터가 공통 연결되어 상기 제 1 및 제 2 최종 전력증폭 트랜지스터에 의해 증폭된 신호를 출력포트(도시안됨)에 임피던스 매칭하여 출력하는 가변 출력 정합부(42)로 구성된다.

증폭 트랜지스터 선택부(22)는 상기 제1 바이어스부(12)의 제 3 트랜지스터의 베이스에 그의 일단이 연결된 저항과 상기 저항의 타단이 그의 컬렉터에 연결되고 그의 베이스에 제어신호가 인가되는 제 7 트랜지스터로 구성된다.

상기 출력 임피던스 제어부(28)은 상기 증폭 트랜지스터 선택부(22)의 구성과 거의 유사하다.

상기 도 2에서의 고효율 전력 증폭기 회로의 전체적인 동작원리를 설명하면 다음과 같다.

만약 제어신호 발생부(22)로부터 제어신호가 발생되지 않아 제어회로가 동작하지 않을 때 즉 제어신호가 로우(low)일 때 트랜지스터(Qc)는 "오프(off)"되어 컬렉터 전류(Icon)이 흐르지 않고 동시에 제 2바이어스부가 동작하지 않는 경우를 "하이모드(high mode)"라고 하자. 만약 제어신호가 하이(high)일 때 트랜지스터(Qc)는 "온(on)"되어 컬렉터 전류(Icon)가 충분히 흐르면 베이스 전압(Vbb) 전압이 떨어져 베이스 전류(Ibb2_1) 및 베이스 전류(Ibb2_2)가 매우 작게 되어 트랜지스터(Qa2_1) 및 트랜지스터(Qa2_2)가 제 1 바이어스 회로(12) "오프(off)"에 의해 베이스 바이어스 공급이 차단되고, 동시에 제어 신호에 의해 제 2 바이어스 회로(36)가 동작이 되어 트랜지스터(Qq2_2)에 베이스 전류를 공급하는 상태를 "로 우 모드(low mode)"라 하자. 상기에서 "하이모드" 및 "로우 모드"는 각각 인에이블 및 디스에이블 상태로 표현 할 수도 있을 것이다.

따라서 하이모드에서는 종래의 도 1의 바이어스 회로와 동작이 같아져 기존의 전력 증폭기처럼 완벽하게 동작이되고 로우 모드에서는 트랜지스터(Qa2_2)만 동작이 되어 저전력 모드가 선택적으로 사용된다. 종래의 경우처럼 제1 바이어스 회로의 Qb2_1 과 Qb2_2 가 합쳐지고, Qa2_1 및 Qa2_2가 서로 합쳐지고 본 발명과 같이 캐패시터를 매개로 Qa2_1 과 Qa2_2의 베이스가 연결되지 않을 경우에는 절대로 최종 전력 증폭 트랜지스터를 선택적으로 인에이블 또는 디스에이블 시킬 수 없었다. 저전력 모드에서는 트랜지스터(Qa2_1)에 흐르는 베이스 전류가 거의 0이 되므로 이에 비례하여 컬렉터 전류(Ic2_1)도 0이 되어 전류 소모가 획기적으로 줄게 된다. 또한 컬렉터 전류(Ic2_2)만 전류가 흘러 저전력 모드에 동작에 필요한 전력을 담당할 수 있게 된다.

한편, 전력 증폭기의 효율은 전력증폭기의 크기 뿐만 아니라 전력 증폭기의 출력 정합회로에 의해 크게 달라진다. 일반적으로 최대출력에서 최대효율을 얻기 위해서는 최적의 출력 임피던스가 주어져야만 선택된 전력 증폭기 트랜지스터가 최대효율을 낼 수 있다. 일반적으로 전력 증폭기의 효율 향상을 위해서는 바이어스 전압이 일정할 때 최적 임피던스의 크기는 트랜지스터의 크기에 반비례가 되어야 한다. 즉, 출력을 높이기 위해서는 트랜지스터는 크기를 키우고, 출력 임피던스를 낮추어야만 최대 효율을 얻을 수 있다. 반대로 저출력에서는 최대 효율을 얻기 위해서는 트랜지스터 크기를 줄이고 출력 임피던스를 높여야 한다. 즉, 전력의 효율 은 출력 임피던스가 전력 수준에 맞게 가변될 때 효율이 증대한다. 도 4는 이와 같은 요구에 부응하기 위하여 개시된 본 발명에 따른 전력 증폭기의 출력 정합회로를 나타낸 것이다.

도 4에 도시한 바와 같이, 본 발명에 따른 고효율 전력 증폭기의 가변 출력 정합회로(42)의 구성은 최대 효율을 얻기 위한 임피던스를 저전력 모드와 고효율 모드에서 최적의 위치에 있도록 변환이 가능하도록 핀(pin) 다이오드를 증폭기 출력과 최종 출력단사이에 위치시키고, 제어부에서 인가되는 제어신호에 따라 상기 핀(pin) 다이오드를 온/오프 시킴으로써 임피던스 변환이 가능하도록 구성하였으며, 전력 증폭부의 선택은 최종 출력의 크기에 따라 제어부에서 선택할 수 있도록 하였다.

최종 출력부의 선택은 최대 전력 증폭부와 저전력 모드 전력 증폭부로 나뉘는데, 특히 최대 전력 모드는 저전력 모드를 포함하도록 구성되며, 저전력 모드로 동작될 시에는 최대전력 모드의 불필요한 부분만 오프시키도록 구성함으로써, 전력 증폭기 전체 크기를 감소시키도록 한 것을 특징으로한다.

도 4에 도시한 바와 같이, 본 발명에 따른 증폭기 출력 정합회로의 구성은 종래 도 3과 유사한 부분이 있으므로 다른 부분을 중심으로 설명하기로 한다. 상기 가변 출력 정합부는 최종 전력 증폭 트랜지스터(Qa2)의 컬렉터가 전송선로 TRL1, TRL2 와 캐패시터 C1 및 핀다이오드 어노드(D1)와 병렬 연결되며, 전송선로 TRL2의 타단은 캐패시터 C3 및 C2와 병렬 연결된다. 이때 캐패시터 C1은 그 타단이 접지(그라운드)에 연결이 되며, TRL1은 그 타단이 인가 전압 VCC2에 연결이 된다. 또한 캐패시터 C2는 그 타단이 접지와 연결된다. 핀다이오드(D1)의 캐소드는 캐패시터 C4 및 C5 와 제어회로와 병렬 연결 된다. 캐패시터 C4의 타단은 캐패시터 C3와 병렬 연결되어 최종 출력 단으로 연결이 된다. 캐패시터 C5는 그 타단이 접지와 연결된다. 즉, 본 발명에서의 중요한 특징인 핀 다이오드(D1)는 어노드가 전송라인(TR2)의 입력단에 병렬연결되며 캐소드는 종래 캐패시터(C3)에 병렬연결된 캐패시터(C4)의 타단에 연결된다. 또한, 출력 임피던스 제어부(38)의 일단은 상기 핀다이오드(D1)의 캐소드 및 캐패시터(C5)에 연결되고 C5는 그라운드 연결된다.

상기 출력 임피던스 제어부(38)는 제어신호가 그 베이스에 입력되는 트랜지스터(Qc2)와, 상기 트랜지스터(Qc2)의 컬렉터단에 그 일단이 연결되고 타단은 상기 핀다이오드(D1)의 캐소드에 병렬연결된 저항(R2)으로 구성된다.

상기 도 4에 따른 고효율 전력 증폭기에서의 작용효과를 설명하면 다음과 같다.

상기 도 4에서, 하이모드, 즉 제어신호 발생부(50)로부터 제어신호가 발생되지 않아 제어회로가 동작하지 않는 경우에는 트랜지스터(Qa2_1)과 트랜지스터(Qa2_2)가 "온(ON)"되고, 핀 다이오드(D1)이 "오프(OFF)"되는데 이는 제어신호에 의해 트랜지스터(Qc2)가 "오프"되기 때문에 핀다이오드(D1)에 전류가 흐르지 않아 트랜지스터(Qa2_1) 및 트랜지스터(Qa2_2)에서 가변 출력 정합부는 전송라인(TRL1),(TRL2), 캐패시터(C1,C2,C3,C4,C5)에 의해 결정된다. 이때 다이오드의 온/오프를 시키는 전원은 다이오드 어노드 단에 연결된 전송 라인 TRL1에서 공급하는 전원 전압이며 단지 제어 신호는 다이오드에 흐르는 전류의 양을 제어 하고 있 다. 로우 모드에서는 제어 신호에 의해 트랜지스터(Qa2_1)이 "오프"되며, 동시에 트랜지스터(Qc2)가 "온(ON)"되어 컬렉터 전류(Icon2)가 흐르게 되어 인가전압(Vcc2)과 핀 다이오드(D1), 저항(R2) 및 접지 사이에 전류가 흐르는 길이 열려 핀다이오드(D1)이 "온"되고, 이 경우 임피던스는 전송라인(TRL1),캐패시터(C4) 핀다이오드(D1) 캐패시터(C5,C4,C3,C2)에 의해 결정된다.

이때 하이모드와 로우 모드사이의 임피던스 변화차이는 로우 모드에서는 전송라인(TRL2) 대신 핀다이오드(D1)이 온되어 전송라인(TRL2)의 역할이 거의 없어지는 것이다. 실제로 도 3에서와 같은 종래 출력 정합회로에서는 임피던스의 변환은 전송라인(TRL2)의 역할이 매우 중요하게 미친다. 티알엘(TRL)은 전송 라인(Transmission Line)라고도 불리우며 이 경우 인덕터의 대용으로 사용되며, 위상의 변화를 가져와 출력 정합회로에 있어서 임피던스를 낮게 하는데 중요한 역할을 한다. 만약 티알엘(TRL)2 의 길이를 짧게 하면 출력 정압 회로의 임피던스는 크게 되는데, 이는 핀 다이오드는 "온"이 되면 티알엘(TRL)2 양단을 "쇼트(short)"시키는 역할을 하게 되어 결국 출력 임피던스를 키우는 역할을 하게 된다. 따라서 제어 전압으로 핀 다이오드를 "온" 또는 "오프"시킴으로써 트랜지스터의 출력 임피던스를 변화시키는 것이다.

즉, 상기 가변 출력 정합부는 핀다이오드 어노드가 전송 선로에 연결되어 있는 전원 전압을 핀다이오드 제어에 이용하고 핀다이오드의 On/Off 상태는 핀다이오드의 캐소드에 연결되어 있는 출력 임피던스 제어부의 전류량 조정으로 핀다이오드 의 임피던스(온/오프 및 그 중간 상태)가 변하도록 구성된 것을 특징으로 한다.

또한 다이오드는 일반적으로 정류 작용이 있어 캐패시터의 C5에 걸리는 전압이 전력 증폭기 출력 신호에 비례하여 DC 전압을 유기할 수 있다. 즉 출력 신호가 증가하면 C5에 유기되는 DC 전압도 증가하므로 이 전압을 이용하면 현재의 전력 증폭기의 출력 신호의 크기를 알아 낼 수 있는 전력 검출기의 효과를 낼 수 있다. DC 전압이 출력되고 이를 검출할 수 있다.

일반적으로 전력 증폭기의 출력 임피던스는 주파수의 함수이다. 이는 캐패시터나 인덕터값의 리액턴스 값이 주파수에 따라 변하며 전송선로 역시 주파수에 따라 특성이 변하기 때문이다. 전력 증폭기의 특성은 효율이 매우 중요하지만 전력 증폭기의 선형성 또한 중요하다. 그러나 전력 증폭기의 선형성과 효율은 서로 반비례 관계이다. 따라서 전력 증폭기의 출력 임피던스는 사용 주파수, 선형성, 효율을 어떻게 설정하느냐에 따라 달라져야 한다. 따라서 이러한 개개의 특성을 고려하여 출력 임피던스 회로의 구성을 달리해야 하는데 도 4에서 가변 출력 정합부의 캐패시터 연결관계를 달리하여 적합한 출력 정합회로를 구성할 수 있다. 즉, 도 4에서 보면, 캐패시터 C4의 우측단을 캐패시터 C3의 좌측단에 연결할 수도 있다(도 7). 또한 캐패시터 C3의 우측단을 캐패시터 C4의 좌측단에 연결시킬 수도 있다(도 8). 이 두 경우 모두 전술한 내용과 원리적으로 같은 동작을 하는 것은 자명하며, 단지 주파수 대역이나, 선형성, 효율의 관계를 고려하여 적절한 토폴로지를 선택할 수 있다.

도 5 는 본 발명의 제 2 실시예에 따른 고효율 전력 증폭기의 개략적인 회로 를 나타낸 것이다. 이에 도시한 바와 같이, 도 2와 대부분의 구성은 동일하므로 동일한 부분에 대한 설명을 생략하기로 하고 다른 부분을 중심으로 설명하기로 한다.

먼저, 이 실시예에서는 전력 검출기(72)와 연산증폭기(OP AMP) 혹은 버퍼 증폭기(72)가 추가된 점이다. 상기 전력 검출기(72)는 입력신호를 샘플링하여 직류(DC)전압으로 바꾸는 역할을 하고 이후 직류전압은 연산증폭기(72)를 거쳐 증폭된 후에 출력 임피던스 제어부(38)로 인가된다.

이 실시예에서의 동작을 살펴보면, 제 1 실시예에서는 상기 출력 임피던스 제어부(38)는 제어신호 발생부(50)에서의 하이 혹은 로우 모드의 제어신호(0∼3V)에 따라 하이 혹은 로우상태의 임피던스 제어신호를 인가하였으므로 불연속적이었으나, 제 2 실시예에서는 상기 출력 임피던스 제어부(38)는 제어신호 발생부(50)에서의 하이 임피던스 신호에 의해 제어를 받음과 동시에 연산증폭기(72)를 통해 입력신호에 따른 증폭된 전압을 인가받음으로써 입력신호에 따라 연속적으로 출력 임피던스 제어신호를 인가할 수 있게 되므로, 결국 제어신호가 연속적으로 된다.

도 6 은 본 발명의 제 3 실시예에 따른 고효율 전력 증폭기의 개략적인 회로를 나타낸 것이다. 이에 도시한 바와 같이, 도 2와 대부분의 구성은 동일하므로 동일한 부분에 대한 설명을 생략하기로 하고 다른 부분을 중심으로 설명하기로 한다. 또한, 제 3 실시예는 제 2 실시예와 동작이 동일하다. 다만 제 2 실시예는 전력 검출기(72)를 새로 추가해야 하지만, 제 3 실시예에서는 전력 검출기(72)가 따로 존재하지 않고 전력 검출기(72)의 역할을 하는 캐패시터(C5)의 출력단에서(도면에서 접속점으로 표시된 부분) 전력을 검출하여 이에 따른 전력을 연산증폭기(82)를 거 쳐 증폭하여 출력임피던스 제어부(38)에 인가한다. 이후의 동작은 제 2 실시예에서와 동일하므로 설명을 생략하기로 한다.

일반적으로 CDMA 방식의 단말기는 전력 제어가 매우 중요하며 현재 전력 증폭기에서 출력하는 전력의 크기를 CPU가 알아낼 수 있는 것이 매우 중요하므로 일반적으로 단말기에서는 이러한 전력 검출기를 전력 증폭기 밖에 별도의 부품을 사용하여 구성하고 있다. 본 발명의 제 3 실시예에 따르면 다이오드와 C5 등의 캐패시터에 의해 자동적으로 구성되는 전력 검출기 특성이 있으므로 이를 CPU로 연결하면 별도의 전력 검출기를 외부에 구성하지 않아도 되는 유리한 효과가 있다.

이상 상세히 설명한 바와 같이 본 발명에 따른 고효율 전력 증폭기에 의하면, 첫째, 고출력 모드에서는 기존과 거의 등가로 고효율로 동작하는 효과와, 둘째, 저전력 모드에서 고효율로 동작하는 효과와(트랜지스터(Qa2_1)가 오프되며, 출력 정합 회로가 가변되므로), 셋째, 회로의 크기면에서 기존의 전력증폭기 크기와 동일(회로의 크기는 트랜지스터(Qa2)의 크기가 전체 크기를 일반적으로 지배함, 제어회로의 크기는 일반적으로 매우작음), 넷째, 종래의 저전력 모드의 효율을 증대하기 위해서 행하였던 출력 전력의 크기에 따라 전력 증폭기 및 바이어스를 별도로 구비함으로써 생기는 불필요한 면적의 증가 발생이나 회로의 복잡성이 필요 없게 되는 효과가 있다. 결국, 상기 바이어스 변환 회로와 핀 다이오드를 이용한 출력 임피던스 변환 방식을 동시에 적용하여 저전력 모드에서 높은 효율을 얻을 수 있는 효과가 있다.

또한 바이어스 회로를 종래의 방식으로 사용하였을 경우 출력 임피던스 변환방식을 통해 저전력 모드에서 높은 효율을 얻을 수 있는 효과가 있다.

또한 바이어스 회로만 변경시키고 출력 임피던스를 종래의 방식으로 사용할 경우에도 저전력 효율을 높일 수 있는 효과가 있다.

또한 임피던스 변화를 주기위해 인가하는 제어 신호는 하이(High) 또는 로우(Low )신호에만 국한되지 않고 그 중간의 전류 또는 전압 신호로 제어함으로써 필요한 출력 신호의 크기에 따라 중간상태의 연속적인 임피던스 변환이 가능하도록 구성될 수 도 있어 저전력 및 고전력 뿐만 아니라 원하는 출력 레벨에서 효율을 전반적으로 개선 시킬 수 있는 효과가 있다.

또한 가변 출력 정합부에 사용된 다이오드와 캐패시터의 작용에 의하여 생기는 전력 검출기 기능을 제공하는 전력 증폭기의 구성이 가능한 효과가 있다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

Claims (13)

1. 이동통신 단말기의 외부에서 입력되는 신호를 단말기에 필요한 전력으로 증폭하는 구동증폭부와;

   상기 구동 증폭기에서 출력되어 최종 전력 트랜지스터의 입력과의 정합을 위한 중간단 임피던스 정합회로와;

   상기 중간단 임피던스 정합회로에 의해 임피던스 매칭되어 전송되는 신호를 송수신에 필요한 전력으로 증폭하는 제 1 및 제 2 최종 전력증폭 트랜지스터; 및

   상기 제 1 및 제 2 전력 증폭 트랜지스터로부터 증폭된 전력을 출력 포트에 임피던스 매칭하여 출력 시키는 가변 출력 정합부를 포함하는 최종 전력 증폭부와;

   상기 제 1 및 제 2 최종 전력증폭 트랜지스터에 바이어스 신호를 각각 인가하는 제 1 바이어스회로부와;

   상기 제 2 전력 증폭트랜지스터에 바이어스 신호를 인가하는 제 2 바이어스 회로부; 및

   MSM(Mobile Station Modem) 또는 CPU(Central Process Unit)와 같은 각종 송신 제어 장치으로부터의 신호에 따라 다양한 제어신호를 상기 제 2 바이어스 회로등에 발생하는 제어신호 발생부;

   상기 제어신호 발생부의 제어신호에 따라 동작되어 상기 제 2 최종 증폭 트랜지스터에 제어신호를 인가하는 증폭 트랜지스터 선택부; 및

   상기 제어신호 발생부의 제어신호에 따라 동작되어 상기 가변출력 정합부에 임피던스 제어신호를 출력하는 출력임피던스 제어부로 구성되며,

   상기 제어 신호 발생부는 제어신호를 통해 상기 제 1 바이어스 회로부를 인에이블시킴과 동시에 상기 제 2 바이어스 회로부를 디스에이블시키거나 또는 그 반대의 동작을 수행하며,

   상기 출력 임피던스 제어부는 상기 제어부의 제어 신호에 따라 고전압 모드 또는 저전압 모드의 임피던스 제어신호를 출력하여 가변출력 정합부의 임피던스를 제어하는 것을 특징으로 하는 고효율 전력 증폭기.
2. 삭제
3. 삭제
4. 제 1 항에 있어서, 상기 가변 출력 정합부는 최종 전력 증폭 트랜지스터(Qa2)의 컬렉터가 전송선로 TRL1, TRL2와 캐패시터 C1 및 핀다이오드(D1)의 어노드와 병렬 연결되며, 전송선로 TRL2의 타단은 캐패시터 C3 및 C2와 병렬 연결되고, 캐패시터 C1은 그 타단이 접지(그라운드)에 연결이 되며, TRL1은 그 타단이 인가 전압 VCC2에 연결되고, 캐패시터 C2는 그 타단이 접지와 연결되고, 핀다이오드(D1)의 캐소드는 캐패시터 C4 및 C5와 제어회로와 병렬 연결 되고, 캐패시터 C4의 타단은 캐패시터 C3와 병렬 연결되어 최종 출력 단으로 연결되며, 캐패시터 C5는 그 타단이 접지와 연결되고, 출력 임피던스 제어부(38)의 일단 은 상기 핀다이오드(D1)의 캐소드에 연결되는 것을 특징으로 하는 고효율 전력 증폭기.
5. 제 1 항에 있어서, 상기 출력 임피던스 제어부는

   제어신호가 그 베이스에 입력되는 트랜지스터(Qc2); 및

   상기 트랜지스터(Qc2)의 컬렉터단에 그 일단이 연결되고 타단은 상기 핀다이오드(D1)의 타단에 병렬연결된 저항(R2);으로 구성된 것을 특징으로 하는 고효율 전력 증폭기.
6. 제 1 항에 있어서, 상기 증폭 트랜지스터 선택부는

   상기 제 1 바이어스부의 트랜지스터의 베이스에 그의 일단이 연결된 저항; 및

   상기 저항의 타단이 그의 컬렉터에 연결되고 그의 베이스에 제어신호가 인가되는 트랜지스터로 구성된 것을 특징으로 하는 고효율 전력 증폭기.
7. 제 1 항에 있어서, 상기 가변 출력 정합부에서 캐패시터 C5 가 다이오드의 캐소드와 접지(그라운드) 사이에 연결되어 C5에 유기된 DC 전압이 전력 증폭기의 출력 크기와 비례하여 증가한다는 것을 이용하여, 이 전압을 전력 증폭기의 출력 수준을 검출할 수 있도록 전력 증폭기 외부로 출력을 내보내거나 전력 증폭기 내부에 이용할 수 있도록 구성된 것을 특징으로 하는 고효율 전력 증폭기.
8. 이동통신 단말기의 외부에서 입력되는 신호를 단말기에 필요한 전력으로 증폭하는 구동증폭부와;

   상기 구동 증폭기에서 출력되어 최종 전력 트랜지스터의 입력과의 정합을 위한 중간단 임피던스 정합회로와;

   상기 중간단 임피던스 정합회로에 의해 임피던스 매칭되어 전송되는 신호를 송수신에 필요한 전력으로 증폭하는 제 1 및 제 2 최종 전력증폭 트랜지스터; 및

   상기 제 1 및 제 2 전력 증폭 트랜지스터로부터 증폭된 전력을 출력 포트에 임피던스 매칭하여 출력시키는 가변 출력 정합부를 포함하는 최종 전력 증폭부와;

   상기 제 1 및 제 2 최종 전력증폭 트랜지스터에 바이어스 신호를 각각 인가하는 제 1 바이어스회로부와;

   상기 제 2 전력 증폭트랜지스터에 바이어스 신호를 인가하는 제 2 바이어스 회로부; 및

   MSM(Mobile Station Modem)또는 CPU(Central Process Unit)와 같은 각종 송신 제어 장치으로부터의 신호에 따라 다양한 제어신호를 상기 제 2 바이어스 회로등에 발생하는 제어신호 발생부;

   상기 제어신호 발생부의 제어신호에 따라 동작되어 상기 제 2 최종 증폭 트랜지스터에 제어신호를 인가하는 증폭 트랜지스터 선택부;

   상기 구동 증폭기로 입력되는 신호를 샘플링하여 직류전압을 발생시키는 전력 검출기;

   상기 전력 검출기로부터의 출력 전압을 증폭하는 연산증폭기; 및

   상기 제어신호 발생부로부터 제어신호를 인가받음과 동시에 상기 연산증폭기를 통해 입력신호에 의해 증폭된 전압을 인가받음으로써 입력된 신호에 따라 연속적으로 상기 가변출력 정합부에 임피던스 제어신호를 출력하는 출력임피던스 제어부;

   로 구성되며

   상기 제어 신호 발생부는 제어신호를 통해 상기 제1 바이어스 회로부를 인에이블시킴과 동시에 상기 제 2 바이어스 회로부를 디스에이블시키거나 또는 그 반대의 동작을 수행하며,

   상기 출력 임피던스 제어부는 상기 제어부의 제어 신호에 따라 고전압 모드 또는 저전압 모드의 임피던스 제어신호를 출력하여 가변출력 정합부의 임피던스를 제어하는 것을 특징으로 하는 고효율 전력 증폭기.
9. 이동통신 단말기의 외부에서 입력되는 신호를 단말기에 필요한 전력으로 증폭하는 구동증폭부와;

   상기 구동 증폭기에서 출력되어 최종 전력 트랜지스터의 입력과의 정합을 위한 중간단 임피던스 정합회로와;

   상기 중간단 임피던스 정합회로에 의해 임피던스 매칭되어 전송되는 신호를 송수신에 필요한 전력으로 증폭하는 제 1 및 제 2 최종 전력증폭 트랜지스터; 및

   상기 제 1 및 제 2 전력 증폭 트랜지스터로부터 증폭된 전력을 출력 포트에 임피던스 매칭하여 출력시키는 가변 출력 정합부를 포함하는 최종 전력 증폭부와;

   상기 제 1 및 제 2 최종 전력증폭 트랜지스터에 바이어스 신호를 각각 인가하는 제 1 바이어스회로부와;

   상기 제 2 전력 증폭트랜지스터에 바이어스 신호를 인가하는 제 2 바이어스 회로부; 및

   MSM(Mobile Station Modem)또는 CPU(Central Process Unit)와 같은 각종 송신 제어 장치으로부터의 신호에 따라 다양한 제어신호를 상기 제 2 바이어스 회로등에 발생하는 제어신호 발생부;

   상기 제어신호 발생부의 제어신호에 따라 동작되어 상기 제 2 최종 증폭 트랜지스터에 제어신호를 인가하는 증폭 트랜지스터 선택부;

   상기 가변 출력 정합부 소정 부분에 연결되어 검출된 직류 전압을 증폭하는 연산증폭기; 및

   상기 제어신호 발생부로부터 제어신호를 인가받고 그 신호에 따라 상기 연산증폭기로부터 인가된 증폭 전압에 따라 상기 가변출력 정합부에 임피던스 제어신호를 출력하는 출력임피던스 제어부;

   로 구성되며,

   상기 제어 신호 발생부는 제어신호를 통해 상기 제1 바이어스 회로부를 인에이블시킴과 동시에 상기 제 2 바이어스 회로부를 디스에이블시키거나 또는 그 반대의 동작을 수행하며,

   상기 출력 임피던스 제어부는 상기 제어부의 제어 신호에 따라 고전압 모드 또는 저전압 모드의 임피던스 제어신호를 출력하여 가변출력 정합부의 임피던스를 제어하는 것을 특징으로 하는 고효율 전력 증폭기.
10. 삭제
11. 삭제
12. 삭제
13. 삭제

Images